JP2001223303A - 電子部品用パッケージ及びその形成方法 - Google Patents

電子部品用パッケージ及びその形成方法

Info

Publication number
JP2001223303A
JP2001223303A JP2000034212A JP2000034212A JP2001223303A JP 2001223303 A JP2001223303 A JP 2001223303A JP 2000034212 A JP2000034212 A JP 2000034212A JP 2000034212 A JP2000034212 A JP 2000034212A JP 2001223303 A JP2001223303 A JP 2001223303A
Authority
JP
Japan
Prior art keywords
metal plate
package
jetty
electronic component
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000034212A
Other languages
English (en)
Other versions
JP3586162B2 (ja
Inventor
Hideyuki Miyahara
英行 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nakamura Seisakusho KK
Original Assignee
Nakamura Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nakamura Seisakusho KK filed Critical Nakamura Seisakusho KK
Priority to JP2000034212A priority Critical patent/JP3586162B2/ja
Publication of JP2001223303A publication Critical patent/JP2001223303A/ja
Application granted granted Critical
Publication of JP3586162B2 publication Critical patent/JP3586162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Forging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 金属板の端縁に短寸の突堤を容易
に形成することができ、しかも、必要な有効接合幅を形
成する。 【解決手段】 周縁に突堤２が設けられ、この突
堤２によって囲まれた凹部３内に集積回路等の電子部品
４を収納すると共に、突堤２に配線基板５を載置し、こ
の配線基板５の端子６と電子部品４の端子７をボンディ
ングワイヤ８等によって接続するパッケージ１であっ
て、突堤２はプレスによるフォージング加工によって金
属板２２から凹部３を形成したときの肉を周囲に移動す
ることにより形成され、かつ突堤２の上面をほぼ平坦に
形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路等の電子
部品を収納するための比較的小型のパッケージに関し、
詳しくは、金属板の周囲に上面が平坦な断面略矩形状の
突堤を有する電子部品用パッケージに関する。
【０００２】
【従来の技術】近年の情報機器の小型化に伴い、半導体
集積回路やハイブリッド回路等に代表される電子部品の
パッケージも小型化、高密度化が進んでいる。しかしな
がら、上記半導体集積回路の高密度化に伴って発熱量が
増加することから、半導体集積回路チップを収納するた
めのパッケージとして放熱性能が要求され、一般に使用
されているセラミック製パッケージに代わり、熱伝導率
が高い金属素材を使用したパッケージが実用化されよう
としている。
【０００３】また、このようなパッケージとしては、平
坦な金属板と、中央部に透孔を有する金属板を接着剤等
により接合した接合タイプ、比較的肉薄の金属板を絞り
加工によって上記半導体集積回路を収納するための凹部
を形成した絞りタイプ、或いは、金属板の一方面のみに
凹部を形成したキャビティタイプに大別される。しか
し、上記パッケージに求められる重要な特性としては、
十分な剛性と高い平面度が要求されることから、上記キ
ャビティタイプが優れているといえる。
【０００４】一方では、情報機器をさらに小型軽量化す
るために、パッケージ自体を小型化することが求められ
るようになった。即ち、このパッケージは、幅狭な突堤
を上記パッケージを構成する金属板の周囲に形成するこ
とにより、全体の面積を小さくするようにしている。
【０００５】このようなパッケージの一例を図９に示
す。パッケージ５０は、一方面側に略四角形の凹部５２
を形成すると共に、全周にわたって突堤５３を一体形成
し、全体としてキャビティ型に形成している。そして、
パッケージ５０に形成した凹部５２には、半導体集積回
路のチップ５４が収納され、さらに、突提５３には配線
基板５５を載置し、この配線基板５５に形成された多数
の端子部とチップ５４の上面に設けた多数の端子とをボ
ンディングワイヤ５６により電気的に接続する。
【０００６】通常、配線基板５の端子部とボンディング
ワイヤ５６との接続は電気溶接が採用され、端子部に溶
接機の接触子７を加圧しながら溶接を行う。ところが、
図９に示すように、配線基板５の端子部がパッケージ１
の突提５３から離間し浮遊していると、接触子７を加圧
したときに配線基板５５が撓むため、加圧力にばらつき
が生じて適正な溶接ができない問題が生ずる。従って、
パッケージ５０の突提５３には、配線基板５５と可能な
限り広い面積を以て接合させるために、有効接合幅Ｗ０
を大きくすることが重要である。
【０００７】上記キャビティタイプのパッケージ５０の
端縁に突提５３を形成する方法として、プレスの押圧パ
ンチを用いる押圧加工方法や絞り加工、或いは、折り曲
げ加工等の工法がある。また、化学的な加工方法として
は、エッチングにより金属板の一方面側に端縁を残して
所定形状の凹部を形成するエッチング加工法がある。
【０００８】
【発明が解決しようとする課題】しかしながら、プレス
による押圧加工は、金属板をパンチによって凹部５２を
押圧形成するときに、凹部５２の体積分の肉が底部及び
周囲に押し込まれ、周囲の金属部分をカーリングさせて
しまう。このため、平坦度を要求されるパッケージ５０
としては致命的な問題になる。しかも、このカーリング
現象により突堤５３にも歪みが生ずることから、突堤５
３の上面の平坦度も阻害され、有効接合幅が得られな
い。また、絞り加工、或いは、折り曲げ加工は、約１ｍ
ｍ前後の板厚を有する金属板の端縁に、凹部２の底面か
ら約０．５ｍｍ以下の高さの突提５３を形成することは
非常に困難であるが、例え形成できたとしても、突堤５
３の上面が傾斜するため、やはり必要な有効接合幅を得
ることができない。
【０００９】さらに、化学的なエッチング加工方法は、
加工に長時間を要することから、大量生産には不向きで
あり、必然的にコストアップになる。また、エッチング
加工の制御精度によって寸法精度が影響し、実用化には
限界が生ずる問題がある。
【００１０】本発明は以上のような問題点を解決するた
めになされたもので、金属板の端縁に短寸の突堤を容易
に形成することができ、しかも、必要な有効接合幅を形
成することができる電子部品用パッケージの形成方法を
提供することを目的とする。
【００１１】
【問題を解決するための手段】上記の目的を達成するた
めに、本発明にかかる電子部品用パッケージは、周縁に
突堤が設けられ、この突堤によって囲まれた凹部内に集
積回路等の電子部品を収納すると共に上記突堤に配線基
板を載置し、この配線基板の端子と上記電子部品の端子
をボンディングワイヤ等によって接続するパッケージで
あって、上記突堤はプレスによるフォージング加工によ
って金属板から凹部を形成したときの肉を周囲に移動す
ることにより形成され、かつ突堤の上面をほぼ平坦に形
成したことを特徴としている。
【００１２】請求項２に記載の電子部品用パッケージ
は、周縁に設けた突堤の幅を凹部の底板の板厚に対して
１〜３倍とし、上記突堤の上記凹部からの高さを上記凹
部の底板の板厚に対して０．２〜３倍としている。
【００１３】また、請求項３に記載の電子部品用パッケ
ージの形成方法は、金属板をほぼパッケージの形状に打
ち抜き形成し、上記金属板は少なくともフォージング工
程及びフォーミング工程によって形成し、上記フォージ
ング工程は、上記金属板の端縁近傍に対応させて溝部を
設けたダイと、この溝部内に配設し先端面を上記金属板
の中央方向に傾斜したテーパー面を形成したノックアウ
トと、上記金属板の反対面のほぼ全面を押圧するパンチ
からなり、上記ダイに上記金属板を載置すると共に、上
記金属板の反対面のほぼ全面をパンチにより押圧するこ
とにより、上記金属板中央部に凹部を形成すると共に、
この凹部の肉を上記溝部に移動させ、この移動した肉を
上記ノックアウトのテーパー面によって更に上記金属板
の中央方向に移動して突堤素体を形成した後、この突堤
素体のテーパー状に形成された先端面を平坦に押圧して
所定高の突堤を形成することを特徴としている。
【００１４】請求項４に記載の電子部品用パッケージの
形成方法は、フォージング工程を行うダイは、パッケー
ジの形状に打ち抜き形成した金属板の全周囲近傍に対応
させた環状の溝部が設けられ、この環状の溝部に先端を
テーパー面に形成したノックアウトを配設し、上記金属
板の外周に環状の突堤素体を突出形成すると共に、この
突堤素体の肉を上記ノックアウトの先端に形成したテー
パー面により上記金属板の中央方向に移動することを特
徴としている。
【００１５】
【発明の実施の形態】以下、図面を参照して、本発明に
ついて説明する。図１乃至図３は、本発明にかかる半導
体集積回路等のチップ等の電子部品を搭載するための比
較的小型のパッケージの一例を示している。
【００１６】パッケージ１は金属板を素材として形成さ
れ、剛性を有すると共に、後述する配線基板等との熱膨
張係数がマッチングし、しかも、ヒートスプレッダとし
て必要な熱伝導率が良好であり、かつ、塑性加工が可能
な金属素材として、銅合金或いはステンレス鋼、または
アルミニウムが採用される。
【００１７】パッケージ１の全周縁には突堤２が設けら
れ、この突堤２によって囲まれた底面には略四角形の凹
部３を形成することにより、全体としてキャビティ型に
形成している。この凹部３には、電子部品である半導体
集積回路４が収納される。突堤２は、後述するプレスに
よるフォージング加工によって形成され、パッケージ１
の素材となる金属板に対して上記凹部３を形成するとき
に、凹部３の肉を周囲の方向に移動することによって形
成される。そして、突堤２の上面２ａはほぼ平坦に形成
されている。
【００１８】さらに、突堤２の幅は、比較的小型のパッ
ケージ１のため、凹部３の底板３ａの板厚ｔに対して１
〜３倍に設定される。また、突堤２の凹部３からの高さ
は、凹部３の底板３ａの板厚ｔに対して０．２〜３倍に
設定される。尚、突堤２の高さは、凹部３に収納する半
導体集積回路４の厚さによって設定されるが、半導体集
積回路４が比較的薄いことから通常は低く設定される。
また、上記のように、突堤２の上面２ａの幅は比較的小
さいが、後述する配線基板５を強固に固定する必要があ
る。上記のように、フォージング加工を行うことによっ
て、配線基板５と接合させるための有効接合幅Ｗ１を最
大限に大きくするようにしている。その他、パッケージ
１の厚さ、外形寸法、凹部３の内形寸法等の各種寸法
は、パッケージ１に要求される様々な仕様によって適宜
に設定される。
【００１９】一方、突堤２の上面２ａには、ＴＡＢやフ
レキシブルプリント基板、或いは通常のプリント基板等
からなる配線基板５が接着剤等により接着固定されてい
る。配線基板５の接着強度は、上記突堤２の有効接合幅
Ｗ１の大きさに比例する。さらに、配線基板５には、凹
部３とほぼ同じ大きさの窓孔５ａが形成され、この窓孔
５ａの近傍には、線幅及びピッチが３７ｎｍ程度の多数
の端子部６がプリント配線により形成されている。この
端子部６と配線基板３の外縁に設けた外付け端子との間
には、図示しないプリント配線が施されている。
【００２０】さらに、凹部３には、前述のように半導体
集積回路４のチップが収納され、凹部３の底板３ａに面
接合状態で接着剤により固定されている。また、半導体
集積回路４の上面には、上記配線基板５に形成した端子
部６と同じ線幅及びピッチの多数の端子７が設けられて
いる。そして、半導体集積回路４と配線基板５の端子部
６とは、図２に示すように、ボンディングワイヤ８によ
って電気的に接続されている。配線基板５の端子部６と
ボンディングワイヤ８との接続は、一般に電気溶接が採
用されている。
【００２１】このとき、端子部６に溶接機の接触子９を
加圧するが、この加圧力は配線基板５を介して突堤２の
上面２ａが受ける。ところが、突堤２はフォージング加
工によって有効接合幅Ｗ１が最大限に大きく形成され、
配線基板５と突堤２の上面２ａとが接合状態ならば、配
線基板５は撓むことなく接触子９の圧力を受けることが
可能となる。従って、配線基板５の端子部６とボンディ
ングワイヤ８との接続時の加圧力のばらつきが解消さ
れ、適正に溶接することができる。
【００２２】このように、ワイヤボンディングした後
の、パッケージ１の凹部３に封止剤１０を注入すること
により、半導体集積回路５と上記ボンディングワイヤ８
を封止している。一方、上記配線基板５の外縁に設けた
外付け端子にはハンダボール１１が配設されている。そ
して、かかる集積回路部品が収納されたパッケージ１を
図示しない電子装置の回路基板に装着するには、電子装
置の回路基板の所定位置に仮固定した状態で加熱してハ
ンダボール１１を溶解し、配線基板５と図示しない電子
装置の回路基板とを電気的に接続する。
【００２３】次に、上述した電子部品用のパッケージ１
の形成方法を説明する。図４は、パッケージの形成方法
の第１の実施例を示している。まず、打ち抜き工程＃１
において、パッケージ１を形成するために必要な所定の
板厚を有する金属板からなるフープ材２０が供給され
る。金属板としては、ステンレス、銅、アルミニウム、
或いは真鍮等の素材から選択される。図４に示す例とし
ては、順送加工用にフープ材２０を使用するが、単体の
金属板を使用してもよい。
【００２４】打ち抜き工程＃１において、フープ材２０
に透孔２１を図示しないパンチにより打ち抜き、例えば
略四角形とした所定形状の金属板２２を打ち抜き形成す
る。この金属板２２は、４本の連結片２３を介してフー
プ材２０に連結されている。このように打ち抜き形成さ
れた金属板２２は、フープ材２０に連結した状態で次の
フォージング工程＃２に移送される。
【００２５】フォージング工程＃２は、図５に示すダイ
２４及びパンチ２５によって、略四角形に打ち抜き形成
した金属板２２に対してフォージング加工が行われる。
ダイ２４は、内ダイ２４ａと外ダイ２４ｂからなり、内
ダイ２４ａは、金属板２２の全周囲の端縁近傍によりも
小さい相似形としている。また、外ダイ２４ｂは、内孔
を金属板２２のほぼ外形に対応させ、内ダイ２４ａと外
ダイ２４ｂとの間には溝部２４ｃが設けられている。こ
れら内ダイ２４ａと外ダイ２４ｂはダイ基盤２４ｄによ
って一体に配設されている。
【００２６】さらに、溝部２４ｃには、ガイドピン２６
を介してバネ２７によって弾性付勢されたノックアウト
２８を移動可能に配設している。このノックアウト２８
は、先端面を金属板２２の中央方向に傾斜させたテーパ
ー面２８ａを形成している。また、パンチ２５は、先端
面を平坦に形成し、外形寸法を上記外ダイ２４ｂの内孔
よりもやや大きく形成している。
【００２７】そして、金属板２２をダイ２４に位置決め
して載置した後、金属板２２の反対面のほぼ全面をパン
チ２５により押圧する。これにより、金属板２２の中央
部の肉が矢印のように外方に向けて移動すると共に、外
ダイ２４ｂの内壁によって溝部２４ａ方向に向きを変え
て移動する。このとき、ノックアウト２８がバネ２７の
弾力に抗して基端がダイ基盤２４ｄに当接するまで下降
する。
【００２８】そして、溝部２４ｃ内に移動した肉は、ノ
ックアウト２８のテーパー面２８ａによって強制的に金
属板２２の中央部方向に方向転換し、突提素体２９の内
側がテーパー面２８ａに沿って高く形成される。この結
果、溝部２４ｃ内には先端面をテーパ状に形成した突提
素体２９が形成されると共に、金属板２２の中央部には
図１に示した略四角形の凹部３が形成される。また、凹
部３の底面には、所定の厚さを有する底板３ａが形成さ
れる。
【００２９】一方、外ダイ２４ｂの上面とパンチ２５の
先端面との間には隙間３１が形成される。この隙間３１
は、パンチ２５を押圧した後も金属板２２がフープ材２
０と連結させるために設けられている。
【００３０】その後、フォーミング工程＃３において、
突提素体２９を成形ダイ３２及び成形パンチ３３により
押圧して平坦に形成し、断面形状を略矩形状に形成す
る。この工程には図６に示す金型が使用される。即ち、
成形ダイ３２は、内ダイ３２ａと外ダイ３２ｂとによっ
て構成され、内ダイ３２ａの外形は金属板２２の凹部３
に嵌合するように形成している。また、外ダイ３２ｂ
は、内孔を金属板２２のほぼ外形に対応させ、内ダイ３
２ａと外ダイ３２ｂとの間には溝部３２ｃが設けられて
いる。これら内ダイ３２ａと外ダイ３２ｂは基盤３２ｄ
によって一体に配設している。
【００３１】さらに、溝部３２ｃには、ガイドピン３４
を介してバネ３５によって弾性付勢されたノックアウト
３６を移動可能に配設している。このノックアウト３６
の先端面は平坦に形成されている。また、ノックアウト
３６の基端が下降して基盤３２ｄに当接したとき、先端
面と内ダイ３２ａの上面との寸法を、完成状態の突提２
の高さ寸法、即ち、図１乃至図３に示す突堤２の凹部３
からの高さを、凹部３の底板３ａの板厚ｔに対して０．
２〜３倍に設定している。また、成形パンチ３３は先端
面を平坦に形成し、外形寸法を上記外ダイ３２ｂの内孔
よりもやや大きく形成している。
【００３２】そして、金属板２２の凹部３を内ダイ３２
ａに嵌合すると共に、溝部３２ｃ内に突提素体２９を嵌
入した状態で反対面から成形パンチ３３により押圧す
る。突提素体２９はノックアウト３６の先端面と成形パ
ンチ３３との間に挟圧され、突提素体２９の先端面が平
坦に形成された突提２が形成される。
【００３３】以上のように形成された突提２の幅は、完
成状態の所定の幅、即ち、凹部３の底板３ａの板厚ｔに
対して１〜３倍よりもやや大きく設定されているが、突
提２の外側は、後工程の総抜き工程＃４において打ち抜
くことにより所定寸法の幅に形成される。
【００３４】突提２を形成した金属板２２は、次の総抜
き工程＃４において、所定の外形寸法に打ち抜き形成す
ることによりフープ材２０から離脱し、図１乃至図３に
示した、周縁に突提２を有するパッケージ１が形成され
る。このとき、突提２として必要な幅寸法より越えた外
方の残余の部分はフープ材２０と共に離脱する。尚、よ
り高精度に形成することを目的として、フォーミング工
程＃３の後、或いは、総抜き工程＃４の後に、フラット
ニング加工や表面仕上げ加工等の追加工を施しても良
い。
【００３５】以上の工程を経て形成されたパッケージ１
は、フォージング加工により肉の移動によって凹部３及
び突堤２を形成するので、金属板に与えるストレスが小
さいことから、パッケージとして要求される平坦度が容
易に得られる。また、絞り加工、或いは、折り曲げ加工
において不可能であった、約１ｍｍ前後の板厚を有する
金属板の端縁にも、凹部の底面から約０．５ｍｍ以下の
高さの突提を容易に形成することができる。
【００３６】さらに、前述したフォージング工程＃２に
おいて、ノックアウト２８のテーパー面２８ａによっ
て、肉を強制的に方向転換させ、突提素体２９の先端内
側まで肉を移動させているので、フォーミング工程＃２
において突提素体２９の先端面の内側まで平坦に形成で
きる。この結果、図３に示すように、突提２の有効接合
幅Ｗ１を最大限に大きくできる。従って、前述のよう
に、突提２に配線基板を載置し、配線基板の端子部にボ
ンディングワイヤを電気溶接する際に、端子部に加わる
溶接機の接触子９の圧力を突提２が受けるので、一定の
加圧力によって溶接することが可能となり、ばらつきに
よる問題を解消することができる。
【００３７】図７及び図８は、パッケージ１を形成する
第２の方法を示している。この第２の方法は、前述した
図４乃至図６に示した方法と基本的には同じであるが、
相違する点は、内ダイ２４ａと外ダイ２４ｂとの間に設
けられた溝部２４ｃに配設したノックアウト４０の先端
面を平坦に形成したことである。
【００３８】そして、金属板２２をダイ２４に位置決め
して載置した後、金属板２２の反対面のほぼ全面をパン
チ２５により押圧する。これにより、金属板２２の中央
部の肉が矢印のように外方に向けて移動すると共に、外
ダイ２４ｂの内壁によって溝部２４ａ方向に向きを変え
て移動する。このとき、移動した肉の圧力によりノック
アウト４０がバネ２７の弾力に抗して基端がダイ基盤２
４ｄに当接するまで下降する。
【００３９】溝部２４ｃ内には突提素体４１が形成され
ると共に、金属板２２の中央部には図１に示した略四角
形の凹部３が形成される。また、凹部３の底面には、所
定の厚さを有する底板３ａが形成される。
【００４０】以上のフォージング工程＃２において、単
に金属板２２の反対面のほぼ全面をパンチ２５により押
圧し、金属板２２の中央部の肉を溝部２４ａ内に移動し
た場合には、図７において点線で示すように、突提素体
４１の外方に向けて肉が移動するため、内方側の肉が欠
乏する現象が生ずる。この結果、ノックアウト４０によ
って肉の移動を阻止したとしても、突提素体４１の内方
側には多少の丸み４２が形成される。しかしながら、こ
の状態では、突提２として必要な有効接合幅としては不
十分である。
【００４１】そこで、フォーミング工程＃３において、
突提素体４１の先端をさらに加圧することにより、上記
丸み４２をさらに小さくし、必要な有効接合幅Ｗ２を得
るようにしている。即ち、図８に示すように、内ダイ３
２ａと外ダイ３２ｂとの間に設けた溝部３２ｃには、ガ
イドピン３４を介してバネ３５によって弾性付勢された
ノックアウト４３が配設され、このノックアウト４３に
よって突提素体４１の先端を加圧する。これにより、突
堤２が形成されると共に内方側に形成された丸み４２が
小さくなる。この結果、突提２のとして必要な大きさの
有効接合幅Ｗ２が形成される。
【００４２】以上、本発明について具体的に説明した
が、本発明は上記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲で種々変形可能であることは言
うまでもない。例えば、前述の例は、凹部に半導体集積
回路のチップを収納するようにしたが、ハイブリッド回
路等やその他電子部品を収納するようにしてもよい。ま
た、前述の例は、各辺の突堤を同一の幅にしたが、必要
に応じ、各辺の幅を異ならせてもよく、さらには、突堤
の辺の形状を円弧状や半円形に形成するなど、異形状に
形成してもよい。さらにまた、パッケージの形状を、四
角形の他、円形や多角形に形成してもよい。
【００４３】
【発明の効果】以上述べたように、本発明による電子部
品用パッケージによれば、突堤をフォージング加工によ
って形成するので、配線基板との有効接合幅を最大限に
大きくすることができる。従って、配線基板の端子部と
ボンディングワイヤとを溶接する場合に接触子を加圧し
ても、配線基板の撓むことがなく適正な溶接ができる。
また、本発明による電子部品用パッケージの形成方法に
よれば、フォージング加工を施すことにより、肉の移動
によって凹部及び突堤を形成するので、加工時のストレ
スが小さいことから、パッケージとして要求される平坦
度が容易に得られると共に、突提の有効接合幅を最大限
に大きくすることができる。
【図面の簡単な説明】
【図１】本発明による電子部品用パッケージの実施態様
を示す分解斜視図である。
【図２】本発明による電子部品用パッケージの実施態様
を示す断面図である。
【図３】本発明による電子部品用パッケージの実施態様
を示す要部断面図である。
【図４】本発明による電子部品用パッケージの形成方法
を示す工程図である。
【図５】本発明のフォージング工程のダイ及びパンチを
示す断面図である。
【図６】本発明のフォーミング工程を示す部分断面図で
ある。
【図７】第２の方法のフォージング工程におけるダイ及
びパンチを示す断面図である。
【図８】第２の方法のフォーミング工程におけるダイ及
びパンチを示す断面図である。
【図９】従来の電子部品用パッケージの実施態様を示す
要部断面図である。
【符号の説明】
１ パッケージ ２ 突堤 ３ 凹部 ３ａ 底板 ４ 電子部品 ５ 配線基板 ６ 配線基板の端子 ７ 電子部品の端子 ８ ボンディングワイヤ ２２ 金属板 ２４ ダイ ２５ パンチ ２８ ノックアウト ２８ａ テーパー面 ２９ 突提素体 ３３ 成形パンチ ＃１ 打ち抜き工程 ＃２ フォージング工程 ＃３ フォーミング工程 ＃４ 総抜き工程
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｊ Ｗ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 周縁に突堤が設けられ、この突堤によっ
    て囲まれた凹部内に集積回路等の電子部品を収納すると
    共に上記突堤に配線基板を載置し、この配線基板の端子
    と上記電子部品の端子をボンディングワイヤ等によって
    接続するパッケージであって、上記突堤はプレスによる
    フォージング加工によって金属板から凹部を形成したと
    きの肉を周囲に移動することにより形成され、かつ突堤
    の上面をほぼ平坦に形成したことを特徴とする電子部品
    用パッケージ。
  2. 【請求項２】 周縁に設けた突堤の幅を凹部の底板の板
    厚に対して１〜３倍とし、上記突堤の上記凹部からの高
    さを上記凹部の底板の板厚に対して０．２〜３倍とした
    請求項１記載の電子部品用パッケージ。
  3. 【請求項３】 金属板をほぼパッケージの形状に打ち抜
    き形成し、上記金属板は少なくともフォージング工程及
    びフォーミング工程によって形成し、上記フォージング
    工程は、上記金属板の端縁近傍に対応させて溝部を設け
    たダイと、この溝部内に配設し先端面を上記金属板の中
    央方向に傾斜したテーパー面を形成したノックアウト
    と、上記金属板の反対面のほぼ全面を押圧するパンチか
    らなり、上記ダイに上記金属板を載置すると共に、上記
    金属板の反対面のほぼ全面をパンチにより押圧すること
    により、上記金属板中央部に凹部を形成すると共に、こ
    の凹部の肉を上記溝部に移動させ、この移動した肉を上
    記ノックアウトのテーパー面によって更に上記金属板の
    中央方向に移動して突堤素体を形成した後、この突堤素
    体のテーパー状に形成された先端面を平坦に押圧して所
    定高の突堤を形成することを特徴とする電子部品用パッ
    ケージの形成方法。
  4. 【請求項４】 フォージング工程を行うダイは、ほぼパ
    ッケージの形状に打ち抜き形成した金属板の全周囲近傍
    に対応させた環状の溝部が設けられ、この環状の溝部に
    先端をテーパー面に形成したノックアウトを配設し、上
    記金属板の外周に環状の突堤素体を突出形成すると共
    に、この突堤素体の肉を上記ノックアウトの先端に形成
    したテーパー面により上記金属板の中央方向に移動する
    請求項３に記載の電子部品用パッケージの形成方法。
JP2000034212A 2000-02-10 2000-02-10 電子部品用パッケージの形成方法 Expired - Fee Related JP3586162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000034212A JP3586162B2 (ja) 2000-02-10 2000-02-10 電子部品用パッケージの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000034212A JP3586162B2 (ja) 2000-02-10 2000-02-10 電子部品用パッケージの形成方法

Publications (2)

Publication Number Publication Date
JP2001223303A true JP2001223303A (ja) 2001-08-17
JP3586162B2 JP3586162B2 (ja) 2004-11-10

Family

ID=18558584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034212A Expired - Fee Related JP3586162B2 (ja) 2000-02-10 2000-02-10 電子部品用パッケージの形成方法

Country Status (1)

Country Link
JP (1) JP3586162B2 (ja)

Also Published As

Publication number Publication date
JP3586162B2 (ja) 2004-11-10

Similar Documents

Publication Publication Date Title
JP3939429B2 (ja) 半導体装置
US8114243B2 (en) Mounting method using thermocompression head
JPH11150216A (ja) 樹脂封止型半導体部品及びその製造方法
US6617200B2 (en) System and method for fabricating a semiconductor device
JP3339173B2 (ja) リードフレーム及びその製造方法及びそれを用いた半導体装置
JPH0858275A (ja) Ｉｃカードの製造方法及びそのｉｃカードの接続方法並びにｉｃカード
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JP2001223303A (ja) 電子部品用パッケージ及びその形成方法
JPH04162554A (ja) 電力用半導体装置
JPH1062282A (ja) 圧力センサ
JP3002174B2 (ja) 電子部品用パッケージ及びその形成方法
JP3155943B2 (ja) 電子部品用パッケージの形成方法
JPH07211847A (ja) 半導体装置とその製造方法及びその搭載構造と搭載方法
JP3957579B2 (ja) 電子部品用パッケージ及びその形成方法
JP2001205383A (ja) 突台の形成方法
EP1500041B1 (en) Module for a data carrier with improved bump counterparts
JPH0735403Y2 (ja) リードフレーム
JPH10258445A (ja) 半導体装置の樹脂封止用金型
JPH09186285A (ja) 二層リードフレーム
JP4369465B2 (ja) 半導体装置の製造方法及び半導体マルチパッケージの製造方法
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JP3887298B2 (ja) 半導体装置の製造方法及びステム
JPH1140724A (ja) 半導体装置及びその製造方法並びにその製造装置
JP2000068398A (ja) 配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140813

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140813

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees