JP2001222265A - 欠陥画素補正システムおよびそれを用いた表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 高精細な表示パネルの点欠陥による表示品位
の低下を防止する。 【解決手段】 点欠陥のある表示パネルを特定し、欠陥
画素の座標を特定し、欠陥画素の隣接画素、または他の
表示パネルの点欠陥に対応する同座標の輝度を加算し
て、見かけ上点欠陥を目立ちにくくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、投射型表示装置に
関する。本発明は、表示装置の中でも特にアクティブマ
トリクス型の表示装置に関する。代表的には、リア型の
投射型液晶表示装置およびフロント型の投射型液晶表示
装置に関する。

【０００２】

【従来の技術】最近安価なガラス基板上に半導体薄膜を
形成した半導体装置、例えば薄膜トランジスタ（ＴＦ
Ｔ）を作製する技術が急速に発達してきている。その理
由は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。

【０００３】また、この液晶パネルの画素部に光源から
の強い光を照射し、レンズを通してスクリーンに照射す
ることによって拡大された映像を楽しむ投射型液晶表示
装置（液晶プロジェクタ）が注目を浴びてきている。

【０００４】図１８に液晶パネルを３枚用いた従来の３
板式液晶プロジェクタの概略構成図を示す。８００１は
光源であり、白色光源が用いられる。８００２、８００
３、８００４および８００５はダイクロイックミラーで
あり、一定の波長域の光のみを反射し、他の光を透過さ
せる。８００２は赤の光のみを反射し、他の光を透過す
る。同様に、８００３および８００４は青の光のみを反
射し、他の光を透過する。また、８００５は緑の光のみ
を反射し、他の光を透過する。８００６および８００７
は全反射ミラーである。８００８、８００９および８０
１０は液晶パネルであり、それぞれ、赤、青、緑の映像
を表示する。

【０００５】

【発明が解決しようとする課題】図１９を参照する。図
１９には、３板式のプロジェクタの原理を示している。
図１９に示すように、３板式のプロジェクタは、赤の映
像と緑の映像と青の映像とを合成することによってカラ
ー映像を提供している。

【０００６】ここで、図２０に示すように、緑の映像を
表示する液晶パネル８０１０（ノーマリーホワイト）に
欠陥画素が存在する場合について説明する。なお、その
欠陥画素９００１が輝点である場合には、その欠陥画素
にレーザー照射等の処理を行い黒点化させる。

【０００７】緑の映像を表示する液晶パネル８０１０に
欠陥画素９００１が存在する場合には、緑の映像中に
は、その黒点による欠陥が表示されてしまう。ここで、
赤の映像を表示する液晶パネル８００８および青の映像
を表示する液晶パネル８００９には、欠陥画素が無いと
する。すると、三色の映像が合成されたカラー映像にお
いて、緑の映像に欠陥が生じていた結果、画素の輝度が
低下し、赤の映像と青の映像が合成されて、その欠陥が
存在する画素９００２には紫がかった映像が表示される
ことになる。

【０００８】よって、この欠陥部分の映像が目立ち、映
像の劣化を引き起こしてしまう。

【０００９】そこで、本発明は上記の問題を鑑みてなさ
れたものであり、欠陥画素を有する表示パネルを用いる
場合においても、映像の劣化を防ぐことができる表示装
置を提供するものである。

【００１０】

【課題を解決するための手段】本発明は、表示パネルに
欠陥画素がある場合、その欠陥画素の位置座標を特定し
たデータに基づき所定の座標に相当する画素の輝度を上
げ、所定の範囲における輝度の平均値（以下、平均輝度
と呼ぶ）が一定となるようなデータ補正を行ない、映像
表示を行うことを特徴としている。

【００１１】こうすることによって、欠陥画素がある表
示パネルの映像において欠陥画素による劣化が目立たな
くなり、映像の劣化を極力防ぐことができる。

【００１２】なお、欠陥画素の位置座標を特定する手段
としては、公知の技術、例えばＣＣＤカメラ等による撮
像画像処理で特定する方法、ＴＦＴ基板のみでＯＥ素子
とＣＣＤカメラで特定する方法、ＴＦＴ基板側に画素読
み出し回路を混載して特定する方法等を用いればよい。

【００１３】なお、本発明においては、輝度の補正を行
うための補正テーブルをあらかじめ作成しておいて、通
常の使用時には、その補正テーブルによって映像データ
の補正が行われるようにする。

【００１４】また、欠陥画素が黒点ではなく輝点である
場合には、そのレーザー等でリペアし黒点としてから上
述の補正を実行する。

【００１５】図１を参照する。図１には、３板式の投射
型表示装置において、赤の映像と緑の映像と青の映像と
が合成されてカラー映像が提供される様子が示されてい
る。

【００１６】図１に示す例においては、緑の映像を表示
する表示パネルに欠陥画素１０１が存在する。その欠陥
画素１０１は黒点であるとする。その欠陥画素１０１が
輝点である場合には、その欠陥画素にレーザー等の黒点
化処理を行い黒点化させる。従って、緑の映像中には、
その黒点による欠陥が表示されてしまう。ここで、赤の
映像を表示する表示パネルおよび青の映像を表示する表
示パネルには欠陥画素が無く、正常な映像が表示される
とする。従来では、赤、緑、青の各色の映像が合成され
たカラー映像において、緑の映像に欠陥画素が存在して
いた結果、ある座標の緑の映像輝度がゼロとなり、赤の
映像と青の映像のみが合成されて、その欠陥が存在する
画素１０４には紫がかった映像が表示されることにな
る。このままでは画素１０４が目立ってしまい、良好な
表示を得ることができない。

【００１７】そこで、本発明は、図１に示すように、赤
の映像を表示する表示パネルおよび青の映像を表示する
表示パネルにおいて、緑の映像を表示する表示パネルの
欠陥画素と同座標（ｍ、ｎ）の画素の輝度補正（具体的
には、画素１０２および画素１０３の平均輝度を上げる
補正）を行うことを特徴としている。人間の視覚は、色
度感度よりも明暗感度に敏感である。従って、欠陥画素
と同座標の画素の輝度を上げるだけで３つの表示パネル
の映像を合成映像において欠陥画素が目立たなくなり、
映像の劣化を極力防ぐことができる。

【００１８】勿論、ここでは３枚の表示パネルを用いた
投射型表示装置における緑の表示パネルに欠陥画素が存
在していた例を示したが、特に緑の表示パネルに限定さ
れないことはいうまでもない。

【００１９】ここで、本願発明の構成を以下に記載す
る。

【００２０】本明細書で開示する発明の構成は、３個の
表示パネルを有する投射型の表示装置において、前記３
個の表示パネルのうち欠陥画素を有する表示パネルを特
定する手段と、前記欠陥画素の座標を特定する手段と、
前記３個の表示パネルのうち前記欠陥画素を有する表示
パネル以外の表示パネルにおいて前記欠陥画素の座標と
同座標の画素の輝度を上げる手段とを有することを特徴
とする欠陥画素補正システムである。

【００２１】また、本明細書で開示する他の発明は、図
３に示すように、上記構成に加え、さらに緑の表示パネ
ルの欠陥画素と隣接する画素の輝度を上げる補正を行な
うことを特徴としている。欠陥画素と同座標の画素の輝
度を上げるとともに、隣接する画素の輝度を上げる補正
を行うことによって、３つの表示パネルの合成映像にお
ける欠陥画素が目立たなくなり、映像の劣化を極力防ぐ
ことができる。

【００２２】勿論、ここでは３枚の表示パネルを用いた
投射型表示装置における緑の表示パネルに欠陥画素が存
在していた例を示したが、特に緑の表示パネルに限定さ
れないことはいうまでもない。

【００２３】本明細書で開示する他の発明の構成は、３
個の表示パネルを有する投射型の表示装置において、前
記３個の表示パネルのうち欠陥画素を有する表示パネル
を特定する手段と、前記欠陥画素の座標を特定する手段
と、前記欠陥画素の座標と隣接する座標の画素の輝度を
上げる手段と、前記３個の表示パネルのうち前記欠陥画
素を有する表示パネル以外の表示パネルにおいて前記欠
陥画素の座標と同座標の画素の輝度を上げる手段とを有
することを特徴とする欠陥画素補正システムである。

【００２４】また、本明細書で開示する他の発明の構成
は、光源と、前記光源から出射された光を３つの光に分
離する光学系と、少なくとも１個の欠陥画素を有する１
個の表示パネルを含む３個の表示パネルと、前記３個の
表示パネルの映像を合成し、スクリーンに投射する光学
系と、前記欠陥画素の存在する表示パネル以外の表示パ
ネルにおいて前記欠陥画素の座標と同座標の画素の輝度
を上げる欠陥画素補正システムとを有することを特徴と
する投射型の表示装置である。

【００２５】また、本明細書で開示する他の発明は、欠
陥画素を有する１個の表示パネルを有する表示装置にお
いて、欠陥画素の位置座標を特定する手段と、前記欠陥
画素と隣接する画素の輝度を上げる手段とを有すること
を特徴とする欠陥画素補正システムである。

【００２６】即ち、１枚の表示パネルを用いた直視型表
示装置において、表示パネルの欠陥画素と隣接する画素
の輝度を上げる補正を行なうことを特徴としている。隣
接する画素の輝度を上げる補正を行うことで表示パネル
の映像において欠陥画素が目立たなくなり、映像の劣化
を極力防ぐことができる。特に、画素サイズが微小なも
のである場合には効果的である。

【００２７】

【発明の実施の形態】本願発明の実施形態について、以
下に説明する。

【００２８】ここで、図２０に示すように緑の表示パネ
ルに欠陥画素による黒点が座標（ｍ、ｎ）に一つ存在し
ていた場合を仮定する。この時の座標（ｍ、ｎ）、座標
（ｍ―１、ｎ）、及び座標（ｍ＋１、ｎ）の各画素にお
ける平均輝度を図２１に示した。この場合、赤、緑、青
の各色の映像が合成されたカラー映像において、図２１
に示すように座標（ｍ、ｎ）の緑の平均輝度がゼロとな
り、赤の平均輝度と青の平均輝度のみが合成される。色
表示としては紫がかった色が表示され、さらに合計され
た平均輝度も低下してしまっていた。

【００２９】図２２（テレビジョン学会誌：Ｎｏ，３，
ｐｐ．２９−３５，１９７７年）に示すように、人間の
視覚は、空間周波数により明暗感度の特性と色度感度の
特性が異なっている。色度感度と明暗感度とを比較する
と、相対感度においては最大８：１（明暗感度：色度感
度）と色度感度のほうが低く、映像周波数は、空間周波
数帯域の１／３〜１／４となっている。即ち、人間の視
覚は、色の認識力よりも明暗の認識力のほうが優れてい
る。

【００３０】従って、液晶パネルによる表示を人間の目
で見た場合、欠陥画素による平均輝度の低下を認識しや
すいため、欠陥画素の箇所が目立っていた。

【００３１】そこで、図２に示すように、緑以外の表示
パネル（赤または青）の座標（ｍ、ｎ）に位置している
画素の平均輝度をあげ、見かけの輝度が一定の値になる
ように補正することが本発明の特徴である。

【００３２】なお、図２では赤及び青の表示パネルの座
標（ｍ、ｎ）に位置している画素の輝度を両方あげ、見
かけの輝度を一定とした例を示したが、特に限定されな
い。例えば、赤の表示パネルのみの平均輝度を上げる補
正を行ってもよいし、青の表示パネルのみの平均輝度を
上げる補正を行ってもよい。また、見かけの輝度も概略
一定になることが好ましいが、従来（図２１）よりも輝
度差を緩和する程度の補正でも十分な効果が得られる。

【００３３】こうして、表示パネルに欠陥画素による黒
点が存在している場合でも、人の目では欠陥画素の位置
を認識不可能にすることができる。

【００３４】また、上記構成に加え、図３及び図４に示
すように、欠陥画素の座標（ｍ、ｎ）に隣接して位置し
ている８個の座標（座標（ｍ±１、ｎ±１）、座標（ｍ
±１、ｎ）、及び座標（ｍ、ｎ±１））の画素における
平均輝度をあげ、見かけの輝度がほぼ一定の値になるよ
うに補正する構成としてもよい。なお、図３及び図４で
は、緑の表示パネルにおける欠陥画素（ｍ、ｎ）に隣接
して位置している８個の座標の平均輝度をあげた例を示
したが、赤の表示パネルにおける８個の座標の平均輝度
を上げてもよいし、青の表示パネルにおける８個の座標
の平均輝度を上げてもよいし、全ての表示パネル（赤、
青、緑）における８個の座標の平均輝度を上げてもよ
い。また、欠陥画素に隣接する８個の画素に限定される
ことなく、そのうちの数個であってもよいし、８個以上
の画素の平均輝度を上げる補正を行ってもよい。

【００３５】ここで、本発明における欠陥画素補正シス
テムの動作の流れを図５のフローチャートを用いて説明
する。ここでは液晶パネルを表示装置に組み込む前に欠
陥画素補正システムの補正テーブルを作成する手法につ
いて説明する。

【００３６】まず、液晶パネルに欠陥画素が存在するか
を確認する。欠陥画素が存在するかを確認する手段とし
ては、公知の技術、例えばＣＣＤカメラ等による撮像画
像処理で特定する方法、ＴＦＴ基板のみでＯＥ素子とＣ
ＣＤカメラで特定する方法、ＴＦＴ基板側に画素読み出
し回路を混載して特定する方法等を用いればよい。

【００３７】欠陥画素が存在しないなら終了し、欠陥画
素のない正常なパネルとして使用できる。もし、欠陥画
素が存在するならば、その欠陥画素の座標を特定する。
そして、欠陥画素が黒点か輝点かを確認する。本明細書
では、黒点とは光の透過率が終始ほぼ０％（任意単位）
となっている画素の状態をいい、輝点とは光の透過率が
終始ほぼ１００％（任意単位）となっている画素の状態
をいう。もし、欠陥画素が輝点であれば、レーザー等に
よって黒点にリペアする。

【００３８】そして、欠陥画素座標入力回路に欠陥画素
の座標を入力し、その欠陥画素がある液晶パネルを赤、
緑、青のいずれかの映像の表示に使用するかを入力す
る。この入力によって、欠陥画素がある液晶パネル以外
の液晶パネルに映像を供給するデジタルビデオデータ補
正回路では、欠陥画素と同座標の画素の輝度を上げるた
めの補正データが作成され、輝度補正メモリに記憶され
る。

【００３９】上述の操作を全ての欠陥画素について繰り
返す（”Ａ”に戻る）。全ての欠陥画素について補正デ
ータの作成が終了したら、その液晶パネルの補正データ
の作成が終了し補正テーブルが完成する。同様に、表示
装置に組み込む３個の液晶パネル全てについての補正テ
ーブルの作成を行い、対応する輝度補正メモリに記憶さ
せる。

【００４０】次いで、補正テーブルの作成が終了した３
個の液晶パネルを表示装置に組み込む。

【００４１】ここで、上記補正テーブルが記憶された輝
度補正メモリを組み込んだ回路ブロック図の一例を図６
を用いて説明する。

【００４２】３０１、３０２および３０３は表示パネル
であり、ここでは、デジタルドライバを有する液晶パネ
ルである。３０１、３０２、３０３はそれぞれ、赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の映像を画素部に表示す
る。３０１−２、３０２−２および３０３−２はソース
ドライバ、３０１−３、３０２−３および３０３−３は
ゲートドライバである。なお、液晶パネル３０１、３０
２および３０３は全て同じ仕様の液晶パネルである。ま
た、投射型の表示装置の表示パネルとして用いられ得る
ものであれば、液晶パネル以外のものを用いても良い。

【００４３】外部にあるデジタルビデオデータ供給源３
０８からデジタルビデオデータが、デジタルビデオデー
タ補正回路３０４、３０５、３０６に供給される。デジ
タルビデオデータ補正回路（Ｒ）３０４には赤の映像を
形成するデジタルビデオデータが、デジタルビデオデー
タ補正回路（Ｇ）３０５には緑の映像を形成するデジタ
ルビデオデータが、またデジタルビデオデータ補正回路
（Ｂ）３０６には青の映像を形成するデジタルビデオデ
ータがそれぞれ供給される。

【００４４】デジタルビデオデータ補正回路３０４、３
０５、３０６は、それぞれ液晶パネル３０１、３０２、
３０３にデジタルビデオデータを供給する。なお、デジ
タルビデオデータ補正回路３０４、３０５、３０６は、
それぞれ輝度補正メモリを有している。また、デジタル
ビデオデータ補正回路は、入力されたデジタルビデオデ
ータを輝度補正メモリ３０４−１、３０５−１、３０６
−１に記憶されたテーブルに基づいて補正し、補正した
デジタルビデオデータを液晶パネルに供給する。

【００４５】欠陥画素座標入力回路３０７は、入力され
た欠陥画素の座標情報を前記欠陥画素の無い液晶パネル
のデジタルビデオデータ補正回路に送出する。この座標
情報に基づき、デジタルビデオデータ補正回路は、補正
テーブルを作成し輝度補正メモリに記憶する。

【００４６】表示装置の動作中は、外部からデジタルビ
デオデータがデジタルビデオデータ補正回路に入力さ
れ、作成された補正テーブルに従ってデジタルビデオデ
ータが変換され補正デジタルビデオデータが作成され
る。補正デジタルビデオデータは、液晶パネルに入力さ
れ、液晶パネルは補正デジタルビデオデータをもとに映
像を表示する。

【００４７】なお、ここでは、デジタルドライバを有す
る液晶パネルを例にとって示したが、アナログドライバ
を有する液晶パネルにも本発明は適用し得る。その場
合、デジタルビデオデータ補正回路から供給されるデジ
タルビデオデータは、Ｄ／Ａ変換回路でアナログビデオ
データに変換された後、液晶パネルに入力されることに
なる。

【００４８】また、上記欠陥画素補正システムを表示装
置、特に投射型表示装置に組み込み一体化させることは
可能である。

【００４９】また、上記欠陥画素補正システムに加え、
ガンマ補正等の画像補正を行ってもよい。

【００５０】また、上記構成においては３個のパネルを
用いた例を示したが、１個のパネルを用いた場合におい
ても、欠陥画素に隣接する８個の画素の輝度を補正する
ことによって、欠陥画素を人の目に目立たないようにす
ることができる。特に、微小な画素サイズである場合、
効果的である。

【００５１】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。

【００５２】

【実施例】［実施例１］本実施例では、本発明の投射型
表示装置の例としてリアプロジェクタを示す。図７に
は、本実施例のリアプロジェクタの透視図が示されてい
る。４０１はリアプロジェクタ本体、４０２は本発明の
投射型表示装置、４０３はリフレクタ、４０４はスクリ
ーンである。

【００５３】投射型表示装置は、液晶パネルを３枚用
い、光源（ここでは白色光源）と、一定の波長域の光の
みを反射し、他の光を透過させるダイクロイックミラー
と、全反射ミラー等を備えている。

【００５４】ここでは、デジタルドライバを有する液晶
パネルを用いた。液晶パネルは、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の映像を表示する画素部、ソースドライバ、ゲ
ートドライバ、デジタルビデオデータ分割回路等を備え
ている。なお、３枚の液晶パネルは全て同じ仕様の液晶
パネルである。

【００５５】外部にあるデジタルビデオデータ供給源か
ら８ビットデジタルビデオデータが、デジタルビデオデ
ータ補正回路に供給される。デジタルビデオデータ補正
回路（Ｒ）には赤の映像を形成する８ビットデジタルビ
デオデータが、デジタルビデオデータ補正回路（Ｇ）に
は緑の映像を形成する８ビットデジタルビデオデータ
が、またデジタルビデオデータ補正回路（Ｂ）には青の
映像を形成する８ビットデジタルビデオデータがそれぞ
れ供給される。

【００５６】デジタルビデオデータ補正回路は、それぞ
れの液晶パネルに８ビットデジタルビデオデータを供給
する。なお、デジタルビデオデータ補正回路は、それぞ
れ輝度補正メモリを有している。また、デジタルビデオ
データ補正回路は、入力された８ビットデジタルビデオ
データを輝度補正メモリに記憶された補正テーブルに基
づいて補正し、補正されたデジタルビデオデータを液晶
パネルに供給する。

【００５７】欠陥画素座標入力回路は、入力された欠陥
画素の座標情報を欠陥画素の無い液晶パネルのデジタル
ビデオデータ補正回路に送出する。この座標情報に基づ
き、デジタルビデオデータ補正回路は、補正データを作
成し輝度補正メモリに記憶する。

【００５８】なお、補正テーブルの作成のステップは実
施の形態で述べた通りである。

【００５９】こうすることによって、３つ表示パネルの
映像を合成映像において欠陥画素が目立たなくなり、映
像の劣化を極力防ぐことができる。よって、少々欠陥画
素が存在する液晶パネルをも有効に用いることができ
る。

【００６０】［実施例２］本実施例においては、上述の
実施例１とは異なる構成を有する３板式のプロジェクタ
について説明する。

【００６１】図１０において、７０１は光源、７０２お
よび７０３はダイクロイックミラー、７０４、７０５お
よび７０６は全反射ミラー、７０７、７０８および７０
９は液晶パネル、７１０はダイクロイックプリズム、７
１１は投影レンズである。

【００６２】また、図１１は、図１０に示した光学エン
ジンをフロントプロジェクタに組み込んだ図である。な
お、図１１において図１０に対応する部分は同一の符号
を用いた。図１１中、８０１は本体、８０２はスクリー
ンである。

【００６３】［実施例３］本実施例では実施例１とは異
なる本発明における欠陥画素補正システムの操作方法の
フローチャートを図１２に示す。なお、ここでは、３個
の液晶パネルを既に組み込んである表示装置に対応させ
た例について説明する。

【００６４】まず、表示装置を動作させ、スクリーンに
投射されたカラー映像に欠陥画素が存在するかを確認す
る。欠陥画素が存在しないなら終了し、以後通常の使用
を行う。もし、欠陥画素が存在するならば、欠陥画素の
座標を特定する。そして、欠陥画素が存在する液晶パネ
ルが、赤、緑、青のいずれの映像を表示するパネルなの
かを特定する。

【００６５】当該欠陥画素が存在する液晶パネルが赤の
液晶パネルであれば、その欠陥画素が黒点かどうかを確
認する。その欠陥画素が黒点であれば、欠陥画素座標入
力回路に欠陥画素の座標を入力する。欠陥画素座標入力
回路は、緑と青の液晶パネルに映像を供給するデジタル
ビデオデータ補正回路に欠陥画素の座標を送出する。デ
ジタルビデオデータ補正回路は、欠陥画素と同座標の画
素の輝度を上げるデータを作成し、輝度補正メモリに記
憶する。

【００６６】当該欠陥画素が存在する液晶パネルが緑の
液晶パネルであれば、その欠陥画素が黒点かどうかを確
認する。その欠陥画素が黒点であれば、欠陥画素座標入
力回路に欠陥画素の座標を入力する。欠陥画素座標入力
回路は、青と赤の液晶パネルに映像を供給するデジタル
ビデオデータ補正回路に欠陥画素の座標を送出する。デ
ジタルビデオデータ補正回路は、欠陥画素と同座標の画
素の輝度を上げるデータを作成し、輝度補正メモリに記
憶する。

【００６７】当該欠陥画素が存在する液晶パネルが赤の
液晶パネルでもなく緑の液晶パネルでもない場合は、青
の液晶パネルに欠陥画素が存在することになる。この場
合も、その欠陥画素が黒点かどうかを確認する。その欠
陥画素が黒点であれば、欠陥画素座標入力回路に欠陥画
素の座標を入力する。欠陥画素座標入力回路は、赤と緑
の液晶パネルに映像を供給するデジタルビデオデータ補
正回路に欠陥画素の座標を送出する。デジタルビデオデ
ータ補正回路は、欠陥画素と同座標の画素の輝度を上げ
るデータを作成し、輝度補正メモリに記憶する。

【００６８】上述のステップを全ての欠陥画素について
繰り返す（”Ａ”に戻る）。

【００６９】この様にして、表示装置に組み込む３個の
液晶パネル全てについての補正データの作成が終了し、
補正テーブルが完成する。

【００７０】以後、入力されるデジタルビデオデータ
は、デジタルビデオデータ補正回路の輝度補正メモリに
記憶された補正テーブルに基づいて変換される。

【００７１】こうすることによって、３つの表示パネル
の合成映像において欠陥画素が目立たなくなり、映像の
劣化を極力防ぐことができる。よって、いくつか欠陥画
素が存在する液晶パネルをも有効に用いて良好な表示装
置を提供することができ、生産性が向上する。

【００７２】［実施例４］本実施例では、本発明に用い
る液晶パネルの作製方法例について説明する。ここでは
画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動
回路（ソースドライバ、ゲートドライバ、Ｄ／Ａ変換回
路、デジタルビデオデータ時間階調処理回路等）のＴＦ
Ｔを同一基板上に作製する方法について工程に従って詳
細に説明する。但し、説明を簡単にするために、駆動回
路ではシフトレジスタ回路、バッファ回路、Ｄ／Ａ変換
回路などの基本回路であるＣＭＯＳ回路と、ｎチャネル
型ＴＦＴとを図示することにする。

【００７３】図１３（Ａ）において、基板６００１には
低アルカリガラス基板や石英基板を用いることができ
る。本実施例では低アルカリガラス基板を用いた。この
場合、ガラス歪み点よりも１０〜２０℃程度低い温度で
あらかじめ熱処理しておいても良い。この基板６００１
のＴＦＴを形成する表面には、基板６００１からの不純
物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜
または酸化窒化シリコン膜などの下地膜６００２を形成
する。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ
₂Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、
同様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン
膜を１００ｎｍの厚さに積層形成する。

【００７４】次に、２０〜１５０ｎｍ（好ましくは３０
〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６０
０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の
方法で形成する。本実施例では、プラズマＣＶＤ法で非
晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構
造を有する半導体膜としては、非晶質半導体膜や微結晶
半導体膜があり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
また、下地膜６００２と非晶質シリコン膜６００３ａと
は同じ成膜法で形成することが可能であるので、両者を
連続形成しても良い。下地膜を形成した後、一旦大気雰
囲気に晒さないことでその表面の汚染を防ぐことが可能
となり、作製するＴＦＴの特性バラツキやしきい値電圧
の変動を低減させることができる。（図１３（Ａ））

【００７５】そして、公知の結晶化技術を使用して非晶
質シリコン膜６００３ａから結晶質シリコン膜６００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−１３０６５２号公報で開示された技術に従って、触
媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂ
を形成した。結晶化の工程に先立って、非晶質シリコン
膜の含有水素量にもよるが、４００〜５００℃で１時間
程度の熱処理を行い、含有水素量を５atom％以下にして
から結晶化させることが望ましい。非晶質シリコン膜を
結晶化させると原子の再配列が起こり緻密化するので、
作製される結晶質シリコン膜の厚さは当初の非晶質シリ
コン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５
％程度減少した。（図１３（Ｂ））

【００７６】そして、結晶質シリコン膜６００３ｂを島
状に分割して、島状半導体層６００４〜６００７を形成
する。その後、プラズマＣＶＤ法またはスパッタ法によ
り５０〜１００ｎｍの厚さの酸化シリコン膜によるマス
ク層６００８を形成する。（図１３（Ｃ））

【００７７】そしてレジストマスク６００９を設け、ｎ
チャネル型ＴＦＴを形成する島状半導体層６００５〜６
００７の全面にしきい値電圧を制御する目的で１×１０
¹⁶〜５×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する
不純物元素としてボロン（Ｂ）を添加した。ボロン
（Ｂ）の添加はイオンドープ法で実施しても良いし、非
晶質シリコン膜を成膜するときに同時に添加しておくこ
ともできる。ここでのボロン（Ｂ）添加は必ずしも必要
でないが、ボロン（Ｂ）を添加した半導体層６０１０〜
６０１２はｎチャネル型ＴＦＴのしきい値電圧を所定の
範囲内に収めるために形成することが好ましかった。
（図１３（Ｄ））

【００７８】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層６０１０、６０１１に選択的に添加する。その
ため、あらかじめレジストマスク６０１３〜６０１６を
形成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）を用いた
イオンドープ法を適用した。形成された不純物領域６０
１７、６０１８のリン（Ｐ）濃度は２×１０¹⁶〜５×１
０¹⁹atoms／cm³の範囲とすれば良い。本明細書中では、
ここで形成された不純物領域６０１７〜６０１９に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ ^-）と表
す。また、不純物領域６０１９は、画素部の保持容量を
形成するための半導体層であり、この領域にも同じ濃度
でリン（Ｐ）を添加した。（図１４（Ａ））

【００７９】次に、マスク層６００８をフッ酸などによ
り除去して、図１３（Ｄ）と図１４（Ａ）で添加した不
純物元素を活性化させる工程を行う。活性化は、窒素雰
囲気中で５００〜６００℃で１〜４時間の熱処理や、レ
ーザー活性化の方法により行うことができる。また、両
者を併用して行っても良い。本実施例では、レーザー活
性化の方法を用い、ＫｒＦエキシマレーザー光（波長２
４８ｎｍ）を用い、線状ビームを形成して、発振周波数
５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃ
ｍ²として線状ビームのオーバーラップ割合を８０〜９
８％として走査して、島状半導体層が形成された基板全
面を処理した。尚、レーザー光の照射条件には何ら限定
される事項はなく、実施者が適宣決定すれば良い。

【００８０】そして、ゲート絶縁膜６０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜２５０ｎｍの
厚さでシリコンを含む絶縁膜で形成する。例えば、１２
０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート
絶縁膜には、他のシリコンを含む絶縁膜を単層または積
層構造として用いても良い。（図１４（Ｂ））

【００８１】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）６０２１と金属膜から成る導電
層（Ｂ）６０２２とを積層させた。導電層（Ｂ）６０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合
金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化
タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化
チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成
する。また、導電層（Ａ）６０２１は代替材料として、
タングステンシリサイド、チタンシリサイド、モリブデ
ンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗
化を図るために含有する不純物濃度を低減させると良
く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良
かった。例えば、タングステン（Ｗ）は酸素濃度を３０
ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を
実現することができた。

【００８２】導電層（Ａ）６０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０
２２は１００〜４００ｎｍ（好ましくは２５０〜３５０
ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０
２１に３０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成した。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜６０２０に拡散するのを防ぐことができる。
（図１４（Ｃ））

【００８３】次に、レジストマスク６０２３〜６０２７
を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２
２とを一括でエッチングしてゲート電極６０２８〜６０
３１と容量配線６０３２を形成する。ゲート電極６０２
８〜６０３１と容量配線６０３２は、導電層（Ａ）から
成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る
６０２８ｂ〜６０３２ｂとが一体として形成されてい
る。この時、駆動回路に形成するゲート電極６０２９、
６０３０は不純物領域６０１７、６０１８の一部と、ゲ
ート絶縁膜６０２０を介して重なるように形成する。
（図１４（Ｄ））

【００８４】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極６０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク６０３３で被覆して
おく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で不純物領域６０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³とな
るようにする。本明細書中では、ここで形成された不純
物領域６０３４に含まれるｐ型を付与する不純物元素の
濃度を（ｐ⁺）と表す。（図１５（Ａ））

【００８５】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク６０３５〜６０３７を
形成し、ｎ型を付与する不純物元素が添加して不純物領
域６０３８〜６０４２を形成した。これは、フォスフィ
ン（ＰＨ₃）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³
とした。本明細書中では、ここで形成された不純物領域
６０３８〜６０４２に含まれるｎ型を付与する不純物元
素の濃度を（ｎ⁺）と表す。（図１５（Ｂ））

【００８６】不純物領域６０３８〜６０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域６０３８に添加されたリン（Ｐ）濃度
は図１５（Ａ）で添加されたボロン（Ｂ）濃度の１／２
〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性
に何ら影響を与えることはなかった。

【００８７】そして、画素部のｎチャネル型ＴＦＴのＬ
ＤＤ領域を形成するためのｎ型を付与する不純物添加の
工程を行った。ここではゲート電極６０３１をマスクと
して自己整合的にｎ型を付与する不純物元素をイオンド
ープ法で添加した。添加するリン（Ｐ）の濃度は１×１
０¹⁶〜５×１０¹⁸atoms／cm³であり、図１４（Ａ）およ
び図１５（Ａ）と図１５（Ｂ）で添加する不純物元素の
濃度よりも低濃度で添加することで、実質的には不純物
領域６０４３、６０４４のみが形成される。本明細書中
では、この不純物領域６０４３、６０４４に含まれるｎ
型を付与する不純物元素の濃度を（ｎ^--）と表す。（図
１５（Ｃ））

【００８８】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板６００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができた。

【００８９】この熱処理において、ゲート電極６０２８
〜６０３１と容量配線６０３２形成する金属膜６０２８
ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電
層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例え
ば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステ
ン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、タンタル（Ｔａ）の場合には窒化タンタル（Ｔａ
Ｎ）を形成することができる。また、導電層（Ｃ）６０
２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用
いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜
６０３１を晒しても同様に形成することができる。さら
に、３〜１００％の水素を含む雰囲気中で、３００〜４
５０℃で１〜１２時間の熱処理を行い、島状半導体層を
水素化する工程を行った。この工程は熱的に励起された
水素により半導体層のダングリングボンドを終端する工
程である。水素化の他の手段として、プラズマ水素化
（プラズマにより励起された水素を用いる）を行っても
良い。

【００９０】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留した。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましかった。この触媒元素を除去する
手段の一つにリン（Ｐ）によるゲッタリング作用を利用
する手段があった。ゲッタリングに必要なリン（Ｐ）の
濃度は図１５（Ｂ）で形成した不純物領域（ｎ ⁺）と同
程度であり、ここで実施される活性化工程の熱処理によ
り、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチ
ャネル形成領域から触媒元素をゲッタリングすることが
できた。（図１５（Ｄ））

【００９１】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔ
ｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良
い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％
含むアルミニウム（Ａｌ）膜を導電層（Ｄ）６０４５と
し、チタン（Ｔｉ）膜を導電層（Ｅ）６０４６として形
成した。導電層（Ｄ）６０４５は１００〜４００ｎｍ
（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電
層（Ｅ）６０４６は５０〜２００（好ましくは１００〜
１５０ｎｍ）で形成すれば良い。（図１６（Ａ））

【００９２】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）６０４６と導電層（Ｄ）
６０４５とをエッチング処理して、ゲート配線６０４
７、６０４８と容量配線６０４９を形成た。エッチング
処理は最初にＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガス
を用いたドライエッチング法で導電層（Ｅ）の表面から
導電層（Ｄ）の途中まで除去し、その後リン酸系のエッ
チング溶液によるウエットエッチングで導電層（Ｄ）を
除去することにより、下地との選択加工性を保ってゲー
ト配線を形成することができた。

【００９３】第１の層間絶縁膜６０５０は５００〜１５
００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコ
ン膜で形成され、その後、それぞれの島状半導体層に形
成されたソース領域またはドレイン領域に達するコンタ
クトホールを形成し、ソース配線６０５１〜６０５４
と、ドレイン配線６０５５〜６０５８を形成する。図示
していないが、本実施例ではこの電極を、Ｔｉ膜を１０
０ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜
１５０ｎｍをスパッタ法で連続して形成した３層構造の
積層膜とした。

【００９４】次に、パッシベーション膜６０５９とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。この状態で水素化処理を
行うとＴＦＴの特性向上に対して好ましい結果が得られ
た。例えば、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行うと良く、
あるいはプラズマ水素化法を用いても同様の効果が得ら
れた。なお、ここで後に画素電極とドレイン配線を接続
するためのコンタクトホールを形成する位置において、
パッシベーション膜６０５９に開口部を形成しておいて
も良い。（図１６（Ｃ））

【００９５】その後、有機樹脂からなる第２の層間絶縁
膜６０６０を１．０〜１．５μｍの厚さに形成する。有
機樹脂としては、ポリイミド、アクリル、ポリアミド、
ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を
使用することができる。ここでは、基板に塗布後、熱重
合するタイプのポリイミドを用い、３００℃で焼成して
形成した。そして、第２の層間絶縁膜６０６０にドレイ
ン配線６０５８に達するコンタクトホールを形成し、画
素電極６０６１、６０６２を形成する。画素電極は、透
過型液晶表示装置とする場合には透明導電膜を用いれば
良く、反射型の液晶表示装置とする場合には金属膜を用
いれば良い。本実施例では透過型の液晶表示装置とする
ために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎ
ｍの厚さにスパッタ法で形成した。（図１７）

【００９６】こうして同一基板上に、駆動回路のＴＦＴ
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはｐチャネル型ＴＦＴ６１０１、
第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル
型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保
持容量６１０５が形成した。本明細書では便宜上このよ
うな基板をアクティブマトリクス基板と呼ぶ。

【００９７】駆動回路のｐチャネル型ＴＦＴ６１０１に
は、島状半導体層６００４にチャネル形成領域６１０
６、ソース領域６１０７ａ、６１０７ｂ、ドレイン領域
６１０８ａ，６１０８ｂを有している。第１のｎチャネ
ル型ＴＦＴ６１０２には、島状半導体層６００５にチャ
ネル形成領域６１０９、ゲート電極６０２９と重なるＬ
ＤＤ領域６１１０（以降、このようなＬＤＤ領域をＬov
と記す）、ソース領域６１１１、ドレイン領域６１１２
を有している。このＬov領域のチャネル長方向の長さは
０．５〜３．０μｍ、好ましくは１．０〜１．５μｍと
した。第２のｎチャネル型ＴＦＴ６１０３には、島状半
導体層６００６にチャネル形成領域６１１３、ＬＤＤ領
域６１１４，６１１５、ソース領域６１１６、ドレイン
領域６１１７を有している。このＬＤＤ領域はＬov領域
とゲート電極６０３０と重ならないＬＤＤ領域（以降、
このようなＬＤＤ領域をＬoffと記す）とが形成され、
このＬoff領域のチャネル長方向の長さは０．３〜２．
０μｍ、好ましくは０．５〜１．５μｍである。画素Ｔ
ＦＴ６１０４には、島状半導体層６００７にチャネル形
成領域６１１８、６１１９、Ｌoff領域６１２０〜６１
２３、ソースまたはドレイン領域６１２４〜６１２６を
有している。Ｌoff領域のチャネル長方向の長さは０．
５〜３．０μｍ、好ましくは１．５〜２．５μｍであ
る。さらに、容量配線６０３２、６０４９と、ゲート絶
縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ６１０４
のドレイン領域６１２６に接続し、ｎ型を付与する不純
物元素が添加された半導体層６１２７とから保持容量６
１０５が形成されている。図１７では画素ＴＦＴ６１０
４をダブルゲート構造としたが、シングルゲート構造で
も良いし、複数のゲート電極を設けたマルチゲート構造
としても差し支えない。

【００９８】次に、公知の方法を用いて、対向電極６０
６８および配向膜６０６９が形成された基板６０６７と
アクティブマトリクス基板とをシール剤（図示せず）で
貼り合せる。その後、液晶６０７０を注入し、封止剤
（図示せず）で封止する。本実施例では、ネマチック液
晶を用いてツイストネマチックモード（ＴＮモード）に
より表示を実現する。

【００９９】以上をもって本実施例の液晶パネルが完成
する。

【０１００】以上の様に本実施例では、画素ＴＦＴおよ
び駆動回路が要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させた。さらにゲート電極を耐熱性を有する導電
性材料で形成することによりＬＤＤ領域やソース領域お
よびドレイン領域の活性化を容易とし、ゲート配線低抵
抗材料で形成することにより、配線抵抗を十分低減でき
る。従って、画素部（画面サイズ）が４インチクラス以
上の表示装置にも適用することができる。

【０１０１】また、本実施例で完成した液晶パネルを実
施例１乃至３のいずれか一に用いることは可能である。

【０１０２】［実施例５］実施例１では３個の表示パネ
ルを用いた表示装置の一例を示したが、本実施例では、
１個の表示パネルを用いた表示装置の一例を示す。

【０１０３】１個の表示パネルにおいて座標（ｍ、ｎ）
の位置に欠陥画素が存在しているとする。

【０１０４】本実施例では、欠陥画素の座標（ｍ、ｎ）
に隣接して位置している座標（ｍ±１、ｎ±１）の画素
における平均輝度をあげ、見かけの輝度がほぼ一定の値
になるように補正する。また、欠陥画素に隣接して位置
している座標（ｍ±１、ｎ±１）だけでなく、座標（ｍ
±２、ｎ±２）に位置している画素における平均輝度を
あげてもよい。

【０１０５】このように欠陥画素に隣接する画素の輝度
を補正することによって、表示パネルに存在している欠
陥画素を人の目では、ほとんど認識することができない
ようにすることができる。本実施例においては、画素サ
イズが微小である場合、特に効果的である。

【０１０６】

【発明の効果】従来では、欠陥画素が数個あるだけで表
示不良と見なされていた。また、微小かつ高精細である
ため、欠陥画素の全くない表示パネルを作製することは
非常に困難であり、歩留まりが非常に低かった。

【０１０７】しかし、本発明により欠陥画素がある表示
パネルであっても、欠陥画素のまったくない表示パネル
と同等の表示レベルを実現することができる。従って、
作製プロセスを変更することなく製品歩留まりを大幅に
向上させることができる。

【０１０８】例えば、６０インチのリアプロジェクター
の場合、３Ｈ（２．２ｍ）で見えた画質劣化レベルが、
本発明を利用することによって４Ｈ（３ｍ）で見えた画
質劣化レベルと同等のものが得られる。

【０１０９】また、直視パネルの表示装置の場合におい
ても非常に近距離で見ても、画質劣化の少ないものが得
られる。

【０１１０】

【図面の簡単な説明】

【図１】 本発明の概念を示す図である。

【図２】 本発明の概念を示す模式図である。

【図３】 本発明の概念を示す図である。

【図４】 本発明の概念を示す模式図である。

【図５】 本発明における欠陥画素補正システムの補
正テーブル作成のフローチャートである。

【図６】 本発明の投射型表示装置のある実施形態の
回路ブロック図である。

【図７】 リアプロジェクタの外観を示す図である。

【図８】 実施例１の投射型表示装置の回路ブロック
図である。

【図９】 実施例１の液晶パネルの回路ブロック図で
ある。

【図１０】 本発明の投射型表示装置の構成を示す図で
ある。

【図１１】 本発明の投射型表示装置の外観を示す図で
ある。

【図１２】 実施例３における欠陥画素補正システムの
補正テーブル作成のフローチャートである。

【図１３】 ＡＭ−ＬＣＤの作製工程を示す図である。

【図１４】 ＡＭ−ＬＣＤの作製工程を示す図である。

【図１５】 ＡＭ−ＬＣＤの作製工程を示す図である。

【図１６】 ＡＭ−ＬＣＤの作製工程を示す図である。

【図１７】 アクティブマトリクス型液晶表示装置の断
面構造図である。

【図１８】 ３板式の投射型表示装置の構成例である。

【図１９】 ３つの映像が合成されてカラー映像が形成
される様子を示す図である。

【図２０】 １つの表示パネルに１つの欠陥画素がある
場合のカラー映像が形成される様子を示す図である。
（従来例）

【図２１】 １つの表示パネルに１つの欠陥画素がある
場合のカラー映像が形成される様子を示す模式図であ
る。（従来例）

【図２２】 色度及び明度の空間周波数特性の一例を示
す図である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｂ 21/14 Ｇ０３Ｂ 21/14 Ｚ Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｐ ６７０ ６７０Ａ ６８０ ６８０Ｃ Ｈ０４Ｎ 9/12 Ｈ０４Ｎ 9/12 Ｂ

Claims (8)

【特許請求の範囲】
1. 【請求項１】３個の表示パネルを有する投射型の表示装
   置において、前記３個の表示パネルのうち欠陥画素を有
   する表示パネルを特定する手段と、 前記欠陥画素の座標を特定する手段と、 前記３個の表示パネルのうち前記欠陥画素を有する表示
   パネル以外の表示パネルにおいて前記欠陥画素の座標と
   同座標の画素の輝度を上げる手段とを有することを特徴
   とする欠陥画素補正システム。
2. 【請求項２】３個の表示パネルを有する投射型の表示装
   置において、前記３個の表示パネルのうち欠陥画素を有
   する表示パネルを特定する手段と、 前記欠陥画素の座標を特定する手段と、 前記欠陥画素の座標と隣接する座標の画素の輝度を上げ
   る手段と、 前記３個の表示パネルのうち前記欠陥画素を有する表示
   パネル以外の表示パネルにおいて前記欠陥画素の座標と
   同座標の画素の輝度を上げる手段とを有することを特徴
   とする欠陥画素補正システム。
3. 【請求項３】請求項２において、前記隣接する座標の画
   素の輝度を上げた表示パネルは、３個のうち、いずれか
   １個または複数個の表示パネルであることを特徴とする
   欠陥画素補正システム。
4. 【請求項４】欠陥画素を有する１個の表示パネルを有す
   る表示装置において、欠陥画素の位置座標を特定する手
   段と、 前記欠陥画素と隣接する画素の輝度を上げる手段とを有
   することを特徴とする欠陥画素補正システム。
5. 【請求項５】請求項１乃至４のいずれか一において、前
   記表示パネルはアクティブマトリクス型の表示パネルで
   あることを特徴とする欠陥画素補正システム。
6. 【請求項６】請求項１乃至５のいずれか一において、前
   記表示パネルは液晶パネルであることを特徴とする欠陥
   画素補正システム。
7. 【請求項７】光源と、 前記光源から出射された光を３つの光に分離する光学系
   と、 少なくとも１つの欠陥画素を有する１個の表示パネルを
   含む３個の表示パネルと、 前記３個の表示パネルの映像を合成し、スクリーンに投
   射する光学系と、 前記欠陥画素の存在する表示パネル以外の表示パネルに
   おいて前記欠陥画素の座標と同座標の画素の輝度を上げ
   る欠陥画素補正システムとを有することを特徴とする投
   射型の表示装置。
8. 【請求項８】請求項７において、前記表示パネルはアク
   ティブマトリクス型の液晶パネルであることを特徴とす
   る表示装置。