JP2001198277A - Pachinko machine and recording medium - Google Patents

Pachinko machine and recording medium

Info

Publication number
JP2001198277A
JP2001198277A JP2000013967A JP2000013967A JP2001198277A JP 2001198277 A JP2001198277 A JP 2001198277A JP 2000013967 A JP2000013967 A JP 2000013967A JP 2000013967 A JP2000013967 A JP 2000013967A JP 2001198277 A JP2001198277 A JP 2001198277A
Authority
JP
Japan
Prior art keywords
control circuit
control
board
payout
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000013967A
Other languages
Japanese (ja)
Inventor
Isao Kishi
勇夫 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maruhon Industry Co Ltd
Original Assignee
Maruhon Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maruhon Industry Co Ltd filed Critical Maruhon Industry Co Ltd
Priority to JP2000013967A priority Critical patent/JP2001198277A/en
Publication of JP2001198277A publication Critical patent/JP2001198277A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a pachinko machine in which when a power source is started, each of circuits and devices can normally work. SOLUTION: When a mina power source is stated, a power source of 5 V is fed to each board and a system reset signal is outputted and stabilized in each board. Then, after the power source of 5 V reaches a voltage Vus and a Trs passes, a system reset signal of a sub-board is released and control on each of the sub-base stated. In addition, a power source pf 12 V is each base sheet and after the power source of 12 V reaches a reaches a voltage Vuh and a tome Trh passes, a source reset signal of a discharge controlling board is released and after the power source of 12 V reaches a voltage Vum and a time Trm passes, a reset system signal of a main base sheet is released.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、コンピュータによっ
て遊技を制御するパチンコ機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pachinko machine for controlling a game by a computer.

【0002】[0002]

【従来の技術】従来、この種のパチンコ機として、遊技
球が所定の領域を通過すると、図柄表示装置によって複
数の図柄が変動表示され、その停止図柄が所定の図柄に
揃った場合に大当りを発生させ、大入賞口を複数回開放
することにより、大量の賞球を払出可能なものが知られ
ている。このようなパチンコ機では、遊技を制御するた
めの回路が多数使用されている。たとえば、大当りか否
かの判定を行うCPUが搭載された主制御回路、この主
制御回路から払出制御コマンドを受信して賞球の払出し
を制御する払出制御回路、図柄の表示制御を行う図柄制
御回路、遊技中の効果音などを制御する音声制御回路、
入賞時や賞球払出時に点灯するLEDや飾りLEDなど
を制御するランプ制御回路などが使用されている。ま
た、所定の回路間には、信号や電源を中継するための中
継基板が設けられている。そして、主電源から供給され
る電源は、まず主制御回路に供給され、その主制御回路
において各回路に必要な電圧に変圧し、その変圧した電
圧を主制御回路から各回路へ供給している。
2. Description of the Related Art Conventionally, as a pachinko machine of this type, when a game ball passes through a predetermined area, a plurality of symbols are variably displayed by a symbol display device, and when a stop symbol is aligned with a predetermined symbol, a big hit is hit. It is known that a large amount of prize balls can be paid out by generating and opening a special winning opening a plurality of times. In such a pachinko machine, a large number of circuits for controlling a game are used. For example, a main control circuit equipped with a CPU that determines whether or not a big hit has occurred, a payout control circuit that receives a payout control command from the main control circuit and controls payout of award balls, and a symbol control that performs display control of symbols. Circuit, voice control circuit for controlling sound effects during the game, etc.
A lamp control circuit that controls an LED that is turned on when a prize is won or a prize ball is paid out, a decorative LED, and the like are used. In addition, a relay board for relaying a signal and a power supply is provided between predetermined circuits. The power supplied from the main power supply is first supplied to the main control circuit, and the main control circuit transforms the voltage to a voltage required for each circuit, and supplies the transformed voltage from the main control circuit to each circuit. .

【0003】[0003]

【発明が解決しようとする課題】しかし、上記従来のパ
チンコ機は、最初に電源が供給される主制御回路が最初
に制御を開始し、その後で払出制御回路が制御を開始す
るため、たとえば、停電後に電源が復帰した際に、主制
御回路から払出制御回路へデータや制御コマンドを送信
するタイミングにおいて、まだ払出制御回路が制御を開
始していない場合は、払出制御回路が上記データや制御
コマンドの一部または全部を受信できないおそれがあ
る。したがって、上記データが払い出すべき賞球数を示
すデータである場合は、正確な数の賞球を払い出すこと
ができなかったり、あるいは上記制御コマンドが賞球払
出モータを駆動させるためのコマンドである場合は、賞
球払出モータを正常に駆動できなかったりするおそれが
ある。また、賞球払出時に点灯するLEDは、払出制御
回路に接続された賞球払出センサから送信される検出信
号に基づいて点灯するため、賞球払出センサから検出信
号が送信されるタイミングにおいて、上記LEDを制御
するランプ制御回路が制御を開始していない場合は、ラ
ンプ制御回路が上記検出信号の一部または全部を受信で
きないおそれがある。したがって、賞球払出時に点灯す
るLEDが正常に点灯しないおそれがある。つまり、従
来のパチンコ機は、電源を立ち上げる際に各回路および
装置が正常に動作しないおそれがある。
However, in the above-mentioned conventional pachinko machine, the main control circuit to which power is supplied first starts control first, and then the payout control circuit starts control. When the power supply is restored after a power failure, at the time when the main control circuit transmits data or a control command to the payout control circuit, if the payout control circuit has not yet started control, the payout control circuit sets the data or control command. May not be able to receive some or all of Therefore, if the data is data indicating the number of prize balls to be paid out, the correct number of prize balls cannot be paid out, or the control command is a command for driving the prize ball payout motor. In some cases, the prize ball payout motor may not be driven normally. In addition, since the LED that is turned on at the time of the prize ball payout is lit based on the detection signal transmitted from the prize ball payout sensor connected to the payout control circuit, at the timing when the detection signal is transmitted from the prize ball payout sensor, If the lamp control circuit that controls the LEDs has not started control, the lamp control circuit may not be able to receive some or all of the detection signals. Therefore, there is a possibility that the LED which is turned on when the winning ball is paid out may not be turned on normally. That is, in the conventional pachinko machine, there is a possibility that each circuit and device do not operate normally when the power is turned on.

【0004】そこでこの発明は、上記問題を解決するた
めになされたものであり、電源を立ち上げる際に各回路
および装置が正常に動作できるパチンコ機を実現するこ
とを目的とする。
The present invention has been made to solve the above problem, and has as its object to realize a pachinko machine in which each circuit and device can operate normally when the power is turned on.

【0005】[0005]

【課題を解決するための手段・作用および効果】この発
明は、上記目的を達成するため、請求項1に記載の発明
では、制御コマンドを出力する主制御回路と、賞球を払
出す賞球払出装置と、前記主制御回路から出力される前
記制御コマンドに基づいて所定の演出を行う演出装置
と、前記主制御回路から出力される前記制御コマンドに
基づいて前記賞球払出装置を制御する払出制御回路と、
前記主制御回路、払出制御回路および演出装置に必要な
電源をそれぞれ生成して各回路および演出装置へ供給す
るとともに、前記演出装置の制御を開始した後に前記払
出制御回路の制御を開始し、その次に前記主制御回路の
制御を開始する制御手段とを備えたという技術的手段を
用いる。
In order to achieve the above object, according to the present invention, a main control circuit for outputting a control command and a prize ball for paying out a prize ball are provided. A payout device, an effect device for performing a predetermined effect based on the control command output from the main control circuit, and a payout for controlling the award ball payout device based on the control command output from the main control circuit. A control circuit;
The main control circuit, a payout control circuit and a power supply required for the effect device are each generated and supplied to each circuit and the effect device, and after the control of the effect device is started, the control of the payout control circuit is started. Next, a technical means including a control means for starting control of the main control circuit is used.

【0006】制御手段は、制御コマンドを出力する主制
御回路と、この主制御回路から出力される制御コマンド
に基づいて所定の演出を行う演出装置と、主制御回路か
ら出力される前記制御コマンドに基づいて賞球払出装置
を制御する払出制御回路と、に必要な電源をそれぞれ生
成して各回路へ供給するとともに、演出装置の制御を開
始した後に払出制御回路の制御を開始し、その次に主制
御回路の制御を開始する。したがって、制御コマンドを
入力する払出制御回路が、制御コマンドを出力する主制
御回路よりも先に制御を開始することができるため、払
出制御回路が、主制御回路から出力される制御コマンド
の一部または全部を入力できなくなるおそれがなく、か
つ、演出装置が払出制御回路よりも先に制御を開始する
ことができるため、払出制御回路の動作に関連した演出
を演出装置が実行できなくなるおそれがない。つまり、
制御手段は、パチンコ機において重要度の低い周辺装置
・回路から制御を開始し、続いて重要度の高い装置・回
路の制御を開始することができる。ここで、高い重要度
に対応する内容とは、たとえば大当りや入賞の判定であ
り、次に高い重要度に対応する内容とは、賞球の払出し
であり、低い重要度に対応する内容とは、音声制御装置
やランプ制御装置などの演出装置の制御である。
The control means includes: a main control circuit for outputting a control command; an effect device for performing a predetermined effect based on the control command output from the main control circuit; A payout control circuit that controls the prize ball payout device based on, and while each of the necessary power supplies is generated and supplied to each circuit, control of the payout control circuit is started after the control of the rendering device is started, and then The control of the main control circuit is started. Therefore, the payout control circuit that inputs the control command can start the control before the main control circuit that outputs the control command, so that the payout control circuit is a part of the control command output from the main control circuit. Or, since there is no possibility that the input cannot be completely performed and the effect device can start the control before the payout control circuit, there is no possibility that the effect device cannot execute the effect related to the operation of the payout control circuit. . That is,
The control means can start control from peripheral devices / circuits of low importance in the pachinko machine, and can subsequently start control of devices / circuits of high importance. Here, the content corresponding to high importance is, for example, determination of a big hit or a prize, and the content corresponding to next highest importance is payout of a prize ball, and the content corresponding to low importance is , And the control of effect devices such as a voice control device and a lamp control device.

【0007】請求項2に記載の発明では、請求項1に記
載のパチンコ機において、前記制御手段は、前記主制御
回路の制御を終了した後に前記払出制御回路の制御を終
了し、次に前記演出装置の制御を終了するという技術的
手段を用いる。
According to a second aspect of the present invention, in the pachinko machine according to the first aspect, the control means terminates the control of the payout control circuit after terminating the control of the main control circuit, and then terminates the control of the payout control circuit. The technical means of terminating the control of the effect device is used.

【0008】つまり、たとえば、払い出すべき賞球数を
記憶する記憶媒体が払出制御回路に備えられている場合
において、主制御回路が払出制御回路よりも先に制御を
終了してしまうと、電源遮断時に主制御回路から払出制
御回路に賞球数データが送出されたが、払出制御回路に
受信されず、上記記憶媒体に記憶されないという事態が
起こるおそれがあるが、主制御回路の制御を終了した後
に払出制御回路の制御を終了することができるため、上
記事態を回避できる。
That is, for example, when a payout control circuit is provided with a storage medium for storing the number of prize balls to be paid out, if the main control circuit terminates the control before the payout control circuit, the power supply The award ball count data was sent from the main control circuit to the payout control circuit at the time of interruption, but it may not be received by the payout control circuit and may not be stored in the storage medium, but the control of the main control circuit is terminated. After that, the control of the payout control circuit can be ended, so that the above situation can be avoided.

【0009】請求項3に記載の発明では、請求項1また
は請求項2に記載のパチンコ機において、払出すべき賞
球の数を示すデータを記憶する賞球データ記憶媒体と、
前記主制御回路の制御を終了した後、前記賞球データ記
憶媒体へのアクセスを所定の時間禁止するアクセス禁止
手段とを備えたという技術的手段を用いる。
According to a third aspect of the present invention, in the pachinko machine according to the first or second aspect, a prize ball data storage medium for storing data indicating the number of prize balls to be paid out,
After the control of the main control circuit is completed, a technical means including an access prohibiting means for prohibiting an access to the award ball data storage medium for a predetermined time is used.

【0010】つまり、アクセス禁止手段は、主制御回路
の制御を終了した後、賞球データ記憶媒体へのアクセス
を所定の時間禁止するため、主制御回路の制御終了後
に、賞球の数を示すデータが書換えられるおそれがな
い。
That is, the access prohibiting means indicates the number of prize balls after the control of the main control circuit in order to prohibit the access to the prize ball data storage medium for a predetermined time after the control of the main control circuit is completed. There is no danger of data being rewritten.

【0011】請求項4に記載の発明では、請求項3に記
載のパチンコ機において、前記賞球データ記憶媒体に記
憶されているデータをバックアップするバックアップ電
源を備えたという技術的手段を用いる。
According to a fourth aspect of the present invention, in the pachinko machine according to the third aspect, a technical means is used in which a backup power supply for backing up data stored in the award ball data storage medium is provided.

【0012】つまり、電源が遮断された場合であって
も、賞球データ記憶媒体に記憶されているデータをバッ
クアップすることができるため、電源が復活したとき
に、賞球データ記憶媒体に記憶されているデータに基づ
いて正確な数の賞球を払出すことができる。
That is, even if the power is cut off, the data stored in the prize ball data storage medium can be backed up. Therefore, when the power is restored, the data stored in the prize ball data storage medium is restored. The correct number of prize balls can be paid out based on the data.

【0013】請求項5に記載の発明では、請求項1ない
し請求項4のいずれか1つに記載のパチンコ機におい
て、前記演出装置は、自身が正常に機能することを検査
した後に制御を開始するという技術的手段を用いる。
According to a fifth aspect of the present invention, in the pachinko machine according to any one of the first to fourth aspects, the effect device starts control after checking that the effect device itself functions normally. Technical means of doing so.

【0014】つまり、演出装置は、自身が正常に機能す
ることを検査した後に制御を開始するため、自身の機能
に異常があることを検出することができる。たとえば、
演出装置が、自身が実行するコンピュータプログラムが
記録された記録媒体を備える場合は、そのコンピュータ
プログラムの中に異常があることを検出することができ
る。
In other words, the effect device starts control after checking that it functions normally, and therefore can detect that there is an abnormality in its function. For example,
When the effect device includes a recording medium on which a computer program to be executed by itself is recorded, it is possible to detect an abnormality in the computer program.

【0015】請求項6に記載の発明では、請求項1ない
し請求項5のいずれか1つに記載のパチンコ機におい
て、前記払出制御回路は、自身が正常に機能することを
検査した後に制御を開始するという技術的手段を用い
る。
According to a sixth aspect of the present invention, in the pachinko machine according to any one of the first to fifth aspects, the payout control circuit performs control after checking that it functions normally. Use the technical means of getting started.

【0016】つまり、払出制御回路は、自身が正常に機
能することを検査した後に制御を開始するため、自身の
機能に異常があることを検出することができる。たとえ
ば、払出すべき賞球数を示すデータを記憶する記録媒体
が払出制御回路に備えられており、そのデータが不正に
書換えられている場合に、そのデータを0クリアするこ
とにより、不正による賞球の払出しを防止できる。
In other words, the payout control circuit starts control after checking that it functions normally, and thus can detect that its function is abnormal. For example, a payout control circuit is provided with a recording medium for storing data indicating the number of prize balls to be paid out, and when the data is illegally rewritten, by clearing the data to 0, the prize due to improper prize. Dispensing of the ball can be prevented.

【0017】請求項7に記載の発明では、請求項1ない
し請求項6のいずれか1つに記載のパチンコ機におい
て、前記主制御回路は、自身が正常に機能することを検
査した後に制御を開始するという技術的手段を用いる。
According to a seventh aspect of the present invention, in the pachinko machine according to any one of the first to sixth aspects, the main control circuit performs control after checking that the main control circuit itself functions normally. Use the technical means of getting started.

【0018】つまり、主制御回路は、自身が正常に機能
することを検査した後に制御を開始するため、自身の機
能に異常があることを検出することができる。たとえ
ば、主制御回路が、自身が実行するコンピュータプログ
ラムが記録された記録媒体を備える場合は、そのコンピ
ュータプログラムの中に異常があることを検出すること
ができる。
In other words, the main control circuit starts control after checking that it functions normally, and therefore can detect an abnormality in its function. For example, when the main control circuit includes a recording medium on which a computer program to be executed by the main control circuit is recorded, it is possible to detect an abnormality in the computer program.

【0019】請求項8に記載の発明では、制御コマンド
を出力する主制御回路と、賞球を払出す賞球払出装置
と、前記主制御回路から出力される前記制御コマンドに
基づいて所定の演出を行う演出装置と、前記主制御回路
から出力される前記制御コマンドに基づいて前記賞球払
出装置を制御する払出制御回路と、前記主制御回路、払
出制御回路および演出装置に必要な電源をそれぞれ生成
して各回路および演出装置へ供給する電源回路とを有す
るパチンコ機に備えられた記録媒体であって、前記主制
御回路、払出制御回路および演出装置の制御開始順序お
よび制御終了順序の少なくとも一方を制御するコンピュ
ータプログラムが記録された記録媒体という技術的手段
を用いる。
In the invention according to claim 8, a main control circuit for outputting a control command, a prize ball payout device for paying out a prize ball, and a predetermined effect based on the control command output from the main control circuit. And a payout control circuit that controls the prize ball payout device based on the control command output from the main control circuit, and a power supply required for the main control circuit, the payout control circuit, and the effect device. A recording medium provided in a pachinko machine having a power supply circuit for generating and supplying each circuit and an effect device, wherein at least one of a control start order and a control end order of the main control circuit, the payout control circuit, and the effect device. Technical means called a recording medium in which a computer program for controlling the computer is recorded.

【0020】つまり、コンピュータによって遊技を制御
するパチンコ機は、たとえば、後述する発明の実施の形
態に記載するように、パチンコ機に設けられたROMな
どの記録媒体に記録されたコンピュータプログラムをC
PUが実行することにより機能することから、上記コン
ピュータプログラムを記録したROMなどの記録媒体を
使用することにより、請求項1ないし請求項7のいずれ
か1つに記載のパチンコ機を実現できる。
That is, a pachinko machine that controls a game by a computer can execute a computer program recorded on a recording medium such as a ROM provided in the pachinko machine, as described in an embodiment of the present invention described later.
Since the PU functions when executed, the pachinko machine according to any one of claims 1 to 7 can be realized by using a recording medium such as a ROM in which the computer program is recorded.

【0021】[0021]

【発明の実施の形態】〔第1実施形態〕以下、この発明
に係るパチンコ機の実施形態について図を参照して説明
する。なお、以下の実施形態では、この発明に係るパチ
ンコ機として、いわゆる第1種パチンコ機を例に挙げて
説明する。 [全体の主要構成]まず、この実施形態のパチンコ機の
主要構成について図1を参照して説明する。図1は、こ
の実施形態のパチンコ機を正面から見た説明図である。
パチンコ機10には、前枠11が開閉可能に備えられて
おり、その前枠11には、金枠12が開閉可能に取付け
られており、さらに金枠12には、ガラス枠13が開閉
可能に取付けられている。ガラス枠13の内部には、遊
技盤14が設けられている。前枠11の右下には、遊技
球を遊技盤14へ発射する発射モータ(図3に符号15
eで示す)を操作するための発射ハンドル15aが回動
可能に取付けられており、遊技盤14の左方には、発射
された遊技球を遊技領域へ案内するガイドレール16が
設けられている。発射ハンドル15aには、発射操作を
停止するための発射停止ボタン15bが設けられてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] Hereinafter, an embodiment of a pachinko machine according to the present invention will be described with reference to the drawings. In the following embodiment, a so-called first-class pachinko machine will be described as an example of the pachinko machine according to the present invention. [Overall Main Configuration] First, the main configuration of the pachinko machine of this embodiment will be described with reference to FIG. FIG. 1 is an explanatory view of the pachinko machine of this embodiment as viewed from the front.
The pachinko machine 10 is provided with a front frame 11 so as to be openable and closable. A metal frame 12 is attached to the front frame 11 so as to be openable and closable. Mounted on A game board 14 is provided inside the glass frame 13. On the lower right of the front frame 11 is a firing motor (reference numeral 15 in FIG. 3) for firing game balls to the game board 14.
(shown by e) is rotatably mounted on a firing handle 15a, and a guide rail 16 is provided on the left side of the game board 14 for guiding the fired game balls to a game area. . The firing handle 15a is provided with a firing stop button 15b for stopping the firing operation.

【0022】前枠11の右側には、ガラス枠13開閉用
の鍵を差し込む鍵穴15を備えた鍵穴飾り17が設けら
れおり、前枠11の上方には、枠ランプ18aが設けら
れている。ガラス枠13の下には、前面板19が設けら
れており、この前面板19の左側上部には、賞球や貸球
が供給される賞球・貸球供給口20aが形成されてお
り、この賞球・貸球供給口20aの供給側には、その賞
球・貸球供給口20aから供給された賞球や貸球を溜め
ておくための上受け皿20が取り付けられている。上受
け皿20の下方には、上受け皿20の収容可能数を超え
て流下した賞球や上受け皿球抜きレバー20bの操作に
より上受け皿20から排出された遊技球などを排出する
排出口21aが形成されている。排出口21aの排出側
には、その排出口21aから排出された遊技球を収容し
ておくための下受け皿21が設けられている。また、前
枠11の左側には、プリペイドカードを挿入するスリッ
ト22aを有するプリペイドカードユニットなどの遊技
機外装置部分22が設けられている。
On the right side of the front frame 11, there is provided a keyhole decoration 17 having a keyhole 15 into which a key for opening and closing the glass frame 13 is inserted. Above the front frame 11, a frame lamp 18a is provided. A front plate 19 is provided under the glass frame 13, and a prize ball / lending ball supply port 20a to which a prize ball or a lending ball is supplied is formed on an upper left portion of the front plate 19, On the supply side of the prize ball / lending ball supply port 20a, an upper receiving tray 20 for storing prize balls or lending balls supplied from the prize ball / lending ball supply port 20a is attached. Below the upper tray 20, there is formed an outlet 21a for discharging a prize ball that has flowed in excess of the number that can be accommodated in the upper tray 20, a game ball discharged from the upper tray 20 by operating the upper tray ball removing lever 20b, and the like. Have been. On the discharge side of the discharge port 21a, a lower tray 21 for storing the game balls discharged from the discharge port 21a is provided. On the left side of the front frame 11, there is provided a device outside the gaming machine 22 such as a prepaid card unit having a slit 22a for inserting a prepaid card.

【0023】[遊技盤14の主要構成]次に、遊技盤1
4の主要構成についてそれを示す図2を参照して説明す
る。遊技盤14の略中央には、センターケース30が備
えられている。センターケース30には、天入賞口31
と、3個のLEDからなる普通図柄表示装置34と、こ
の普通図柄表示装置34の作動される回数を表示する4
個のLEDからなる普通図柄記憶表示LED35と、液
晶表示で複数の図柄、たとえば0〜9の特別図柄を特別
図柄表示器32bに変動表示する特別図柄表示装置32
と、この特別図柄表示装置32の始動回数を表示する4
個のLEDからなる特別図柄記憶表示LED36とが備
えられている。
[Main Structure of the Game Board 14] Next, the game board 1
4 will be described with reference to FIG. A center case 30 is provided substantially at the center of the game board 14. The center case 30 has a prize entrance 31
And a normal symbol display device 34 including three LEDs, and 4 indicating the number of times the normal symbol display device 34 is operated.
And a special symbol display device 35 for displaying a plurality of symbols, for example, 0-9 special symbols, on a special symbol display 32b by a liquid crystal display.
To display the number of times the special symbol display device 32 has been started.
And a special symbol storage display LED 36 composed of a plurality of LEDs.

【0024】センターケース30の左右には、普通図柄
表示装置34を作動させるための普通図柄作動ゲート2
6,26が設けられている。センターケース30の下方
には、特別図柄表示装置32を作動させる機能を有する
第1種始動口27が設けられており、この第1種始動口
27の下方には普通図柄表示装置34の停止図柄が当た
り図柄となった場合に両翼を開放する普通電動役物28
が設けられている。開放された普通電動役物28は、第
1種始動口27と同様に、特別図柄表示装置32を作動
開始させる機能を備えている。普通電動役物28の下方
には、特別図柄表示装置32の停止図柄が当たり図柄と
なった場合に作動する変動入賞装置40が設けられてい
る。
On the left and right sides of the center case 30, a normal symbol operation gate 2 for operating the normal symbol display device 34 is provided.
6, 26 are provided. Below the center case 30, a first type starting port 27 having a function of operating the special symbol display device 32 is provided. Below the first type starting port 27, a stop symbol of the ordinary symbol display device 34 is provided. Ordinary electric accessory 28 that opens both wings when hit
Is provided. The opened ordinary electric accessory 28 has a function of starting the operation of the special symbol display device 32, similarly to the first type starting port 27. A variable winning device 40 which is activated when the stop symbol of the special symbol display device 32 hits the symbol is provided below the ordinary electric accessory 28.

【0025】この変動入賞装置40には、当たりの発生
時に開放される扉形式の大入賞口41が開閉可能に取り
付けられており、この大入賞口41の両側には、下入賞
口29,29がそれぞれ設けられている。また、大入賞
口41の内部には、大入賞口41を連続して開放する機
能を有する特定領域42と、この特定領域42を通過し
た遊技球を検出する特定領域スイッチ(図3に符号42
aで示す)と、大入賞口41に入賞した遊技球の数Pを
カウントする大入賞口スイッチ(図3に符号43aで示
す)とが設けられている。
The variable winning device 40 is provided with a large winning opening 41 in the form of a door, which is opened when a hit occurs. The winning winning opening 41 can be opened and closed. Are provided respectively. Further, inside the special winning opening 41, there is provided a specific area 42 having a function of continuously opening the special winning opening 41, and a specific area switch (reference numeral 42 in FIG. 3) for detecting a game ball passing through the specific area 42.
a) and a special winning opening switch (indicated by reference numeral 43a in FIG. 3) for counting the number P of game balls that have won the special winning opening 41.

【0026】その他、遊技盤14には、回転式の風車2
3,23と、固定式の右風車25,25と、袖入賞口2
4,24と、入賞しなかった遊技球をアウト球として回
収するアウト口45とが設けられている。また、遊技盤
14には、コーナー飾りランプ18b,18b、サイド
飾りランプ18e,18eなどの各種ランプが設けられ
ている。さらに、遊技盤14には、多くの釘28が打ち
込まれており、遊技盤14に発射された遊技球は、釘2
8間を乱舞しながら落下する。
In addition, the game board 14 includes a rotary windmill 2
3,23, fixed-type right windmill 25,25, and sleeve prize opening 2
4, 24, and an out port 45 for collecting game balls that have not been won as out balls. The game board 14 is provided with various lamps such as corner decoration lamps 18b, 18b and side decoration lamps 18e, 18e. Further, many nails 28 are driven into the game board 14, and the game balls fired on the game board 14
Fall while dancing in eight spaces.

【0027】[パチンコ機10の電気的構成]次に、パ
チンコ機10の電気的構成についてそれをブロックで示
す図3を参照して説明する。パチンコ機10には、主基
板100が設けられており、この主基板100には、マ
イクロプロセッサ110が搭載されている。マイクロプ
ロセッサ110には、遊技の制御を実行するメインCP
U112と、このメインCPU112が各種制御を実行
するための各種制御プログラムが記録されたROM11
4と、メインCPU112が各種制御プログラムを実行
する際にROM114から読出された制御プログラムや
遊技中に発生する大当りに関するデータなどの各種デー
タを一時的に格納するRAM116とが搭載されてい
る。
[Electrical Configuration of Pachinko Machine 10] Next, the electrical configuration of the pachinko machine 10 will be described with reference to FIG. The pachinko machine 10 is provided with a main board 100, on which a microprocessor 110 is mounted. The microprocessor 110 has a main CP for executing game control.
U112 and a ROM 11 in which various control programs for the main CPU 112 to execute various controls are recorded.
And a RAM 116 for temporarily storing various data such as a control program read from the ROM 114 when the main CPU 112 executes various control programs and data relating to a big hit occurring during a game.

【0028】主基板100には、次に記載するものが電
気的に接続されている。電源基板80、賞球の払出しな
どを制御する払出制御基盤200、特別図柄表示装置3
2、遊技盤14に設けられたランプ類を制御するランプ
制御装置75、遊技中の効果音などを再生する音声制御
装置79、遊技球の第1種始動口27の通過を検出する
第1種始動口スイッチ27a、入賞や大当りなどに関す
る遊技盤情報をパチンコホールの管理室などに設けられ
たコンピュータ(図示省略)へ送信するための遊技枠情
報端子基板52、盤面中継基板51、遊技枠中継基板5
3である。
The following components are electrically connected to the main substrate 100. Power supply board 80, payout control base 200 for controlling payout of award balls, etc., special symbol display device 3
2. A lamp control device 75 for controlling lamps provided on the game board 14, a sound control device 79 for reproducing sound effects during a game, etc., a first type for detecting passage of the game ball through the first type opening 27. A starting frame switch 27a, a game frame information terminal board 52, a board relay board 51, and a game frame relay board for transmitting game board information relating to winnings, jackpots, and the like to a computer (not shown) provided in a pachinko hall management room or the like. 5
3.

【0029】払出制御基盤200には、主基板100か
ら送出される制御コマンドを入力して動作するマイクロ
プロセッサ210が搭載されており、マイクロプロセッ
サ210には、賞球の払出しの制御や賞球数の計数など
を行うサブCPU212と、このサブCPU212が実
行する各種制御プログラムが記録されたROM214
と、サブCPU212が各種制御プログラムを実行する
際にROM214から読出された制御プログラム、払出
すべき賞球数、計数した賞球数などの各種データを一時
的に格納するRAM216とが搭載されている。また、
払出制御基盤200には、電源基板80、CR接続基板
56、発射モータ15eを駆動するための発射モータ駆
動基板15c、遊技枠情報端子基板52および払出中継
基板55が電気的に接続されている。
The payout control board 200 is equipped with a microprocessor 210 which operates by inputting a control command sent from the main board 100. The microprocessor 210 controls payout of prize balls and the number of prize balls. CPU 212 for counting the number of times, and a ROM 214 on which various control programs executed by the sub CPU 212 are recorded.
And a RAM 216 for temporarily storing various data such as a control program read from the ROM 214 when the sub CPU 212 executes various control programs, the number of prize balls to be paid out, and the counted number of prize balls. . Also,
The power supply board 80, the CR connection board 56, the firing motor drive board 15c for driving the firing motor 15e, the game frame information terminal board 52, and the payout relay board 55 are electrically connected to the payout control board 200.

【0030】遊技枠中継基板53には、下受け皿21が
賞球で満杯になったことを検出する満杯検出スイッチ2
1bおよびセンサ中継基板54が電気的に接続されてい
る。センサ中継基板54は、賞球ユニット62に備えら
れた賞球払出センサ62a,62bおよび払出中継基板
55と電気的に接続されている。賞球ユニット62は、
賞球払出センサ62a,62bおよび賞球払出モータ6
2cを備える。賞球の払出機構は、賞球の払出しを効率
良く行うために2カ所設けられており、各払出機構は賞
球払出モータ62cによって駆動される。また、賞球払
出センサ62aは一方の機構に設けられており、賞球払
出センサ62bは他方の機構に設けられている。賞球払
出センサ62a,62bによる検出信号は、センサ中継
基板54から遊技枠中継基板53を介して主基板100
へ送出されるとともに、払出中継基板55を介して払出
制御基板200へ送出される。そして払出制御基板20
0に搭載されたサブCPU212は、賞球払出センサ6
2a,62bから送出された検出信号を取込み、払い出
された賞球数をカウントする。たとえば、サブCPU2
12は、検出信号を取り込むごとに、15個の賞球払出
しを記憶するRAM216内のエリアの値から「1」を
減算する。
The game frame relay board 53 has a full detection switch 2 for detecting that the lower tray 21 is full of prize balls.
1b and the sensor relay board 54 are electrically connected. The sensor relay board 54 is electrically connected to the prize ball payout sensors 62a and 62b and the payout relay board 55 provided in the prize ball unit 62. The prize ball unit 62
Prize ball payout sensors 62a, 62b and prize ball payout motor 6
2c. There are two prize ball payout mechanisms for efficiently paying out prize balls, and each payout mechanism is driven by a prize ball payout motor 62c. The prize ball payout sensor 62a is provided in one mechanism, and the prize ball payout sensor 62b is provided in the other mechanism. Detection signals from the prize ball payout sensors 62a and 62b are transmitted from the sensor relay board 54 to the main board 100 via the game frame relay board 53.
To the payout control board 200 via the payout relay board 55. And the payout control board 20
The sub CPU 212 mounted on the prize ball payout sensor 6
The detection signals transmitted from 2a and 62b are taken in, and the number of awarded prize balls is counted. For example, sub CPU2
12 subtracts “1” from the value of the area in the RAM 216 storing 15 payout balls every time the detection signal is taken.

【0031】払出中継基板55には、貸球がなくなった
ことを検出する貸球切れスイッチ61、賞球払出モータ
62cおよび貸球ユニット63が電気的に接続されてい
る。盤面中継基板51には、次に記載するものが電気的
に接続されている。普通電動役物28を開閉させる普通
電動役物ソレノイド28a、普通図柄表示装置34、普
通図柄作動ゲート26に設けられたゲートスイッチ26
a、大入賞口スイッチ43a、袖入賞口24への入賞を
検出する袖入賞口スイッチ24a、下入賞口29への入
賞を検出する下入賞口スイッチ29a、天入賞口31へ
の入賞を検出する天入賞口スイッチ31aおよび大入賞
口中継基板50である。
The payout relay board 55 is electrically connected to a ball-off switch 61 for detecting that the ball is no longer available, a prize ball payout motor 62c, and a ball-for-ball unit 63. The following components are electrically connected to the board-surface relay board 51. Ordinary electric accessory solenoid 28a for opening and closing the ordinary electric accessory 28, ordinary symbol display device 34, gate switch 26 provided on the ordinary symbol actuation gate 26
a, a special winning opening switch 43a, a sleeve winning opening switch 24a detecting a winning in the sleeve winning opening 24, a lower winning opening switch 29a detecting a winning in the lower winning opening 29, and detecting a winning in the natural winning opening 31. The winning opening switch 31a and the winning opening relay board 50.

【0032】大入賞口中継基板50には、特定領域ソレ
ノイド42b、大入賞口ソレノイド43bおよび特定領
域スイッチ42aが電気的に接続されている。電源基板
80は、CR接続基板56と電気的に接続されており、
CR接続基板56には、プリペイドカードの残りの度数
を表示する度数表示基板やプリペイドカードを読取る装
置などを備える遊技機外装置部分22と電気的に接続さ
れている。電源基板80は、AC24V(50Hz/6
0Hz)の主電源70から電源の供給を受ける。なお、
この実施形態では、ゲートスイッチ26a、各入賞口ス
イッチおよび賞球払出センサとして近接スイッチを用い
る。
The special winning area solenoid 42b, the special winning area solenoid 43b, and the specific area switch 42a are electrically connected to the special winning opening relay board 50. The power supply board 80 is electrically connected to the CR connection board 56,
The CR connection board 56 is electrically connected to the gaming machine external device portion 22 including a frequency display board for displaying the remaining frequency of the prepaid card and a device for reading the prepaid card. The power supply board 80 is a 24 V AC (50 Hz / 6
(0 Hz) from the main power supply 70. In addition,
In this embodiment, a proximity switch is used as the gate switch 26a, each winning opening switch, and the prize ball payout sensor.

【0033】[主なハードウエア構成]次に、パチンコ
機10の主なハードウエア構成についてそれを示す図4
を参照して説明する。なお、ここでは、主基板100の
メインCPU112および払出制御基板200のサブC
PU212間のインターフェースにおけるハードウエア
構成を例に挙げて説明する。主基板100のメインCP
U112から出力された各種制御コマンドは、メインC
PUバス118を介して出力ポート120へ出力され、
その出力された各種制御コマンドは、メインCPUパラ
レル出力ポート124を介して出力バッファ126に一
時的に蓄積された後、サブCPU212に接続された入
力バッファ220に蓄積される。そして、メインCPU
112から出力された転送信号が、メインCPUバス1
18から出力ポート122、出力バッファ128および
入力バッファ222を介してサブCPU212のトリガ
入力(TRG2)226に入力されると、入力バッファ
220に蓄積されている各種制御コマンドがサブCPU
パラレル入力ポート228を介してサブCPU212の
入力ポート224に取り込まれる。そして、サブCPU
212は、取込んだ各種制御コマンドが何を意味する制
御コマンドであるかなどの解析を行い、その解析結果に
基づいて賞球ユニット62に賞球払出命令を出力するな
どの制御を行う。なお、主基板100のメインCPU1
12とサブ化基板に搭載されたサブCPUとの間のハー
ドウエア構成も上述した構成とほぼ同じ構成である。
[Main Hardware Configuration] Next, the main hardware configuration of the pachinko machine 10 is shown in FIG.
This will be described with reference to FIG. Here, the main CPU 112 of the main board 100 and the sub C of the payout control board 200
The hardware configuration of the interface between the PUs 212 will be described as an example. Main CP of main board 100
Various control commands output from U112
Output to the output port 120 via the PU bus 118;
The output various control commands are temporarily stored in the output buffer 126 via the main CPU parallel output port 124, and then stored in the input buffer 220 connected to the sub CPU 212. And the main CPU
The transfer signal output from the main CPU bus 1
When the trigger signal (TRG2) 226 of the sub CPU 212 is input from the sub-CPU 212 via the output port 122, the output buffer 128, and the input buffer 222, various control commands accumulated in the input buffer 220 are transmitted to the sub-CPU 212.
The data is input to the input port 224 of the sub CPU 212 via the parallel input port 228. And the sub CPU
The 212 performs analysis such as what the captured various control commands mean, and outputs an award ball payout command to the award ball unit 62 based on the analysis result. Note that the main CPU 1 of the main board 100
The hardware configuration between the sub-CPU 12 and the sub-CPU mounted on the sub-substrate is almost the same as the above-described configuration.

【0034】[電源基板80の主要構成、電源基板80
と各基板との接続関係]次に、電源基板80の主要構
成、電源基板80と各基板との接続関係について図5お
よび図6を参照して説明する。図5は、電源基板80の
主要構成を各基板との接続関係と共に示す説明図であ
り、図6は、電源基板80と各基板との接続関係の詳細
を示す説明図である。図5に示すように、主電源70か
ら供給された24Vの交流電流は、フューズF1を介し
て整流回路81によって32Vの直流に変換され、主基
板100および払出制御基板200にそれぞれ供給され
る。また、32Vの直流は、DC/DCコンバータ82
によって12Vに変圧される。この12Vの直流は、主
基板100、特別図柄表示装置32、ランプ制御装置3
00、音声制御装置79および払出制御基板200へそ
れぞれ供給される。また、主電源70の交流24Vは、
フューズF2を介して24Vライン85によってCR接
続基板56に供給される。
[Main Configuration of Power Supply Board 80, Power Supply Board 80
Next, the main configuration of the power supply board 80 and the connection relation between the power supply board 80 and each board will be described with reference to FIGS. FIG. 5 is an explanatory diagram showing a main configuration of the power supply board 80 together with a connection relationship with each substrate, and FIG. 6 is an explanatory diagram showing details of a connection relationship between the power supply substrate 80 and each substrate. As shown in FIG. 5, the 24 V AC current supplied from the main power supply 70 is converted to 32 V DC by the rectifier circuit 81 via the fuse F <b> 1 and supplied to the main board 100 and the payout control board 200, respectively. The 32 V direct current is supplied to the DC / DC converter 82.
To 12V. The 12 V DC is applied to the main board 100, the special symbol display device 32, the lamp control device 3
00, and are supplied to the voice control device 79 and the payout control board 200, respectively. The 24 V AC of the main power supply 70 is
The power is supplied to the CR connection substrate 56 by the 24V line 85 via the fuse F2.

【0035】主基板100に供給された32Vの直流
は、盤面中継基板51(図3)に供給され、普通電動役
物ソレノイド28aを駆動する。また、主基板100に
供給された12Vの直流は、盤面中継基板51に供給さ
れ、ゲートスイッチ26a、大入賞口スイッチ43a、
袖入賞口スイッチ24a、下入賞口スイッチ29aおよ
び天入賞口スイッチ31aの動作電源となる。さらに、
払出制御基板200に供給された12Vの直流は、遊技
枠中継基板53を介してセンサ中継基板54に供給さ
れ、賞球払出センサ62a,62bの動作電源となる。
特別図柄表示装置32に供給された12Vの直流は、特
別図柄表示器の液晶などを駆動し、ランプ制御装置30
0に供給された12Vの直流は、前述の各種LEDを点
灯または点滅させる。音声制御装置79に供給された1
2Vの直流は、音声回路を介してスピーカを駆動し、払
出制御基板200に供給された12Vの直流は、払出中
継基板55を介して賞球ユニット62や貸球ユニット6
3に供給され、賞球払出モータ62cなどを駆動する。
また、払出制御基板200に供給された32Vの直流
は、払出中継基板69を介して貸球ユニット63(図
3)に供給され、供給する貸球を所定数で区切るシャッ
ター部材を動作させるソレノイドを駆動する。なお、こ
の実施形態では、ゲートスイッチ26a、大入賞口スイ
ッチ43a、袖入賞口スイッチ24a、下入賞口スイッ
チ29a、天入賞口スイッチ31aおよび賞球払出セン
サ62a,62bの動作電圧は10Vである。
The 32 V DC supplied to the main board 100 is supplied to the board relay board 51 (FIG. 3) to drive the ordinary motor accessory solenoid 28a. The 12 V DC supplied to the main board 100 is supplied to the board relay board 51, and the gate switch 26a, the winning opening switch 43a,
It serves as an operating power source for the sleeve winning opening switch 24a, the lower winning opening switch 29a, and the winning opening switch 31a. further,
The 12 V DC supplied to the payout control board 200 is supplied to the sensor relay board 54 via the game frame relay board 53, and serves as an operating power supply for the prize ball payout sensors 62a and 62b.
The 12 V DC supplied to the special symbol display device 32 drives the liquid crystal and the like of the special symbol display device, and the lamp control device 30
The 12 V DC supplied to 0 turns on or blinks the various LEDs described above. 1 supplied to the voice control device 79
The 2 V DC drives the speaker via the audio circuit, and the 12 V DC supplied to the payout control board 200 passes through the payout relay board 55 to the prize ball unit 62 or the ball rental unit 6.
3 to drive the prize ball payout motor 62c and the like.
Further, the 32 V direct current supplied to the payout control board 200 is supplied to the ball letting unit 63 (FIG. 3) via the payout relay board 69, and a solenoid for operating a shutter member that divides the supplied ballpark by a predetermined number is operated. Drive. In this embodiment, the operating voltage of the gate switch 26a, the special winning opening switch 43a, the sleeve winning opening switch 24a, the lower winning opening switch 29a, the natural winning opening switch 31a, and the prize ball payout sensors 62a and 62b is 10V.

【0036】また、DC/DCコンバータ82によって
12Vに変圧された直流電流は、DC/DCコンバータ
83によって5Vに変圧され、この5Vの直流は、主基
板100、特別図柄表示装置32、ランプ制御装置7
5、音声制御装置79および払出制御基板200へそれ
ぞれ供給される。主基板100に供給された5Vの直流
は、マイクロプロセッサ110(図3)の駆動電源とな
り、払出制御基板200に供給された5Vの直流は、マ
イクロプロセッサ210(図3)の駆動電源となる。ま
た、特別図柄表示装置32、ランプ制御装置75および
音声制御装置79に供給された5Vの直流は、それぞれ
各装置に設けられたマイクロプロセッサ(図示せず)の
駆動電源となる。
The DC current converted to 12 V by the DC / DC converter 82 is converted to 5 V by the DC / DC converter 83, and the 5 V DC is supplied to the main board 100, the special symbol display device 32, and the lamp control device. 7
5, are supplied to the voice control device 79 and the payout control board 200, respectively. The 5 V DC supplied to the main board 100 serves as a drive power supply for the microprocessor 110 (FIG. 3), and the 5 V DC supplied to the payout control board 200 serves as a drive power supply for the microprocessor 210 (FIG. 3). The 5 V DC supplied to the special symbol display device 32, the lamp control device 75, and the audio control device 79 serves as a drive power supply for a microprocessor (not shown) provided in each device.

【0037】つまり、各基板の電源は、総て単一の電源
基板80から供給されており、電源基板80が各基板の
電源を制御する。このため、製造機種ごとに基板構成が
異なる場合であっても、電源基板80から各基板へ電源
供給ラインを配線するだけでよいため、電源の供給経路
および各基板の変圧回路などを製造機種ごとに設計する
必要がない。したがって、基板設計の自由度を高めるこ
とができるため、パチンコ機の製造歩留まりを良くする
ことができる。また、各基板ごとに変圧回路を設ける必
要がないため基板の省スペース化を図ることができる。
That is, the power of each board is supplied from a single power board 80, and the power board 80 controls the power of each board. For this reason, even if the board configuration is different for each manufacturing model, it is only necessary to wire the power supply line from the power board 80 to each board, so that the power supply path and the transformer circuit of each board are different for each manufacturing model. There is no need to design. Therefore, since the degree of freedom in designing the substrate can be increased, the production yield of the pachinko machine can be improved. Further, since it is not necessary to provide a transformer circuit for each substrate, it is possible to save the space of the substrate.

【0038】図6に示すように、電源基板80には、主
基板100へ電源を供給するためのNo.1〜6の6ピ
ンのコネクタCN2aが取付けられており、このコネク
タCN2aは、ケーブルL1によって主基板100に取
付けられたコネクタCN1と接続される。ケーブルL1
の一端には、コネクタCN2aと接続するための端子C
N2bが取付けられており、他端には主基板100側の
コネクタCN1と接続するための端子(図示せず)が取
付けられている。また、電源基板80には、払出制御基
板200へ電源を供給するためのNo.1〜8の8ピン
のコネクタCN3aが取付けられており、このコネクタ
CN3aは、ケーブルL2によって払出制御基板200
に取付けられたコネクタCN1と接続される。ケーブル
L2の一端には、コネクタCN3aと接続するための端
子CN3bが取付けられており、他端には払出制御基板
200側のコネクタCN1と接続するための端子(図示
せず)が取付けられている。
As shown in FIG. 6, a power supply board 80 is provided with a No. for supplying power to the main board 100. A 6-pin connector CN2a of 1 to 6 is attached, and this connector CN2a is connected to a connector CN1 attached to the main board 100 by a cable L1. Cable L1
Has a terminal C for connecting to the connector CN2a.
N2b is attached, and a terminal (not shown) for connecting to the connector CN1 on the main board 100 side is attached to the other end. The power supply board 80 has the No. for supplying power to the payout control board 200. An 8-pin connector CN3a of 1 to 8 is attached, and the connector CN3a is connected to the payout control board 200 by a cable L2.
Is connected to the connector CN1 attached to the. A terminal CN3b for connection to the connector CN3a is attached to one end of the cable L2, and a terminal (not shown) for connection to the connector CN1 on the payout control board 200 is attached to the other end. .

【0039】さらに、電源基板80には、コネクタCN
7a,CN4a,CN5a,CN6a,CN1aが取付
けられている。コネクタCN7aは、ケーブルL3によ
ってCR接続基板56と接続されており、ケーブルL3
の一端にはコネクタCN7aと接続するための端子CN
7bが取付けられており、他端にはCR接続基板56側
のコネクタCN2と接続するための端子(図示せず)が
取付けられている。コネクタCN4aは、ケーブルL4
によって特別図柄表示装置32に設けられた特別図柄制
御基板32aと接続されており、ケーブルL4の一端に
はコネクタCN4aと接続するための端子CN4bが取
付けられており、他端には特別図柄制御基板32a側の
コネクタCN1と接続するための端子(図示せず)が取
付けられている。
Further, the power supply board 80 includes a connector CN.
7a, CN4a, CN5a, CN6a, CN1a are attached. The connector CN7a is connected to the CR connection board 56 by a cable L3.
Is connected to a connector CN7a at one end.
7b is attached, and a terminal (not shown) for connecting to the connector CN2 on the CR connection board 56 side is attached to the other end. The connector CN4a is connected to the cable L4
Is connected to a special symbol control board 32a provided in the special symbol display device 32, a terminal CN4b for connecting to the connector CN4a is attached to one end of the cable L4, and a special symbol control board is attached to the other end. A terminal (not shown) for connecting to the connector CN1 on the 32a side is attached.

【0040】コネクタCN5aは、ケーブルL5によっ
てランプ制御装置300に設けられたランプ制御基板3
05と接続されており、ケーブルL5の一端にはコネク
タCN5aと接続するための端子CN5bが取付けられ
ており、他端にはランプ制御基板305側のコネクタC
N1と接続するための端子(図示せず)が取付けられて
いる。コネクタCN6aは、ケーブルL6によって音声
制御装置79に設けられた音声制御基板79aと接続さ
れており、ケーブルL6の一端にはコネクタCN6aと
接続するための端子CN6bが取付けられており、他端
には音声制御基板79a側のコネクタCN1と接続する
ための端子(図示せず)が取付けられている。コネクタ
CN1aは、電源コードL7によって主電源70と接続
されており、電源コードL7の一端にはコネクタCN1
aと接続するための端子CN1bが取付けられている。
The connector CN5a is connected to a lamp control board 3 provided in the lamp control device 300 by a cable L5.
A terminal CN5b for connecting to the connector CN5a is attached to one end of the cable L5, and a connector C5 on the lamp control board 305 side is attached to the other end.
A terminal (not shown) for connecting to N1 is attached. The connector CN6a is connected to a voice control board 79a provided in the voice control device 79 by a cable L6. A terminal CN6b for connecting to the connector CN6a is attached to one end of the cable L6, and the other end is connected to the other end. A terminal (not shown) for connecting to the connector CN1 on the audio control board 79a side is attached. The connector CN1a is connected to the main power supply 70 by a power cord L7, and the connector CN1a is connected to one end of the power cord L7.
A terminal CN1b for connection with the terminal a is provided.

【0041】また、ケーブルL4〜L6は端子のピンの
数が同じであるため、共通のケーブルを用いることがで
きる。したがって、端子のピンの数がそれぞれ異なるケ
ーブルを用いる場合よりもケーブルを選択する手間を省
くことができるため、ケーブルの接続処理を容易かつ短
時間で行うことができる。また、共通で用いることがで
きるケーブルの数が多いため、端子のピンの数が異なる
ケーブルを何種類も製造する場合よりも製造コストを低
減することができる。
Further, since the cables L4 to L6 have the same number of terminal pins, a common cable can be used. Therefore, it is possible to save the trouble of selecting a cable as compared with a case where cables having different numbers of terminal pins are used, so that the cable connection processing can be performed easily and in a short time. In addition, since the number of cables that can be used in common is large, the manufacturing cost can be reduced as compared with the case where many types of cables having different numbers of terminal pins are manufactured.

【0042】[電圧監視機能]次に、電源基板80から
各基板へ供給されている電源の電圧を監視する機能につ
いて図5、図6および図7(B)を参照して説明する。
図7(B)は、電源電圧監視用ICの主要構成を示す説
明図である。図5に示すように、電源基板80には、各
基板に供給される電源の電圧を監視する電源電圧監視用
IC84が設けられている。電源電圧監視用IC84
は、電圧検出ラインA1,A2およびA3から、それぞ
れ32Vライン86,12Vライン87,5Vライン8
8の電圧を検出する。電源電圧監視用IC84は、図7
(B)に示すように、32Vライン86から検出した電
圧をデジタル信号に変換するA/D変換回路84aと、
12Vライン87から検出した電圧をデジタル信号に変
換するA/D変換回路84bと、5Vライ88ンから検
出した電圧をデジタル信号に変換するA/D変換回路8
4cとを備える。各A/D変換回路は、CPU84eに
接続されており、CPU84eは、各A/D変換回路か
ら出力されたデジタル信号を取り込んで電圧を演算する
とともに、その演算値に基づいて電圧低下などの判定を
行う。CPU84eは、各基板と接続されており、判定
結果によって各基板へRESET信号を出力し、所定電
圧に低下した基板をリセットする。
[Voltage Monitoring Function] Next, the function of monitoring the voltage of the power supplied from the power supply board 80 to each board will be described with reference to FIGS. 5, 6 and 7B.
FIG. 7B is an explanatory diagram illustrating a main configuration of the power supply voltage monitoring IC. As shown in FIG. 5, the power supply board 80 is provided with a power supply voltage monitoring IC 84 for monitoring the voltage of the power supply supplied to each board. Power supply voltage monitoring IC84
Are 32V line 86, 12V line 87, 5V line 8 from voltage detection lines A1, A2 and A3, respectively.
8 is detected. The power supply voltage monitoring IC 84 is shown in FIG.
As shown in (B), an A / D conversion circuit 84a that converts a voltage detected from the 32V line 86 into a digital signal,
A / D conversion circuit 84b for converting the voltage detected from the 12V line 87 into a digital signal, and A / D conversion circuit 8 for converting the voltage detected from the 5V line 88 into a digital signal
4c. Each A / D conversion circuit is connected to a CPU 84e. The CPU 84e takes in a digital signal output from each A / D conversion circuit, calculates a voltage, and determines a voltage drop or the like based on the calculated value. I do. The CPU 84e is connected to each board, outputs a RESET signal to each board according to the determination result, and resets the board that has dropped to a predetermined voltage.

【0043】[データのバックアップ機能]次に、マイ
クロプロセッサ210に内蔵のRAM216に格納され
たデータをバックアップする機能について図5および図
7(A)を参照して説明する。図7(A)は、電源基板
80とマイクロプロセッサ210との接続関係を示す説
明図である。なお、以下の説明においてサブ化基板と
は、主基板100および払出制御基板200以外の特別
図柄表示装置32、音声制御装置79およびランプ制御
装置75の各装置に設けられた制御回路が搭載された基
板をいう。図5に示すように、DC/DCコンバータ8
3と払出制御基板200とを接続する電源供給ライン8
3aには、ダイオードD1が直列接続されており、その
ダイオードD1の出力側にはバックアップ電源たるコン
デンサC1が並列接続されている。このコンデンサC1
は、DC/DCコンバータ83から供給される5Vの直
流電流によって充電される。そのコンデンサC1の放電
電流は、図7(A)に示すようにケーブルL2の中のバ
ックアップ電源供給ラインL2aを介してマイクロプロ
セッサ210の内蔵RAMバックアップ用電源端子VB
Bに供給される。
[Data Backup Function] Next, a function of backing up data stored in the RAM 216 built in the microprocessor 210 will be described with reference to FIGS. 5 and 7A. FIG. 7A is an explanatory diagram showing a connection relationship between the power supply board 80 and the microprocessor 210. In the following description, the term "sub-substrate" refers to a special symbol display device 32 other than the main substrate 100 and the payout control substrate 200, a voice control device 79, and a control circuit provided in each device of the lamp control device 75. Refers to a substrate. As shown in FIG. 5, the DC / DC converter 8
Power supply line 8 for connecting 3 to payout control board 200
A diode D1 is connected in series to 3a, and a capacitor C1 as a backup power supply is connected in parallel to the output side of the diode D1. This capacitor C1
Is charged by a 5 V DC current supplied from the DC / DC converter 83. The discharge current of the capacitor C1 is supplied to the built-in RAM backup power supply terminal VB of the microprocessor 210 via the backup power supply line L2a in the cable L2 as shown in FIG.
B.

【0044】また、図7(A)に示すように、電圧監視
用IC84の出力の1つは、マイクロプロセッサ210
のNMI(ノン・マスクブル・インタラプト)端子に接
続されている。ここで、ケーブルL2の一端に取付けら
れたコネクタCN3b(図6)を電源基板80に設けら
れたコネクタCN3aから外すか、あるいは、ケーブル
L2の他端に取付けられたコネクタ(図示せず)を払出
制御基板200側のコネクタCN1(図6)から外すこ
とにより、コンデンサC1からのバックアップ電源の供
給を停止させることができる。これにより、RAM21
6に格納されている賞球の払出しに重要なデータが静電
気ノイズや不正行為などによって書換えられた場合であ
っても、迅速かつ容易にバックアップ電源の供給を停止
させることができるため、データの書換えによる損失を
最小限にくい止めることができる。なお、この実施形態
では、コンデンサC1は、電気二重層コンデンサであ
り、公称静電容量は0.1F、定格電圧5.5Vであ
る。また、ケーブルL1〜L6は、FPC(フレキシブ
ル・プリント・サーキット)である。
As shown in FIG. 7A, one of the outputs of the voltage monitoring IC 84 is a microprocessor 210.
NMI (Non-Maskable Interrupt) terminal. Here, the connector CN3b (FIG. 6) attached to one end of the cable L2 is removed from the connector CN3a provided on the power supply board 80, or a connector (not shown) attached to the other end of the cable L2 is dispensed. By disconnecting from the connector CN1 (FIG. 6) on the control board 200 side, the supply of the backup power from the capacitor C1 can be stopped. Thereby, the RAM 21
Even if data important for paying out prize balls stored in 6 is rewritten due to electrostatic noise or fraud, the supply of backup power can be stopped quickly and easily. Can be minimized to a minimum. In this embodiment, the capacitor C1 is an electric double-layer capacitor, and has a nominal capacitance of 0.1 F and a rated voltage of 5.5 V. The cables L1 to L6 are FPCs (flexible print circuits).

【0045】[電源および払出制御基板の主な制御]次
に、各基板の電源の制御および払出制御基板200の主
な制御について図8ないし図12を参照して説明する。
図8はサブCPU212が実行するプログラムスタート
処理の流れを示すフローチャートであり、図9はサブC
PU212が実行するメインプログラム処理の流れを示
すフローチャートである。図10はサブCPU212が
実行するコマンド入力処理の流れを示すフローチャート
であり、図11はサブCPU212が実行するNMI割
込み処理の流れを示すフローチャートである。図12
は、各基板の電源の立上げから立下がりを示すタイミン
グチャートである。
[Main Control of Power Supply and Discharge Control Board] Next, control of the power supply of each board and main control of the discharge control board 200 will be described with reference to FIGS.
FIG. 8 is a flowchart showing the flow of a program start process executed by the sub CPU 212, and FIG.
6 is a flowchart illustrating a flow of a main program process executed by a PU 212. FIG. 10 is a flowchart illustrating a flow of a command input process executed by the sub CPU 212, and FIG. 11 is a flowchart illustrating a flow of an NMI interrupt process executed by the sub CPU 212. FIG.
5 is a timing chart showing the rise and fall of the power supply of each substrate.

【0046】(電源の立上げ)主電源70(図5)を立
上げると、DC/DCコンバータ83から各基板へ5V
電源が供給される。そして、各基板に搭載されたマイク
ロプロセッサに接続された電圧監視用ICの最低動作電
圧以上になると、総ての基板においてシステムリセット
信号(ローレベル)が出力され安定する。続いて5V電
源が電圧Vusに達してから時間Trs後にサブ化基板のシ
ステムリセット信号が解除され(ローレベル→ハイレベ
ル)、各サブ化基板それぞれの制御が開始される。この
とき、各サブ化基板は、自身に搭載されたCPUのセキ
ュリティチェックなどの機能チェックを実行する。そし
てDC/DCコンバータ82から各基板に12V電源が
供給され、その12V電源が電圧Vuhに達してから時間
Trh後に払出制御基板200のシステムリセット信号が
解除され、サブCPU212(図7(A))は、セキュ
リティチェックを実行する。このセキュリティチェック
では、ROM214に記録されているコンピュータプロ
グラムに異常が存在しないかなどのチェックを行う。続
いてセキュリティチェックが終了すると、サブCPU2
12は動作を開始する。
(Startup of Power Supply) When the main power supply 70 (FIG. 5) is started up, 5 V is applied from the DC / DC converter 83 to each substrate.
Power is supplied. Then, when the voltage becomes equal to or higher than the minimum operating voltage of the voltage monitoring IC connected to the microprocessor mounted on each board, a system reset signal (low level) is output on all the boards and the board is stabilized. Subsequently, after a time Trs from when the 5V power supply reaches the voltage Vus, the system reset signal of the sub-substrate is released (low level to high level), and control of each sub-substrate is started. At this time, each sub-substrate executes a function check such as a security check of a CPU mounted on itself. Then, 12V power is supplied to each board from the DC / DC converter 82, and after a time Trh from when the 12V power reaches the voltage Vuh, the system reset signal of the dispensing control board 200 is released, and the sub CPU 212 (FIG. 7A) Performs a security check. In this security check, it is checked whether or not there is any abnormality in the computer program recorded in the ROM 214. Subsequently, when the security check is completed, the sub CPU 2
12 starts the operation.

【0047】(サブCPU212のプログラムスタート
処理)ここで、サブCPU212が実行するプログラム
スタート処理について図8を参照して説明する。サブC
PU212は、割込み禁止を設定し(ステップ(以下、
Sと略す)10)、メインルーチンからサブルーチンへ
移行するときにメインルーチンのアドレスを保持するた
めのスタックポインタをアドレスのボトムに設定する
(S12)。続いてサブCPU212は、RAM216
へのアクセス許可を設定し(S14)、割込みモードに
モード2を設定する(S16)。続いてサブCPU21
2は、インタラプトレジスタにモード2で使用するアド
レスを設定し(S18)、RAM216のチェックデー
タが正しいか否か、たとえばA5A5Hであるか否かを
判定し(S20)、チェックデータが正しい場合は(S
20:Yes)、RAM216内のバックアップ領域以
外を0クリア(初期化)し、チェックデータが正しくな
い場合は(S20:No)、RAM216の全領域(た
とえば256バイト)を総て0クリア(初期化)すると
ともにチェックデータ(たとえばA5A5H)をストア
する(S24)。
(Program Start Process of Sub CPU 212) Here, a program start process executed by the sub CPU 212 will be described with reference to FIG. Sub C
The PU 212 sets the interrupt prohibition (step (hereinafter, referred to as “step”).
10), a stack pointer for holding the address of the main routine when shifting from the main routine to the subroutine is set at the bottom of the address (S12). Subsequently, the sub CPU 212
Access permission is set (S14), and the interrupt mode is set to mode 2 (S16). Subsequently, the sub CPU 21
2 sets the address to be used in mode 2 in the interrupt register (S18), and determines whether the check data in the RAM 216 is correct, for example, A5A5H (S20), and if the check data is correct (S20). S
20: Yes), the area other than the backup area in the RAM 216 is cleared to 0 (initialization). If the check data is not correct (S20: No), all the area (for example, 256 bytes) of the RAM 216 is cleared to 0 (initialization). ) And store the check data (for example, A5A5H) (S24).

【0048】続いてサブCPU212は、サブCPU2
12の暴走を監視するタイマであるウオッチドッグタイ
マなどの内蔵ディバイスの初期設定を行い(S26)、
作業領域の初期設定を行う(S28)。続いてサブCP
U212は、割込み許可を設定し(S30)、このS3
0を繰り返す無限ループに移行する。そして、図12に
示すように12V電源が電圧Vumに達してから時間Trm
後に主基板100のシステムリセット信号が解除され、
主基板100のメインCPU112はセキュリティチェ
ックを実行した後に動作を開始する。この段階で、パチ
ンコ機10が遊技可能な状態になる。以上のように、サ
ブ化基板、払出制御基板200、主基板100の順序で
制御を開始することができるため、主基板100が管理
する総ての基板において主基板100からの制御コマン
ド受信漏れが発生することがない。また、賞球払出セン
サ62a,62bは、払出制御基板200から動作電源
を供給されているため、払出制御基板200よりも先
に、サブ化基板を構成するランプ制御装置75が制御を
開始できるため、賞球払出センサ62a,62bから送
出される検出信号に基づいて賞球払出時に点灯するLE
Dを正確に点灯させることができる。
Subsequently, the sub CPU 212
Initialization of built-in devices such as a watchdog timer which is a timer for monitoring runaway of the 12 (S26)
Initial setting of the work area is performed (S28). Then sub CP
U212 sets the interrupt permission (S30), and this S3
Move to an infinite loop where 0 is repeated. Then, as shown in FIG. 12, the time Trm after the 12V power supply reaches the voltage Vum.
Later, the system reset signal of the main board 100 is released,
The main CPU 112 of the main board 100 starts the operation after executing the security check. At this stage, the pachinko machine 10 is in a playable state. As described above, since control can be started in the order of the sub-substrate, the payout control substrate 200, and the main substrate 100, the omission of control command reception from the main substrate 100 may occur in all the substrates managed by the main substrate 100. Does not occur. Further, since the operating power is supplied to the prize ball payout sensors 62a and 62b from the payout control board 200, the lamp control device 75 constituting the sub-substrate can start the control before the payout control board 200. LE that lights when a prize ball is paid out based on detection signals sent from the prize ball payout sensors 62a and 62b.
D can be turned on accurately.

【0049】(サブCPU212のメインプログラム処
理)ここで、払出制御基板200のサブCPU212が
実行するメインプログラム処理の流れについて図9を参
照して説明する。このメインプログラム処理は、CTC
(タイマカウンタ)218(図7(A))のチャンネル
3割込みによって実行される。サブCPU212は、割
込み許可を設定し(S100)、ウオッチドッグタイマ
をリスタートさせる(S200)。続いてサブCPU2
12は、データやコマンドの出力処理(S300)、入
力処理(S400)、払い出す賞球数の記憶や払出命令
などの賞球処理(S500)、CR接続基板56(図
3)からのデータに基づいて貸球ユニット63を制御す
る貸球処理(S600)を実行する。
(Main Program Processing of Sub CPU 212) Here, the flow of the main program processing executed by the sub CPU 212 of the payout control board 200 will be described with reference to FIG. This main program processing is performed by CTC
(Timer counter) 218 (FIG. 7A) is executed by a channel 3 interrupt. The sub CPU 212 sets interruption permission (S100) and restarts the watchdog timer (S200). Then, sub CPU2
Reference numeral 12 denotes data and command output processing (S300), input processing (S400), prize ball processing (S500) such as storage of the number of prize balls to be paid out and a payout command, and data from the CR connection board 56 (FIG. 3) A ball lending process (S600) for controlling the ball lending unit 63 is executed based on this.

【0050】(サブCPU212のコマンド入力処理)
次に、サブCPU212が実行するコマンド入力処理の
流れについて図10を参照して説明する。このコマンド
入力処理は、CTC218のチャンネル2割込みによっ
て実行される。サブCPU212は、主基板100から
送出された払出コマンドなどの制御コマンドを入力し
(S50)、その入力した制御コマンドをチェックする
(S52)。たとえば、制御コマンドは8ビットの信号
で構成された2バイトであり、それを1バイトずつに振
り分ける。続いてサブCPU212は、その入力した制
御コマンドが何を意味する制御コマンドであるか、たと
えば5個の賞球の払出命令を示すものか、15個の賞球
の払出命令を示すものかなどを解析し(S54)、割込
み許可を設定する(S56)。このように、コマンド入
力処理はチャンネル2割込みに割り当てられており、後
述するNMI割込み処理に続く優先順位第2位で実行さ
れるため、たとえばサブCPU212が賞球払出モータ
62cへパルス出力を行っているときに主基板から賞球
払出の制御コマンドが送信された場合であっても、その
制御コマンドの解析を優先して行うことができる。した
がって、主基板100からの制御コマンド受信の取りこ
ぼしによる賞球払出ミスや賞球払出の遅れなどをなくす
ことができる。
(Command Input Processing of Sub CPU 212)
Next, a flow of a command input process executed by the sub CPU 212 will be described with reference to FIG. This command input processing is executed by the channel 2 interrupt of the CTC 218. The sub CPU 212 inputs a control command such as a payout command sent from the main board 100 (S50), and checks the input control command (S52). For example, the control command is 2 bytes composed of an 8-bit signal, and is distributed to each byte. Subsequently, the sub CPU 212 determines whether the input control command is a control command meaning, for example, a command indicating a payout command of 5 prize balls, a command indicating a payout command of 15 prize balls, or the like. Analysis is performed (S54), and interruption permission is set (S56). As described above, the command input process is assigned to the channel 2 interrupt, and is executed in the second priority order following the NMI interrupt process described later. For example, the sub CPU 212 outputs a pulse to the winning ball payout motor 62c. Even if the main board sends a control command for paying out a prize ball, the control command can be analyzed with priority. Therefore, it is possible to eliminate a prize ball payout error or a delay in award ball payout due to a failure to receive a control command from the main board 100.

【0051】(電源の立下げ)パチンコホールの営業終
了時の電源遮断、停電、あるいは電源の異常などによ
り、主電源70が遮断され、12V電源が電圧Vdm(こ
の実施形態では11V)に達すると、主基板100にシ
ステムリセット信号が発生する(ハイレベル→ローレベ
ル)。続いて12V電源が電圧Vdh(たとえば10.3
V)に達するとNMI信号が生成され、このNMI信号
は時間Tnmiの期間継続する。この時間Tnmiの期間内に
賞球数などのデータがRAM216にバックアップされ
る。このとき、コンデンサC1(図5)の放電電流がマ
イクロプロセッサ210のバックアップ用電源端子VB
B(図7(A))に供給されるため、RAM216は払
出すべき賞球数や払出された賞球数などのデータの記憶
を維持することができる。また、ゲートスイッチ26a
および各入賞口スイッチの動作電圧は、主基板100に
システムリセット信号が発生するときの電圧Vdmよりも
低く設定されているため(この実施形態では10V)、
主基板100が電圧Vdm(この実施形態では11V)に
低下した場合であっても、各入賞口スイッチから送出さ
れた検出信号に対応する賞球数をRAM216に格納す
ることができるため、電源復帰後にRAM216に記憶
されている賞球数を払出すことができるので、遊技者が
不測の不利益をこうむるおそれがない。さらに、賞球払
出センサ62a,62bの動作電圧は、払出制御基板2
00にシステムリセット信号が発生するときの電圧Vdh
よりも低く設定されているため、払出制御基板200が
電圧Vdhに低下した場合であっても、賞球数を正確にカ
ウントすることができるので、電源復帰後に残りの賞球
数を正確に払出すことができる。
(Shutdown of power supply) When the main power supply 70 is cut off due to power cutoff, power outage, power supply abnormality or the like at the end of pachinko hall business, when the 12V power supply reaches the voltage Vdm (11V in this embodiment). , A system reset signal is generated on the main board 100 (from high level to low level). Subsequently, the 12V power supply is supplied with the voltage Vdh (eg, 10.3
When V) is reached, an NMI signal is generated, which lasts for a time Tnmi. Data such as the number of prize balls is backed up in the RAM 216 during the time period Tnmi. At this time, the discharge current of the capacitor C1 (FIG. 5) is applied to the backup power supply terminal VB of the microprocessor 210.
B (FIG. 7A), the RAM 216 can maintain the storage of data such as the number of prize balls to be paid out and the number of prize balls paid out. Also, the gate switch 26a
Since the operating voltage of each winning opening switch is set lower than the voltage Vdm when the system reset signal is generated on the main board 100 (10 V in this embodiment),
Even when the main board 100 drops to the voltage Vdm (11 V in this embodiment), the number of prize balls corresponding to the detection signal sent from each winning opening switch can be stored in the RAM 216. Since the number of prize balls stored in the RAM 216 can be paid out later, there is no possibility that the player suffers an unexpected disadvantage. Further, the operating voltage of the prize ball payout sensors 62a and 62b is
The voltage Vdh when the system reset signal is generated at 00
Since the number of award balls is set lower than the value, even if the payout control board 200 drops to the voltage Vdh, the number of award balls can be counted accurately. Can be put out.

【0052】(サブCPU212のNMI割込み処理)
ここで、サブCPU212が実行するNMI割込み処理
について図11を参照して説明する。サブCPU212
は、NMI信号が生成されると、RAM216に対する
アクセスレジスタにアクセス禁止を設定する(S7
0)。この割込み処理は、他の割込み処理よりも最優先
で実行される。つまり、RAM216へのアクセスを禁
止することにより、RAM216に格納されている賞球
データが書き換えられてしまうのを防止する。
(NMI Interrupt Processing of Sub CPU 212)
Here, the NMI interrupt processing executed by the sub CPU 212 will be described with reference to FIG. Sub CPU 212
Sets the access prohibition in the access register for the RAM 216 when the NMI signal is generated (S7).
0). This interrupt process is executed with the highest priority over other interrupt processes. In other words, by prohibiting access to the RAM 216, the prize ball data stored in the RAM 216 is prevented from being rewritten.

【0053】たとえば、RAM216をバックアップす
るタイミングのときに、既に他の割込み処理が実行され
ており、新たな割込みを禁止していた場合に前記他の割
込み処理の処理時間が長くなると、その後に割込み処理
が許可され、RAM216へのアクセスを禁止しようと
しても間に合わず、RAM216の記憶内容の一部また
は全部を破壊してしまうおそれがある。そこで、NMI
割込み処理によってRAM216へのアクセスを禁止す
ることにより、RAM216の記憶内容の破壊を防止す
る。そして、時間Tnmiが経過するとNMI信号が停止
し、払出制御基板200にシステムリセット信号が発生
し、払出制御基板200がリセットされる。続いて、5
V電源が電圧Vdsに達すると、サブ化基板にシステムリ
セット信号が発生し、サブ化基板がリセットされる。な
お、RAM216がバックアップされている期間中に電
源が立ち上がった場合は、サブCPU212は、RAM
216に格納されている賞球数を参照し、賞球払出モー
タ62c(図3)を駆動し、上記賞球数に対応する賞球
を払出す。
For example, if another interrupt process has already been executed at the time of backing up the RAM 216 and a new interrupt has been prohibited, and if the processing time of the other interrupt process becomes longer, an interrupt is thereafter issued. If processing is permitted and access to the RAM 216 is to be prohibited, it may be too late to destroy part or all of the stored contents of the RAM 216. Therefore, NMI
By prohibiting access to the RAM 216 by interrupt processing, destruction of the storage contents of the RAM 216 is prevented. When the time Tnmi has elapsed, the NMI signal stops, a system reset signal is generated in the payout control board 200, and the payout control board 200 is reset. Then, 5
When the V power supply reaches the voltage Vds, a system reset signal is generated on the sub-substrate, and the sub-substrate is reset. If the power is turned on while the RAM 216 is being backed up, the sub CPU 212
The prize ball payout motor 62c (FIG. 3) is driven with reference to the prize ball number stored in the 216, and the prize ball corresponding to the prize ball number is paid out.

【0054】(電源監視処理)次に、電源電圧監視用I
C84に設けられたCPU84eが実行する電源電圧監
視処理の流れについて、それを示す図13のフローチャ
ートを参照して説明する。なお、ここでは、12Vライ
ン87の電圧を監視する場合を例に挙げて説明する。C
PU84eは、図示しないタイマからのタイミング信号
を取り込んで、電源電圧を検出するタイミングであると
判定すると(S80:Yes)、制御ライン84f(図
7(B))を介して各A/D変換回路へ制御信号を送出
する(S82)。この制御信号を取込んだ各A/D変換
回路は、それぞれの電圧ラインから電流を取込み、その
取込んだ電流の電圧値をデジタル信号に変換し、CPU
84eへ送出する。
(Power supply monitoring process) Next, the power supply voltage monitoring I
The flow of the power supply voltage monitoring process executed by the CPU 84e provided in the C84 will be described with reference to the flowchart of FIG. Here, a case where the voltage of the 12V line 87 is monitored will be described as an example. C
When the PU 84e takes in a timing signal from a timer (not shown) and determines that it is the timing to detect the power supply voltage (S80: Yes), the PU 84e controls each A / D conversion circuit via the control line 84f (FIG. 7B). A control signal is sent to the server (S82). Each of the A / D conversion circuits that take in the control signal takes in current from each voltage line, converts the voltage value of the taken current into a digital signal,
84e.

【0055】そしてCPU84eは、取込んだデジタル
信号をカウントして電圧V2を演算し、その電圧V2が
所定電圧以下であるかを判定する(S86)。ここで、
所定電圧とは、たとえば基板が機能するために最低限必
要な動作電圧であり、12V電源の基板では、たとえ
ば、10.3Vである。続いてCPU84eは、電圧V
2が10.3V以下である場合は(S86:Yes)、
12Vの電源によって機能している各基板へRESET
信号を送出し(S88)、パチンコ機10の所定箇所
(たとえば、RESET信号を送出する基板上、あるい
はパチンコ機10の外部から視認可能な箇所など)に設
けられた報知LED89(図5)を点灯させる(S9
0)。この報知LED89の点灯により、電源電圧の低
下により、機能しなくなった基板が発生したことを報知
することができる。このため、基板の機能を復活させる
ための処置を早期に行うことができる。また、電源電圧
が正常な電圧に復活すると、電源電圧監視用IC84か
ら上記リセットされた各基板へリセット解除信号が送出
され、各基板のリセット状態が解除され、各基板が制御
を再開する。
Then, the CPU 84e calculates the voltage V2 by counting the received digital signals, and determines whether the voltage V2 is equal to or lower than a predetermined voltage (S86). here,
The predetermined voltage is, for example, the minimum operating voltage required for the functioning of the board, and is 10.3 V for a board with a 12 V power supply, for example. Subsequently, the CPU 84e sets the voltage V
If 2 is 10.3 V or less (S86: Yes),
RESET to each board functioning with 12V power supply
A signal is transmitted (S88), and a notification LED 89 (FIG. 5) provided at a predetermined location of the pachinko machine 10 (for example, on a board for transmitting a RESET signal or at a location visible from the outside of the pachinko machine 10) is lit. (S9
0). By turning on the notification LED 89, it is possible to report that a non-functioning substrate has occurred due to a decrease in the power supply voltage. For this reason, a measure for restoring the function of the substrate can be performed at an early stage. When the power supply voltage is restored to a normal voltage, a reset release signal is sent from the power supply voltage monitoring IC 84 to each of the reset substrates, the reset state of each substrate is released, and each substrate resumes control.

【0056】以上のように、第1実施形態のパチンコ機
10を使用すれば、主制御回路から送信された制御コマ
ンドを受信する払出制御回路が、主制御回路よりも先に
制御を開始することができるため、払出制御回路が、主
制御回路から出力される制御コマンドの一部または全部
を入力できなくなるおそれがない。しかも、サブ化基板
に設けられた制御回路、たとえばランプ制御回路が払出
制御回路よりも先に制御を開始することができるため、
払出制御回路に接続された賞球払出センサから送信され
た検出信号に基づいて点灯するLEDを正確に点灯させ
ることができる。つまり、電源が立ち上がる際に各回路
および装置が正常に動作することができる。また、音声
制御装置79およびランプ制御装置75などの重要度の
低い装置から制御を開始し、続いて重要度の高い払出制
御回路および主制御回路が制御を開始することができ
る。さらに、払出制御基板200がシステムリセットす
る際に、NMI処理によってRAM216へのアクセス
を禁止できるため、RAM216に記憶されている賞球
払出データが書き換えられるおそれがないため、正確に
残りの賞球を払出すことができる。またさらに、1つの
電源電圧監視用IC84が各基板の電源電圧を監視し、
ある電圧の異常を検出すると、その電圧が供給されてい
る各基板を同時にリセットし、あるいは、リセット状態
を解除できるため、各基板の制御タイミングを高精度で
制御できる。しかも、各基板ごとに電源電圧監視用IC
を設ける必要がないため、その分、各基板の省スペース
化を図ることができる。
As described above, if the pachinko machine 10 of the first embodiment is used, the payout control circuit which receives the control command transmitted from the main control circuit starts the control before the main control circuit. Therefore, there is no risk that the payout control circuit cannot input part or all of the control commands output from the main control circuit. Moreover, since the control circuit provided on the sub-substrate, for example, the lamp control circuit can start the control before the payout control circuit,
The LED that lights based on the detection signal transmitted from the prize ball payout sensor connected to the payout control circuit can be accurately turned on. That is, each circuit and device can operate normally when the power is turned on. In addition, control can be started from a device of low importance such as the voice control device 79 and the lamp control device 75, and subsequently, a payout control circuit and a main control circuit of high importance can start control. Further, when the payout control board 200 resets the system, the access to the RAM 216 can be prohibited by the NMI process, so that the award ball payout data stored in the RAM 216 does not have to be rewritten. Can be paid out. Further, one power supply voltage monitoring IC 84 monitors the power supply voltage of each substrate,
When the abnormality of a certain voltage is detected, each substrate to which the voltage is supplied can be simultaneously reset or the reset state can be released, so that the control timing of each substrate can be controlled with high accuracy. Moreover, power supply voltage monitoring IC for each board
Since it is not necessary to provide the substrate, the space of each substrate can be saved correspondingly.

【0057】そしてさらに、各基板に電源を供給する電
源供給手段も単一であるため、製造機種ごとに基板構成
が異なる場合であっても、電源基板から各基板へ電源供
給ラインを配線するだけでよいため、電源の供給経路お
よび各基板の変圧回路などを製造機種ごとに設計する必
要がない。したがって、基板設計の自由度を高めること
ができるため、パチンコ機の製造歩留まりを良くするこ
とができる。また、各基板ごとに変圧回路を設ける必要
がないため基板の省スペース化を図ることができる。な
お、メインCPU112またはサブCPU212によっ
て電圧監視を行うようにすることもできる。この場合、
電圧監視を他の処理と独立させてもよいし、割込み処理
にすることもできる。
Further, since there is a single power supply means for supplying power to each substrate, even if the substrate configuration is different for each production model, only a power supply line is connected from the power supply substrate to each substrate. Therefore, it is not necessary to design a power supply path, a transformer circuit of each substrate, and the like for each manufacturing model. Therefore, since the degree of freedom in designing the substrate can be increased, the production yield of the pachinko machine can be improved. Further, since it is not necessary to provide a transformer circuit for each substrate, it is possible to save the space of the substrate. Note that the main CPU 112 or the sub CPU 212 may monitor the voltage. in this case,
Voltage monitoring may be independent of other processing, or may be interrupt processing.

【0058】〔第2実施形態〕次に、この発明に係る第
2実施形態のパチンコ機について図14ないし図16を
参照して説明する。この第2実施形態のパチンコ機は、
各基板の制御開始および制御終了をソフト的に行うこと
を特徴とする。図14は各基板の制御を行う基板制御I
Cの主要構成を示す説明図である。図15は図14に示
すCPU302が実行する制御開始処理の流れを示すフ
ローチャートであり、図16はCPU302が実行する
制御終了処理の流れを示すフローチャートである。
[Second Embodiment] Next, a pachinko machine according to a second embodiment of the present invention will be described with reference to FIGS. The pachinko machine according to the second embodiment includes:
It is characterized in that control start and control end of each substrate are performed by software. FIG. 14 shows a board control I for controlling each board.
It is explanatory drawing which shows the main structures of C. FIG. 15 is a flowchart showing a flow of a control start process executed by the CPU 302 shown in FIG. 14, and FIG. 16 is a flowchart showing a flow of a control end process executed by the CPU 302.

【0059】図14に示すように、基板制御IC300
は、12Vラインおよび5Vラインから取込んだ電圧を
それぞれA/D変換回路84b,84cを用いてデジタ
ル信号に変換し、CPU302は、各A/D変換回路か
らデジタル信号を取込み、ROM304に格納されたコ
ンピュータプログラムにしたがって各電圧値を演算する
とともに、各基板の制御開始順序および制御終了順序を
制御する。RAM306は、ワークエリアまたはCPU
302の演算値の一時的な記憶などに用いられる。CP
U302は、プログラム実行時に各基板へリセット信号
またはリセット解除信号を送出する。
As shown in FIG. 14, the board control IC 300
Converts the voltage fetched from the 12V line and the 5V line into digital signals using A / D conversion circuits 84b and 84c, respectively, and CPU 302 fetches the digital signals from each A / D conversion circuit and stores them in ROM 304. Each voltage value is calculated according to the computer program, and the control start order and control end order of each board are controlled. RAM 306 is a work area or CPU
It is used for temporary storage of the operation value 302. CP
U302 sends a reset signal or a reset release signal to each substrate when executing a program.

【0060】(制御開始処理)CPU302は、主電源
70から電源が供給されたことを検出し(S700:Y
es)、5Vライン88から取込んだ電圧V1が5Vに
上昇したことを検出すると(S702:Yes)、各基
板へシステムリセット信号を送出する(S704)。続
いてCPU302は、各基板へシステムリセット信号を
送出してからの経過時間T1が予め設定されている時間
Trsに達したことを検出すると(S706:Yes)、
サブ化基板へ送出しているシステムリセット信号を解除
する(S708)。続いてCPU302は12Vライン
87から取込んだ電圧V2が電圧Vusに上昇したことを
検出し(S710:Yes)、電圧V2が電圧Vusに上
昇してからの経過時間T2が予め設定されている時間T
rhに達したことを検出すると(S712:Yes)、払
出制御基板200へ送出しているシステムリセット信号
を解除する(S714)。
(Control Start Processing) The CPU 302 detects that power has been supplied from the main power supply 70 (S700: Y).
es) When it is detected that the voltage V1 taken from the 5V line 88 has risen to 5V (S702: Yes), a system reset signal is sent to each substrate (S704). Subsequently, when the CPU 302 detects that the elapsed time T1 from sending the system reset signal to each board has reached a preset time Trs (S706: Yes),
The system reset signal sent to the sub circuit board is released (S708). Subsequently, the CPU 302 detects that the voltage V2 taken from the 12V line 87 has risen to the voltage Vus (S710: Yes), and the elapsed time T2 from the rise of the voltage V2 to the voltage Vus is a preset time. T
When it is detected that rh has been reached (S712: Yes), the system reset signal sent to the payout control board 200 is released (S714).

【0061】続いてCPU302は、電圧V2が電圧V
umに上昇したことを検出し(S716:Yes)、電圧
V2が電圧Vumに上昇してからの経過時間T3が予め設
定されている時間Trmに達したことを検出すると(S7
18:Yes)、主基板100へ送出しているシステム
リセット信号を解除する(S720)。このように、C
PU302は5Vライン88および12Vライン87の
電圧を検出することにより、各基板の制御開始タイミン
グを制御することができる。また、コンピュータプログ
ラム中に設定されている時間Trs,Trh,Trmおよび電
圧Vus,Vumを変更することにより、各基板の制御開始
タイミングを容易に変更することができる。
Subsequently, the CPU 302 sets the voltage V2 to the voltage V.
um is detected (S716: Yes), and when it is detected that the elapsed time T3 from the rise of the voltage V2 to the voltage Vum has reached a preset time Trm (S7).
18: Yes), the system reset signal sent to the main board 100 is released (S720). Thus, C
The PU 302 can control the control start timing of each board by detecting the voltages of the 5V line 88 and the 12V line 87. Further, by changing the times Trs, Trh, Trm and the voltages Vus, Vum set in the computer program, the control start timing of each board can be easily changed.

【0062】(制御終了処理)CPU302は、主電源
70からの電源供給が停止したことを検出し(S80
0:Yes)、12Vライン87から取込んだ電圧V2
が予め設定されている電圧Vdmに低下したことを検出す
ると(S802:Yes)、主基板へシステムリセット
信号を送出する(S804)。続いてCPU302は、
電圧V2が予め設定されている電圧Vdhに低下したこと
を検出し(S806:Yes)、電圧V2が電圧Vdhに
低下してからの経過時間T3が予め設定されている時間
Tnmiに達したことを検出すると(S808:Ye
s)、払出制御基板200にシステムリセット信号を送
出する(S810)。なお、電圧V2が電圧Vdhに低下
したタイミングで前述のNMI割込み処理が実行され、
時間Tmniの期間にRAM216 のバックアップ処理
が実行される。
(Control end processing) The CPU 302 detects that the power supply from the main power supply 70 has stopped (S80).
0: Yes), the voltage V2 taken from the 12V line 87
Is detected to drop to a preset voltage Vdm (S802: Yes), a system reset signal is sent to the main board (S804). Subsequently, the CPU 302
It is detected that the voltage V2 has dropped to the preset voltage Vdh (S806: Yes), and it is determined that the elapsed time T3 from the drop of the voltage V2 to the voltage Vdh has reached the preset time Tnmi. When it is detected (S808: Ye
s) A system reset signal is sent to the payout control board 200 (S810). The above-described NMI interrupt process is executed at the timing when the voltage V2 drops to the voltage Vdh,
The backup process of the RAM 216 is executed during the period of time Tmni.

【0063】続いてCPU302は、5Vライン88か
ら取込んだ電圧V1が予め設定されている電圧Vdsに低
下したことを検出すると(S812:Yes)、サブ化
基板にシステムリセット信号を送出する(S814)。
このように、CPU302は5Vライン88および12
Vライン87の電圧を検出することにより、各基板の制
御終了タイミングを制御することができる。また、コン
ピュータプログラム中に設定されている電圧Vdm,Vds
を変更することにより、各基板の制御終了タイミングを
容易に変更することができる。また、電圧Vdhを変更す
ることにより、NMI割込み処理を実行するタイミング
を変更することができ、時間Tnmiを変更することによ
りバックアップ処理を行う期間を変更することができ
る。なお、上述の制御開始処理または制御終了処理をメ
インCPU112またはサブCPU212あるいはサブ
化基板に設けられたCPUが実行するように構成するこ
ともできる。
When the CPU 302 detects that the voltage V1 taken from the 5V line 88 has dropped to the preset voltage Vds (S812: Yes), it sends a system reset signal to the sub-substrate (S814). ).
As described above, the CPU 302 controls the 5V lines 88 and 12
By detecting the voltage of the V line 87, the control end timing of each substrate can be controlled. Also, the voltages Vdm, Vds set in the computer program
, The control end timing of each substrate can be easily changed. Further, by changing the voltage Vdh, the timing of executing the NMI interrupt process can be changed, and by changing the time Tnmi, the period for performing the backup process can be changed. The control start processing or the control end processing described above may be configured to be executed by the main CPU 112, the sub CPU 212, or the CPU provided on the sub-assembled board.

【0064】[各請求項と実施形態との対応関係]特別
図柄表示装置32、音声制御装置79およびランプ制御
装置75が、請求項1に係る演出装置に対応し、賞球ユ
ニット62が賞球払出装置に対応し、マイクロプロセッ
サ210が払出制御回路に対応し、電源基板80が制御
手段に対応する。また、RAM216が請求項3に係る
賞球データ記憶媒体に対応し、ROM304が請求項8
に係る記録媒体に対応する。そして、サブCPU212
が実行する図11のS70が請求項3に係るアクセス禁
止手段として機能し、CPU302が実行する図15の
S700〜S720が請求項1に係る制御手段として機
能し、図16のS800〜S814が請求項2に係る制
御手段として機能する。
[Correspondence between Claims and Embodiments] The special symbol display device 32, the voice control device 79, and the lamp control device 75 correspond to the directing device according to claim 1, and the prize ball unit 62 corresponds to the prize ball. The microprocessor 210 corresponds to a payout control circuit, and the power supply board 80 corresponds to a control unit. Further, the RAM 216 corresponds to the award ball data storage medium according to claim 3, and the ROM 304 corresponds to claim 8.
Corresponding to the recording medium according to the above. Then, the sub CPU 212
S70 of FIG. 11 executed by the CPU 302 functions as access prohibiting means according to claim 3, S700 to S720 of FIG. 15 executed by the CPU 302 function as control means according to claim 1, and S800 to S814 of FIG. It functions as the control means according to item 2.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る実施形態のパチンコ機を正面か
ら見た説明図である。
FIG. 1 is an explanatory diagram of a pachinko machine according to an embodiment of the present invention as viewed from the front.

【図2】図1に示すパチンコ機10に備えられた遊技盤
14の主要構成を示す説明図である。
FIG. 2 is an explanatory diagram showing a main configuration of a game board 14 provided in the pachinko machine 10 shown in FIG.

【図3】パチンコ機10の電気的構成をブロックで示す
説明図である。
FIG. 3 is an explanatory diagram showing an electrical configuration of the pachinko machine 10 by blocks.

【図4】パチンコ機10の主なハードウエア構成を示す
説明図である。
FIG. 4 is an explanatory diagram showing a main hardware configuration of the pachinko machine 10;

【図5】電源基板80の主要構成を各基板との接続関係
と共に示す説明図である。
FIG. 5 is an explanatory diagram showing a main configuration of a power supply board 80 together with a connection relationship with each board.

【図6】電源基板80と各基板との接続関係の詳細を示
す説明図である。
FIG. 6 is an explanatory diagram showing details of a connection relationship between a power supply board 80 and each board.

【図7】図7(A)は、電源基板80とマイクロプロセ
ッサ210との接続関係を示す説明図であり、図7
(B)は、電源電圧監視用ICの主要構成を示す説明図
である。
FIG. 7A is an explanatory diagram showing a connection relationship between a power supply board 80 and a microprocessor 210;
(B) is an explanatory view showing a main configuration of a power supply voltage monitoring IC.

【図8】サブCPU212が実行するプログラムスター
ト処理の流れを示すフローチャートである。
FIG. 8 is a flowchart illustrating a flow of a program start process executed by a sub CPU 212;

【図9】サブCPU212が実行するメインプログラム
処理の流れを示すフローチャートである。
FIG. 9 is a flowchart illustrating a flow of a main program process executed by a sub CPU 212;

【図10】サブCPU212が実行するコマンド入力処
理の流れを示すフローチャートである。
FIG. 10 is a flowchart illustrating a flow of a command input process executed by a sub CPU 212;

【図11】サブCPU212が実行するNMI割込み処
理の流れを示すフローチャートである。
FIG. 11 is a flowchart illustrating a flow of an NMI interrupt process executed by a sub CPU 212;

【図12】各基板の電源の立上げから立下がりを示すタ
イミングチャートである。
FIG. 12 is a timing chart showing the rise and fall of the power supply of each substrate.

【図13】CPU84eが実行する電源電圧監視処理の
流れを示すフローチャートである。
FIG. 13 is a flowchart illustrating a flow of a power supply voltage monitoring process executed by a CPU 84e.

【図14】各基板の制御を行う基板制御ICの主要構成
を示す説明図である。
FIG. 14 is an explanatory diagram illustrating a main configuration of a board control IC that controls each board.

【図15】図14に示すCPU302が実行する制御開
始処理の流れを示すフローチャートである。
FIG. 15 is a flowchart illustrating a flow of a control start process executed by a CPU 302 illustrated in FIG. 14;

【図16】CPU302が実行する制御終了処理の流れ
を示すフローチャートである。
FIG. 16 is a flowchart illustrating a flow of a control termination process executed by a CPU 302;

【符号の説明】[Explanation of symbols]

10 パチンコ機 32 特別図柄表示装置(演出装置) 62 賞球ユニット(賞球払出装置) 75 ランプ制御装置(演出装置) 79 音声制御装置(演出装置) 80 電源基板(制御手段) 100 主基板 200 払出制御基板 210 マイクロプロセッサ(払出制御回路) 216 RAM(賞球データ記憶媒体) C1 コンデンサ(バックアップ電源) 304 ROM(記録媒体) 10 Pachinko machine 32 Special symbol display device (directing device) 62 Prize ball unit (prize ball payout device) 75 Lamp control device (directing device) 79 Voice control device (directing device) 80 Power supply board (control means) 100 Main board 200 payout Control board 210 Microprocessor (payout control circuit) 216 RAM (prize ball data storage medium) C1 Capacitor (backup power supply) 304 ROM (recording medium)

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 制御コマンドを出力する主制御回路と、 賞球を払出す賞球払出装置と、 前記主制御回路から出力される前記制御コマンドに基づ
いて所定の演出を行う演出装置と、 前記主制御回路から出力される前記制御コマンドに基づ
いて前記賞球払出装置を制御する払出制御回路と、 前記主制御回路、払出制御回路および演出装置に必要な
電源をそれぞれ生成して各回路および演出装置へ供給す
るとともに、前記演出装置の制御を開始した後に前記払
出制御回路の制御を開始し、その次に前記主制御回路の
制御を開始する制御手段と、 を備えたことを特徴とするパチンコ機。
A main control circuit that outputs a control command; a prize ball payout device that pays out a prize ball; an effect device that performs a predetermined effect based on the control command output from the main control circuit; A payout control circuit that controls the prize ball payout device based on the control command output from the main control circuit; and a power supply required for the main control circuit, the payout control circuit, and the rendering device. And control means for starting the control of the payout control circuit after starting the control of the rendering device and then starting the control of the main control circuit. Machine.
【請求項2】 前記制御手段は、前記主制御回路の制御
を終了した後に前記払出制御回路の制御を終了し、次に
前記演出装置の制御を終了することを特徴とする請求項
1に記載のパチンコ機。
2. The control device according to claim 1, wherein the control means terminates the control of the payout control circuit after ending the control of the main control circuit, and then terminates the control of the effect device. Pachinko machine.
【請求項3】 払出すべき賞球の数を示すデータを記憶
する賞球データ記憶媒体と、 前記主制御回路の制御を終了した後、前記賞球データ記
憶媒体へのアクセスを所定の時間禁止するアクセス禁止
手段とを備えたことを特徴とする請求項1または請求項
2に記載のパチンコ機。
3. A prize ball data storage medium for storing data indicating the number of prize balls to be paid out, and prohibiting access to the prize ball data storage medium for a predetermined time after ending the control of the main control circuit. The pachinko machine according to claim 1, further comprising an access prohibiting unit that performs the operation.
【請求項4】 前記賞球データ記憶媒体に記憶されてい
るデータをバックアップするバックアップ電源を備えた
ことを特徴とする請求項3に記載のパチンコ機。
4. The pachinko machine according to claim 3, further comprising a backup power supply for backing up data stored in the prize ball data storage medium.
【請求項5】 前記演出装置は、自身が正常に機能する
ことを検査した後に制御を開始することを特徴とする請
求項1ないし請求項4のいずれか1つに記載のパチンコ
機。
5. The pachinko machine according to claim 1, wherein the effect device starts control after checking that the effect device functions properly.
【請求項6】 前記払出制御回路は、自身が正常に機能
することを検査した後に制御を開始することを特徴とす
る請求項1ないし請求項5のいずれか1つに記載のパチ
ンコ機。
6. The pachinko machine according to claim 1, wherein the payout control circuit starts control after checking that the payout control circuit itself functions normally.
【請求項7】 前記主制御回路は、自身が正常に機能す
ることを検査した後に制御を開始することを特徴とする
請求項1ないし請求項6のいずれか1つに記載のパチン
コ機。
7. The pachinko machine according to claim 1, wherein the main control circuit starts control after checking that the main control circuit functions properly.
【請求項8】 制御コマンドを出力する主制御回路と、
賞球を払出す賞球払出装置と、前記主制御回路から出力
される前記制御コマンドに基づいて所定の演出を行う演
出装置と、前記主制御回路から出力される前記制御コマ
ンドに基づいて前記賞球払出装置を制御する払出制御回
路と、前記主制御回路、払出制御回路および演出装置に
必要な電源をそれぞれ生成して各回路および演出装置へ
供給する電源回路とを有するパチンコ機に備えられた記
録媒体であって、 前記主制御回路、払出制御回路および演出装置の制御開
始順序および制御終了順序の少なくとも一方を制御する
コンピュータプログラムが記録されたことを特徴とする
記録媒体。
8. A main control circuit for outputting a control command,
A prize ball payout device for paying out prize balls, an effect device for performing a predetermined effect based on the control command output from the main control circuit, and the prize based on the control command output from the main control circuit. A pachinko machine having a payout control circuit for controlling the ball payout device, and a power supply circuit for generating the power required for the main control circuit, the payout control circuit and the rendering device and supplying the power to each circuit and the rendering device is provided. A recording medium, wherein a computer program for controlling at least one of a control start order and a control end order of the main control circuit, the payout control circuit, and the effect device is recorded.
JP2000013967A 2000-01-18 2000-01-18 Pachinko machine and recording medium Pending JP2001198277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000013967A JP2001198277A (en) 2000-01-18 2000-01-18 Pachinko machine and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000013967A JP2001198277A (en) 2000-01-18 2000-01-18 Pachinko machine and recording medium

Publications (1)

Publication Number Publication Date
JP2001198277A true JP2001198277A (en) 2001-07-24

Family

ID=18541489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000013967A Pending JP2001198277A (en) 2000-01-18 2000-01-18 Pachinko machine and recording medium

Country Status (1)

Country Link
JP (1) JP2001198277A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001293216A (en) * 2000-04-12 2001-10-23 Sophia Co Ltd Game machine
JP2006081938A (en) * 2005-12-13 2006-03-30 Fujishoji Co Ltd Game machine
JP2006081939A (en) * 2005-12-13 2006-03-30 Fujishoji Co Ltd Game machine

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001293216A (en) * 2000-04-12 2001-10-23 Sophia Co Ltd Game machine
JP2006081938A (en) * 2005-12-13 2006-03-30 Fujishoji Co Ltd Game machine
JP2006081939A (en) * 2005-12-13 2006-03-30 Fujishoji Co Ltd Game machine
JP4577901B2 (en) * 2005-12-13 2010-11-10 株式会社藤商事 Game machine
JP4577900B2 (en) * 2005-12-13 2010-11-10 株式会社藤商事 Game machine

Similar Documents

Publication Publication Date Title
JP3589925B2 (en) Pachinko machine
JP2001300013A (en) Game machine
JP4008165B2 (en) Game machine
JP2001198333A (en) Pachinko machine and storage medium
JP2001198277A (en) Pachinko machine and recording medium
JP3589924B2 (en) Pachinko machine
JP2001218897A (en) Game machine
JP2003325909A (en) Game machine
JP2001246135A (en) Game machine and recording medium
JP2001347028A (en) Game machine
JP3811779B2 (en) Pachinko machine
JP2001246133A (en) Game machine and recording medium
JP3811780B2 (en) Pachinko machine
JP2001187252A (en) Pachinko machine and recording medium
JP2001198276A (en) Pachinko machine and recording medium
JP2002224405A (en) Game machine
JP2001246132A (en) Game machine and recording medium
JP2001246136A (en) Game machine and recording medium
JP3745943B2 (en) Game system
JP3604330B2 (en) Pachinko machine
JP4750467B2 (en) Game machine
JP2001246131A (en) Game machine and recording medium
JP2002204872A (en) Game machine
JP2002204869A (en) Game machine
JP2002186756A (en) Game machine

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040217