JP2001197367A - 固体撮像素子およびその駆動方法 - Google Patents
固体撮像素子およびその駆動方法Info
- Publication number
- JP2001197367A JP2001197367A JP2000001025A JP2000001025A JP2001197367A JP 2001197367 A JP2001197367 A JP 2001197367A JP 2000001025 A JP2000001025 A JP 2000001025A JP 2000001025 A JP2000001025 A JP 2000001025A JP 2001197367 A JP2001197367 A JP 2001197367A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- reset
- transistor
- photodiode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】本発明は、汎用ＣＭＯＳプロセスで電荷−電圧
変換効率を向上させることができるようにしたＣＭＯＳ
イメージ一ジセンサの画素として適用可能な固体撮像素
子およびその駆動方法を提供する。 【解決手段】本発明の一態様によると、画素を複数有す
る固体撮像素子であり、上記画素は、ｐ−ｎ接合のフォ
トダイオードと、上記フォトダイオードで発生した電荷
を検出容量に転送する転送トランジスタと、上記検出容
量をリセットするリセットトランジスタを具備し、上記
転送トランジスタは、ハイレベルの電圧が上記リセット
トランジスタを駆動するパルスのハイレベルの電圧より
低いパルスで駆動されることを特徴とする固体撮像素子
が提供される。
変換効率を向上させることができるようにしたＣＭＯＳ
イメージ一ジセンサの画素として適用可能な固体撮像素
子およびその駆動方法を提供する。 【解決手段】本発明の一態様によると、画素を複数有す
る固体撮像素子であり、上記画素は、ｐ−ｎ接合のフォ
トダイオードと、上記フォトダイオードで発生した電荷
を検出容量に転送する転送トランジスタと、上記検出容
量をリセットするリセットトランジスタを具備し、上記
転送トランジスタは、ハイレベルの電圧が上記リセット
トランジスタを駆動するパルスのハイレベルの電圧より
低いパルスで駆動されることを特徴とする固体撮像素子
が提供される。
Description
【０００１】
【発明の属する技術分野】本発明は固体撮像素子および
その駆動方法に係り、特に、汎用ＣＭＯＳプロセスを用
いて形成した画素における電荷−電圧変換効率を向上す
るＣＭＯＳイメージセンサとして適用可能な固体撮像素
子およびその駆動方法に関する。
その駆動方法に係り、特に、汎用ＣＭＯＳプロセスを用
いて形成した画素における電荷−電圧変換効率を向上す
るＣＭＯＳイメージセンサとして適用可能な固体撮像素
子およびその駆動方法に関する。
【０００２】
【従来の技術】この種の固体撮像素子に関する従来の技
術として、次の文献（１）、（２）、（３）が知られて
いる。
術として、次の文献（１）、（２）、（３）が知られて
いる。
【０００３】文献（１） Ｐ．Ｎｏｂｌｅ，“Ｓｅｌｆ
−ｓｃａｎｎｅｄ ｓｉｌｉｃｏｎｉｍａｇｅ ｄｅｔ
ｅｃｔｏｒ ａｒｒａｙｓ，”ＩＥＥＥ Ｔｒａｎｓ．
ＥＤ，ｖｏｌ．ＥＤ−１５，ｎｏ．４，ｐｐ．２０２−
２０９，Ａｐｒｉｌ，１９６８． 文献（２）特開平４−６１５７３号公報 文献（３）特開平９−２５２４３４号公報 まず、文献（１）には、画素にソースフォロアバッファ
を備え、フォトダイオード（ＰＤ）の蓄積電位を読み出
す方式が開示されている。
−ｓｃａｎｎｅｄ ｓｉｌｉｃｏｎｉｍａｇｅ ｄｅｔ
ｅｃｔｏｒ ａｒｒａｙｓ，”ＩＥＥＥ Ｔｒａｎｓ．
ＥＤ，ｖｏｌ．ＥＤ−１５，ｎｏ．４，ｐｐ．２０２−
２０９，Ａｐｒｉｌ，１９６８． 文献（２）特開平４−６１５７３号公報 文献（３）特開平９−２５２４３４号公報 まず、文献（１）には、画素にソースフォロアバッファ
を備え、フォトダイオード（ＰＤ）の蓄積電位を読み出
す方式が開示されている。
【０００４】ここで、電荷−電圧変換効率は略ＰＤの容
量に比例しているために、ＰＤ形成時の開口率を上げる
とＰＤの容量が増加してしまう結果として、電荷−電圧
変換効率が向上しない。
量に比例しているために、ＰＤ形成時の開口率を上げる
とＰＤの容量が増加してしまう結果として、電荷−電圧
変換効率が向上しない。
【０００５】また、ＰＤをリセットする際、リセットノ
イズが発生する。
イズが発生する。
【０００６】次に、文献（２）には、電荷転送電極を付
加し、フォトダイオードと検出容量を分離することによ
って電荷−電圧変換効率を向上させる方式について開示
されている。
加し、フォトダイオードと検出容量を分離することによ
って電荷−電圧変換効率を向上させる方式について開示
されている。
【０００７】また、この文献（２）には、まず、検出ノ
一ドのリセット電位を読み出し、次に検出ノ一ドに電荷
転送をした後の信号電位を読み出し、これらの差分を取
ることによって、検出ノ一ドをリセットした際に発生す
るリセットノイズを抑圧することができる点についても
開示されている。
一ドのリセット電位を読み出し、次に検出ノ一ドに電荷
転送をした後の信号電位を読み出し、これらの差分を取
ることによって、検出ノ一ドをリセットした際に発生す
るリセットノイズを抑圧することができる点についても
開示されている。
【０００８】ただし、文献（２）の開示例は、ＰＤを埋
め込みＰＤとして形成しており、完全電荷転送を図って
いる。
め込みＰＤとして形成しており、完全電荷転送を図って
いる。
【０００９】このため、文献（２）の開示例は、汎用Ｃ
ＭＯＳプロセスに比べて、プロセスが複雑になる。
ＭＯＳプロセスに比べて、プロセスが複雑になる。
【００１０】図６は、汎用ＣＭＯＳプロセスでフォトダ
イオード（ＰＤ）を形成した場合の画素の回路図を示し
ている。
イオード（ＰＤ）を形成した場合の画素の回路図を示し
ている。
【００１１】図７は、汎用ＣＭＯＳプロセスでフォトダ
イオード（ＰＤ）を形成した場合の画素のパルスタイミ
ング図を示している。
イオード（ＰＤ）を形成した場合の画素のパルスタイミ
ング図を示している。
【００１２】図８は、汎用ＣＭＯＳプロセスでフォトダ
イオード（ＰＤ）を形成した場合の画素のポテンシャル
図を示している。
イオード（ＰＤ）を形成した場合の画素のポテンシャル
図を示している。
【００１３】すなわち、汎用ＣＭＯＳプロセスでフォト
ダイオード（ＰＤ）を形成した場合の画素の回路構成
は、図６に示すように、まず、フォトダイオード（Ｐ
Ｄ）１とＭＯＳでなるリセットトランジスタ（ＭRS）
３、ＭＯＳでなる後述する転送トランジスタ（ＭT ）４
の拡散層およびＭＯＳでなる増幅トランジスタ（ＭD ）
５のゲート容量とで形成された検出容量（ＣFD）２との
間に転送トランジスタ（ＭT）４が形成されている。
ダイオード（ＰＤ）を形成した場合の画素の回路構成
は、図６に示すように、まず、フォトダイオード（Ｐ
Ｄ）１とＭＯＳでなるリセットトランジスタ（ＭRS）
３、ＭＯＳでなる後述する転送トランジスタ（ＭT ）４
の拡散層およびＭＯＳでなる増幅トランジスタ（ＭD ）
５のゲート容量とで形成された検出容量（ＣFD）２との
間に転送トランジスタ（ＭT）４が形成されている。
【００１４】前記検出容量（ＣFD）２の一端でもある検
出ノ一ド２′には、前記リセットトランジスタ（ＭRS）
３のソースおよび前記増幅トランジスタ（ＭD ）５のゲ
ートが接続されている。
出ノ一ド２′には、前記リセットトランジスタ（ＭRS）
３のソースおよび前記増幅トランジスタ（ＭD ）５のゲ
ートが接続されている。
【００１５】前記リセットトランジスタ（ＭRS）３のド
レインには、リセット電圧（ＶRS）８が印加されるよう
になっている。
レインには、リセット電圧（ＶRS）８が印加されるよう
になっている。
【００１６】また、前記増幅トランジスタ（ＭD ）５の
ドレインには、電源電圧（ＶDD）７が印加されるように
なっている。
ドレインには、電源電圧（ＶDD）７が印加されるように
なっている。
【００１７】この増幅トランジスタ（ＭD ）５のソース
は、読み出しトランジスタ（ＭRD）６のドレインに接続
されている。
は、読み出しトランジスタ（ＭRD）６のドレインに接続
されている。
【００１８】この読み出しトランジスタ（ＭRD）６のソ
ースは、垂直信号線１２に接続されている。
ースは、垂直信号線１２に接続されている。
【００１９】前記リセットトランジスタ（ＭRS）３、転
送トランジスタ（ＭT ）４、および読み出しトランジス
タ（ＭRD）６の各ゲートには、それぞれリセットパルス
（φ RS）９、転送パルス（φT ）１０、読み出しパルス
（φRD）１１が印加されるようになっている。
送トランジスタ（ＭT ）４、および読み出しトランジス
タ（ＭRD）６の各ゲートには、それぞれリセットパルス
（φ RS）９、転送パルス（φT ）１０、読み出しパルス
（φRD）１１が印加されるようになっている。
【００２０】また、前記垂直信号線１２には、ＭＯＳで
なる負荷トランジスタ（ＭL ）１３のドレインが接続さ
れている。
なる負荷トランジスタ（ＭL ）１３のドレインが接続さ
れている。
【００２１】この負荷トランジスタ（ＭL ）１３のゲー
トには、バイアス電圧（ＶLN）１４が印加されるように
なっている。
トには、バイアス電圧（ＶLN）１４が印加されるように
なっている。
【００２２】また、この負荷トランジスタ（ＭL ）１３
のソースは、グラウンド（ＧＮＤ）に接続されている。
のソースは、グラウンド（ＧＮＤ）に接続されている。
【００２３】そして、この負荷トランジスタ（ＭL ）１
３と、画素内の増幅トランジスタ（ＭD ）５とでソース
フォロアが形成されることにより、検出ノ一ド２′の電
位をバッファして読み出す構成となっている。
３と、画素内の増幅トランジスタ（ＭD ）５とでソース
フォロアが形成されることにより、検出ノ一ド２′の電
位をバッファして読み出す構成となっている。
【００２４】垂直信号線１２には、各画素の読み出しト
ランジスタ（ＭRD）６のソース拡散層からなる容量（Ｃ
V ）１５が寄生している。
ランジスタ（ＭRD）６のソース拡散層からなる容量（Ｃ
V ）１５が寄生している。
【００２５】次に、以上のような回路構成をとる画素の
パルスタイミング図およびポテンシャル図について説明
する。
パルスタイミング図およびポテンシャル図について説明
する。
【００２６】すなわち、図７、図８に示すパルスタイミ
ング図およびポテンシャル図において、まず、リセット
（ＲＥＳＥＴ）期間中（ｔ＝ｔ１）では、パルスのハイ
レベルが電源電圧ＶDDであるリセットパルスφRSおよび
転送パルスφT が印加されることにより、フォトダイオ
ード（ＰＤ）１、検出ノ一ド２′が初期電位ＶRSにリセ
ットされる。
ング図およびポテンシャル図において、まず、リセット
（ＲＥＳＥＴ）期間中（ｔ＝ｔ１）では、パルスのハイ
レベルが電源電圧ＶDDであるリセットパルスφRSおよび
転送パルスφT が印加されることにより、フォトダイオ
ード（ＰＤ）１、検出ノ一ド２′が初期電位ＶRSにリセ
ットされる。
【００２７】これにより、リセットトランジスタ
（ＭRS）３および転送トランジスタ（ＭT）４ともに、
線形領域で動作するようにリセット電圧ＶRSの値が設定
される。
（ＭRS）３および転送トランジスタ（ＭT）４ともに、
線形領域で動作するようにリセット電圧ＶRSの値が設定
される。
【００２８】次に、ｔ＝ｔ２の信号電荷蓄積（ＩＮＴＥ
ＧＲＡＴＩＯＮ）期間中に、光電変換された信号電荷
（電子）がフォトダイオード（ＰＤ）１に蓄積される。
ＧＲＡＴＩＯＮ）期間中に、光電変換された信号電荷
（電子）がフォトダイオード（ＰＤ）１に蓄積される。
【００２９】そして、読み出し動作（ＣＤＳ ＲＥＡＤ
Ｓ）に入る直前のｔ＝ｔ３で、検出ノ一ド２′を再度リ
セットする。
Ｓ）に入る直前のｔ＝ｔ３で、検出ノ一ド２′を再度リ
セットする。
【００３０】この動作により、蓄積期間中、不要な電荷
が検出ノ一ド２′に混入したとしても、これをリセット
ドレインとして機能するリセット電圧（ＶRS）８端に排
出することができる。
が検出ノ一ド２′に混入したとしても、これをリセット
ドレインとして機能するリセット電圧（ＶRS）８端に排
出することができる。
【００３１】次に、ｔ＝ｔ４で、読み出しパルスφRDが
読み出しトランジスタ（ＭRD）６に印加されることによ
り、検出ノ一ド２′のリセット電位が読み出され、図示
しない列毎に設けられている相関二重サンプリング回路
（ＣＤＳ）に、その値が保持される。
読み出しトランジスタ（ＭRD）６に印加されることによ
り、検出ノ一ド２′のリセット電位が読み出され、図示
しない列毎に設けられている相関二重サンプリング回路
（ＣＤＳ）に、その値が保持される。
【００３２】次に、ｔ＝ｔ５において、読み出しパルス
φRDがオフされた後、転送パルスφ T が印加されること
により、フォトダイオード（ＰＤ）１に蓄積された信号
電荷が検出ノ一ド２′に導かれる。
φRDがオフされた後、転送パルスφ T が印加されること
により、フォトダイオード（ＰＤ）１に蓄積された信号
電荷が検出ノ一ド２′に導かれる。
【００３３】図８のポテンシャル図からわかるように、
信号電荷は、最終的に、フォトダイオード（ＰＤ）１と
検出容量２とに分配されてしまうことになる。
信号電荷は、最終的に、フォトダイオード（ＰＤ）１と
検出容量２とに分配されてしまうことになる。
【００３４】従って、電荷−電圧変換効率は、ＣPD＞＞
ＣFDとして、転送トランジスタ（Ｍ T ）４がない場合と
ほとんど変わらない。
ＣFDとして、転送トランジスタ（Ｍ T ）４がない場合と
ほとんど変わらない。
【００３５】ただし、再度、読み出しパルスφRDがオン
されることにより、この信号電荷が読み出され、図示し
ない列毎に設けられている相関二重サンプリング回路に
て前記検出ノ一ド２′のリセット電位との差分を取るこ
とにより、固定パターンノイズ、検出ノ一ド２′をリセ
ットする際に発生するリセットノイズ、増幅トランジス
タ（ＭD ）５の１／ｆノイズを抑圧することができると
いう効果がある。
されることにより、この信号電荷が読み出され、図示し
ない列毎に設けられている相関二重サンプリング回路に
て前記検出ノ一ド２′のリセット電位との差分を取るこ
とにより、固定パターンノイズ、検出ノ一ド２′をリセ
ットする際に発生するリセットノイズ、増幅トランジス
タ（ＭD ）５の１／ｆノイズを抑圧することができると
いう効果がある。
【００３６】図９は、図６に示した画素を用いたイメー
ジセンサの構成を示している。
ジセンサの構成を示している。
【００３７】すなわち、図９に示すように、イメージセ
ンサ２０内には、複数の画素Ｐｉｊが２次元に配列さ
れ、垂直走査回路１６からリセットパルス（φRS）９、
転送パルス（φT ）１０、読み出しパルス（φRD）１１
が各画素に加えられる。
ンサ２０内には、複数の画素Ｐｉｊが２次元に配列さ
れ、垂直走査回路１６からリセットパルス（φRS）９、
転送パルス（φT ）１０、読み出しパルス（φRD）１１
が各画素に加えられる。
【００３８】そして、各画素の垂直信号線１２i-1 、１
２i 、１２i+1 は、負荷トランジスタおよび固定パター
ンノイズを抑圧する相関二重サンプリング（ＣＤＳ）回
路１７に接続されている。
２i 、１２i+1 は、負荷トランジスタおよび固定パター
ンノイズを抑圧する相関二重サンプリング（ＣＤＳ）回
路１７に接続されている。
【００３９】この相関二重サンプリング（ＣＤＳ）回路
１７の出力は、水平走査回路１８によって順次選択され
て読み出される。
１７の出力は、水平走査回路１８によって順次選択され
て読み出される。
【００４０】また、文献（３）には、ＰＤリセットを電
荷の注入と排出とで行うことによってリセットノイズを
低減する方式が開示されている。
荷の注入と排出とで行うことによってリセットノイズを
低減する方式が開示されている。
【００４１】この文献（３）では、ＰＤは、埋め込みＰ
Ｄにより形成されている。
Ｄにより形成されている。
【００４２】
【発明が解決しようとする課題】上述したように、従来
技術では、フォトダイオード（ＰＤ）を埋め込み型フォ
トダイオードとし、フォトダイオード（ＰＤ）と増幅ト
ランジスタとの間に転送用トランジスタを付加して検出
ノ一ドの容量を小さくすることにより、電荷一電圧変換
効率を向上させるようにしている。
技術では、フォトダイオード（ＰＤ）を埋め込み型フォ
トダイオードとし、フォトダイオード（ＰＤ）と増幅ト
ランジスタとの間に転送用トランジスタを付加して検出
ノ一ドの容量を小さくすることにより、電荷一電圧変換
効率を向上させるようにしている。
【００４３】すなわち、従来技術では、フォトダイオー
ド（ＰＤ）を埋め込み型フォトダイオードとすることに
より、信号読み出し時にフォトダイオード（ＰＤ）を完
全空乏化させ、電荷が完全に検出ノ一ドに転送されるよ
うにし、その結果として、リセットノイズの発生を抑え
ている。
ド（ＰＤ）を埋め込み型フォトダイオードとすることに
より、信号読み出し時にフォトダイオード（ＰＤ）を完
全空乏化させ、電荷が完全に検出ノ一ドに転送されるよ
うにし、その結果として、リセットノイズの発生を抑え
ている。
【００４４】しかしなから、上述したような従来技術で
は、埋め込みフォトダイオードを形成するための製造ス
テップを付加しなければならないので、製造コストの上
昇を招いてしまうという問題があった。
は、埋め込みフォトダイオードを形成するための製造ス
テップを付加しなければならないので、製造コストの上
昇を招いてしまうという問題があった。
【００４５】また、上述したような従来技術では、汎用
ＣＭＯＳプロセスで形成したフォトダイオードであって
も従前と同様なパルスタイミングで駆動した場合には、
電荷−電圧変換効率を向上させることができないという
問題があった。
ＣＭＯＳプロセスで形成したフォトダイオードであって
も従前と同様なパルスタイミングで駆動した場合には、
電荷−電圧変換効率を向上させることができないという
問題があった。
【００４６】本発明は、上記の事情に鑑みてなされたも
ので、汎用ＣＭＯＳプロセスで電荷−電圧変換効率を向
上させることができるようにしたＣＭＯＳイメージ一ジ
センサの画素として適用可能な固体撮像素子およびその
駆動方法を提供することを目的とする。
ので、汎用ＣＭＯＳプロセスで電荷−電圧変換効率を向
上させることができるようにしたＣＭＯＳイメージ一ジ
センサの画素として適用可能な固体撮像素子およびその
駆動方法を提供することを目的とする。
【００４７】
【課題を解決するための手段】本発明によると、上記課
題を解決するために、（１） 画素を複数有する固体撮
像素子であり、上記画素は、ｐ−ｎ接合のフォトダイオ
ードと、上記フォトダイオードで発生した電荷を検出容
量に転送する転送トランジスタと、上記検出容量をリセ
ットするリセットトランジスタを具備し、上記転送トラ
ンジスタは、ハイレベルの電圧が上記リセットトランジ
スタを駆動するパルスのハイレベルの電圧より低いパル
スで駆動されることを特徴とする固体撮像素子が提供さ
れる。
題を解決するために、（１） 画素を複数有する固体撮
像素子であり、上記画素は、ｐ−ｎ接合のフォトダイオ
ードと、上記フォトダイオードで発生した電荷を検出容
量に転送する転送トランジスタと、上記検出容量をリセ
ットするリセットトランジスタを具備し、上記転送トラ
ンジスタは、ハイレベルの電圧が上記リセットトランジ
スタを駆動するパルスのハイレベルの電圧より低いパル
スで駆動されることを特徴とする固体撮像素子が提供さ
れる。
【００４８】また、本発明によると、上記課題を解決す
るために、（２） 上記転送トランジスタを駆動するパ
ルスのハイレベルの電圧は、上記転送トランジスタを飽
和領域で動作させるものであることを特徴とする（１）
記載の固体撮像素子が提供される。
るために、（２） 上記転送トランジスタを駆動するパ
ルスのハイレベルの電圧は、上記転送トランジスタを飽
和領域で動作させるものであることを特徴とする（１）
記載の固体撮像素子が提供される。
【００４９】また、本発明によると、上記課題を解決す
るために、（３） ｐ−ｎ接合のフォトダイオードと、
上記フォトダイオードで発生した電荷を検出容量に転送
する転送トランジスタと、上記検出容量をリセットする
リセットトランジスタを具備する画素を複数有してなる
固体撮像素子を駆動する方法であり、上記リセットトラ
ンジスタのゲートにパルスを印加するとともに、上記転
送トランジスタのゲートにパルスを印加して、上記フォ
トダイオードと上記検出容量をリセットする第１の工程
と、上記リセットトランジスタおよび上記転送トランジ
スタにパルスを印加せず、上記フォトダイオードで発生
した電荷を蓄積する第２の工程と、上記転送トランジス
タのゲートにパルスを印加せずに上記リセットトランジ
スタのゲートにパルスを印加して上記検出容量をリセッ
トし、上記リセットした検出容量の電位を検出する第３
の工程と、上記リセットトランジスタのゲートにパルス
を印加せずに上記転送トランジスタのゲートにパルスを
印加して、上記フォトダイオードで発生した電荷を上記
検出容量に転送し、上記検出容量の電位を検出する第４
の工程とを有し、上記転送トランジスタのゲートに印加
されるパルスの電圧は、上記リセットトランジスタのゲ
ートに印加されるパルスの電圧より低いことを特徴とす
る固体撮像素子の駆動方法が提供される。
るために、（３） ｐ−ｎ接合のフォトダイオードと、
上記フォトダイオードで発生した電荷を検出容量に転送
する転送トランジスタと、上記検出容量をリセットする
リセットトランジスタを具備する画素を複数有してなる
固体撮像素子を駆動する方法であり、上記リセットトラ
ンジスタのゲートにパルスを印加するとともに、上記転
送トランジスタのゲートにパルスを印加して、上記フォ
トダイオードと上記検出容量をリセットする第１の工程
と、上記リセットトランジスタおよび上記転送トランジ
スタにパルスを印加せず、上記フォトダイオードで発生
した電荷を蓄積する第２の工程と、上記転送トランジス
タのゲートにパルスを印加せずに上記リセットトランジ
スタのゲートにパルスを印加して上記検出容量をリセッ
トし、上記リセットした検出容量の電位を検出する第３
の工程と、上記リセットトランジスタのゲートにパルス
を印加せずに上記転送トランジスタのゲートにパルスを
印加して、上記フォトダイオードで発生した電荷を上記
検出容量に転送し、上記検出容量の電位を検出する第４
の工程とを有し、上記転送トランジスタのゲートに印加
されるパルスの電圧は、上記リセットトランジスタのゲ
ートに印加されるパルスの電圧より低いことを特徴とす
る固体撮像素子の駆動方法が提供される。
【００５０】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。
の形態について説明する。
【００５１】（第１実施形態）図１および図２は、本発
明の第１実施形態による固体撮像素子の駆動方法を説明
するためのタイミング図およびポテンシャル図をそれぞ
れ示している。
明の第１実施形態による固体撮像素子の駆動方法を説明
するためのタイミング図およびポテンシャル図をそれぞ
れ示している。
【００５２】この第１実施形態による固体撮像素子とし
ての画素の回路構成は図６に示した場合と同じであるの
で、以下では、図１または図２と図６の両図を参照して
動作を説明するものとする。
ての画素の回路構成は図６に示した場合と同じであるの
で、以下では、図１または図２と図６の両図を参照して
動作を説明するものとする。
【００５３】（リセット動作：ＲＥＳＥＴ）まず、リセ
ットトランジスタ（ＭRS）３、転送トランジスタ
（ＭT ）４にそれぞれリセットパルス（φRS）９、転送
パルス（φT ）１０を印加して、フォトダイオード（Ｐ
Ｄ）１および検出ノ一ド２′を初期電位にリセットす
る。
ットトランジスタ（ＭRS）３、転送トランジスタ
（ＭT ）４にそれぞれリセットパルス（φRS）９、転送
パルス（φT ）１０を印加して、フォトダイオード（Ｐ
Ｄ）１および検出ノ一ド２′を初期電位にリセットす
る。
【００５４】このとき、リセットパルス（φRS）９の電
位はＶDD、転送パルス（φT ）１０の電位をＶDDより低
いＶφＴとする。
位はＶDD、転送パルス（φT ）１０の電位をＶDDより低
いＶφＴとする。
【００５５】また、リセット電位線８は、正電位ＶRSに
バイアスされている。
バイアスされている。
【００５６】図２に示されるポテンシャル図のように、
ｔ＝ｔ１では、リセットトランジスタ（ＭRS）３は線形
領域で動作するが、転送トランジスタ（ＭT ）４は飽和
領域で動作する。
ｔ＝ｔ１では、リセットトランジスタ（ＭRS）３は線形
領域で動作するが、転送トランジスタ（ＭT ）４は飽和
領域で動作する。
【００５７】これによって、転送トランジスタ（ＭT ）
４のソース（ＰＤ１）に注入された電荷の一部はそのド
レイン（検出ノード２′）側に排出されることにより、
そのソース電位（フォトダイオード（ＰＤ）１の電位）
は、ほぼＶφＴ−ＶTとなる。
４のソース（ＰＤ１）に注入された電荷の一部はそのド
レイン（検出ノード２′）側に排出されることにより、
そのソース電位（フォトダイオード（ＰＤ）１の電位）
は、ほぼＶφＴ−ＶTとなる。
【００５８】ここで、ＶT は、転送トランジスタ
（ＭT ）４の閾値電圧である。
（ＭT ）４の閾値電圧である。
【００５９】逆に言うと、ＶφＴ、ＶRSは、転送トラン
ジスタ（ＭT ）４が飽和動作をするように設定される。
ジスタ（ＭT ）４が飽和動作をするように設定される。
【００６０】（信号電荷蓄積動作：ＩＮＴＥＧＲＡＴＩ
ＯＮ）ｔ＝ｔ２の信号電荷蓄積期間中に、光電変換され
た信号電荷（電子）がフォトダイオード（ＰＤ）１に蓄
積される。
ＯＮ）ｔ＝ｔ２の信号電荷蓄積期間中に、光電変換され
た信号電荷（電子）がフォトダイオード（ＰＤ）１に蓄
積される。
【００６１】（読み出し動作：ＣＤＳ ＲＥＳＥＴ）こ
こでは、検出ノ一ド２′のリセット電位、信号電位を読
み出すことによって、増幅トランジスタ（ＭD ）５の閾
値電圧の画素間バラツキ（固定パターンノイズ）を抑圧
する動作を前提として説明する。
こでは、検出ノ一ド２′のリセット電位、信号電位を読
み出すことによって、増幅トランジスタ（ＭD ）５の閾
値電圧の画素間バラツキ（固定パターンノイズ）を抑圧
する動作を前提として説明する。
【００６２】読み出し動作に入る直前のｔ＝ｔ３におい
て、検出ノ一ド２′を再度リセットする。
て、検出ノ一ド２′を再度リセットする。
【００６３】この動作により、蓄積期間中、不要な電荷
が検出ノ一ド２′に混入したとしても、これをリセット
ドレインとして機能するリセット電圧（ＶRS）８端にに
排出することができる。
が検出ノ一ド２′に混入したとしても、これをリセット
ドレインとして機能するリセット電圧（ＶRS）８端にに
排出することができる。
【００６４】次に、ｔ＝ｔ４で、読み出しバルスφRDが
読み出しトランジスタ（ＭRD）６に印加されることによ
り、検出ノ一ド２′のリセット電位が読み出される。
読み出しトランジスタ（ＭRD）６に印加されることによ
り、検出ノ一ド２′のリセット電位が読み出される。
【００６５】次に、ｔ＝ｔ５において、読み出しパルス
φRDがオフされた後、転送パルスφ T が印加されること
により、フォトダイオード（ＰＤ）１に蓄積された信号
電荷が検出ノ一ド２′に転送される。
φRDがオフされた後、転送パルスφ T が印加されること
により、フォトダイオード（ＰＤ）１に蓄積された信号
電荷が検出ノ一ド２′に転送される。
【００６６】図２のポテンシャル図からわかるように、
図８に示した従来技術のポテンシャル図で問題であった
電荷の分配は生じず、ほぼ完全に電荷を検出ノ一ド２′
に転送することができる。
図８に示した従来技術のポテンシャル図で問題であった
電荷の分配は生じず、ほぼ完全に電荷を検出ノ一ド２′
に転送することができる。
【００６７】従って、本発明では、検出ノード２′の小
さい電荷容量で電荷−電圧変換することになり、高感度
化を達成することができる。
さい電荷容量で電荷−電圧変換することになり、高感度
化を達成することができる。
【００６８】すなわち、図２で示されるポテンシャル図
では、下にゆくほど電位が高くなっており、図８に示し
た従来技術のポテンシャル図では、下にゆくほど電位が
高くなっていない点に留意する必要がある。
では、下にゆくほど電位が高くなっており、図８に示し
た従来技術のポテンシャル図では、下にゆくほど電位が
高くなっていない点に留意する必要がある。
【００６９】そして、転送トランジスタ（ＭT ）４のゲ
ートに印加する電圧に関しては、上述したように、電源
電圧のパルスを与えると転送トランジスタ（ＭT ）４は
線形領域で動作するが、電源電圧よりある程度低い電圧
のパルスを与えると、転送トランジスタ（ＭT ）４は飽
和領域で動作する。
ートに印加する電圧に関しては、上述したように、電源
電圧のパルスを与えると転送トランジスタ（ＭT ）４は
線形領域で動作するが、電源電圧よりある程度低い電圧
のパルスを与えると、転送トランジスタ（ＭT ）４は飽
和領域で動作する。
【００７０】この結果、転送トランジスタ（ＭT ）４が
パルスで駆動されたときに、図２に示されているよう
に、そのゲート電位で作られるポテンシャル障壁の高さ
が中程度になる。
パルスで駆動されたときに、図２に示されているよう
に、そのゲート電位で作られるポテンシャル障壁の高さ
が中程度になる。
【００７１】一方、リセットトランジスタ（ＭRS）３が
線形領域で動作する場合には、図２に示されているよう
に、ポテンシャル障壁の高さが中程度とは異なる。
線形領域で動作する場合には、図２に示されているよう
に、ポテンシャル障壁の高さが中程度とは異なる。
【００７２】この障壁の高さの差により、フォトダイオ
ード（ＰＤ）１の初期電位を検出ノ一ド２′の初期電位
より低くすることができるので、フォトダイオード（Ｐ
Ｄ）１で発生した電荷をほぼ完全に検出ノ一ド２′側に
転送することができる。
ード（ＰＤ）１の初期電位を検出ノ一ド２′の初期電位
より低くすることができるので、フォトダイオード（Ｐ
Ｄ）１で発生した電荷をほぼ完全に検出ノ一ド２′側に
転送することができる。
【００７３】これにより、検出ノード２′側において、
少ない電荷量で大きな電位の変化が起こせるようになる
ので、高感度の固体撮像素子を実現することができる。
少ない電荷量で大きな電位の変化が起こせるようになる
ので、高感度の固体撮像素子を実現することができる。
【００７４】また、リセットトランジスタ（ＭRS）３が
飽和領域で動作する場合において、障壁の電位がＶφＴ
−ＶT であることを用いれば、転送トランジスタ
（ＭT ）４の駆動パルス（のハイレベルの）電圧が、リ
セットトランジスタ（ＭRS）３の駆動パルス（のハイレ
ベルの）電圧より低いことが要件となる。
飽和領域で動作する場合において、障壁の電位がＶφＴ
−ＶT であることを用いれば、転送トランジスタ
（ＭT ）４の駆動パルス（のハイレベルの）電圧が、リ
セットトランジスタ（ＭRS）３の駆動パルス（のハイレ
ベルの）電圧より低いことが要件となる。
【００７５】（第２実施形態）上述した第１実施形態に
よるリセット方法では、転送トランジスタ（ＭT ）４か
ら検出ノ一ド２′への電荷転送の最終段階で転送トラン
ジスタ（ＭT ）４がサブスレッシュホールド領域で動作
し、リセットパルス印加期間に落ち着くように動作する
フォトダイオード（ＰＤ）１の電位は、リセット前の電
位に依存するため、残像の発生が懸念される。
よるリセット方法では、転送トランジスタ（ＭT ）４か
ら検出ノ一ド２′への電荷転送の最終段階で転送トラン
ジスタ（ＭT ）４がサブスレッシュホールド領域で動作
し、リセットパルス印加期間に落ち着くように動作する
フォトダイオード（ＰＤ）１の電位は、リセット前の電
位に依存するため、残像の発生が懸念される。
【００７６】そこで、第２実施形態では、残像の発生を
抑えるため、リセット動作を２段階に分けて行うように
している。
抑えるため、リセット動作を２段階に分けて行うように
している。
【００７７】図３および図４は、本発明の第２実施形態
による固体撮像素子の駆動方法を説明するためのタイミ
ング図およびポテンシャル図をそれぞれ示している。
による固体撮像素子の駆動方法を説明するためのタイミ
ング図およびポテンシャル図をそれぞれ示している。
【００７８】この第２実施形態による固体撮像素子とし
ての画素の回路構成は図６に示した場合と同じであるの
で、以下では、図３または図４と図６の両図を参照して
動作を説明するものとする。
ての画素の回路構成は図６に示した場合と同じであるの
で、以下では、図３または図４と図６の両図を参照して
動作を説明するものとする。
【００７９】まず、リセットトランジスタ（ＭRS）３、
転送トランジスタ（ＭT ）４にそれぞれリセットパルス
（φRS）９、転送パルス（φT ）１０を印加して、フォ
トダイオード（ＰＤ）１および検出ノ一ド２′を初期電
位にリセットする。
転送トランジスタ（ＭT ）４にそれぞれリセットパルス
（φRS）９、転送パルス（φT ）１０を印加して、フォ
トダイオード（ＰＤ）１および検出ノ一ド２′を初期電
位にリセットする。
【００８０】このとき、リセットパルス（φRS）９の電
位はＶDD、転送パルス（φT ）１０の電位をＶDDより低
いＶφＴとする。
位はＶDD、転送パルス（φT ）１０の電位をＶDDより低
いＶφＴとする。
【００８１】さらに、リセット電位線（ＶRS）８をｔ＝
ｔ０ではグラウンド（ＧＮＤ）に、ｔ＝ｔ１では正電位
ＶRSにバイアスする。
ｔ０ではグラウンド（ＧＮＤ）に、ｔ＝ｔ１では正電位
ＶRSにバイアスする。
【００８２】図４のポテンシヤル図に示したように、ｔ
＝ｔ０ではフォトダイオード（ＰＤ）１、検出ノ一ド
２′とも電荷が注入された状態になる。
＝ｔ０ではフォトダイオード（ＰＤ）１、検出ノ一ド
２′とも電荷が注入された状態になる。
【００８３】また、転送トランジスタ（ＭT ）４下のポ
テンシャル、リセットトランジスタ（ＭRS）３下のポテ
ンシャルは図示のようになる。
テンシャル、リセットトランジスタ（ＭRS）３下のポテ
ンシャルは図示のようになる。
【００８４】ここで、リセットトランジスタ（ＭRS）３
および転送トランジスタ（ＭT ）４とも線形領域で動作
し、それぞれのソース電位、ドレイン電位は等しくな
る。
および転送トランジスタ（ＭT ）４とも線形領域で動作
し、それぞれのソース電位、ドレイン電位は等しくな
る。
【００８５】この動作により、前フレームでの蓄積電位
にかかわらずフォトダイオード（ＰＤ）１の電位はＧＮ
Ｄに固定される。
にかかわらずフォトダイオード（ＰＤ）１の電位はＧＮ
Ｄに固定される。
【００８６】そして、リセットバイアスがＶRSに変化し
た後、ｔ＝ｔ１では、リセットトランジスタ（ＭRS）３
は線形領域で動作するが、転送トランジスタ（ＭT ）４
は飽和領域で動作する。
た後、ｔ＝ｔ１では、リセットトランジスタ（ＭRS）３
は線形領域で動作するが、転送トランジスタ（ＭT ）４
は飽和領域で動作する。
【００８７】これによって、転送トランジスタ（ＭT ）
４のソース（ＰＤ１）に注入された電荷の一部はそのド
レイン（検出ノ一ド２′）側に排出され、そのソース電
位（フォトダイオード（ＰＤ）１の電位）は、ほぼ ＶφＴ−ＶT となる。
４のソース（ＰＤ１）に注入された電荷の一部はそのド
レイン（検出ノ一ド２′）側に排出され、そのソース電
位（フォトダイオード（ＰＤ）１の電位）は、ほぼ ＶφＴ−ＶT となる。
【００８８】ここで、ＶT は転送トランジスタ（ＭT ）
４の閾値電圧である。
４の閾値電圧である。
【００８９】逆に言うと、ＶφＴ、ＶRSを転送トランジ
スタ（ＭT ）４が飽和動作をするように設定する。
スタ（ＭT ）４が飽和動作をするように設定する。
【００９０】転送トランジスタ（ＭT ）４から検出ノ一
ド２′への電荷転送の最終段階で転送トランジスタ（Ｍ
T ）４が、サブスレッシュホールド領域で動作すること
に変わりはないが、一度、ＧＮＤに電位が設定されてい
るため、パルス印加タイミングが一定であれば、リセッ
ト電位は一定値になり、前のフレームの蓄積電位の影響
ななく、残像の発生が抑えられる。
ド２′への電荷転送の最終段階で転送トランジスタ（Ｍ
T ）４が、サブスレッシュホールド領域で動作すること
に変わりはないが、一度、ＧＮＤに電位が設定されてい
るため、パルス印加タイミングが一定であれば、リセッ
ト電位は一定値になり、前のフレームの蓄積電位の影響
ななく、残像の発生が抑えられる。
【００９１】これ以降の動作は、前述した第１実施形態
の場合と同じである。
の場合と同じである。
【００９２】このリセット方法は、上述した文献（３）
である特開平９−２５２４３４号公報で開示されている
方法と同じである。
である特開平９−２５２４３４号公報で開示されている
方法と同じである。
【００９３】図５は、本発明の第２実施形態による光電
変換特性を示している。
変換特性を示している。
【００９４】この図５から検出ノ一ド容量が電荷検出容
量として働いている高感度な特性を得られることがわか
る。
量として働いている高感度な特性を得られることがわか
る。
【００９５】図５において、中間の光量域で変換特性が
折れているのは、フォトダイオード１の蓄積電荷数が大
きくなり、フォトダイオード１の電位が低くなると転送
トランジスタ（ＭT ）４が線形領域に入り、その結果と
して、フォトダイオード１と検出ノ一ド２′の和が電荷
検出容量として働くようになるためである。
折れているのは、フォトダイオード１の蓄積電荷数が大
きくなり、フォトダイオード１の電位が低くなると転送
トランジスタ（ＭT ）４が線形領域に入り、その結果と
して、フォトダイオード１と検出ノ一ド２′の和が電荷
検出容量として働くようになるためである。
【００９６】このようなニ一（ｋｎｅｅ）特性により、
広いダイナミックレンジが得られるものである。
広いダイナミックレンジが得られるものである。
【００９７】そして、上述したような実施の形態で示し
た本明細書には、特許請求の範囲に示した請求項１乃至
３以外にも、以下に付記１乃至付記３として示すような
発明が含まれている。
た本明細書には、特許請求の範囲に示した請求項１乃至
３以外にも、以下に付記１乃至付記３として示すような
発明が含まれている。
【００９８】（付記１） 上記第１の工程において、上
記リセットトランジスタのドレインの電位をグランドに
した後に、所定の正電位にすることを特徴とする請求項
３記載の固体撮像素子の駆動方法。
記リセットトランジスタのドレインの電位をグランドに
した後に、所定の正電位にすることを特徴とする請求項
３記載の固体撮像素子の駆動方法。
【００９９】（付記２） 上記転送トランジスタのゲー
トに印加されるパルスの電圧は、上記転送トランジスタ
を飽和領域で動作させるものであることを特徴とする請
求項３または付記１記載の固体撮像素子の駆動方法。
トに印加されるパルスの電圧は、上記転送トランジスタ
を飽和領域で動作させるものであることを特徴とする請
求項３または付記１記載の固体撮像素子の駆動方法。
【０１００】（付記３） ｐ−ｎ接合からなるフォトダ
イオードと、増幅トランジスタのゲート容量およびリセ
ットトランジスタと転送トランジスタのソース接合容量
とからなる検出容量と、ソース電極が上記フォトダイオ
ードと、ドレイン電極が上記検出容量と接続された転送
トランジスタと、上記検出容量にソース電極が、リセッ
ト電圧端にドレイン電極が接続された上記リセットトラ
ンジスタと、ドレイン電極が電源電圧に接続された上記
増幅トランジスタに直列に接続され、ソース電極が垂直
信号線に接続された読み出しトランジスタとからなる画
素において、上記転送トランジスタに印加するパルスの
ハイレベルか電源電圧より低いことを特徴とする固体撮
像素子の駆動方法。
イオードと、増幅トランジスタのゲート容量およびリセ
ットトランジスタと転送トランジスタのソース接合容量
とからなる検出容量と、ソース電極が上記フォトダイオ
ードと、ドレイン電極が上記検出容量と接続された転送
トランジスタと、上記検出容量にソース電極が、リセッ
ト電圧端にドレイン電極が接続された上記リセットトラ
ンジスタと、ドレイン電極が電源電圧に接続された上記
増幅トランジスタに直列に接続され、ソース電極が垂直
信号線に接続された読み出しトランジスタとからなる画
素において、上記転送トランジスタに印加するパルスの
ハイレベルか電源電圧より低いことを特徴とする固体撮
像素子の駆動方法。
【０１０１】（作用効果）転送トランジスタを飽和領域
で動作させるようにするため、転送パルスのハイレベル
を電源電圧よりも低くし、フォトダイオードの初期電位
を検出ノ一ドの初期電位よりも低く設定する。
で動作させるようにするため、転送パルスのハイレベル
を電源電圧よりも低くし、フォトダイオードの初期電位
を検出ノ一ドの初期電位よりも低く設定する。
【０１０２】読み出し時に、再び、同じハイレベルを持
つ転送パルスを印加することにより、フォトダイオード
に蓄積されていた信号電荷をほぼ完全にフォトダイオー
ドから検出ノ一ドに転送することができ、小さい容量を
持つ検出ノ一ドで電荷−電圧変換率が向上し、高感度化
を実現することができる。
つ転送パルスを印加することにより、フォトダイオード
に蓄積されていた信号電荷をほぼ完全にフォトダイオー
ドから検出ノ一ドに転送することができ、小さい容量を
持つ検出ノ一ドで電荷−電圧変換率が向上し、高感度化
を実現することができる。
【０１０３】また、このような駆動方法をとることによ
り、フォトダイオード（ＰＤ）を埋め込みＰＤではなく
汎用ＣＭＯＳプロセスで形成したＰＤであっても電荷−
電圧変換率を向上することができ、埋め込みフォトダイ
オードを形成するための製造ステップを省き、製造コス
トを削減することが可能になる。
り、フォトダイオード（ＰＤ）を埋め込みＰＤではなく
汎用ＣＭＯＳプロセスで形成したＰＤであっても電荷−
電圧変換率を向上することができ、埋め込みフォトダイ
オードを形成するための製造ステップを省き、製造コス
トを削減することが可能になる。
【０１０４】
【発明の効果】従って、以上説明したように、請求項１
および２記載の本発明によれば、汎用ＣＭＯＳプロセス
で電荷−電圧変換効率を向上させることができるように
したＣＭＯＳイメージ一ジセンサの画素として適用可能
な固体撮像素子を提供することができる。
および２記載の本発明によれば、汎用ＣＭＯＳプロセス
で電荷−電圧変換効率を向上させることができるように
したＣＭＯＳイメージ一ジセンサの画素として適用可能
な固体撮像素子を提供することができる。
【０１０５】また、請求項３記載の本発明によれば、汎
用ＣＭＯＳプロセスで電荷−電圧変換効率を向上させる
ことができるようにしたＣＭＯＳイメージ一ジセンサの
画素として適用可能な固体撮像素子の駆動方法を提供す
ることができる。
用ＣＭＯＳプロセスで電荷−電圧変換効率を向上させる
ことができるようにしたＣＭＯＳイメージ一ジセンサの
画素として適用可能な固体撮像素子の駆動方法を提供す
ることができる。
【図１】図１は、本発明の第１実施形態による固体撮像
素子の駆動方法を説明するために示すタイミング図であ
る。
素子の駆動方法を説明するために示すタイミング図であ
る。
【図２】図２は、本発明の第１実施形態による固体撮像
素子の駆動方法を説明するために示すポテンシャル図で
ある。
素子の駆動方法を説明するために示すポテンシャル図で
ある。
【図３】図３は、本発明の第２実施形態による固体撮像
素子の駆動方法を説明するために示すタイミング図であ
る。
素子の駆動方法を説明するために示すタイミング図であ
る。
【図４】図４は、本発明の第２実施形態による固体撮像
素子の駆動方法を説明するために示すポテンシャル図で
ある。
素子の駆動方法を説明するために示すポテンシャル図で
ある。
【図５】図５は、本発明の第２実施形態による固体撮像
素子の駆動方法による効果を説明するために示す光電変
換特性図である。
素子の駆動方法による効果を説明するために示す光電変
換特性図である。
【図６】図６は、従来技術および本発明で採用する汎用
ＣＭＯＳプロセスでフォトダイオードＰＤを形成した場
合の画素を示す回路図である。
ＣＭＯＳプロセスでフォトダイオードＰＤを形成した場
合の画素を示す回路図である。
【図７】図７は、図６により汎用ＣＭＯＳプロセスでフ
ォトダイオードＰＤを形成した場合の画素の従来技術に
よる駆動方法を説明するために示すパルスタイミング図
である。
ォトダイオードＰＤを形成した場合の画素の従来技術に
よる駆動方法を説明するために示すパルスタイミング図
である。
【図８】図８は、図６により汎用ＣＭＯＳプロセスでフ
ォトダイオードＰＤを形成した場合の画素の従来技術に
よる駆動方法を説明するために示すポテンシャル図であ
る。
ォトダイオードＰＤを形成した場合の画素の従来技術に
よる駆動方法を説明するために示すポテンシャル図であ
る。
【図９】図９は、図６に示した画素を用いたイメージセ
ンサの構成を示す図である。
ンサの構成を示す図である。
１…フォトダイオード、 ２…検出容量（ＣFD）、 ２′…検出ノ一ド、 ３…リセットトランジスタ（ＭRS）、 ４…転送トランジスタ（ＭT ）、 ５…増幅トランジスタ（ＭD ）、 ６…読み出しトランジスタ（ＭRD）、 ７…電源電圧（ＶDD）、 ８…リセット電圧（ＶRS）、 ９…リセットパルス（φRS）、 １０…転送パルス（φT ）、 １１…読み出しパルス（φRD）、 １２…垂直信号線、 １３…負荷トランジスタ（ＭL ）、 １４…バイアス電圧（ＶLN）、 １５…容量（ＣV ）、 ＧＮＤ…グラウンド。
Claims (3)
- 【請求項１】 画素を複数有する固体撮像素子であり、 上記画素は、ｐ−ｎ接合のフォトダイオードと、上記フ
ォトダイオードで発生した電荷を検出容量に転送する転
送トランジスタと、上記検出容量をリセットするリセッ
トトランジスタを具備し、 上記転送トランジスタは、ハイレベルの電圧が上記リセ
ットトランジスタを駆動するパルスのハイレベルの電圧
より低いパルスで駆動されることを特徴とする固体撮像
素子。 - 【請求項２】 上記転送トランジスタを駆動するパルス
のハイレベルの電圧は、上記転送トランジスタを飽和領
域で動作させるものであることを特徴とする請求項１記
載の固体撮像素子。 - 【請求項３】 ｐ−ｎ接合のフォトダイオードと、上記
フォトダイオードで発生した電荷を検出容量に転送する
転送トランジスタと、上記検出容量をリセットするリセ
ットトランジスタを具備する画素を複数有してなる固体
撮像素子を駆動する方法であり、 上記リセットトランジスタのゲートにパルスを印加する
とともに、上記転送トランジスタのゲートにパルスを印
加して、上記フォトダイオードと上記検出容量をリセッ
トする第１の工程と、 上記リセットトランジスタおよび上記転送トランジスタ
にパルスを印加せず、上記フォトダイオードで発生した
電荷を蓄積する第２の工程と、 上記転送トランジスタのゲートにパルスを印加せずに上
記リセットトランジスタのゲートにパルスを印加して上
記検出容量をリセットし、上記リセットした検出容量の
電位を検出する第３の工程と、 上記リセットトランジスタのゲートにパルスを印加せず
に上記転送トランジスタのゲートにパルスを印加して、
上記フォトダイオードで発生した電荷を上記検出容量に
転送し、上記検出容量の電位を検出する第４の工程とを
有し、 上記転送トランジスタのゲートに印加されるパルスの電
圧は、上記リセットトランジスタのゲートに印加される
パルスの電圧より低いことを特徴とする固体撮像素子の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000001025A JP2001197367A (ja) | 2000-01-06 | 2000-01-06 | 固体撮像素子およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000001025A JP2001197367A (ja) | 2000-01-06 | 2000-01-06 | 固体撮像素子およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001197367A true JP2001197367A (ja) | 2001-07-19 |
Family
ID=18530284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000001025A Pending JP2001197367A (ja) | 2000-01-06 | 2000-01-06 | 固体撮像素子およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001197367A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7215368B2 (en) | 2002-04-05 | 2007-05-08 | Canon Kabushiki Kaisha | Photoelectric conversion device with photoelectric conversion units stacked in a depth direction and corresponding read transistor structure |
| JP2007181216A (ja) * | 2005-12-27 | 2007-07-12 | Magnachip Semiconductor Ltd | Ｃｍｏｓイメージセンサ |
| JP2008104186A (ja) * | 2006-10-20 | 2008-05-01 | Korea Electronics Telecommun | 低電圧動作特性向上のためのイメージセンサ |
| JP2011139506A (ja) * | 2011-02-24 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012510198A (ja) * | 2008-11-24 | 2012-04-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｘ線検出器 |
| US8525819B2 (en) | 2001-07-30 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
-
2000
- 2000-01-06 JP JP2000001025A patent/JP2001197367A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8525819B2 (en) | 2001-07-30 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
| US9196652B2 (en) | 2001-07-30 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
| US8773416B2 (en) | 2001-07-30 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device |
| US7626620B2 (en) | 2002-04-05 | 2009-12-01 | Canon Kabushiki Kaisha | Photoelectric conversion unit stacked structure |
| US7215368B2 (en) | 2002-04-05 | 2007-05-08 | Canon Kabushiki Kaisha | Photoelectric conversion device with photoelectric conversion units stacked in a depth direction and corresponding read transistor structure |
| US8710562B2 (en) | 2005-12-27 | 2014-04-29 | Intellectual Ventures Ii Llc | CMOS image sensor |
| JP2007181216A (ja) * | 2005-12-27 | 2007-07-12 | Magnachip Semiconductor Ltd | Ｃｍｏｓイメージセンサ |
| US9390929B2 (en) | 2005-12-27 | 2016-07-12 | Intellectual Ventures Ii Llc | CMOS image sensor |
| US9899437B2 (en) | 2005-12-27 | 2018-02-20 | Intellectual Ventures Ii Llc | CMOS image sensor |
| JP4674228B2 (ja) * | 2006-10-20 | 2011-04-20 | 韓國電子通信研究院 | 低電圧動作特性向上のためのイメージセンサ |
| JP2008104186A (ja) * | 2006-10-20 | 2008-05-01 | Korea Electronics Telecommun | 低電圧動作特性向上のためのイメージセンサ |
| JP2012510198A (ja) * | 2008-11-24 | 2012-04-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｘ線検出器 |
| JP2011139506A (ja) * | 2011-02-24 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100954487B1 (ko) | Ｃｍｏｓ 이미저에서의 효과적인 전하 전송 | |
| US8031250B2 (en) | Solid-state imaging device and method of driving the same | |
| US6784934B1 (en) | Active type solid-state imaging device with reduced pixel leak current | |
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| US20060266922A1 (en) | Pinned-photodiode pixel with global shutter | |
| US6163023A (en) | Amplified photoelectric transducer amplified solid-state image sensor and method for driving amplified photoelectric transducer | |
| JP3695933B2 (ja) | 固体撮像装置 | |
| JP2002516530A (ja) | キャパシタレス相関二重サンプリング方式のアクティブ画素センサ | |
| US20050156212A1 (en) | CMOS pixel with dual gate PMOS | |
| JP4006207B2 (ja) | 電荷検出装置並びにそれを含むｍｏｓ型固体撮像装置およびｃｃｄ型固体撮像装置 | |
| JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
| US20040183549A1 (en) | Charge detecting device for a solid state imaging device | |
| US7619671B2 (en) | Method, apparatus and system for charge injection suppression in active pixel sensors | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP3919243B2 (ja) | 光電変換装置 | |
| JP4174106B2 (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP2007060500A (ja) | 増幅型固体撮像装置 | |
| JP2001197367A (ja) | 固体撮像素子およびその駆動方法 | |
| JPH1175114A (ja) | 光電変換装置 | |
| US20060268140A1 (en) | Method and apparatus for reducing noise in analog amplifier circuits and solid state imagers employing such circuits | |
| JP4128947B2 (ja) | 固体撮像装置 | |
| JP2003169256A (ja) | 固体撮像装置 | |
| JP2002237584A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090811 |