JP2001196504A - Packaged semiconductor element, three-dimensional semiconductor device and method of manufacture - Google Patents

Packaged semiconductor element, three-dimensional semiconductor device and method of manufacture

Info

Publication number
JP2001196504A
JP2001196504A JP2000002013A JP2000002013A JP2001196504A JP 2001196504 A JP2001196504 A JP 2001196504A JP 2000002013 A JP2000002013 A JP 2000002013A JP 2000002013 A JP2000002013 A JP 2000002013A JP 2001196504 A JP2001196504 A JP 2001196504A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
thermoplastic resin
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000002013A
Other languages
Japanese (ja)
Other versions
JP3360669B2 (en
Inventor
Naoharu Senba
直治 仙波
Takao Yamazaki
隆雄 山崎
Yuzo Shimada
勇三 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000002013A priority Critical patent/JP3360669B2/en
Publication of JP2001196504A publication Critical patent/JP2001196504A/en
Application granted granted Critical
Publication of JP3360669B2 publication Critical patent/JP3360669B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To realize high density mounting by reducing the package size and to reduce the manufacturing cost by eliminating the need for a molding die. SOLUTION: The semiconductor package comprises a semiconductor device 10, a lead frame 12 connected with the semiconductor device 10, and a resin for sealing the semiconductor device 10, wherein the lead frame 12 comprises a metal foil on which a circuit pattern is formed, the sealing resin comprises thermoplastic resin 11, 13 bonded to the opposite sides of the lead frame 12 and the semiconductor device 10, the lead frame 12 and the thermoplastic resin 11, 13 on the opposite sides thereof are bend along the opposite sides of the semiconductor device 10, and the end of the lead frame 12 is exposed on the rear side of the semiconductor device 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体パッケー
ジ素子、3次元半導体装置及びこれらの製造方法に係
り、詳しくは、リードフレーム構造の半導体パッケージ
素子とその製造方法、及びこの半導体パッケージ素子を
積層した3次元半導体装置とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package element, a three-dimensional semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor package element having a lead frame structure, a method of manufacturing the same, and a stack of the semiconductor package elements. The present invention relates to a three-dimensional semiconductor device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、リードフレーム構造の半導体パッ
ケージ素子を複数個積層して構成された3次元半導体装
置は、例えば、特許2765823号に開示されてお
り、図9及び図10にその概略構造を示している。図9
に示す半導体パッケージ素子は、半導体チップ1と、こ
の半導体チップ1に接続されたリードフレーム3と、封
止樹脂であるパッケージ胴体4とで概略構成されてい
る。この半導体パッケージ素子は、半導体チップ1の上
面にリードフレーム3の内部リード3aが接着剤5を介
して接着され、半導体チップ1上のパッド6とワイヤ7
で接続された構造、いわゆるLOC(Lead On
Chip)構造のものである。
2. Description of the Related Art Conventionally, a three-dimensional semiconductor device formed by laminating a plurality of semiconductor package elements having a lead frame structure is disclosed in, for example, Japanese Patent No. 2765823, and FIGS. Is shown. FIG.
The semiconductor package element shown in FIG. 1 is schematically composed of a semiconductor chip 1, a lead frame 3 connected to the semiconductor chip 1, and a package body 4 which is a sealing resin. In this semiconductor package device, internal leads 3a of a lead frame 3 are bonded to the upper surface of a semiconductor chip 1 via an adhesive 5, and pads 6 and wires 7 on the semiconductor chip 1 are formed.
LOC (Lead On)
(Chip) structure.

【0003】リードフレーム3は、上記内部リード3a
と、結合リード3bと、半導体パッケージ素子を外部回
路基板に実装するための外部リード3cとで構成され
る。上記結合リード3dは屈曲形成されており、垂直接
続手段8が結合リード3bに取り付けられている。この
結合リード3bは、複数の半導体パッケージ素子を3次
元に積層するとき、上下の半導体パッケージ素子を垂直
接続手段8と一緒に電気的及び機械的に結合する役割を
する。この半導体パッケージ素子の全体はパッケージ胴
体4で樹脂封止されている。樹脂封止を行う際、垂直接
続手段8の下部分の樹脂が除かれるような構造の特殊成
型金型を用いて行っている。図9に示す構造では、外部
リード3cは切断工程により半導体パッケージ素子から
突出しないように切断除去されているが、実装方法、構
造及び手段によっては、鎖線で示すように種々の形状の
成形端部3dとする場合もある。上記半導体パッケージ
素子を多段接続して3次元半導体装置とするときは、ハ
ンダ、導電性ぺ一スト等の導電性の物質を垂直接続手段
8に埋め込み、図10に示すように、この導電性の物質
と結合リード3bの部分とを接合させ、電気的、機械的
な接続を行うようになっている。
[0003] The lead frame 3 is provided with the internal leads 3a.
, A coupling lead 3b, and an external lead 3c for mounting the semiconductor package element on an external circuit board. The connecting lead 3d is bent, and the vertical connecting means 8 is attached to the connecting lead 3b. The coupling leads 3b serve to electrically and mechanically couple the upper and lower semiconductor package elements together with the vertical connection means 8 when a plurality of semiconductor package elements are stacked three-dimensionally. The entire semiconductor package element is resin-sealed with a package body 4. When performing resin sealing, a special molding die having a structure in which the resin in the lower part of the vertical connection means 8 is removed is used. In the structure shown in FIG. 9, the external leads 3c are cut and removed by the cutting step so as not to protrude from the semiconductor package element. However, depending on the mounting method, structure and means, the molded ends having various shapes as shown by chain lines are used. It may be 3d. When the semiconductor package elements are connected in multiple stages to form a three-dimensional semiconductor device, a conductive material such as solder or conductive paste is embedded in the vertical connection means 8 and, as shown in FIG. The material and the connection lead 3b are joined to make electrical and mechanical connection.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記のよう
な従来の半導体パッケージ素子では、多段接続手段であ
る垂直接続手段8の位置が半導体チップ1の外周部に位
置するため、半導体パッケージ素子の外形が半導体チッ
プ1よりも垂直接続手段8及びその周辺の胴体4部分だ
け大きくなり、半導体標準モールドパッケージよりもさ
らに大きくなる。また、垂直接続手段8の構造を確保す
るためには特殊な成型金型が必要であり、金型の設計変
更に時間と費用がかかる。
However, in the conventional semiconductor package device as described above, since the vertical connection means 8 which is a multi-stage connection means is located on the outer peripheral portion of the semiconductor chip 1, the outer shape of the semiconductor package device is reduced. Is larger than the semiconductor chip 1 only in the vertical connection means 8 and the portion of the body 4 around the vertical connection means 8, and further larger than the semiconductor standard mold package. In addition, a special molding die is required to secure the structure of the vertical connection means 8, and it takes time and money to change the design of the die.

【0005】さらにまた、成型金型による成型のため、
垂直接続手段8の加工精度には限度があり、狭ピッチ
(150μm以下)に対応できない。したがって、必然
的にパッケージサイズが大きくなり、結果的に高密度実
装が不可能となる。また、リードフレーム3も結合リー
ド3bなどの特殊加工が必要であり高価なものとなる。
また、この構造のリードフレーム3では、厚さ方向の寸
法が約0.12mmと厚くなるため、パッケージ全体の
厚さも厚くなる。以上のように、従来の半導体パッケー
ジ素子は、必然的にパッケージサイズが大きくなる方向
であり、高密度実装に適さないという問題があった。こ
の発明は、上述の事情に鑑みなされたもので、パッケー
ジサイズが小型化され、高密度実装を可能にすると共
に、モールドのための成形金型を不要とし、低コストで
製造可能な3次元半導体装置、並びに半導体パッケージ
素子及びその製造方法を提供することを目的としてい
る。
[0005] Further, for molding by a molding die,
The processing accuracy of the vertical connection means 8 is limited, and cannot be adapted to a narrow pitch (150 μm or less). Therefore, the package size inevitably increases, and as a result, high-density mounting becomes impossible. Further, the lead frame 3 also requires special processing such as the coupling lead 3b and is expensive.
Further, in the lead frame 3 having this structure, the dimension in the thickness direction is as thick as about 0.12 mm, so that the entire package is also thick. As described above, the conventional semiconductor package element necessarily increases the package size and has a problem that it is not suitable for high-density mounting. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a reduced package size, enables high-density mounting, does not require a molding die, and can be manufactured at low cost. It is an object to provide an apparatus, a semiconductor package element, and a method for manufacturing the same.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、半導体デバイスと、該半導
体デバイスに接続されたリードフレームと、前記半導体
デバイスを封止する封止樹脂とからなる半導体パッケー
ジ素子に係り、前記封止樹脂は、前記リードフレームの
両面と前記半導体デバイスとに接着された熱可塑性樹脂
で構成されていることを特徴としている。
According to a first aspect of the present invention, there is provided a semiconductor device, a lead frame connected to the semiconductor device, and a sealing resin for sealing the semiconductor device. Wherein the sealing resin is made of a thermoplastic resin adhered to both surfaces of the lead frame and the semiconductor device.

【0007】また、請求項2記載の発明は、請求項1記
載の半導体パッケージ素子に係り、前記リードフレーム
は、回路パターンが形成されている金属箔で構成されて
いることを特徴としている。
According to a second aspect of the present invention, there is provided the semiconductor package device according to the first aspect, wherein the lead frame is made of a metal foil on which a circuit pattern is formed.

【0008】また、請求項3記載の発明は、請求項1又
は2記載の半導体パッケージ素子に係り、前記リードフ
レームは、枠状の金属シートから形成されたリードフレ
ーム本体部の先端部にインナーリード部が形成されたも
のであり、該インナーリード部の両面に前記熱可塑性樹
脂が接着されていることを特徴としている。
According to a third aspect of the present invention, there is provided the semiconductor package device according to the first or second aspect, wherein the lead frame has an inner lead at a tip end of a lead frame main body formed of a frame-shaped metal sheet. The inner lead portion is characterized in that the thermoplastic resin is bonded to both surfaces of the inner lead portion.

【0009】また、請求項4記載の発明は、請求項1、
2又は3記載の半導体パッケージ素子に係り、前記リー
ドフレーム及びその両面の熱可塑性樹脂は、前記半導体
デバイスの両端に沿って折曲げられて内側の熱可塑性樹
脂が前記半導体デバイスに接着され、前記リードフレー
ムの端面が前記半導体デバイスの裏面側で露出されいる
ことを特徴としている。
[0009] The invention described in claim 4 is based on claim 1,
4. The semiconductor package element according to 2 or 3, wherein the lead frame and the thermoplastic resin on both surfaces thereof are bent along both ends of the semiconductor device, and the inner thermoplastic resin is adhered to the semiconductor device, and the lead is formed. An end surface of the frame is exposed on a back surface side of the semiconductor device.

【0010】また、請求項5記載の発明は、請求項1乃
至4のいずれか1に記載の半導体パッケージ素子に係
り、前記リードフレームは前記半導体デバイスの裏面に
沿って折曲げられて折曲リード部が形成され、この折曲
リード部が前記半導体デバイスの裏面で露出しているこ
とを特徴としている。
According to a fifth aspect of the present invention, there is provided the semiconductor package device according to any one of the first to fourth aspects, wherein the lead frame is bent along the back surface of the semiconductor device. A bent portion is formed on the back surface of the semiconductor device.

【0011】また、請求項6記載の発明は、請求項1乃
至5のいずれか1に記載の半導体パッケージ素子に係
り、前記リードフレームと前記半導体デバイスは導電性
バンプ及びパッドを介して接続されていることを特徴と
している。
According to a sixth aspect of the present invention, there is provided the semiconductor package device according to any one of the first to fifth aspects, wherein the lead frame and the semiconductor device are connected via conductive bumps and pads. It is characterized by having.

【0012】また、請求項7記載の発明は、請求項1乃
至6のいずれか1に記載の半導体パッケージ素子に係
り、前記熱可塑性樹脂の上面に前記リードフレームの一
部を露出させた開口部が形成されていることを特徴とし
ている。
According to a seventh aspect of the present invention, there is provided the semiconductor package device according to any one of the first to sixth aspects, wherein an opening is formed by partially exposing the lead frame on an upper surface of the thermoplastic resin. Is formed.

【0013】請求項8記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、回路パターンが形
成された金属箔からなるリードフレームに内側熱可塑性
樹脂を接着すると共に、該リードフレームに前記内側熱
可塑性樹脂から突出するバンプを形成する工程と、前記
内側熱可塑性樹脂を半導体デバイスに接着させると共に
前記リードフレームのバンプを該半導体デバイスに接続
する工程と、前記リードフレーム及び内側熱可塑性樹脂
を前記半導体デバイスの両端面に沿って折り曲げて接着
する工程と、前記リードフレームに外側熱可塑性樹脂を
接着する工程とを含むことを特徴としている。
[0013] The invention according to claim 8 is a semiconductor device, a lead frame connected to the semiconductor device,
The present invention relates to a method for manufacturing a semiconductor package element comprising a sealing resin for sealing the semiconductor device, wherein an inner thermoplastic resin is adhered to a lead frame made of a metal foil having a circuit pattern formed thereon, and the inner side is attached to the lead frame. Forming a bump protruding from the thermoplastic resin, bonding the inner thermoplastic resin to the semiconductor device and connecting the bump of the lead frame to the semiconductor device, and bonding the lead frame and the inner thermoplastic resin to the semiconductor device. The method is characterized by including a step of bending and bonding along both end surfaces of the semiconductor device, and a step of bonding an outer thermoplastic resin to the lead frame.

【0014】請求項9記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、回路パターンが形
成された金属箔からなるリードフレームの両面に内側及
び外側熱可塑性樹脂を接着すると共に、前記リードフレ
ームに前記内側熱可塑性樹脂から突出するバンプを形成
してフレキシブルリードフレーム部材を形成する工程
と、前記内側熱可塑性樹脂を半導体デバイスに接着させ
ると共に前記リードフレームのバンプを前記半導体デバ
イスに接続する工程と、前記フレキシブルリードフレー
ム部材を前記半導体デバイスの両端面に沿って折り曲げ
て接着する工程とを含むことを特徴としている。
According to a ninth aspect of the present invention, there is provided a semiconductor device, a lead frame connected to the semiconductor device,
The present invention relates to a method of manufacturing a semiconductor package element comprising a sealing resin for sealing the semiconductor device, wherein inner and outer thermoplastic resins are bonded to both surfaces of a lead frame made of a metal foil having a circuit pattern formed thereon, and the lead is Forming a flexible lead frame member by forming a bump protruding from the inner thermoplastic resin on a frame; and bonding the inner thermoplastic resin to a semiconductor device and connecting the bump of the lead frame to the semiconductor device. And bending and bonding the flexible lead frame member along both end surfaces of the semiconductor device.

【0015】請求項10記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、金属箔に熱可塑性
樹脂を接着する工程と、該金属箔にレジストを塗布する
工程と、回路パターンに対応したマスクを用いて露光現
像を行う工程と、金属箔をエッチングしてパターニング
を行い回路パターンを形成してリードフレームを形成す
る工程と、該リードフレームにバンプを形成する工程
と、該リードフレームの前記バンプ側にメッキ層を形成
する工程と、該メッキ層上に内側熱可塑性樹脂を接着す
ると共に前記バンプを露出させる工程と、前記リードフ
レームの前記バンプと反対側に外側熱可塑性樹脂を接着
する工程とによりフレキシブルリードフレーム部材を形
成し、前記内側熱可塑性樹脂を前記半導体デバイスに接
着させると共に前記バンプを前記半導体デバイスに接続
し、前記フレキシブルリードフレーム部材を前記半導体
デバイスの両端面に沿って折り曲げて接着することを特
徴としている。
According to a tenth aspect of the present invention, there is provided a semiconductor device, a lead frame connected to the semiconductor device,
The present invention relates to a method of manufacturing a semiconductor package element comprising a sealing resin for sealing the semiconductor device, a step of bonding a thermoplastic resin to a metal foil, a step of applying a resist to the metal foil, and a circuit pattern. A step of performing exposure and development using a mask, a step of forming a circuit pattern by etching and patterning a metal foil to form a lead frame, and a step of forming a bump on the lead frame; and Forming a plating layer on the bump side, bonding an inner thermoplastic resin on the plating layer and exposing the bump, and bonding an outer thermoplastic resin on the lead frame opposite to the bump. Forming a flexible lead frame member, and bonding the inner thermoplastic resin to the semiconductor device, Connect the amplifier to the semiconductor device, the flexible lead frame member is characterized by adhering folded along the end faces of the semiconductor device.

【0016】請求項11記載の発明は、半導体デバイス
と、該半導体デバイスに接続されたリードフレームと、
前記半導体デバイスを封止する封止樹脂とからなる半導
体パッケージ素子の製造方法に係り、金属シートからな
るリードフレーム本体部の前記半導体デバイス近傍に位
置する部分に薄肉のインナーリード部を形成する工程
と、前記リードフレーム本体部及びインナーリード部の
両面に熱可塑性樹脂を接着する工程と、該インナーリー
ド部の内面にバンプ形成する工程とによりリードフレー
ム構造体を形成し、該リードフレーム構造体を前記半導
体デバイス上に搬送し、前記バンプを前記半導体デバイ
スのパッドに接続し、前記インナーリード部とリードフ
レーム本体部を切断分離し、該インナーリード部を前記
半導体デバイスに接着することを特徴としている。
According to the eleventh aspect of the present invention, there is provided a semiconductor device, a lead frame connected to the semiconductor device,
A method of manufacturing a semiconductor package element comprising a sealing resin for sealing the semiconductor device, wherein a step of forming a thin inner lead portion in a portion of the lead frame body portion made of a metal sheet located near the semiconductor device; and Forming a lead frame structure by bonding a thermoplastic resin to both surfaces of the lead frame main body portion and the inner lead portion, and forming a bump on the inner surface of the inner lead portion. The semiconductor device is carried on a semiconductor device, the bump is connected to a pad of the semiconductor device, the inner lead portion and the lead frame main body are cut and separated, and the inner lead portion is bonded to the semiconductor device.

【0017】また、請求項12記載の発明は、請求項7
記載の半導体パッケージ素子が複数個積層された3次元
半導体装置に係り、下層の前記半導体パッケージ素子の
開口部に露出されている前記リードフレームと、上層の
前記半導体パッケージ素子の裏面側に露出されている前
記リードフレームとが電気的に接続されていることを特
徴としている。
The invention according to claim 12 is the invention according to claim 7.
A three-dimensional semiconductor device in which a plurality of the semiconductor package elements described above are stacked, wherein the lead frame exposed at an opening of the lower semiconductor package element and a back side exposed at an upper layer of the semiconductor package element. Is electrically connected to the lead frame.

【0018】請求項13記載の発明は、請求項12記載
の3次元半導体装置に係り、上層の前記半導体パッケー
ジ素子の裏面側に露出されている部分は前記リードフレ
ームの折曲リード部であることを特徴としている。
According to a thirteenth aspect of the present invention, in the three-dimensional semiconductor device according to the twelfth aspect, the portion of the upper layer exposed on the back side of the semiconductor package element is a bent lead portion of the lead frame. It is characterized by.

【0019】請求項14記載の発明は、半導体パッケー
ジ素子が複数個積層された3次元半導体装置の製造方法
に係り、請求項7記載の半導体パッケージ素子を複数個
重ね会わせ、リフロー又は熱圧着法により前記各半導体
パッケージ素子を機械的に接合すると共に、前記開口部
に塗布された導電性の接続材を溶融させて電気的接続を
行うことを特徴としている。
According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a three-dimensional semiconductor device in which a plurality of semiconductor package elements are stacked. Thus, the semiconductor package elements are mechanically joined to each other, and an electrical connection is made by melting a conductive connecting material applied to the opening.

【0020】[0020]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図1は、この発明の第1実施例である
半導体パッケージ素子の構成を示す断面図である。この
例の半導体パッケージ素子A1は、半導体デバイス10
と、半導体デバイス10の上方から側方に直角に折曲形
成された金属箔からなるリードフレーム12と、半導体
デバイス10とリードフレーム12とを接続するパッド
14及びバンプ15と、金属箔3の内側と半導体デバイ
ス10との間に設けられた内側熱可塑性樹脂11と、金
属箔3の外側に設けられた外側熱可塑性樹脂4とで概略
構成されている。
Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. FIG. 1 is a sectional view showing a configuration of a semiconductor package device according to a first embodiment of the present invention. The semiconductor package element A1 of this example includes a semiconductor device 10
A lead frame 12 made of a metal foil bent at right angles to the sides from above the semiconductor device 10, pads 14 and bumps 15 connecting the semiconductor device 10 and the lead frame 12, and an inside of the metal foil 3. And a semiconductor device 10, and an outer thermoplastic resin 4 provided outside the metal foil 3.

【0021】リードフレーム12は、金属箔に半導体デ
バイス10に対応した回路パターンが形成された構成の
もので、薄い(好ましくは厚さが50μm以下)の導電
性金属材料、例えば銅箔が使用される。半導体デバイス
10とリードフレーム12は、半導体デバイス10に設
けたパッド14とリードフレーム12に設けたバンプ1
5とにより電気的、機械的に接続されている。なお、バ
ンプ15はリードフレーム12側に設けてもよい。熱可
塑性樹脂11、13の厚さはいずれもリードフレーム1
2と同様に厚さが50μm以下が好ましい。これによ
り、外形形状が半導体アバイス1の外形に近い小型の半
導体パッケージ素子A1が得られる。内外の熱可塑性樹
脂11、13とリードフレーム12、及び内側熱可塑性
樹脂11と半導体デバイス10との接着は、約150〜
350°Cの温度のリフロー又は熱圧着法によって行わ
れる。また、パッド14とバンプ15とについても、バ
ンプ材質によって異なるが、約150〜350°Cの温
度のリフロー又は熱圧着法によって接合される。
The lead frame 12 has a structure in which a circuit pattern corresponding to the semiconductor device 10 is formed on a metal foil, and a thin (preferably 50 μm or less) conductive metal material, for example, a copper foil is used. You. The semiconductor device 10 and the lead frame 12 are composed of a pad 14 provided on the semiconductor device 10 and a bump 1 provided on the lead frame 12.
5 electrically and mechanically. The bumps 15 may be provided on the lead frame 12 side. The thickness of each of the thermoplastic resins 11 and 13 is the same as that of the lead frame 1.
Similar to 2, the thickness is preferably 50 μm or less. Thereby, a small-sized semiconductor package element A1 whose outer shape is close to the outer shape of the semiconductor device 1 is obtained. The bonding between the inner and outer thermoplastic resins 11 and 13 and the lead frame 12 and the bonding between the inner thermoplastic resin 11 and the semiconductor device 10 are about 150 to
This is performed by a reflow or thermocompression bonding method at a temperature of 350 ° C. The pads 14 and the bumps 15 are also joined by reflow or thermocompression bonding at a temperature of about 150 to 350 ° C., depending on the material of the bumps.

【0022】図2は、この発明の第2実施例である半導
体パッケージ素子の構成を示す断面図である。この例の
半導体パッケージ素子A2は、第1実施例(図1)の半
導体パッケージ素子A1と略同一構造、すなわち、半導
体デバイス10と、半導体デバイス10の上方から側方
に直角に折曲形成された金属箔からなるリードフレーム
12と、半導体デバイス10と金属箔3とを接続するパ
ッド14及びバンプ15と、金属箔3の内側と半導体デ
バイス10との間に設けられた内側の熱可塑性樹脂11
と、金属箔3の外側に設けられた外側の熱可塑性樹脂1
3とで概略構成されている。そして、この第2実施例の
半導体パッケージ素子A2が、第1実施例のものと異な
る点は、内側熱可塑性樹脂11の外端部に折曲成形部1
1aを加工成形して半導体デバイス10の裏面10aに
接着し、さらにリードフレーム12の外端部に折曲リー
ド部12aを加工成形して折曲成形部11aの裏面に接
着している。この構成により、半導体パッケージ素子A
2を積層して後述する3次元半導体装置を構成する場
合、折曲リード部12aにより多段接続部の接続面積が
大きく取れるようになる。
FIG. 2 is a sectional view showing the structure of a semiconductor package device according to a second embodiment of the present invention. The semiconductor package element A2 of this example has substantially the same structure as that of the semiconductor package element A1 of the first embodiment (FIG. 1), that is, the semiconductor device 10 and the semiconductor device 10 are bent at right angles to the sides from above. A lead frame 12 made of a metal foil, pads 14 and bumps 15 connecting the semiconductor device 10 and the metal foil 3, and an inner thermoplastic resin 11 provided between the inside of the metal foil 3 and the semiconductor device 10
And an outer thermoplastic resin 1 provided outside the metal foil 3
And 3 schematically. The difference between the semiconductor package element A2 of the second embodiment and the semiconductor package element A1 of the first embodiment is that the bent portion 1 is formed at the outer end of the inner thermoplastic resin 11.
1a is processed and bonded to the back surface 10a of the semiconductor device 10, and furthermore, a bent lead portion 12a is formed at the outer end of the lead frame 12 and bonded to the back surface of the bent formed portion 11a. With this configuration, the semiconductor package element A
In the case where a three-dimensional semiconductor device to be described later is formed by laminating the two, a large connection area of the multistage connection portion can be obtained by the bent lead portion 12a.

【0023】図3は、この発明の第3実施例である3次
元半導体装置の構成を示す断面図である。図3(a)に
示すように、この例では、多段接続するために第1実施
例の半導体パッケージ素子A1と同一構造のものを使用
し、外側熱可塑性樹脂13の上面の両端部に多段接続用
の開口部16を形成してリードフレーム12を露出した
構造とした半導体パッケージ素子A3を構成している。
この開口部16は、リソグフィ技術を用いた樹脂のエッ
チング、あるいはレーザ加工により形成することができ
る。図3(b)に示すように、図3(a)に示す半導体
パッケージ素子A3を最下層と2層と3層に使用し、最
上層には図1の第1実施例と同じ構造の半導体パッケー
ジ素子A1を使用して積層構造としている。上下の半導
体パッケージ素子の電気的接続は、前記開口部16に塗
布された半田又は導電性ペースト等の接続材17を用い
て、上側の半導体パッケージ素子のリードフレーム12
の端面と、下部の半導体パッケージ素子のリードフレー
ム12の露出部分とを接続することにより行う。
FIG. 3 is a sectional view showing a configuration of a three-dimensional semiconductor device according to a third embodiment of the present invention. As shown in FIG. 3A, in this example, the same structure as that of the semiconductor package element A1 of the first embodiment is used for the multistage connection, and the multistage connection is performed at both ends of the upper surface of the outer thermoplastic resin 13. Package element A3 having a structure in which the lead frame 12 is exposed by forming an opening 16 for the semiconductor device.
The opening 16 can be formed by etching a resin using a lithography technique or laser processing. As shown in FIG. 3B, the semiconductor package element A3 shown in FIG. 3A is used for the lowermost layer, two layers, and three layers, and the semiconductor layer having the same structure as the first embodiment of FIG. It has a laminated structure using the package element A1. The electrical connection between the upper and lower semiconductor package elements is made by using a connecting material 17 such as solder or conductive paste applied to the opening 16 and using the lead frame 12 of the upper semiconductor package element.
Is connected to the exposed portion of the lead frame 12 of the lower semiconductor package element.

【0024】この例の3次元半導体装置の製造は、半導
体パッケージ素子を4段(この個数は自由である)重ね
て、リフロー又は熱圧着法(温度が約150〜350°
C)等により多段接続する。これにより、約150〜3
50°Cで接着性が出る熱可塑性樹脂特性により、各半
導体パッケージ素子が機械的に接合されると同時に、接
続材17が溶融して上述の電気的接続も行われる。前記
リフロー又は熱圧着の温度は、接続材17の材質によっ
て最適の温度が決定される。
In the manufacture of the three-dimensional semiconductor device of this example, semiconductor package elements are stacked in four stages (the number is arbitrary) and reflowed or thermocompressed (at a temperature of about 150 to 350 °).
Multi-stage connection by C) or the like. Thereby, about 150 to 3
Due to the thermoplastic resin property that exhibits adhesiveness at 50 ° C., the semiconductor package elements are mechanically joined, and at the same time, the connecting material 17 is melted to perform the above-described electrical connection. The optimum temperature for the reflow or thermocompression bonding is determined by the material of the connection member 17.

【0025】図4は、この発明の第4実施例である3次
元半導体装置の構成を示す断面図である。図4(a)に
示すように、この例では、多段接続するために第2実施
例の半導体パッケージ素子A2と同一構造のものを使用
し、外側熱可塑性樹脂13の上面の両端部に多段接続用
の開口部16を形成し、リードフレーム12を露出した
構造とした半導体パッケージ素子A4を構成している。
この開口部16は、リソグフィ技術を用いた樹脂のエッ
チング、あるいはレーザ加工により形成することができ
る。図4(b)に示すように、図4(a)に示す半導体
パッケージ素子A4を最下層と2層と3層に使用し、最
上層には図2の第2実施例と同じ構造の半導体パッケー
ジ素子A2を使用して積層構造としている。上下の半導
体パッケージ素子の電気的接続は、前記開口部16に塗
布された半田又は導電性ペースト等の接続材17を用い
て、上部の半導体パッケージ素子のリードフレーム12
の折曲リード部12aと、下部の半導体パッケージ素子
のリードフレーム12の露出部分とを接続することによ
り行う。
FIG. 4 is a sectional view showing a configuration of a three-dimensional semiconductor device according to a fourth embodiment of the present invention. As shown in FIG. 4 (a), in this example, the multi-stage connection uses the same structure as the semiconductor package element A2 of the second embodiment, and is connected to both ends of the upper surface of the outer thermoplastic resin 13 in a multi-stage connection. The semiconductor package element A4 has a structure in which an opening 16 is formed and the lead frame 12 is exposed.
The opening 16 can be formed by etching a resin using a lithography technique or laser processing. As shown in FIG. 4B, the semiconductor package element A4 shown in FIG. 4A is used for the lowermost layer, two layers, and three layers, and the semiconductor layer having the same structure as the second embodiment of FIG. It has a laminated structure using the package element A2. The electrical connection between the upper and lower semiconductor package elements is made by using a connecting material 17 such as solder or conductive paste applied to the opening 16 and using the lead frame 12 of the upper semiconductor package element.
By connecting the bent lead portion 12a of FIG. 5 with the exposed portion of the lead frame 12 of the lower semiconductor package element.

【0026】この例の3次元半導体装置の製造は、半導
体パッケージ素子を4段(この個数は自由である)重ね
て、リフロー又は熱圧着法(温度が約150〜350°
C)等により多段接続する。これにより、約150〜3
50°Cで接着性が出る熱可塑性樹脂特性により、各半
導体パッケージ素子が機械的に接合されると同時に、接
続材17が溶融して上述の電気的接続も行われる。前記
リフロー又は熱圧着の温度は、接続材17の材質によっ
て最適の温度が決定される。折曲リード部12aにより
多段接続部の接続面積が大きく取れるようになり、安定
した信頼性の高い多段接続構造の3次元半導体装置が得
られる。
In the manufacture of the three-dimensional semiconductor device of this example, semiconductor package elements are stacked in four stages (the number is arbitrary) and reflowed or thermocompressed (at a temperature of about 150 to 350 °).
Multi-stage connection by C) or the like. Thereby, about 150 to 3
Due to the thermoplastic resin property that exhibits adhesiveness at 50 ° C., the semiconductor package elements are mechanically joined, and at the same time, the connecting material 17 is melted to perform the above-described electrical connection. The optimum temperature for the reflow or thermocompression bonding is determined by the material of the connection member 17. The bent lead portion 12a allows a large connection area of the multi-stage connection portion to be obtained, and a stable and highly reliable three-dimensional semiconductor device having a multi-stage connection structure can be obtained.

【0027】図5は、この発明の第5実施例である半導
体パッケージ素子の製造方法を示す製造工程図である。
図5(a)に示す工程では、金属箔からなるリードフレ
ーム12の内側に、約150°Cの温度で接着性が出る
内側熱可塑性樹脂11をリフロー又は熱圧着し、この内
側熱可塑性樹脂11にバンプ15を形成するための孔1
9を、エッチング、レーザー法等により形成する。この
孔19は金属箔3がむき出しになっていても差し支えな
いが、必要に応じて電解、無電解メッキ法によってNi
−Au、Pdメッキを施してもよい。その後、スタッド
バンプ形成法、ハンダボール法、ハンダ印刷リフロー
法、導電性ぺ一ストによりバンプ15を形成する。な
お、熱可塑性樹脂は、非感光性、感光性のどちらの特性
でもよいが、感光性の方がフォトエッチングの際のプロ
セス数が少なくなるため望ましい材料である。
FIG. 5 is a manufacturing process diagram showing a method of manufacturing a semiconductor package device according to a fifth embodiment of the present invention.
In the step shown in FIG. 5 (a), an inner thermoplastic resin 11 which exhibits adhesiveness at a temperature of about 150 ° C. is reflowed or thermocompression-bonded to the inside of a lead frame 12 made of a metal foil. Hole 1 for forming bump 15 in
9 is formed by etching, a laser method or the like. This hole 19 may be exposed even if the metal foil 3 is exposed, but if necessary, Ni or Ni may be formed by electrolytic or electroless plating.
-Au, Pd plating may be applied. Thereafter, bumps 15 are formed by a stud bump forming method, a solder ball method, a solder printing reflow method, and a conductive paste. The thermoplastic resin may have either non-photosensitive or photosensitive characteristics, but is preferably a photosensitive material because the number of processes during photoetching is reduced.

【0028】図5(b)に示す工程では、リードフレー
ム12のバンプ15と半導体デバイス10のパッド14
をフリップチップボンダを用いて位置合わせを行いリフ
ロー又は熱圧着を行う。このとき、半導体デバイス10
と内側熱可塑性樹脂11とは、約150°Cの温度で接
着性が出る熱可塑性樹脂特性を利用して、パッド14と
バンプ15の部分を除いて全面的に接着させることがで
きる。次に、図5(c)に示すように、リードフレーム
12及び内側熱可塑性樹脂11を半導体デバイス10の
両端面に沿って折り曲げると同時に約150°Cの熱を
加えることによりリフロー又は熱圧着する。なお、内側
熱可塑性樹脂11及びリードフレーム12の端部が半導
体デバイス10の裏面よりはみ出た場合は、同一面にな
るように切断し、好ましくは研磨12を行う。この工程
により、半導体デバイス10のデバイス面(上面)及び
端面10bが熱可塑性樹脂11で樹脂封止された構造と
なる。
In the step shown in FIG. 5B, the bumps 15 of the lead frame 12 and the pads 14 of the semiconductor device 10 are formed.
Is aligned using a flip chip bonder and reflow or thermocompression bonding is performed. At this time, the semiconductor device 10
The inner thermoplastic resin 11 can be entirely adhered to the inner thermoplastic resin 11 except for the pads 14 and the bumps 15 by utilizing the thermoplastic resin properties that exhibit adhesiveness at a temperature of about 150 ° C. Next, as shown in FIG. 5 (c), the lead frame 12 and the inner thermoplastic resin 11 are bent along both end surfaces of the semiconductor device 10 and are simultaneously subjected to reflow or thermocompression by applying a heat of about 150 ° C. . When the end portions of the inner thermoplastic resin 11 and the lead frame 12 protrude from the back surface of the semiconductor device 10, they are cut so as to be flush with each other, and the polishing 12 is preferably performed. By this step, a structure is obtained in which the device surface (upper surface) and the end surface 10b of the semiconductor device 10 are sealed with the thermoplastic resin 11.

【0029】最後に、図5(d)に示すように、外側熱
可塑性樹脂13をリードフレーム12に接着する。すな
わち、約150°Cの温度で接着性が出る特性を利用し
てリードフレーム12の上面及び側面に外側熱可塑性樹
脂13を接着する。これにより、リードフレーム12の
外側も外側熱可塑性樹脂13で樹脂封止される。この工
程により第1実施例の半導体パッケージ素子A1が製造
される。この例の製造方法では、樹脂封止に金型を用い
ることなく、リフロー又は熱圧着等の方法によって安定
した信頼性の高い、チップサイズに近い小型半導体パッ
ケージ素子を低コストで製造することができる。
Finally, as shown in FIG. 5D, the outer thermoplastic resin 13 is bonded to the lead frame 12. That is, the outer thermoplastic resin 13 is bonded to the upper surface and the side surfaces of the lead frame 12 by utilizing the property that the adhesive property is obtained at a temperature of about 150 ° C. Thus, the outside of the lead frame 12 is also sealed with the outside thermoplastic resin 13. Through this step, the semiconductor package element A1 of the first embodiment is manufactured. In the manufacturing method of this example, a small and small semiconductor package element close to the chip size can be manufactured at low cost by using a method such as reflow or thermocompression bonding without using a mold for resin sealing. .

【0030】上記図5に示す第5実施例の製造方法で
は、外側の熱可塑性樹脂13を最後に圧着しているが、
最初にリードフレームの両面に熱可塑性樹脂を圧着して
フレキシブルリードフレーム部材として構成することも
できる。すなわち、図6の第6実施例による製造方法に
示すように、金属箔からなるリードフレーム12に内側
熱可塑性樹脂(約150°Cの温度で接着性が出る熱可
塑性樹)11をリフロー又は熱圧着し、この熱可塑性樹
脂11に孔19を形成し、この孔19にバンプ15を形
成する。ここまでは図5(a)と同じ工程である。次
に、リードフレーム12に外側熱可塑性樹脂13をリフ
ロー又は熱圧着する。これにより、熱可塑性樹脂11、
13が両面に接着封止されたフレキシブルリードフレー
ム部材Fが作成される。このフレキシブルリードフレー
ム部材Fのバンプ15と半導体デバイス10のパッド1
4を位置合わせを行い、フレキシブルリードフレーム部
材Fのリフロー又は熱圧着で半導体デバイス10に接着
し、半導体デバイス10の裏面と同一面となるようにフ
レキシブルリードフレーム部材Fの端部を切断すること
により、図5(d)に示すような半導体パッケージ素子
が製造される。
In the manufacturing method of the fifth embodiment shown in FIG. 5, the outer thermoplastic resin 13 is finally pressure-bonded.
First, a thermoplastic resin may be pressed on both sides of the lead frame to form a flexible lead frame member. That is, as shown in the manufacturing method according to the sixth embodiment shown in FIG. 6, an inner thermoplastic resin (a thermoplastic resin having an adhesive property at a temperature of about 150 ° C.) 11 is reflowed or heated on a lead frame 12 made of a metal foil. By pressing, a hole 19 is formed in the thermoplastic resin 11, and a bump 15 is formed in the hole 19. The steps so far are the same as those in FIG. Next, the outer thermoplastic resin 13 is reflowed or thermocompression-bonded to the lead frame 12. Thereby, the thermoplastic resin 11,
13, a flexible lead frame member F having both surfaces bonded and sealed is produced. The bump 15 of the flexible lead frame member F and the pad 1 of the semiconductor device 10
4 is aligned, adhered to the semiconductor device 10 by reflow or thermocompression of the flexible lead frame member F, and the end of the flexible lead frame member F is cut so as to be flush with the back surface of the semiconductor device 10. A semiconductor package device as shown in FIG.

【0031】図7は、この発明の第7実施例である半導
体パッケージ素子の製造方法を示す製造工程図であっ
て、フレキブルリードフレーム部材を適用した半導体パ
ッケージ素子の製造工程を示している。なお、レジスト
塗布、露光現像等は上方から行われるが、説明のため上
下を逆にして図示している。図7(a)に示すように、
リードフレーム12用の金属箔として、厚さ15〜18
μmの薄い銅箔12Aを用意する。次に、図7(b)に
示すように、銅箔12Aに外側熱可塑性樹脂13を、約
150°Cで接着性が出る熱可塑性樹脂特性を利用して
熱圧着する。次に、図7(c)に示すように、銅箔12
Aを回路パターンに形成するためのレジスト24Aをス
ピンコート法等により塗布する。
FIG. 7 is a manufacturing process diagram showing a method of manufacturing a semiconductor package device according to a seventh embodiment of the present invention, showing a process of manufacturing a semiconductor package device using a flexible lead frame member. The resist coating, exposure and development are performed from above, but are illustrated upside down for the sake of explanation. As shown in FIG.
As a metal foil for the lead frame 12, a thickness of 15 to 18
A 12 μm thin copper foil 12A is prepared. Next, as shown in FIG. 7 (b), the outer thermoplastic resin 13 is thermocompression-bonded to the copper foil 12A by utilizing the property of the thermoplastic resin that exhibits adhesiveness at about 150 ° C. Next, as shown in FIG.
A resist 24A for forming A into a circuit pattern is applied by spin coating or the like.

【0032】次に、図7(d)に示すように、回路パタ
ーンに対応したマスクを用いて露光現像を行い回路パタ
ーンに対応した現像後レジスト24を形成し、銅箔12
Aのエッチング準備をする。次に、図7(e)に示すよ
うに、銅箔12Aを必要なパターンにエッチングして銅
箔パターニングを行い回路パターン26を形成する。こ
れにより、銅箔12Aは半導体デバイス10に対応した
回路パターン26が形成されたリードフレーム12とし
て構成される。次に、図7(f)に示すように、リード
フレーム12に必要に応じて、電解或いは無電解メッキ
法によりメツキ層18を形成する。メッキ層18は、例
えば、Ni−Au、Pd、Sn/Pb、Sn、Zn等が
使用される。同時に、導電性のバンプ15を、スタッド
バンプ形成法、ハンダボール法、ハンダ印刷リフロー
法、あるいは導電性ぺ一ストによるバンプ形成法等によ
り形成する。なお、バンプ15はメッキ層18の形成の
後でもよい。
Next, as shown in FIG. 7D, exposure and development are performed using a mask corresponding to the circuit pattern to form a post-development resist 24 corresponding to the circuit pattern.
A is prepared for etching. Next, as shown in FIG. 7E, a circuit pattern 26 is formed by etching the copper foil 12A to a required pattern and patterning the copper foil. Thus, the copper foil 12A is configured as the lead frame 12 on which the circuit pattern 26 corresponding to the semiconductor device 10 is formed. Next, as shown in FIG. 7F, a plating layer 18 is formed on the lead frame 12 by electrolytic or electroless plating as needed. The plating layer 18 is made of, for example, Ni-Au, Pd, Sn / Pb, Sn, Zn, or the like. At the same time, the conductive bumps 15 are formed by a stud bump forming method, a solder ball method, a solder printing reflow method, a bump forming method using a conductive paste, or the like. The bump 15 may be formed after the formation of the plating layer 18.

【0033】次に、図7(g)に示すように、内側熱可
塑性樹脂11をリードフレーム12のパターン化された
面のメッキ層18上にリフロー又は熱圧着する。このリ
フロー又は熱圧着は、約150°Cで接着性が出る熱可
塑性樹脂特性を利用して行われる。次にバンプ15の形
成部分の熱可塑性樹脂11をエッチングあるいはレーザ
ー法等により加工し、バンプ15を露出させる。なお、
事前に半導体デバイス10の電極パッド14に対応した
位置に孔を形成した熱可塑性樹脂11を接着させるよう
にしてもよい。次に、図7(h)に示すように、外側熱
可塑性樹脂13にリードフレーム12を露出させた孔1
9をエッチング、レーザー法等により形成し、これに多
段接続用のスタックパッド20を形成する。なお、スタ
ックパッド20を形成せず、リードフレーム12が孔1
9からむき出しになっていても差し支えないが、必要に
応じてこの孔の部分のリードフレーム12に電解、無電
解メッキ法によってNi−Au、Pdメッキ等を施す。
この工程により、フレキシブルリードフレーム部材Fが
構成される。
Next, as shown in FIG. 7G, the inner thermoplastic resin 11 is reflowed or thermocompression-bonded on the plating layer 18 on the patterned surface of the lead frame 12. This reflow or thermocompression bonding is carried out by utilizing the property of a thermoplastic resin that exhibits adhesiveness at about 150 ° C. Next, the thermoplastic resin 11 at the portion where the bump 15 is to be formed is processed by etching or a laser method to expose the bump 15. In addition,
The thermoplastic resin 11 having a hole formed at a position corresponding to the electrode pad 14 of the semiconductor device 10 may be bonded in advance. Next, as shown in FIG. 7 (h), the hole 1 exposing the lead frame 12 to the outer thermoplastic resin 13 is formed.
9 is formed by etching, a laser method or the like, and a stack pad 20 for multi-stage connection is formed thereon. Note that, without forming the stack pad 20, the lead frame 12
9 may be exposed, but if necessary, Ni-Au, Pd plating or the like is applied to the lead frame 12 in the hole portion by electrolytic or electroless plating.
Through this step, the flexible lead frame member F is configured.

【0034】次に、図7(i)に示すように、フレキシ
ブルリードフレーム部材Fのバンプ15と半導体デバイ
ス10のパッド14とをチップボンダを用いて位置合わ
せし、熱圧着を行う。このとき、約温度150°Cで接
着性がでる特性を利用し、バンプ15の部分を除いて内
側熱可塑性樹脂11を半導体デバイス10に全面的に接
着させることができる。次に、図7(j)に示すよう
に、フレキシブルリードフレーム部材Fを半導体デバイ
ス10の両端面に沿って折り曲げると同時にリフロー又
は熱圧着する。これにより、半導体デバイス10のデバ
イス面及び端面が樹脂封止された構造となり、信頼性の
高い半導体パッケージ素子が得られる。なお、図7
(i)及び(j)に示した2工程は同時処理工程で行う
ことも可能である。
Next, as shown in FIG. 7 (i), the bumps 15 of the flexible lead frame member F and the pads 14 of the semiconductor device 10 are aligned using a chip bonder, and thermocompression bonding is performed. At this time, the inside thermoplastic resin 11 can be completely adhered to the semiconductor device 10 except for the bumps 15 by utilizing the property that the adhesiveness is obtained at a temperature of about 150 ° C. Next, as shown in FIG. 7 (j), the flexible lead frame member F is bent along both end surfaces of the semiconductor device 10 and simultaneously reflowed or thermocompressed. As a result, the device surface and the end surface of the semiconductor device 10 have a structure sealed with resin, and a highly reliable semiconductor package element can be obtained. FIG.
The two steps shown in (i) and (j) can be performed simultaneously.

【0035】図8は、この発明の第8実施例である半導
体パッケージ素子の製造方法を示す製造工程図であっ
て、金属シートからなる一般的なリードフレームを使用
した場合の製造方法を示している。図8(a)の断面図
及び(b)の平面図に示すように、枠状の金属シートか
らリードフレーム本体部30を形成し、このリードフレ
ーム本体部30の先端部をハーフエッチング法等のエッ
チングを施すことにより薄肉のインナーリード部31を
形成する。このインナーリード31の厚みtはリードフ
レーム本体部30のそれに対し格段に薄く形成されてい
る。例えば、リードフレーム本体部30の厚さが約12
0μmレベルに対して、インナーリード31の部分の厚
さ(寸法t)は、15〜18μm程度の薄肉に形成され
ている。
FIG. 8 is a manufacturing process diagram showing a manufacturing method of a semiconductor package element according to an eighth embodiment of the present invention, showing a manufacturing method when a general lead frame made of a metal sheet is used. I have. As shown in the cross-sectional view of FIG. 8A and the plan view of FIG. 8B, the lead frame main body 30 is formed from a frame-shaped metal sheet, and the tip of the lead frame main body 30 is formed by a half-etching method or the like. The thin inner lead portion 31 is formed by performing etching. The thickness t of the inner lead 31 is much smaller than that of the lead frame body 30. For example, when the thickness of the lead frame main body 30 is about 12
For the 0 μm level, the thickness (dimension t) of the portion of the inner lead 31 is formed as thin as about 15 to 18 μm.

【0036】次いで、図8(c)に示すように、リード
フレーム本体部30及びインナーリード部31の両面
に、熱可塑性樹脂11、13(共に厚さ50μm以下)
を接着する。その後、熱可塑性樹脂11のバンプ形成部
に当たる領域をエッチング、レーザー等の方法によって
バンプ形成用の孔33を形成する。孔33はインナーリ
ード部31がむき出しになっていても差し支えないが、
必要に応じて電解、無電解メッキ法によってNi−A
u、Pdメッキを施す。その後、スタッドバンプ、ハン
ダバンプ、導電性バンプ等のバンプ15を、スタッドバ
ンプ形成法、ハンダボール法、ハンダ印刷リフロー法、
導電性ぺーストによるバンプ形成法等により形成する。
このように構成されたリードフレーム構造体34は、半
導体デバイス10上に搬送され、インナーリード部31
に設けられたバンプ15が半導体デバイス10のパッド
14に接続される。そして、インナーリード31とリー
ドフレーム本体部30とは切断線35で切断分離され、
インナーリード部31及びその両面の熱可塑性樹脂1
1、13の端部が半導体デバイス10の端面に沿って折
曲げられてリフロー又は熱圧着される。
Next, as shown in FIG. 8C, thermoplastic resins 11 and 13 (both having a thickness of 50 μm or less) are provided on both surfaces of the lead frame body 30 and the inner lead 31.
Glue. After that, a bump forming hole 33 is formed in a region of the thermoplastic resin 11 corresponding to the bump forming portion by etching, laser or the like. Although the hole 33 may have the inner lead portion 31 exposed,
If necessary, Ni-A by electrolytic or electroless plating
u, Pd plating. Thereafter, bumps 15 such as stud bumps, solder bumps, and conductive bumps are formed by a stud bump forming method, a solder ball method, a solder printing reflow method,
The conductive paste is formed by a bump forming method or the like.
The lead frame structure 34 thus configured is conveyed onto the semiconductor device 10 and the inner lead portion 31
Are connected to the pads 14 of the semiconductor device 10. Then, the inner lead 31 and the lead frame main body 30 are cut and separated by a cutting line 35,
Inner lead portion 31 and thermoplastic resin 1 on both sides thereof
The ends of the first and the first 13 are bent along the end face of the semiconductor device 10 and reflowed or thermocompression-bonded.

【0037】この第8実施例では、リードフレーム本体
部30と連携した構造をとっているため、現在までに蓄
積されたリードフレームを用いた半導体装置の組立、選
別検査、その他のプロセスと設備が流用可能となり、上
記各実施例と同様のチップサイズ化された半導体パッケ
ージ素子が低コスト化で製造できる。以上、この発明の
実施例を図面により詳述してきたが、具体的な構成はこ
の実施例に限られるものではなく、この発明の要旨を逸
脱しない範囲の設計の変更等があってもこの発明に含ま
れる。例えば、上記実施例の半導体パッケージ素子は、
3次元半導体装置に好適であるが、これに限定するもの
ではなく、単体でも薄型チップサイズで信頼性の高い半
導体装置として利用可能である。なお、単体の半導体装
置として使用する場合は、半導体デバイス1の裏面にも
内側熱可塑性樹脂11の端面を折曲げて圧着し、半導体
デバイス1の全体を樹脂封止することも可能である。な
お、上記各実施例において、熱可塑性樹脂は、非感光
性、感光性のどちらの特性でも利用可能であるが、感光
性の方がエッチングの際のプロセス数が少なくなるため
望ましい材料である。
In the eighth embodiment, a structure cooperating with the lead frame main body 30 is employed, so that the assembly, sorting inspection, and other processes and equipment of the semiconductor device using the lead frames accumulated so far are not required. The semiconductor package element having the same chip size as the above embodiments can be manufactured at low cost. Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and the present invention is applicable even if there is a design change or the like without departing from the gist of the present invention. include. For example, the semiconductor package device of the above embodiment is
Although suitable for a three-dimensional semiconductor device, the present invention is not limited to this, and a single chip can be used as a highly reliable semiconductor device with a thin chip size. When the semiconductor device 1 is used as a single semiconductor device, the end surface of the inner thermoplastic resin 11 may be bent and pressed on the back surface of the semiconductor device 1 to seal the entire semiconductor device 1 with resin. In each of the above embodiments, the thermoplastic resin can be used for both non-photosensitive and photosensitive characteristics. However, the photosensitive resin is a desirable material because the number of processes during etching is reduced.

【0038】[0038]

【発明の効果】以上説明したように、この発明の半導体
パッケージ素子によれば、リードフレームの両面に接着
された内外の熱可塑性樹脂を半導体デバイスの樹脂封止
として用いる構成にしたので、熱可塑性樹脂が半導体デ
バイスの封止、接着、外装の役目をし、他の接着材料、
外装材料等が不要となり、他種類の材料間による不整合
が生じないため信頼性の高い半導体パッケージ素子及び
3次元半導体装置が得られると共に、熱可塑性樹脂の熱
接着性を利用してリードフレーム及び半導体デバイスと
接着できるので、樹脂モールドのような金型が不要とな
り、低コストで製造できる。また、薄い平坦なリードフ
レームと熱可塑性樹脂により半導体デバイスの外形に近
いチップサイズの小型化された半導体パッケージ素子が
得られる。また、熱可塑性樹脂を使用したことにより、
また、多段接続して3次元半導体装置を構成する場合、
熱可塑性樹脂の特定温度領域で発生する接着特性を利用
して接着できるので簡単なリフロー又は熱圧着操作で容
易にかつ高強度で多段接続できる。
As described above, according to the semiconductor package element of the present invention, the inner and outer thermoplastic resins adhered to both surfaces of the lead frame are used as the resin sealing of the semiconductor device. Resin plays the role of sealing, bonding and exterior of semiconductor devices, and other adhesive materials,
Since no exterior material is required, and no mismatch between other types of materials occurs, a highly reliable semiconductor package element and a three-dimensional semiconductor device can be obtained. Since it can be bonded to a semiconductor device, a mold such as a resin mold is not required, and it can be manufactured at low cost. Further, a thin semiconductor package element having a chip size close to the outer shape of the semiconductor device can be obtained by the thin flat lead frame and the thermoplastic resin. In addition, by using a thermoplastic resin,
Further, when a three-dimensional semiconductor device is configured by connecting in multiple stages,
Since bonding can be performed using the bonding characteristics of the thermoplastic resin generated in a specific temperature region, multi-stage connection can be easily performed with high strength by a simple reflow or thermocompression operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1実施例である半導体パッケージ
素子の縦断側面図である。
FIG. 1 is a vertical sectional side view of a semiconductor package element according to a first embodiment of the present invention.

【図2】この発明の第2実施例である半導体パッケージ
素子の縦断側面図である。
FIG. 2 is a vertical sectional side view of a semiconductor package element according to a second embodiment of the present invention.

【図3】この発明の第3実施例である3次元半導体装置
の縦断側面図であって、(a)は半導体パッケージ素
子、(b)は3次元半導体装置を示す。
FIG. 3 is a vertical sectional side view of a three-dimensional semiconductor device according to a third embodiment of the present invention, wherein (a) shows a semiconductor package element and (b) shows a three-dimensional semiconductor device.

【図4】この発明の第4実施例である3次元半導体装置
の縦断側面図であって、(a)は半導体パッケージ素
子、(b)は3次元半導体装置を示す。
FIG. 4 is a vertical sectional side view of a three-dimensional semiconductor device according to a fourth embodiment of the present invention, wherein (a) shows a semiconductor package element and (b) shows a three-dimensional semiconductor device.

【図5】この発明の第5実施例である半導体パッケージ
素子の製造方法を示す工程図である。
FIG. 5 is a process chart showing a method of manufacturing a semiconductor package element according to a fifth embodiment of the present invention.

【図6】この発明の第6実施例である半導体パッケージ
素子の製造方法を示す工程図である。
FIG. 6 is a process chart showing a method for manufacturing a semiconductor package element according to a sixth embodiment of the present invention.

【図7】この発明の第7実施例である半導体パッケージ
素子の製造方法を示す工程図である。
FIG. 7 is a process chart showing a method for manufacturing a semiconductor package element according to a seventh embodiment of the present invention.

【図8】この発明の第8実施例である半導体パッケージ
素子の製造方法を示す工程図である。
FIG. 8 is a process chart showing a method of manufacturing a semiconductor package element according to an eighth embodiment of the present invention.

【図9】従来の3次元半導体装置用半導体パッケージ素
子の縦断側面図である。
FIG. 9 is a vertical sectional side view of a conventional semiconductor package element for a three-dimensional semiconductor device.

【図10】従来の3次元半導体装置の縦断側面図であ
る。
FIG. 10 is a vertical sectional side view of a conventional three-dimensional semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体デバイス 11 内側熱可塑性樹脂 12 リードフレーム 12a 折曲リード部 13 外側熱可塑性樹脂 14 パッド 15 バンプ 16 開口部 30 リードフレーム本体部 31 インナーリード部 A1、A2 半導体パッケージ素子 F フレキシブルリードフレーム部材 34 リードフレーム構造体 Reference Signs List 10 semiconductor device 11 inner thermoplastic resin 12 lead frame 12a bent lead portion 13 outer thermoplastic resin 14 pad 15 bump 16 opening 30 lead frame body portion 31 inner lead portion A1, A2 semiconductor package element F flexible lead frame member 34 lead Frame structure

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 25/10 H01L 25/14 Z 25/11 25/18 (72)発明者 嶋田 勇三 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 4J002 AA011 GF00 GQ05 4M109 AA01 BA01 CA05 CA22 DA04 DA10 EA12 FA06 5F061 AA01 BA01 BA05 CA05 CA22 CB13 DD14 DE03 5F067 AA01 AA02 AB04 BB04 BB08 BC14 BC15 CC02 CC05 CC07 DB01 DE01 DF20 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 25/10 H01L 25/14 Z 25/11 25/18 (72) Inventor Yuzo Shimada Shiba, Minato-ku, Tokyo 5-7-1, NEC Corporation F-term (reference) 4J002 AA011 GF00 GQ05 4M109 AA01 BA01 CA05 CA22 DA04 DA10 EA12 FA06 5F061 AA01 BA01 BA05 CA05 CA22 CB13 DD14 DE03 5F067 AA01 AA02 AB04 BB04 CC02 CC05 BC05 DB01 DE01 DF20

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 半導体デバイスと、該半導体デバイスに
接続されたリードフレームと、前記半導体デバイスを封
止する封止樹脂とからなる半導体パッケージ素子であっ
て、前記封止樹脂は、前記リードフレームの両面と前記
半導体デバイスとに接着された熱可塑性樹脂で構成され
ていることを特徴とする半導体パッケージ素子。
1. A semiconductor package element comprising a semiconductor device, a lead frame connected to the semiconductor device, and a sealing resin for sealing the semiconductor device, wherein the sealing resin is formed of a lead frame. A semiconductor package element comprising a thermoplastic resin adhered to both surfaces and the semiconductor device.
【請求項2】 前記リードフレームは、回路パターンが
形成されている金属箔で構成されていることを特徴とす
る請求項1記載の半導体パッケージ素子。
2. The semiconductor package device according to claim 1, wherein said lead frame is made of metal foil on which a circuit pattern is formed.
【請求項3】 前記リードフレームは、枠状の金属シー
トから形成されたリードフレーム本体部の先端部にイン
ナーリード部が形成されたものであり、該インナーリー
ド部の両面に前記熱可塑性樹脂が接着されていることを
特徴とする請求項1又は2記載の半導体パッケージ素
子。
3. The lead frame has a lead frame main body formed of a frame-shaped metal sheet and an inner lead portion formed at a tip end thereof, and the thermoplastic resin is provided on both surfaces of the inner lead portion. 3. The semiconductor package device according to claim 1, wherein the semiconductor package device is bonded.
【請求項4】 前記リードフレーム及びその両面の熱可
塑性樹脂は、前記半導体デバイスの両端に沿って折曲げ
られて内側の熱可塑性樹脂が前記半導体デバイスに接着
され、前記リードフレームの端面が前記半導体デバイス
の裏面側で露出されいることを特徴とする請求項1、2
又は3記載の半導体パッケージ素子。
4. The lead frame and the thermoplastic resin on both surfaces thereof are bent along both ends of the semiconductor device, and the inner thermoplastic resin is bonded to the semiconductor device, and the end face of the lead frame is formed on the semiconductor device. 3. The device according to claim 1, wherein the device is exposed on the back side of the device.
Or the semiconductor package element according to 3.
【請求項5】 前記リードフレームは前記半導体デバイ
スの裏面に沿って折曲げられて折曲リード部が形成さ
れ、この折曲リード部が前記半導体デバイスの裏面で露
出していることを特徴とする請求項1乃至4のいずれか
1に記載の半導体パッケージ素子。
5. The semiconductor device according to claim 1, wherein the lead frame is bent along the back surface of the semiconductor device to form a bent lead portion, and the bent lead portion is exposed on the back surface of the semiconductor device. The semiconductor package device according to claim 1.
【請求項6】 前記リードフレームと前記半導体デバイ
スは導電性バンプ及びパッドを介して接続されているこ
とを特徴とする請求項1乃至5のいずれか1に記載の半
導体パッケージ素子。
6. The semiconductor package element according to claim 1, wherein the lead frame and the semiconductor device are connected via a conductive bump and a pad.
【請求項7】 前記熱可塑性樹脂の上面に前記リードフ
レームの一部を露出させた開口部が形成されていること
を特徴とする請求項1乃至6のいずれか1に記載の半導
体パッケージ素子。
7. The semiconductor package device according to claim 1, wherein an opening exposing a part of the lead frame is formed on an upper surface of the thermoplastic resin.
【請求項8】 半導体デバイスと、該半導体デバイスに
接続されたリードフレームと、前記半導体デバイスを封
止する封止樹脂とからなる半導体パッケージ素子の製造
方法であって、 回路パターンが形成された金属箔からなるリードフレー
ムに内側熱可塑性樹脂を接着すると共に、該リードフレ
ームに前記内側熱可塑性樹脂から突出するバンプを形成
する工程と、前記内側熱可塑性樹脂を半導体デバイスに
接着させると共に前記リードフレームのバンプを該半導
体デバイスに接続する工程と、前記リードフレーム及び
内側熱可塑性樹脂を前記半導体デバイスの両端面に沿っ
て折り曲げて接着する工程と、前記リードフレームに外
側熱可塑性樹脂を接着する工程とを含むことを特徴とす
る半導体パッケージ素子の製造方法。
8. A method for manufacturing a semiconductor package element comprising a semiconductor device, a lead frame connected to the semiconductor device, and a sealing resin for sealing the semiconductor device, the method comprising: forming a metal on which a circuit pattern is formed; Bonding the inner thermoplastic resin to the lead frame made of foil, forming a bump protruding from the inner thermoplastic resin on the lead frame, bonding the inner thermoplastic resin to the semiconductor device, and bonding the lead frame to the semiconductor device. Connecting the bump to the semiconductor device, bending and bonding the lead frame and the inner thermoplastic resin along both end surfaces of the semiconductor device, and bonding the outer thermoplastic resin to the lead frame. A method for manufacturing a semiconductor package element, comprising:
【請求項9】 半導体デバイスと、該半導体デバイスに
接続されたリードフレームと、前記半導体デバイスを封
止する封止樹脂とからなる半導体パッケージ素子の製造
方法であって、 回路パターンが形成された金属箔からなるリードフレー
ムの両面に内側及び外側熱可塑性樹脂を接着すると共
に、前記リードフレームに前記内側熱可塑性樹脂から突
出するバンプを形成してフレキシブルリードフレーム部
材を形成する工程と、前記内側熱可塑性樹脂を半導体デ
バイスに接着させると共に前記リードフレームのバンプ
を前記半導体デバイスに接続する工程と、前記フレキシ
ブルリードフレーム部材を前記半導体デバイスの両端面
に沿って折り曲げて接着する工程とを含むことを特徴と
する半導体パッケージ素子の製造方法。
9. A method for manufacturing a semiconductor package element comprising a semiconductor device, a lead frame connected to the semiconductor device, and a sealing resin for sealing the semiconductor device, wherein the metal having a circuit pattern is formed. Bonding the inner and outer thermoplastic resins to both sides of the lead frame made of foil, and forming a bump protruding from the inner thermoplastic resin on the lead frame to form a flexible lead frame member; and Bonding a resin to the semiconductor device and connecting the bumps of the lead frame to the semiconductor device; and bending and bonding the flexible lead frame member along both end surfaces of the semiconductor device. Of manufacturing a semiconductor package element.
【請求項10】 半導体デバイスと、該半導体デバイス
に接続されたリードフレームと、前記半導体デバイスを
封止する封止樹脂とからなる半導体パッケージ素子の製
造方法であって、 金属箔に熱可塑性樹脂を接着する工程と、該金属箔にレ
ジストを塗布する工程と、回路パターンに対応したマス
クを用いて露光現像を行う工程と、金属箔をエッチング
してパターニングを行い回路パターンを形成してリード
フレームを形成する工程と、該リードフレームにバンプ
を形成する工程と、該リードフレームの前記バンプ側に
メッキ層を形成する工程と、該メッキ層上に内側熱可塑
性樹脂を接着すると共に前記バンプを露出させる工程
と、前記リードフレームの前記バンプと反対側に外側熱
可塑性樹脂を接着する工程とによりフレキシブルリード
フレーム部材を形成し、前記内側熱可塑性樹脂を前記半
導体デバイスに接着させると共に前記バンプを前記半導
体デバイスに接続し、前記フレキシブルリードフレーム
部材を前記半導体デバイスの両端面に沿って折り曲げて
接着することを特徴とする半導体パッケージ素子の製造
方法。
10. A method for manufacturing a semiconductor package element comprising a semiconductor device, a lead frame connected to the semiconductor device, and a sealing resin for sealing the semiconductor device, wherein a thermoplastic resin is applied to the metal foil. A step of bonding, a step of applying a resist to the metal foil, a step of performing exposure and development using a mask corresponding to the circuit pattern, and a step of forming a circuit pattern by etching and patterning the metal foil to form a lead frame. Forming, forming a bump on the lead frame, forming a plating layer on the bump side of the lead frame, bonding an inner thermoplastic resin on the plating layer and exposing the bump. And bonding the outer thermoplastic resin to the lead frame on the side opposite to the bumps. Forming a base member, bonding the inner thermoplastic resin to the semiconductor device, connecting the bump to the semiconductor device, and bending and bonding the flexible lead frame member along both end surfaces of the semiconductor device. A method for manufacturing a semiconductor package element, comprising:
【請求項11】 半導体デバイスと、該半導体デバイス
に接続されたリードフレームと、前記半導体デバイスを
封止する封止樹脂とからなる半導体パッケージ素子の製
造方法であって、 金属シートからなるリードフレーム本体部の前記半導体
デバイス近傍に位置する部分に薄肉のインナーリード部
を形成する工程と、前記リードフレーム本体部及びイン
ナーリード部の両面に熱可塑性樹脂を接着する工程と、
該インナーリード部の内面にバンプ形成する工程とによ
りリードフレーム構造体を形成し、該リードフレーム構
造体を前記半導体デバイス上に搬送し、前記バンプを前
記半導体デバイスのパッドに接続し、前記インナーリー
ド部とリードフレーム本体部を切断分離し、該インナー
リード部を前記半導体デバイスに接着することを特徴と
する半導体パッケージ素子の製造方法。
11. A method of manufacturing a semiconductor package element comprising a semiconductor device, a lead frame connected to the semiconductor device, and a sealing resin for sealing the semiconductor device, wherein the lead frame main body is made of a metal sheet. Forming a thin inner lead portion in a portion of the portion located near the semiconductor device, and bonding a thermoplastic resin to both surfaces of the lead frame body portion and the inner lead portion,
Forming a lead frame structure by forming a bump on the inner surface of the inner lead portion, transporting the lead frame structure onto the semiconductor device, connecting the bump to a pad of the semiconductor device, A method for manufacturing a semiconductor package element, comprising cutting and separating a part and a lead frame main body part, and bonding the inner lead part to the semiconductor device.
【請求項12】 請求項7記載の半導体パッケージ素子
が複数個積層された3次元半導体装置であって、 下層の前記半導体パッケージ素子の開口部に露出されて
いる前記リードフレームと、上層の前記半導体パッケー
ジ素子の裏面側に露出されている前記リードフレームと
が接着剤を介して電気的に接続されていることを特徴と
する3次元半導体装置。
12. A three-dimensional semiconductor device in which a plurality of semiconductor package elements according to claim 7 are stacked, wherein said lead frame exposed at an opening of said lower semiconductor package element and said upper semiconductor layer. A three-dimensional semiconductor device, wherein the lead frame exposed on the back side of the package element is electrically connected via an adhesive.
【請求項13】 上層の前記半導体パッケージ素子の裏
面側に露出されている部分は前記リードフレームの折曲
リード部であることを特徴とする請求項12記載の3次
元半導体装置。
13. The three-dimensional semiconductor device according to claim 12, wherein a portion of the upper layer exposed on the back surface side of the semiconductor package element is a bent lead portion of the lead frame.
【請求項14】 半導体パッケージ素子が複数個積層さ
れた3次元半導体装置の製造方法であって、 請求項7記載の半導体パッケージ素子を複数個重ね会わ
せ、リフロー又は熱圧着法により前記各半導体パッケー
ジ素子を機械的に接合すると共に、前記開口部に塗布さ
れた導電性の接続材を溶融させて電気的接続を行うこと
を特徴とする3次元半導体装置の製造方法。
14. A method of manufacturing a three-dimensional semiconductor device in which a plurality of semiconductor package elements are stacked, wherein the plurality of semiconductor package elements according to claim 7 are overlapped with each other, and each of the semiconductor packages is formed by a reflow or thermocompression bonding method. A method for manufacturing a three-dimensional semiconductor device, comprising: mechanically joining elements; and melting the conductive connecting material applied to the opening to make an electrical connection.
JP2000002013A 2000-01-07 2000-01-07 Semiconductor package element, three-dimensional semiconductor device, and manufacturing method thereof Expired - Fee Related JP3360669B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000002013A JP3360669B2 (en) 2000-01-07 2000-01-07 Semiconductor package element, three-dimensional semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000002013A JP3360669B2 (en) 2000-01-07 2000-01-07 Semiconductor package element, three-dimensional semiconductor device, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001196504A true JP2001196504A (en) 2001-07-19
JP3360669B2 JP3360669B2 (en) 2002-12-24

Family

ID=18531172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000002013A Expired - Fee Related JP3360669B2 (en) 2000-01-07 2000-01-07 Semiconductor package element, three-dimensional semiconductor device, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3360669B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998704B2 (en) 2002-08-30 2006-02-14 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US7230328B2 (en) 2002-11-20 2007-06-12 Nec Corporation Semiconductor package and laminated semiconductor package
JP2007201616A (en) * 2006-01-24 2007-08-09 Epson Toyocom Corp Surface mount piezoelectric oscillator, and manufacturing method thereof
JP2008011471A (en) * 2006-06-30 2008-01-17 Kyocera Kinseki Corp Piezoelectric oscillator
JP2009076522A (en) * 2007-09-19 2009-04-09 Spansion Llc Semiconductor device and manufacturing method therefor
US8120921B2 (en) 2007-07-19 2012-02-21 Nec Corporation Device having electronic components mounted therein and method for manufacturing such device
CN109390365A (en) * 2018-11-12 2019-02-26 通富微电子股份有限公司 A kind of semiconductor chip packaging method
CN109473364A (en) * 2018-11-12 2019-03-15 通富微电子股份有限公司 A kind of semiconductor chip packaging method
CN109545808A (en) * 2018-11-12 2019-03-29 通富微电子股份有限公司 A kind of semiconductor chip packaging method
CN111180474A (en) * 2018-11-12 2020-05-19 通富微电子股份有限公司 Semiconductor packaging device
WO2020098214A1 (en) * 2018-11-12 2020-05-22 通富微电子股份有限公司 Semiconductor chip packaging method and semiconductor packaging apparatus
WO2020098211A1 (en) * 2018-11-12 2020-05-22 通富微电子股份有限公司 Semiconductor chip packaging method and semiconductor packaging apparatus

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7594644B2 (en) 2002-08-30 2009-09-29 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
CN100364087C (en) * 2002-08-30 2008-01-23 日本电气株式会社 Semiconductor device and its mfg. method, circuidboard, electronic device and apparatus for mfg. semiconductor device
US6998704B2 (en) 2002-08-30 2006-02-14 Nec Corporation Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US7230328B2 (en) 2002-11-20 2007-06-12 Nec Corporation Semiconductor package and laminated semiconductor package
JP2007201616A (en) * 2006-01-24 2007-08-09 Epson Toyocom Corp Surface mount piezoelectric oscillator, and manufacturing method thereof
JP2008011471A (en) * 2006-06-30 2008-01-17 Kyocera Kinseki Corp Piezoelectric oscillator
US8120921B2 (en) 2007-07-19 2012-02-21 Nec Corporation Device having electronic components mounted therein and method for manufacturing such device
JP4588060B2 (en) * 2007-09-19 2010-11-24 スパンション エルエルシー Semiconductor device and manufacturing method thereof
JP2009076522A (en) * 2007-09-19 2009-04-09 Spansion Llc Semiconductor device and manufacturing method therefor
US8269343B2 (en) 2007-09-19 2012-09-18 Spansion Llc Semiconductor device including a pressure-contact section
CN109390365A (en) * 2018-11-12 2019-02-26 通富微电子股份有限公司 A kind of semiconductor chip packaging method
CN109473364A (en) * 2018-11-12 2019-03-15 通富微电子股份有限公司 A kind of semiconductor chip packaging method
CN109545808A (en) * 2018-11-12 2019-03-29 通富微电子股份有限公司 A kind of semiconductor chip packaging method
CN111180474A (en) * 2018-11-12 2020-05-19 通富微电子股份有限公司 Semiconductor packaging device
WO2020098214A1 (en) * 2018-11-12 2020-05-22 通富微电子股份有限公司 Semiconductor chip packaging method and semiconductor packaging apparatus
WO2020098211A1 (en) * 2018-11-12 2020-05-22 通富微电子股份有限公司 Semiconductor chip packaging method and semiconductor packaging apparatus
US11948911B2 (en) 2018-11-12 2024-04-02 Tongfu Microelectronics Co., Ltd. Semiconductor packaging method and semiconductor package device

Also Published As

Publication number Publication date
JP3360669B2 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
KR100447313B1 (en) Semiconductor device and process for manufacturing the same
US6701614B2 (en) Method for making a build-up package of a semiconductor
CN100561737C (en) The laminated ball grid array packaging part and the manufacture method thereof of center solder joint chip
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JPH0448767A (en) Resin-sealed semiconductor device
JPH04277636A (en) Preparation of semiconductor device
JP2000294719A (en) Lead frame, semiconductor device using the same, and manufacture thereof
JP2009105334A (en) Semiconductor device and manufacturing method therefor
JPH0794553A (en) Semiconductor device and fabrication thereof
JP2002093831A (en) Semiconductor device and method of manufacturing the same
JP3360669B2 (en) Semiconductor package element, three-dimensional semiconductor device, and manufacturing method thereof
JPH09199635A (en) Multilayer film for forming circuit substrate, multilayer circuit substrate using it, and package for semiconductor device
KR101085185B1 (en) Circuit board structure, packaging structure and method for making the same
CN107039369A (en) Encapsulation includes the encapsulation stacking structure and its manufacture method of the encapsulation
JP2001156120A (en) Tape carrier, manufacturing method for the tape carrier, and manufacturing method for package
JP2001332580A (en) Semiconductor device and method of manufacturing the same
JPH11163024A (en) Semiconductor device and lead frame for assembling the same, and manufacture of the device
JPH0831879A (en) Semiconductor device, tab tape and production thereof
JP4923760B2 (en) Semiconductor package and manufacturing method thereof
JP2001298102A (en) Packaging structure of functional element and its manufacturing method
JP3490601B2 (en) Film carrier and laminated mounting body using the same
JPH1126648A (en) Semiconductor device and lead frame thereof
JP2003142634A (en) Semiconductor device, manufacturing method therefor and electronic apparatus
JP4593951B2 (en) Multi-chip package manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees