JP2001196499A - 組立中に選択されるインピーダンスの導体を持つ半導体パッケージ - Google Patents

組立中に選択されるインピーダンスの導体を持つ半導体パッケージ

Info

Publication number
JP2001196499A
JP2001196499A JP2000394486A JP2000394486A JP2001196499A JP 2001196499 A JP2001196499 A JP 2001196499A JP 2000394486 A JP2000394486 A JP 2000394486A JP 2000394486 A JP2000394486 A JP 2000394486A JP 2001196499 A JP2001196499 A JP 2001196499A
Authority
JP
Japan
Prior art keywords
conductor
conductors
impedance
main
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2000394486A
Other languages
English (en)
Inventor
Michael A Lamson
エイ ラムソン マイケル
Heping Yue
イュー ヘッピング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2001196499A publication Critical patent/JP2001196499A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ２つ（又はそれ以上）の平行平面内に配列さ
れた複数の導体と、使用可能な接地導体とを有する半導
体パッケージを提供する。 【解決手段】 補助又は第２平面内の導体は第１平面内
の主要信号導体に実質的に重なり合い、そして組立工程
において補助導体を接地又は浮かせたままにすることに
より、いずれの線又は線対のインピーダンスが任意に設
定される。奇又は偶モードのいずれかの信号導体の差分
対は補助導体を接地端子に接続することにより設定され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般に半導体パッケ
ージに関し、より詳細には半導体パッケージ内の導体の
インピーダンスに関する。
【０００２】
【従来の技術】信号の保全性ほ維持するために、高速集
積化回路（ＩＣ）装置の設計はＩＣチップを印刷配線板
又は次レベル相互接続に相互接続する特別のインピーダ
ンス特性の導体を必要とする。例えば、多くの高周波数
回路のクロック回路ドライバは５０オーム整合インピー
ダンスに設計されており、そしてこれが特定の幾何学的
な導体の設計を必要とし、そしてパッケージ内又は基板
の導体システムの所定の出力位置が回路設計と整合しな
ければならない。さらに、基板又はパッケージ内に使用
される単一端及び差分信号伝送に使用される伝導システ
ムは各モードに対して異なるインピーダンス・レベルを
有し、従って個別装置に対して特別の導体設計を有す
る。
【０００３】導体の配列が半導体パッケージ又は基板内
に伝送線を提供し、これらの配列又はシステムは、基
板、印刷配線基板、又は半導体チップ自身内の信号層及
び接地導体を含む。導電層は誘電体材料の間に挟まれ
る。導体の特性インピーダンスは導線間隔、誘電体層
厚、導体幅、材料の電気的特性、そして線上の信号伝播
速度の関数である。
【０００４】
【発明が解決しようとする課題】一対の導体間の差分的
インピーダンスは、信号伝播の方向に依存して奇モード
又は偶モードであり、そしてある回路については同じ装
置内で両モードの必要性が存在する。これはより高い周
波数で偶モード・インピーダンス、しばしば１００オー
ム、について設計されるマイクロ波装置で真実である。
【０００５】特定の導体要求を持つ高速回路の増大は、
多くのパッケージ又は基板設計のため、困難さとコスト
増加を発生する。いくつかの異なった回路設計を収容す
るためにより柔軟な導体システムに対する必要性が存在
する。
【０００６】
【課題を解決するための手段】本発明の主要な目的は、
伝送線としての役割を有する導体のインピーダンスレベ
ルを任意に選択することのできる集積化回路チップを外
部回路に相互接続するための複数使用導体システムを提
供することである。
【０００７】本発明の１つの目的は、インピーダンスが
個別の線又は線対について選択することのできる導体を
有する半導体パッケージを提供することである。
【０００８】本発明の１つの目的は、導体の特性インピ
ーダンスが同じパッケージ内の奇及び偶モード差分伝送
線について及び単一端又は伝送線の差分対について選択
できる半導体パッケージを提供することである。
【０００９】本発明の１つの目的は、導体のインピーダ
ンス・レベルが回路の組立の際に設定できる半導体パッ
ケージを提供することである。
【００１０】本発明の１つの目的は、多くのチップ設計
に使用することができ、従って、製造加工、在庫及びパ
ッケージ設計に関連するコストを低減できる半導体パッ
ケージを提供することである。
【００１１】本発明のさらなる目的は、ワイヤ・ボンド
又はフリップ・チップ相互接続のいずれかと互換性のあ
る導体の相互接続である。
【００１２】さらに別の目的は、異なるタイプのパッケ
ージ又は基板と使用可能なフレキシブルな導体システム
を提供することである。
【００１３】本発明の１つの実施の形態の目的は、単一
端及び差分モード伝送を同じ導体システム内で混合でき
る導体システムを提供することである。
【００１４】本発明は、単一端又は差分信号伝送線のイ
ンピーダンスが半導体装置の組立の際にどの導体が接地
に接続されるの選択により決定されるマイクロエレクト
ロニクス装置、及びその装置を製造する方法である。さ
らに、この装置は同じ導体システム内で奇又は偶モード
のインピーダンスを有する導体の対に適用できる。
【００１５】１つの実施の形態において、装置は２つ
（またはそれ以上）の平行平面内に配列された複数の導
体と、接地導体とを有する半導体パッケージである。主
導体のそれぞれは同じ大きさと導体間の同じ間隔を有
し、補助導体のそれぞれは同じ大きさと間隔を有する。
補助又は第２平面内の導体は第１平面内の主要信号導体
と実質的に重なり合い、そしてどんな線又は線対のイン
ピーダンスは補助導体を接地に接続するか又は浮かせた
ままにするかにより任意に設定できる。奇又は偶モード
のいずれかの信号導体の差分対は、補助導体を接地端子
に接続することにより設定できる。
【００１６】別の実施の形態において、単一端及び差分
インピーダンス・モードが同じパッケージ又は基板内で
混合できる導体システムが提供される。導体が２つ（又
はそれ以上）の平行平面内に利用可能な接地導体と共に
配列される。そして補助導体が主要導体に実質的に重な
り合う。導体大きさ及び間隔は交替するインピーダンス
・モードを提供するために設定される。
【００１７】
【発明の実施の形態】図１は本発明の導体の断面図を示
す。ここで接地平面１０５がパッケージ、チップ、又は
典型的に印刷回路基板である相互接続の次レベルのいず
れかに存在する。第１レベル又は主要導体１０１が接地
面１０５上の距離「ｈ１」に位置して且つ定義された幅
「ｗ１」を有し、そして近くの主要導体から「ｄ」分離
されている。幅「ｗ２」を有する導体の補助又は第２レ
ベル１０２が主要導体１０１上に接地平面上の距離「ｈ
２」に位置し、そして導体システム中、主要導体の経路
に実質的に従っている。導体１０１及び１０２は同じ材
料であり、厚さ「ｔ」を有する。導体は誘電体により介
在される。
【００１８】図２は、接地源から最も遠い位置を示す導
体１０２と１０１の平面図である。この図から、補助導
体１０２が主要導体１０１のそれぞれの直接の上に横た
わるのが見える。端子パッド１０４及び１０７が基板１
０６上に位置している。
【００１９】当業者には理解されるように、導体又は線
のインピーダンスは導体のキャパシタンスとインダクタ
ンスの関数であり、接地面上の高さ、導体幅により決定
される。そして、単一端伝送線については、インピーダ
ンスは導体間の間隔の関数である。さらに、もし導体の
インピーダンスが実質的に同じであれば、「ｈ」及び
「ｗ」の比は与えられた信号層内で各導体について同じ
であることが理解される。導体のインピーダンス「Ｚ」
に対する一般的な方程式は以下のように与えられる。
【００２０】
【数１】 図１において、システム内の全ての主要導体１０１は、
上述した既知の幾何学的制約と、構成の材料の誘電体定
数と、誘電体の低効率とを考慮して選択されたインピー
ダンス・レベルに設計されている。図３は、パッケージ
又は基板１０６の出力信号ピン１０４に電気的に接続さ
れた主要導体１０１を示す。この実施の形態において、
電気的接続はワイヤ接合により形成されている。補助導
体１０２は「浮いて」いて他の導体に接続されていな
い。そして補助導体のインピーダンス値は装置の性能に
ついて関係がない。誘電体層１３４が２つの導体層を分
離し、そして誘電体の厚さは図１の「ｈ１」と「ｈ２」
の間の差に等しい。
【００２１】この伝送構成は、補助導体がキャパシタン
ス値にわずかな変化を生じそしてインピーダンス値にわ
ずかな変化を生ずるため、単一レベル導体を有する装置
よりわずかに異なる主要導体のインピーダンスの結果を
与える。図３に示される接合構成は差分モード伝送線に
使用される。
【００２２】図４を参照するとと、主要導体４０１のそ
れぞれは信号出力ピン４０４に接続され、そして重なり
合う補助導体４０２のそれぞれは接地端子４０７に電気
的に接続される。誘電体層４３４は主要及び補助導体レ
ベルを分離する。この構成は主要導体による単一端伝送
のための接続を与える。補助導体４０２の接地への接続
は本質的に主要導体を２つの接地レベル、すなわち、パ
ッケージ又は基板内の接地面と接地端子に接続された時
に補助導体により形成された第２隔離接地平面、の間に
サンドイッチする。
【００２３】図３及び図４から、本発明の導体のインピ
ーダンスは、接地接続に依存して単一端又は差分モード
伝送として任意に選択されることが明らかである。
【００２４】図５及び図６に示される別の実施の形態に
おいて、主要伝導体５１、５２、５３、５４の配列と、
誘電体層５３４により分離されそして主要導体に実質的
に重なり合う補助導体５２１、５２２、５２３、５２４
の平行な配列とを有する伝導体システム内において、モ
ードが混在できることが理解できる。この実施の形態に
おいて、主要及び補助導体の間隔はそれぞれの導体平面
中では均一ではないが、補助導体の接地への接続に依存
して単一端インピーダンス又は差分インピーダンスの混
在モード・インピーダンスを可能にする所定の距離で離
間されている。
【００２５】各応用において、主要導体５１、５２、５
３、５４は信号出力ピン又はパッドに接続される。単一
端伝送線を必要とする応用において、全ての補助導体５
２１、５２２、５２３、５２４は接地５０７に接続され
る。差分対を必要とする応用において、補助導体は浮か
され又は接続されず、そして中心対５２及び５３は特定
のインピーダンスの差分対を与えるために離間されて大
きさが与えられる。
【００２６】混在モードの応用について、導体５２及び
５３は差分伝送線になり、そして補助導体５２１及び５
２４を接地５０７に接続することにより線５１及び５４
は単一端伝送線となる。
【００２７】図６にはさらに混在モードの構成がさらに
示されている。各主要導体が出力パッド５０４に電気的
に接続され、そして補助的導体５２１及び５２４が接地
端子５０７に接続され、これにより装置は一対の差分伝
送線５２及び５３と２つの単一端線５１及び５４を有す
る。
【００２８】適当な信号伝送及びタイミングを確保する
ために、パッケージング・システムの電気的パラメータ
の制御と予測がコンピュータ・モデリングとシュミュレ
ーション・プログラムを用いて解析される。このような
電気的モデリング・プログラムは商業的に入手可能であ
り、そしていくつかの大学により開発されている。一連
の導体と絶縁体の材料特性と幾何学形状がプログラムに
入力され、そして出力がキャパシタンス、導体のインダ
クタンス、及び問題の線と周囲の線との結果として得ら
れるインピーダンスである。そしてこのような解析の結
果は回路性能を予測するためにシュミレーション・モデ
ルに入力される。
【００２９】本発明の有効性は、図３及び図４の装置の
電気的モデルの結果として説明され、それぞれ表１及び
表２に与えられる。 導体材料： 銅（抵抗率＝１．６７ オームｃｍ） 透磁率（μｒ＝１） 基板材料： ＢＴ樹脂（誘電定数＝４） （誘電損失タンジェント δ＝０） 導体設計 単位ｍｍ ｗ２＝０．０６２５ ｗ１＝０．１２５ ｔ＝０．０２ ｄ１＝０．１２５ ｈ１＝０．２５１ ｈ２＝０．３６１５
【００３０】 表１ 差分伝送線を有する第１レベル導体 （補助導体を浮かせる） 導体 ＃ １ ２ ３ ４ キャパシタンス・ マトリックス （ｐｆ／ｃｍ） １．３２ １．３９ １．３９ １．３２ センチメートル当り ピコ・フアラッド インダクタンス・ マトリックス （ｎｈ／ｃｍ） ５．００ ５．００ ５．０７ ５．０７ ナノヘンリー／ｃｍ インピーダンス・ マトリックス （ｏｈｍ） ７６．２２ ７５．１９ ７５．１９ ７６．２２ 近接線 ２５ ２５ ２５ ２５ 差分モード・ インピーダンス ５１．２２ ５０．１９ ５０．１９ ５１．２２
【００３１】 表２ 単一端伝送線を有する第１レベル導体 （補助導体を接地する） 導体 ＃ １ ２ ３ ４ キャパシタンス・ マトリックス （ｐｆ／ｃｍ） １．３２ １．３９ １．３９ １．３２ センチメートル当り ピコ・フアラッド インダクタンス・ マトリックス （ｎｈ／ｃｍ） ３．４４ ３．３３ ３．３５ ３．４４ ナノヘンリー／ｃｍ インピーダンス・ マトリックス （ｏｈｍ） ５１．５９ ５０．０２ ５０．０２ ５１．５９ 図４の単一端導体は５０オーム・インピーダンスの設計
であった。そしてモデル・データは５％内の値を示す。
特定の補助導体を接地接続することにより、偶及び奇モ
ードの差分インピーダンスは３％以内である。
【００３２】図５及び図６の混合モード装置の解析は表
３に与えられる結果を生ずる。 導体材料： 銅（抵抗率＝１．６７ オームｃｍ） 透磁率（μｒ＝１） 基板材料： ＢＴ樹脂（誘電定数＝４） （誘電損失タンジェント δ＝０） 導体設計 単位ｍｍ ｔ＝０．０２ ｗ２＝０．０２ ｗ１＝０．１ ｄ１＝０．５３ ｄ２＝０．１８ ｄ３＝０．１ ｄ４＝０．４５ ｈ１＝０．１９２ ｈ２＝０．２６４
【００３３】 表３ 差分伝送線５２、５３ （補助導体を浮かせる） 導体 ＃ ５１ ５２ ５３ ５４ キャパシタンス・ マトリックス （ｐｆ／ｃｍ） １．３３ １．４２ １．４３ １．３３ センチメートル当り ピコ・フアラッド インダクタンス・ マトリックス （ｎｈ／ｃｍ） ５．００ ４．９３ ４．９３ ５．００ ナノヘンリー／ｃｍ インピーダンス・ マトリックス （ｏｈｍ） ７５．２７ ７４．２１ ７４．２２ ７５．２６ 近接線 ２４．７９ ２４．７９ 差分モード・ インピーダンス ４９．４２ ４９．４３
【００３４】 単一端伝送線を有する導体 （全ての補助導体を接地する） 導体 ＃ ５１ ５２ ５３ ５４ キャパシタンス・ マトリックス （ｐｆ／ｃｍ） １．３３ １．４２ １．４２ １．３３ センチメートル当り ピコ・フアラッド インダクタンス・ マトリックス （ｎｈ／ｃｍ） ３．３３ ３．２２ ３．２１ ３．３３ ナノヘンリー／ｃｍ インピーダンス・ マトリックス （ｏｈｍ） ５０．０２ ４８．２７ ４８．２２ ５０．０１
【００３５】 混合モード伝送線 差分対５２、５３、単一端５１、５４ 導体 ＃ ５１ ５２ ５３ ５４ キャパシタンス・ マトリックス （ｐｆ／ｃｍ） １．３３ １．４２ １．４２ １．３３ センチメートル当り ピコ・フアラッド インダクタンス・ マトリックス （ｎｈ／ｃｍ） ３．３４ ４．８８ ４．８８ ３．３４ ナノヘンリー／ｃｍ インピーダンス・ マトリックス （ｏｈｍ） ５０．１３ ７３．４４ ７３．４４ ５０．１３ 近接線 ２４．１２ ２４．１２ 差分モード・ インピーダンス ４９．３２ ４９．３２ 従って、図３及び図４に示された好ましい実施の形態と
表１及び表２の解析において、単一装置設計内に重なり
合う導体を有する導体システムが与えられ、そして前記
設計はさまざまなチップ伝送要求と互換性があり、これ
により様々なインピーダンス整合導体のために特定のパ
ッケージ設計の必要性を除去する。
【００３６】図５及び図６で与えられそして表３の解析
の代替的な実施の形態において、同一パッケージ内で単
一端と差分モード・インピーダンス線の両方を可能にす
るか、又は接合構成により単一端又は差分伝送モードの
いずれかを任意に選択可能とする導体システムが示され
ている。
【００３７】図７はＢＧＡ（ボール・グリッド・アレ
イ）半導体パッケージの好ましい実施の形態を示す。こ
の実施の形態において、パッケージ基板７０６は誘電定
数４を有するＢＴ樹脂などの複合材からなる。装置は、
補助導体７０２の第２レベルにより重ね合わせられた導
体７０１の主要レベルを含み、そして導体は誘電体７３
４の層により分離される。メッキされたバイア７１１が
各主要導体７０１を外部はんだボール端子７２１へ接続
する。メッキされたバイア７１２が各第２レベル導体７
０２をパッケージ基板内に埋め込まれた接地面７３２
へ、そして外部はんだボール端子に接続する。集積化回
路チップ７００はパッケージ基板７０６上のチップパッ
ド７１５に接着され、そしてチップ７００がワイヤ接合
により選択された導体へ接続される。チップ及び導体シ
ステムがプラスチック材料（図示しない）内に封じ込め
られる。
【００３８】図８に示す本発明の実施の形態は、基板８
０６上の主要導体８０１及び補助導体８０２のパターン
にはんだバンプ８２０により電気的に接続されたフリッ
プチップ相互接続集積化回路チップ８００を含む。基板
表面上の主要導体８０１はＩＣチップ上のはんだバンプ
を外部信号線又ははんだボール８２１に相互接続し、そ
して補助導体８０２はチップ接地端子を接地面８３２に
相互接続する。外部設置接続はバイアによりはんだボー
ル８２２を経由して接地面８３２へ形成される。差分モ
ード伝送線の場合と同じく、削除されるべき接地接続は
指定されたはんだボールを基板への組立前に除去するこ
とにより回避できる。伝導バイアは、外部はんだボール
端子８２１及び８２２への主要導体８０１及び二次導体
８０２間の電気的接続を与える。
【００３９】図７及び図８に示される好ましい実施の形
態は、パッケージ基板内に接地面７３２、８３２を含
む。しかし、接地面はパッケージ自身内よりは印刷回路
基板内にしばしば存在し、そしてこの構成に本発明を使
用することができる。接地接続は、パッケージ内の追加
的な層の必要性を回避して、印刷配線基板の接地面に直
接に行なわれる。
【００４０】本発明の導体システムは、図６、図７、図
８に示すように導体が剛体材料により支持されて誘電体
層により分離された剛体の基板のみならず、薄くフレキ
シブルな回路にも適用できる。図９において、本発明の
フレキシブルな回路装置の断面図が示されていて、基板
上の主要導体９０１のレベルとポリイミド・フイルムな
どのような薄膜誘電体９０３上の別の表面上の補助導体
の重なり合う配列とを有する。ＩＣチップ９００は薄膜
基板上の前記導体へのはんだバンプ接続９０５を有す
る。導体９０１及び９０２への外部接続は周縁端子パッ
ド９１０になされる。
【００４１】本発明は単一チップ・パッケージとして説
明されてきたが、本発明の重なり合う導体システムは、
制御されたインピーダンス伝送線を必要とするマルチチ
ップ装置に等しく適用される。
【００４２】さらに、本発明の導体システムを有するパ
ッケージ又は基板は、はんだボール接続を有する装置よ
りも線接続装置を含む。
【００４３】本発明の好ましい実施の形態といくつかの
代替的な応用が上述されたが、上記説明は限定の意図は
無く、その代り特許請求の範囲に記載された本発明の範
囲と精神から逸脱することなく以上に詳述された内容か
らさまざまな修正ができることが理解される。
【００４４】以上の記載に関連して、以下の各項を開示
する。 １．マイクロエレクトロニクス装置の電気導体システム
であって、前記装置の組立の際に個別の線のインピーダ
ンスが任意に選択できるシステムにおいて、 ａ）平面内の主要導体の配列と、 ｂ）前記主要導体に実質的に重なり合う補助導体の配列
と、 ｃ）前記導体層を分離する誘電体層と、 ｄ）誘電体材料により前記導体から分離された接地面
と、 ｅ）前記導体と前記接地面とを相互接続する手段と、を
備えた導体システム。
【００４５】２．インピーダンスを単一端又は差分対の
伝送線のいずれかに選択され、前記システムが同じ大き
さと等しい間隔の主要導体と同じ大きさと等しい間隔の
補助導体とを有する１項に記載の導体システム。
【００４６】３．インピーダンスを単一端、差分対、又
は単一端及び差分対の両方に同じ装置内の伝送線を選択
され、前記システムはそれぞれが同じ大きさの主要導体
とそれぞれは同じ大きさの補助導体とを有する２項に記
載の導体システム。
【００４７】４．主要導体のインピーダンスが差分モー
ド入力と出力を形成するために選択されたマイクロエレ
クトロニクス装置の導体システムを組み立てる方法であ
って、 ａ）平面内に主要導体の配列を与え、 ｂ）前記主要導体と実質的に重なり合う補助導体の配列
を与え、 ｃ）誘電体層により前記導体を分離し、 ｄ）前記導体から誘電体層により分離された接地面を与
え、 ｅ）前記主要導体を信号ポートに相互接続し、そして補
助導体を接続しない、各ステップを含む導体システムを
組み立てる方法。
【００４８】５．主要導体のインピーダンスが単一端伝
送線を形成するために選択されるマイクロエレクトロニ
クス装置のための導体システムを組み立てる方法であっ
て、 ａ）平面内に主要導体の配列を与え、 ｂ）前記主要導体と実質的に重なり合う補助導体の配列
を与え、 ｃ）誘電体層により前記導体を分離し、 ｄ）前記導体から誘電体層により分離された接地面を与
え、 ｅ）前記主要導体を信号ポートに相互接続し、そして補
助導体を接地する、各ステップを含む導体システムを組
み立てる方法。
【００４９】６．任意に選択できるインピーダンスの線
を有する半導体装置であって、 ａ）集積化回路チップと、 ｂ）１項の導体システムと、 ｃ）基板と、外部線と、カプセル化材料とを含んだ半導
体パッケージと、を備えた半導体装置。
【００５０】７．前記相互接続する手段がワイヤ接合で
ある６項に記載の半導体装置。 ８．前記相互接続する手段がフリップチップ接続である
６項に記載の半導体装置。 ９．前記パッケージがボール・グリッド・アレイである
６項に記載の半導体装置。 １０．パッケージが１又は複数の半導体チップのための
基板を含む６項に記載の半導体装置。
【００５１】１１．パッケージ又は基板内の主要導体の
インピーダンスが差分モード入力及び出力対を形成する
半導体装置の組立方法であって、 ａ）前記パッケージ内の主要導体の配列に半導体チップ
を相互接続し、 ｂ）前記主要導体に実質的に重なり合う補助導体の配列
を与え、 ｃ）前記導体を分離する誘電体層を与え、 ｄ）前記導体から誘電体層により分離された接地面を与
え、 ｅ）前記主要導体を前記パッケージ上の外部信号ポート
に相互接続し、そして補助導体を接続しない、各ステッ
プを含む方法。
【００５２】１２．パッケージ又は基板内の主要導体の
インピーダンスが単一端伝送線を形成する半導体装置の
組立方法であって、 ａ）前記パッケージ内の主要導体の配列に半導体チップ
を相互接続し、 ｂ）前記主要導体に実質的に重なり合う補助導体の配列
に半導体チップを相互接続し、 ｃ）前記導体を分離する誘電体層を与え、 ｄ）前記導体から誘電体層により分離された接地面を与
え、 ｅ）前記主要導体を外部信号ポートに相互接続し、そし
て補助導体を接地する、各ステップを含む方法。
【００５３】１３．任意に選択できるインピーダンスの
個別の線を有する可撓性回路半導体装置であって、 ａ）フリップチップ接続を有する集積化回路チップと、 ｂ）第１表面上に主要導体の配列を有するフレキシブル
誘電体フイルムと、 ｃ）前記主要導体と実質的に重なり合う第２表面上の補
助導体の配列と、 ｅ）前記フイルム表面上の入力／出力端子パッドの配列
と、 ｆ）前記装置の外部の使用可能な接地面と、 ｇ）前記導体と前記接地面を相互接続する手段と、を備
える可撓性回路半導体装置。
【００５４】１４．２つ（又はそれ以上）の平行平面内
に配列された複数の導体と、使用可能な接地導体とを有
する半導体パッケージを提供する。補助又は第２平面内
の導体は第１平面内の主要信号導体に実質的に重なり合
い、そして組立工程において補助導体を接地又は浮かせ
たままにすることにより、いずれの線又は線対のインピ
ーダンスを任意に設定される。奇又は偶モードのいずれ
かの信号導体の差分対は補助導体を接地端子に接続する
ことにより設定される。
【図面の簡単な説明】
【図１】 本発明の導体の設計の横断面図。
【図２】 重なり合う導体を示す平面図。
【図３】 差分モード伝送のための主要導体の接合選択
を示す図。
【図４】 単一端信号の伝送のための主要及び接地導体
の接合選択を示す図。
【図５】 伝送線の混合モード、単一端、又は差分対に
適用可能な伝導体システムの横断面図。
【図６】 同じ装置の混合伝送モードの導体システムを
示す図。
【図７】 単一端伝送線を有するボール・グリッド・ア
レイ・パッケージの図。
【図８】 本発明のフリップ・チップ接合されたＢＧＡ
パッケージを示す図。
【図９】 フレキシブ回路基板を使用した本発明の装置
の断面図。
【符号の説明】
１０１ 主要導体 １０２ 補助導体 １０４ 端子パッド １０５ 接地面 １０６ 基板 １０７ 端子パッド

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 マイクロエレクトロニクス装置の電気導
    体システムであって、前記装置の組立の際に個別の線の
    インピーダンスが任意に選択できるシステムにおいて、 ａ）平面内の主要導体の配列と、 ｂ）前記主要導体に実質的に重なり合う補助導体の配列
    と、 ｃ）前記導体層を分離する誘電体層と、 ｄ）誘電体材料により前記導体から分離された接地面
    と、 ｅ）前記導体と前記接地面とを相互接続する手段と、 を備えた導体システム。
  2. 【請求項２】 主要導体のインピーダンスが差分モード
    入力と出力を形成するために選択されたマイクロエレク
    トロニクス装置の導体システムを組み立てる方法であっ
    て、 ａ）平面内に主要導体の配列を与え、 ｂ）前記主要導体と実質的に重なり合う補助導体の配列
    を与え、 ｃ）誘電体層により前記導体を分離し、 ｄ）前記導体から誘電体層により分離された接地面を与
    え、 ｅ）前記主要導体を信号ポートに相互接続し、そして補
    助導体を接続しない、 各ステップを含む導体システムを組み立てる方法。
JP2000394486A 1999-12-29 2000-12-26 組立中に選択されるインピーダンスの導体を持つ半導体パッケージ Abandoned JP2001196499A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17345099P 1999-12-29 1999-12-29
US60/173450 1999-12-29

Publications (1)

Publication Number Publication Date
JP2001196499A true JP2001196499A (ja) 2001-07-19

Family

ID=22632093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000394486A Abandoned JP2001196499A (ja) 1999-12-29 2000-12-26 組立中に選択されるインピーダンスの導体を持つ半導体パッケージ

Country Status (4)

Country Link
US (2) US6563208B2 (ja)
EP (1) EP1113497A3 (ja)
JP (1) JP2001196499A (ja)
KR (1) KR100686671B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly
DE10031843A1 (de) * 2000-06-30 2002-01-10 Alcatel Sa Elektrisches oder opto-elektrisches Bauelement mit einer Verpackung aus Kunststoff und Verfahren zur Variation der Impedanz einer Anschlussleitung eines solchen Bauelements
US7149666B2 (en) * 2001-05-30 2006-12-12 University Of Washington Methods for modeling interactions between massively coupled multiple vias in multilayered electronic packaging structures
JP3674780B2 (ja) * 2001-11-29 2005-07-20 ユーディナデバイス株式会社 高周波半導体装置
US20040012935A1 (en) * 2002-07-16 2004-01-22 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US7259968B2 (en) * 2003-05-14 2007-08-21 Hewlett-Packard Development Company, L.P. Tailoring impedances of conductive traces in a circuit board
US7265443B2 (en) * 2005-04-29 2007-09-04 Texas Instruments Incorporated Wire bonded semiconductor device having low inductance and noise
US7605477B2 (en) * 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly
US8436450B2 (en) * 2008-02-01 2013-05-07 Viasat, Inc. Differential internally matched wire-bond interface
MY191544A (en) 2016-12-27 2022-06-30 Intel Corp Multi-conductor interconnect structure for a microelectronic device
KR20220019331A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498122A (en) * 1982-12-29 1985-02-05 At&T Bell Laboratories High-speed, high pin-out LSI chip package
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
ATE120883T1 (de) * 1990-05-28 1995-04-15 Siemens Ag Ic-gehäuse, bestehend aus drei beschichteten dielektrischen platten.
US5228911A (en) * 1991-04-18 1993-07-20 Merck Patent Gesellschaft Mit Beschrankter Haftung Oxidized graphite flaky particles and pigments based thereon
JPH05109924A (ja) * 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
US5234437A (en) * 1991-12-12 1993-08-10 Target Therapeutics, Inc. Detachable pusher-vasoocclusion coil assembly with threaded coupling
US5261916A (en) * 1991-12-12 1993-11-16 Target Therapeutics Detachable pusher-vasoocclusive coil assembly with interlocking ball and keyway coupling
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
US5312415A (en) * 1992-09-22 1994-05-17 Target Therapeutics, Inc. Assembly for placement of embolic coils using frictional placement
US5250071A (en) * 1992-09-22 1993-10-05 Target Therapeutics, Inc. Detachable embolic coil assembly using interlocking clasps and method of use
US5350397A (en) * 1992-11-13 1994-09-27 Target Therapeutics, Inc. Axially detachable embolic coil assembly
US5690671A (en) * 1994-12-13 1997-11-25 Micro Interventional Systems, Inc. Embolic elements and methods and apparatus for their delivery
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP2963037B2 (ja) * 1995-11-30 1999-10-12 三洋電機株式会社 ディスク記録再生装置
FR2747235B1 (fr) * 1996-04-03 1998-07-10 Bull Sa Boitier de circuit integre
US6406420B1 (en) * 1997-01-02 2002-06-18 Myocor, Inc. Methods and devices for improving cardiac function in hearts
US6050936A (en) * 1997-01-02 2000-04-18 Myocor, Inc. Heart wall tension reduction apparatus
US6077214A (en) * 1998-07-29 2000-06-20 Myocor, Inc. Stress reduction apparatus and method
JP3732927B2 (ja) * 1997-07-31 2006-01-11 京セラ株式会社 多層配線基板
FR2768324B1 (fr) * 1997-09-12 1999-12-10 Jacques Seguin Instrument chirurgical permettant, par voie percutanee, de fixer l'une a l'autre deux zones de tissu mou, normalement mutuellement distantes
JP3111938B2 (ja) * 1997-09-16 2000-11-27 日本電気株式会社 半導体装置
US6332893B1 (en) * 1997-12-17 2001-12-25 Myocor, Inc. Valve to myocardium tension members device and method
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6190408B1 (en) * 1998-03-05 2001-02-20 The University Of Cincinnati Device and method for restructuring the heart chamber geometry
US6143024A (en) * 1998-06-04 2000-11-07 Sulzer Carbomedics Inc. Annuloplasty ring having flexible anterior portion
US6250308B1 (en) * 1998-06-16 2001-06-26 Cardiac Concepts, Inc. Mitral valve annuloplasty ring and method of implanting
US6701929B2 (en) * 1999-03-03 2004-03-09 Hany Hussein Device and method for treatment of congestive heart failure
US20040044350A1 (en) * 1999-04-09 2004-03-04 Evalve, Inc. Steerable access sheath and methods of use
ATE484241T1 (de) * 1999-04-09 2010-10-15 Evalve Inc Verfahren und vorrichtung zur herzklappenreperation
US6752813B2 (en) * 1999-04-09 2004-06-22 Evalve, Inc. Methods and devices for capturing and fixing leaflets in valve repair
US6709382B1 (en) * 1999-05-04 2004-03-23 Simon Marcus Horner Cardiac assist method and apparatus
US6626899B2 (en) * 1999-06-25 2003-09-30 Nidus Medical, Llc Apparatus and methods for treating tissue
US6997951B2 (en) * 1999-06-30 2006-02-14 Edwards Lifesciences Ag Method and device for treatment of mitral insufficiency
SE521337C2 (sv) * 1999-08-09 2003-10-21 Electrolux Ab Textiltvättmaskin med ångtorkning
US6299637B1 (en) * 1999-08-20 2001-10-09 Samuel M. Shaolian Transluminally implantable venous valve
US20030069570A1 (en) * 1999-10-02 2003-04-10 Witzel Thomas H. Methods for repairing mitral valve annulus percutaneously
FR2799364B1 (fr) * 1999-10-12 2001-11-23 Jacques Seguin Dispositif d'annuloplastie utilisable par voie mini-invasive
US6626930B1 (en) * 1999-10-21 2003-09-30 Edwards Lifesciences Corporation Minimally invasive mitral valve repair method and apparatus
EP1113497A3 (en) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Semiconductor package with conductor impedance selected during assembly
US6402781B1 (en) * 2000-01-31 2002-06-11 Mitralife Percutaneous mitral annuloplasty and cardiac reinforcement
US7296577B2 (en) * 2000-01-31 2007-11-20 Edwards Lifescience Ag Transluminal mitral annuloplasty with active anchoring
US6797002B2 (en) * 2000-02-02 2004-09-28 Paul A. Spence Heart valve repair apparatus and methods
KR20010087130A (ko) * 2000-03-06 2001-09-15 ０ 통신망을 이용한 광고 및 경품 제공 시스템 및 방법
JP4257485B2 (ja) * 2000-06-21 2009-04-22 セイコーエプソン株式会社 セラミックス膜およびその製造方法ならびに半導体装置および圧電素子
EP1330189B1 (en) * 2000-06-23 2007-12-19 Viacor Incorporated Automated annular plication for mitral valve repair
US7527646B2 (en) * 2000-09-20 2009-05-05 Ample Medical, Inc. Devices, systems, and methods for retaining a native heart valve leaflet
US6723038B1 (en) * 2000-10-06 2004-04-20 Myocor, Inc. Methods and devices for improving mitral valve function
US6918917B1 (en) * 2000-10-10 2005-07-19 Medtronic, Inc. Minimally invasive annuloplasty procedure and apparatus
WO2002062408A2 (en) * 2001-02-05 2002-08-15 Viacor, Inc. Method and apparatus for improving mitral valve function
CA2439852A1 (en) * 2001-03-02 2002-09-12 Christine Dingivan Methods of preventing or treating inflammatory or autoimmune disorders by administering integrin alphav beta3 antagonists
US6619291B2 (en) * 2001-04-24 2003-09-16 Edwin J. Hlavka Method and apparatus for catheter-based annuloplasty
US20030069635A1 (en) * 2001-05-29 2003-04-10 Cartledge Richard G. Prosthetic heart valve
US6726716B2 (en) * 2001-08-24 2004-04-27 Edwards Lifesciences Corporation Self-molding annuloplasty ring
DE10142232B4 (de) * 2001-08-29 2021-04-29 Roche Diabetes Care Gmbh Verfahren zur Herstellung eines analytischen Hilfsmittels mit Lanzette und Testelement
DE60225303T2 (de) * 2001-08-31 2009-02-26 Mitral Interventions, Redwood City Vorrichtung für eine herzklappenreperatur
US20030050693A1 (en) * 2001-09-10 2003-03-13 Quijano Rodolfo C. Minimally invasive delivery system for annuloplasty rings
CA2455444A1 (en) * 2001-10-01 2003-04-10 Ample Medical, Inc. Methods and devices for heart valve treatments
JP2003122402A (ja) * 2001-10-09 2003-04-25 Yaskawa Electric Corp サーボ制御装置の制御方法
US7144363B2 (en) * 2001-10-16 2006-12-05 Extensia Medical, Inc. Systems for heart treatment
US7052487B2 (en) * 2001-10-26 2006-05-30 Cohn William E Method and apparatus for reducing mitral regurgitation
US6949122B2 (en) * 2001-11-01 2005-09-27 Cardiac Dimensions, Inc. Focused compression mitral valve device and method
US6575971B2 (en) * 2001-11-15 2003-06-10 Quantum Cor, Inc. Cardiac valve leaflet stapler device and methods thereof
US6740107B2 (en) * 2001-12-19 2004-05-25 Trimedyne, Inc. Device for treatment of atrioventricular valve regurgitation
US6764510B2 (en) * 2002-01-09 2004-07-20 Myocor, Inc. Devices and methods for heart valve treatment
US7125420B2 (en) * 2002-02-05 2006-10-24 Viacor, Inc. Method and apparatus for improving mitral valve function
US7048754B2 (en) * 2002-03-01 2006-05-23 Evalve, Inc. Suture fasteners and methods of use
US6797001B2 (en) * 2002-03-11 2004-09-28 Cardiac Dimensions, Inc. Device, assembly and method for mitral valve repair
US6770063B2 (en) * 2002-04-23 2004-08-03 Uresil, L.P. Thoracic vent kit
WO2003105667A2 (en) * 2002-06-12 2003-12-24 Mitral Interventions, Inc. Method and apparatus for tissue connection
US8287555B2 (en) * 2003-02-06 2012-10-16 Guided Delivery Systems, Inc. Devices and methods for heart valve repair
US6723036B2 (en) * 2002-06-19 2004-04-20 Contour Fabricators, Inc. Methods and apparatus for folding sheet material
ATE384479T1 (de) * 2002-08-13 2008-02-15 Gen Hospital Corp Herzvorrichtungen für die perkutane reparatur von atrioventrikulären klappen
WO2004019826A1 (en) * 2002-08-29 2004-03-11 Md3 Technologies, Llc Apparatus for implanting surgical devices
CA2498030A1 (en) * 2002-10-01 2004-04-15 Ample Medical, Inc. Devices, systems, and methods for reshaping a heart valve annulus
US20040133062A1 (en) * 2002-10-11 2004-07-08 Suresh Pai Minimally invasive cardiac force transfer structures
US7416557B2 (en) * 2002-10-24 2008-08-26 Boston Scientific Scimed, Inc. Venous valve apparatus and method
US20040097979A1 (en) * 2002-11-14 2004-05-20 Oleg Svanidze Aortic valve implantation device
US6878331B2 (en) * 2002-12-03 2005-04-12 Ucar Carbon Company Inc. Manufacture of carbon composites by hot pressing
US20040133279A1 (en) * 2003-01-06 2004-07-08 Krueger David J. Surgical implants for use as spinal spacers
US20040133240A1 (en) * 2003-01-07 2004-07-08 Cardiac Dimensions, Inc. Electrotherapy system, device, and method for treatment of cardiac valve dysfunction
US6956705B2 (en) * 2003-02-05 2005-10-18 Pentax Corporation Structure of a lens barrel
US20040162510A1 (en) * 2003-02-14 2004-08-19 Medtronic Physio-Control Corp Integrated external chest compression and defibrillation devices and methods of operation
US6871523B2 (en) * 2003-03-31 2005-03-29 Matsushita Electric Industrial Co., Ltd. Method and apparatus for forming microchannels in a filament wire
US6784510B1 (en) * 2003-04-16 2004-08-31 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures
US20040220657A1 (en) * 2003-05-02 2004-11-04 Cardiac Dimensions, Inc., A Washington Corporation Tissue shaping device with conformable anchors
US7383148B2 (en) * 2004-03-25 2008-06-03 Siemens Building Technologies, Inc. Method and apparatus for graphically displaying a building system
US7641686B2 (en) * 2004-04-23 2010-01-05 Direct Flow Medical, Inc. Percutaneous heart valve with stentless support
EP1796597B1 (en) * 2004-09-14 2013-01-09 Edwards Lifesciences AG Device for treatment of heart valve regurgitation

Also Published As

Publication number Publication date
EP1113497A2 (en) 2001-07-04
US6563208B2 (en) 2003-05-13
EP1113497A3 (en) 2006-01-25
US7132740B2 (en) 2006-11-07
KR100686671B1 (ko) 2007-02-26
US20030201519A1 (en) 2003-10-30
KR20010062801A (ko) 2001-07-07
US20020003291A1 (en) 2002-01-10

Similar Documents

Publication Publication Date Title
US20220230993A1 (en) Embedded multi-die interconnect bridge with improved power delivery
US6008534A (en) Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
US7468551B2 (en) Multiple chips bonded to packaging structure with low noise and multiple selectable functions
US6613606B1 (en) Structure of high performance combo chip and processing method
US4926241A (en) Flip substrate for chip mount
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US7161251B2 (en) Partially populated ball grid design to accommodate landing pads close to the die
JPH0658941B2 (ja) コンピュータシステム内への機能的サブシステム形成方法
US6215184B1 (en) Optimized circuit design layout for high performance ball grid array packages
US7987588B2 (en) Interposer for connecting plurality of chips and method for manufacturing the same
JP2001196499A (ja) 組立中に選択されるインピーダンスの導体を持つ半導体パッケージ
JP2974159B2 (ja) 薄膜再分配域を備えた多層モジュール
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
JPH11195872A (ja) 多層薄膜配線基板
JPH04290258A (ja) マルチチップモジュール
CN117673004A (zh) 半导体封装组件
Chen et al. An overview of electrical and mechanical aspects of electronic packaging
CN113497022A (zh) 电子系统、晶粒组件及元件晶粒
KR20010070187A (ko) 전자 장치 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071226

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081209