JP2001196414A - 半導体装置、その製造方法および回路基板並びに電子機器 - Google Patents

半導体装置、その製造方法および回路基板並びに電子機器

Info

Publication number
JP2001196414A
JP2001196414A JP2000003934A JP2000003934A JP2001196414A JP 2001196414 A JP2001196414 A JP 2001196414A JP 2000003934 A JP2000003934 A JP 2000003934A JP 2000003934 A JP2000003934 A JP 2000003934A JP 2001196414 A JP2001196414 A JP 2001196414A
Authority
JP
Japan
Prior art keywords
connection terminal
substrate
copper
semiconductor device
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000003934A
Other languages
English (en)
Inventor
Kuniyasu Matsui
邦容 松井
Katsuhiro Takahashi
克弘 高橋
Yuugo Koyama
裕吾 小山
Yoshiaki Mori
義明 森
Michio Asahina
通雄 朝比奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000003934A priority Critical patent/JP2001196414A/ja
Publication of JP2001196414A publication Critical patent/JP2001196414A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの銅配線に金ワイヤを直接接続
できるようにする。 【解決手段】 半導体チップ１０は、第３配線層を構成
している金属配線５０（５０Ａ、５０Ｂ、……）が銅か
ら形成してある。金属配線５０の外部接続端子部となる
位置には、銅からなる電極パッド５２が設けてある。電
極パッド５２は、露出部が塩素化処理してあり、この塩
素化処理した露出部に塩素化処理した金ワイヤ６２が固
体接合してある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップなど
を有する半導体装置に係り、特に半導体チップに設けた
外部接続端子部を銅によって形成した半導体装置、その
製造方法および回路基板並びに電子機器に関する。
【０００２】
【従来の技術】半導体装置は、シリコン単結晶からなる
半導体基板に、トランジスタや抵抗、コンデンサなどの
素子を有する電気回路を形成した半導体チップを、リー
ドフレームやセラミック基板、ガラスエポキシ基板、さ
らにはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープなどのフレキシブル基板等の基板に搭
載して両者を電気的に接続し、半導体チップを樹脂など
によって封止したパッケージの形で提供されるのが一般
的である。そして、従来は、半導体チップをリードフレ
ームに搭載して両者を電気的に接続する場合、半導体チ
ップの外部接続端子部にアルミニウム（アルミ）からな
るパッドを形成し、このアルミパッドとリードフレーム
のインナリードとを金からなるワイヤを用いて行なって
いる。また、半導体チップとＴＡＢテープのようなフレ
キシブル基板とを電気的に接続する場合、フレキシブル
基板に設けた半導体チップを配置するためのデバイスホ
ールの内部にボンディング用リード（インナリード）を
突設し、このインナリードに半導体チップのアルミパッ
ドを直接接続するようにしている。
【０００３】
【発明が解決しようとする課題】ところで、半導体装置
は、小型化と高機能化が強く要請され、高集積化が進ん
でいる。このため、パターンの微細化に伴う配線抵抗の
増大が問題となっている。そこで、近年は、アルミ配線
に代えてより電気抵抗の小さい銅による配線を形成する
ことが試みられている。ところが、銅は酸化されやす
く、加熱したり長時間空気に晒したりすると表面に酸化
膜が形成され、ワイヤボンディングの際に金ワイヤを直
接接続することが困難である。従って、半導体チップに
銅配線を採用した場合、金ワイヤと接続するためのアル
ミパッドを外部接続端子として新たに形成する必要があ
り、製造工程が増大して半導体装置のコストを上昇させ
る。
【０００４】本発明は、前記従来技術の欠点を解消する
ためになされたもので、半導体チップの銅配線に金ワイ
ヤを直接接続できるようにすることを目的としている。
また、本発明は、半導体チップの銅配線をフレキシブル
基板のリード部に直接接続できるようにすることを目的
としている。また、本発明は、半導体チップを半田ボー
ルなどの接合材料を介さずに、半導体チップと基板とを
直接接合することを目的としている。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置は、半導体チップに形成
された銅からなる外部接続端子部と、基板に形成されて
なる接続端子とが接続してなり、前記外部接続端子部と
前記接続端子との少なくともいずれか一方がハロゲン化
処理されてなり、両者が固体接合してあることを特徴と
している。
【０００６】このように構成した本発明は、ハロゲン化
処理により半導体チップの外部接続端子部、または基板
の接続端子の表面に金属と結合しやすいハロゲンを存在
させたことにより、導電性に優れた銅の配線に、金ワイ
ヤやＴＡＢのインナリードなど基板の接続端子を直接接
続することが可能で、配線抵抗を小さくすることがで
き、応答性に優れるとともに発熱量を小さくすることが
できる。
【０００７】さらに、半導体チップは、外部接続端子を
含む最表面の銅配線をメッキにより形成することで、配
線と外部接続端子とを同時に形成することができる。
【０００８】半導体チップの外部接続端子部と基板の接
続端子間の接合に金ワイヤを用いると、半導体装置の本
体となる半導体チップをリードフレームやセラミック基
板、ガラスエポキシ基板や金属基板などに搭載すること
ができ、多様なパッケージに対応することができる。ま
た、ＴＡＢテープなどのフレキシブル基板に直接実装す
ることも可能で、半導体装置の小型化を図ることができ
る。さらに、接続端子は、基板に形成された接続用バン
プであってもよい。このように、基板の接続端子がバン
プそのものである場合、半導体チップのいわゆるフェイ
スダウンボンディングが可能となり、半導体チップの実
装が容易となるとともに、半導体装置の小型化が図れ
る。
【０００９】また、本発明に係る半導体装置の製造方法
は、半導体基板に、外部接続端子が銅からなる回路を形
成したのち、前記外部接続端子部と、接続端子との少な
くとも一方をハロゲン化処理し、ハロゲン化処理した前
記外部接続端子部と前記接続端子とを接合することを特
徴としている。
【００１０】このように構成した本発明は、半導体チッ
プの外部接続端子部と基板の接続端子との少なくとも一
方をハロゲン化処理してこれらの表面に、金属と結合し
やすいハロゲンを存在させる。そして、ハロゲン化処理
した半導体チップの外部接続端子部と基板の接続端子と
を相互に圧接すると、表面に存在していたハロゲンが外
部接続端子部や接続端子の内部に拡散し、これらの金属
結合を切断する。例えば、外部接続端子部の金属結合を
切断された表層部の結合手は、接続端子の結合手と結合
するため、銅からなる外部接続端子部に接続端子を直接
接続することができる。従って、導電性に優れた銅配線
を有する半導体チップに直接接続端子を接続することが
でき、配線抵抗を小さくすることができて応答性に優れ
た発熱量の小さい半導体装置が得られる。ここで、半導
体チップの外部接続端子と基板の接続端子間を金ワイヤ
で接続する、いわゆるワイヤボンディングを適用する場
合にも、本製造方法は有効であることは言うまでもな
い。しかも、銅メッキによるデュアルダマシン法などに
よって半導体チップの配線を形成し、その最上層の銅配
線と外部接続電極とを直接接続できれば、外部接続端子
部としてアルミパッドなどの電極パッドを新たに形成す
る必要がなく、パッドのパターニング工程を簡略化で
き、大幅なコストの低減につながる。
【００１１】すなわち、外部端子接続部を含む最表面の
銅配線をメッキにより形成することで、配線と外部接続
端子とを同時に形成することができ、コストの削減につ
ながる。
【００１２】前述のハロゲン化処理は、フッ素化処理で
あってもよいが、塩素化処理がより望ましい。フッ素
は、きわめて反応性が強いためにフッ素化処理の制御が
難しく、処理のばらつきを生じやすく、外部接続端子部
と接続との接合状態が不安定になりやすい。これに対し
て、塩素は、フッ素ほど反応性が強くないため、比較的
処理のばらつきを小さくすることが可能で、比較的均一
な処理をすることが可能で、外部接続端子部と接続端子
と接続が安定し、高い信頼性が得られる。
【００１３】接合は、常温で行なう場合、両者の接合部
に超音波振動を与えて行なうとよい。超音波振動を与え
ることにより、接合部が発熱して表面に付着したハロゲ
ンがより活性化され、接合時間の短縮と接合強度の向上
とを図ることができる。しかも、外部接続端子部と接続
端子との密接部が発熱するため、接合部が酸化されるお
それがないために大気中で行なうことができる。また、
接合は、不活性雰囲気中において、両者の接合部を両者
の融点より低い温度に加熱して行なうことができる。不
活性な雰囲気で接合を行なえば、酸化しやすい銅からな
る外部接続端子部を加熱したとしても、酸化されるおそ
れがなく、容易に外部接続端子部と接続端子とを接合す
ることができる。なお、この発明において、不活性雰囲
気とは、窒素ガス雰囲気やアルゴンガス雰囲気などの反
応性に乏しいガス雰囲気ばかりでなく、真空を含んでい
る。
【００１４】半導体チップの外部接続端子と基板の接続
端子間とを、金ワイヤで接続する場合、半導体チップを
リードフレームやセラミック基板などに実装できて多様
なパッケージ形態を提供することができる。そして、基
板の接続端子としてＴＡＢのインナリードを使用した場
合、半導体チップをフレキシブルな基板に実装すること
ができ、装置の小型化が図れる。さらに、基板の接続端
子は、基板に形成されたバンプそのものであってよい。
【００１５】さらに、本発明に係る回路基板は、上記し
た半導体装置を有する構成となっている。また、本発明
に係る電子機器は、前記の回路基板を有する構成にして
ある。
【００１６】
【発明の実施の形態】本発明に係る半導体装置、その製
造方法および回路基板並びに電子機器の好ましい実施の
形態を、添付図面に従って詳細に説明する。
【００１７】図１は、本発明の第１実施形態に係る半導
体装置の一部の断面を模式的に示した図である。図１に
おいて、半導体装置の本体となる半導体チップ１０は、
いわゆる多層配線構造となっている。この半導体チップ
１０は、単結晶シリコンからなる半導体基板１２の上部
にトランジスタ１４や、図示しない抵抗、コンデンサな
どの素子が形成してある。図示されたトランジスタ１４
は、シリコン基板１２の上方にシリコン酸化膜からなる
ゲート酸化膜１６を介してゲート電極１８を有し、この
ゲート電極１８の両側にソース２０とドレイン２２とが
設けられたＭＯＳトランジスタとなっている。そして、
トランジスタ１４は、周囲に形成されたシリコン酸化膜
からなる素子分離領域２４によって他のトランジスタな
どから分離されているとともに、上部を第１層間絶縁膜
２６によって覆われている。
【００１８】第１層間絶縁膜２６の上には、複数の金属
配線２８（２８Ａ、２８Ｂ、……）からなる第１配線層
３０が形成してある。そして、第１配線層３０の各金属
配線２８には、第１層間絶縁膜２６の下部に形成したト
ランジスタ１４などの素子が電気的に接続してある。す
なわち、第１層間絶縁膜２６には、トランジスタ１４の
ゲート電極１８、ソース２０、ドレイン２２や、図示し
ない他の素子と対応した位置に、第１層間絶縁膜２６を
図の上下方向に貫通したコンタクトホール３２が形成し
てあり（図１には、ソース２２に対応したコンタクトホ
ール３２のみが示されている）、このコンタクトホール
３２内に設けた接続配線３４を介して第１層間絶縁膜２
６の下部の素子と第１配線層３０の金属配線２８とが電
気的に接続してある。
【００１９】第１配線層３０は、第２層間絶縁膜３６に
よって覆われている。そして、第２層間絶縁膜３６に
は、コンタクトホール３８が上下方向に貫通して形成し
てある。このコンタクトホール３８は、内部に接続配線
４０が設けてある。接続配線４０は、第１絶縁層３０の
各金属配線２８、第２層間絶縁膜３６内に形成された素
子（図示せず）を、第２層間絶縁膜３６の上に形成され
た第２配線層４２を構成している金属配線４４（４４
Ａ、４４Ｂ、……）に接続している。
【００２０】第２配線層４２は、第３層間絶縁膜４６に
よって覆われている。この第３層間絶縁膜４６の上に
は、第３配線層４８が形成してある。この第３配線層４
８を形成している金属配線５０（５０Ａ、５０Ｂ、…
…）の適宜の位置には、外部接続端子部となる電極パッ
ド５２が設けてある。第３配線層４８の金属配線５０に
は、第３層間絶縁膜４６を貫通して形成したコンタクト
ホール５４内に設けた接続配線５６を介して、第３層間
絶縁膜４６内に設けた素子と第２配線層４２の金属配線
４４とが接続してある。また、第３配線層４８は、半導
体チップ１０の表面を保護する絶縁体からなるパッシベ
ーション膜５８によって覆ってある。そして、パッシベ
ーション膜５８には、電極パッド５２と対応した位置に
接続孔６０が形成してあって、この接続孔６０を介して
金ワイヤ６２の一端部が電極パッド５２に接続してあ
る。また、金ワイヤ６２の他端部は、リードフレームや
セラミック基板、ガラスエポキシ基板などの図示しない
基板の接続端子に接続される。
【００２１】この半導体チップ１０の各配線層３０、４
２、４８および接続配線３４、４０、５６並びに電極パ
ッド５２は、この実施形態の場合、銅によって形成して
ある。これらの配線層は、図２に示したような方法によ
って形成することができる。すなわち、図２（１）に示
したように、銅からなる下部配線７０を覆ってＴＥＯＳ
（テトラエトキシシラン）などを用いたＣＶＤ法によっ
て酸化ケイ素（ＳｉＯ 2）からなる層間絶縁膜７２を堆
積し、これをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎ
ｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによって研磨し
て平坦化する。その後、層間絶縁膜７２の上にフォトレ
ジストを塗布してパターニングし、下層配線７０の上方
に開口７４を有するレジスト膜７６を形成する。そし
て、レジスト膜７６をマスクとして層間絶縁膜７２をエ
ッチングしてコンタクトホール７８を形成し、レジスト
膜７６を除去する。
【００２２】その後、図２（２）に示したように、無電
解メッキやスパッタリングによって銅層８０を形成し、
コンタクトホール７８を銅層８０によって埋める。さら
に、ＣＭＰなどによって銅層８０を研磨し、同図（３）
に示したように、コンタクトホール７８内にのみ銅を残
して接続配線（プラグ）８２を形成する。なお、銅層８
０を形成する際、銅層８０を堆積するのに先立って、ス
パッタリングなどによってチタン（Ｔｉ）などの下地金
属層を形成し、その上に銅層８０を堆積して銅の密着性
を高めるようにすることが望ましい。
【００２３】次に、ＴＥＯＳを用いたＣＶＤ法などによ
って層間絶縁膜７２の上に絶縁層８４を形成したのち、
絶縁層８４を研磨して平坦化する。そして、平坦化した
絶縁層８４の上にフォトレジストを塗布し、これをパタ
ーニングして接続配線８２を含む領域に対応した位置に
開口（溝）８６を有するレジスト膜８８を形成する。そ
の後、レジスト膜８８をマスクとして絶縁層８４をエッ
チングし、絶縁層８４に配線溝９０を形成したのち、レ
ジスト膜８８を除去する。
【００２４】さらに、図２（４）に示したように、スパ
ッタリングや無電解メッキなどによって絶縁層８４と配
線溝９０とを覆って銅層９２を形成する。その後、ＣＭ
Ｐなどによって銅層９２を研磨して絶縁層８４上の銅層
９２を除去し、配線溝９０内に上部配線９４を形成す
る。そして、ＴＥＯＳを用いたＣＶＤ法などにより、絶
縁層８４と上部配線９４とを覆って上部層間絶縁膜９６
を形成する。上部配線９４の上方にさらに配線を形成す
る場合には、上記と同様の工程を繰り返すことによって
形成することができる。このようにして金属配線が銅に
よって形成された半導体チップ１０は、配線の電気抵抗
が小さく、発熱量を小さくすることができる。また、配
線の電気抵抗が小さいところから、配線をより微細化す
ることが可能で、半導体チップ１０の小型化が図れる。
【００２５】図１に示した半導体チップ１０は、電極パ
ッド５２と金ワイヤ６２とがハロゲン化処理（実施形態
の場合、塩素化処理）されたのち、固体接合されてい
る。電極パッド５２と金ワイヤ６２の接合は、次のよう
にして行われる。
【００２６】まず、図３（１）に示したように、半導体
チップ１０のパッシベーション膜５８の上面全体を覆っ
てフォトレジストを塗布したのち、フォトリソグラフィ
ー法によってパターニングし、電極パッド５２と対応し
た位置に孔１００を設けたレジスト膜１０２を形成す
る。その後、レジスト膜１０２をマスクとしてパッシベ
ーション膜５８をエッチングし、図３（２）に示したよ
うに、電極パッド５２の上方のパッシベーション膜５８
に接続孔６０を形成し、電極パッド５２の一部を露出さ
せ、フォトレジスト膜１０２を除去する。
【００２７】次に、電極パッド５２の露出部を、詳細を
後述するように塩素化処理する。その後、塩素化処理し
た半導体チップ１０を図示しないボンディング処理室に
搬入し、ボンディング処理室内を窒素やアルゴンなどの
不活性なガスの雰囲気、または真空などのいわゆる不活
性雰囲気にし、半導体チップ１０を所定の温度、例えば
１５０〜２００℃に加熱、保持する。そして、図３
（３）に示したように、金ワイヤ６２を保持させたボン
ディング装置のキャピラリー１０４の先端を、パッシベ
ーション膜５８に形成した接続孔６０内に挿入する。そ
して、金ワイヤ６２をキャピラリー１０４によって電極
パッド５２の上面に圧接する。これにより、塩素化処理
された電極パッド５２と金ワイヤ６２との表面に存在し
ている塩素が、金属結合を切断して電極パッド５２と金
ワイヤ６２との内部に拡散する。表層部の金属結合を切
断された電極パッド５２の結合手は、金属結合を切断さ
れた金ワイヤ６２の結合手と結合し、電極パッド５２と
金ワイヤ６２とが固体接合される。
【００２８】上記した塩素化処理は、図４に示したよう
にして行なうことができる。すなわち、電極パッド５２
の一部を露出させた半導体チップ１０を塩素化処理室１
０６に搬入して行なう。この塩素化処理室１０６は、配
管１０８を介して塩酸蒸気供給部１１０から塩酸蒸気が
供給されるようになっている。そして、塩素化処理室１
０６に供給される塩酸蒸気の量は、配管１０８に設けた
流量制御弁１１２によって調整できるようになってい
る。また、配管１０８には、流量制御弁１１２の下流側
に流量制御弁１１４を備えたガス配管１１６を介して窒
素ガス供給部１１８が接続してあり、塩素化処理室１０
６の内部を窒素ガスによって置換できるようにしてあ
る。さらに、塩素化処理室１０６には、排気ポンプ１２
０が接続してあって、塩素化処理室１０６内に供給され
た塩酸蒸気を除害装置（図示せず）に送れるようにして
ある。
【００２９】半導体チップ１０の塩素化に際しては、ま
ず、半導体チップ１０を塩素化処理室１０６に搬入した
のち、窒素ガス供給部１１８から塩素化処理室１０６に
窒素ガスを供給して内部を窒素ガスにより置換する。窒
素ガスによる置換が終了したならば、流量制御弁１１４
を閉じて窒素ガスの供給を停止し、流量制御弁１１２を
開いて塩素化処理室１０６に塩酸蒸気供給部１１０から
塩酸蒸気を供給し、半導体チップ１０を塩酸蒸気に晒
す。これにより、半導体チップ１０の電極パッド５２の
露出部が塩素化される。塩素化処理の時間は、例えば、
３５質量％の塩酸から発生させた蒸気を使用する場合、
５〜３０秒程度でよい。
【００３０】所定の処理時間が経過したならば、塩酸蒸
気の供給を停止して再び塩素化処理室１０６の内部を窒
素ガスによって置換し、塩素化処理のばらつきが生じな
いようにする。なお、半導体チップ１０を適宜の温度、
例えば１５０℃に加熱して塩素化処理を行なえば、処理
時間を短縮することができる。
【００３１】塩素化処理は、図４（２）のようにしても
行なうことができる。すなわち、電極パッド５２の一部
を露出させた半導体チップ１０を、搬送装置１２２によ
って矢印１２４のように搬送する。そして、搬送装置１
２２の適宜位置の上方に塩酸蒸気吹出し部１２６を設
け、この塩酸蒸気吹出し部１２６に配管１２８を介して
接続した塩酸蒸気供給部１１０から塩酸蒸気１２８を供
給し、下方を通過する半導体チップ１０に塩酸蒸気を吹
き付ける。なお、塩酸蒸気吹付け部１２６と、この下方
の搬送装置１２の周囲は、図示しない囲いによって囲っ
てあるとともに、囲いに、内部の余分な塩酸蒸気１３０
を除害装置に導く配管が接続してある。なお、本発明の
実施の形態においては、塩素化処理を例にとって説明し
たが、フッ素化処理でも同様の効果が得られることは言
うまでもない。
【００３２】図５は、第２実施形態に係る半導体装置の
一部断面図である。この実施形態に係る半導体装置１３
２の本体となる半導体チップ１３４は、多層配線構造と
なっている。そして、図５には、最上層の配線層１３６
とその下方の配線層１３８との一部が示してある。配線
層１３６を構成している金属配線１４０（１４０Ａ、１
４０Ｂ、……）、配線層１３８を構成している金属配線
１４２（１４２Ａ、１４２Ｂ、……）、および配線層１
３６と配線層１３８とを接続している接続配線１４４
は、銅によって形成してある。また、これらの配線層１
３６、１３８は、金属配線と接続配線とを同時に形成す
るいわゆるデュアルダマシン法によって形成してある。
【００３３】すなわち、配線層１３６を形成する場合、
層間絶縁膜１４６に接続配線１４４用のコンタクトホー
ルと、金属配線１４０用の配線溝とを形成したのち、コ
ンタクトホールと配線溝とに、バリヤ層となるＴｉＮや
ＴａＮ、その上にメッキ時のシード層となる銅を、スパ
ッタあるいはＣＶＤあるいは無電解メッキ等で形成した
のち、コンタクトホールと配線溝とを埋めるように銅層
を電気メッキあるいは無電解メッキ等などによって形成
する。その後、ＣＭＰなどによって層間絶縁膜１４６の
上部に存在する銅層を研磨して除去することによって、
金属配線１４０を形成している。
【００３４】なお、最上層の配線上にはパッシベーショ
ン５８が形成され、第１実施形態と同様の方法で、外部
接続端子部となる位置に接続孔が開けられている。
【００３５】このように形成した半導体チップ１３４
は、配線層１３６を露出させた状態で金属配線１４０の
塩素化処理が行なわれる。そして、塩素化処理された金
属配線１４０は、外部接続端子部となる位置に、ボンデ
ィング装置１５０によって金ワイヤ６２の一端部が固体
接合される。ボンディング装置１５０は、キャピラリー
１５２に超音波を伝達するホーン(図示せず)が接続して
あって、このホーンによってキャピラリー１５２に接合
圧力を与えるとともに、超音波振動を付与できるように
なっている。
【００３６】この実施形態の場合、金ワイヤ６２の金属
配線１４０への接続は、常温の大気中において、キャピ
ラリー１５２によって金ワイヤ６２を金属配線１４０に
圧接するとともに、ホーンからの超音波をキャピラリー
１５２に伝達し、金ワイヤ６２と金属配線１４０との接
合部に超音波振動を与えて行なうようにしている。そし
て、金ワイヤ６２の他端部は、図示しない基板の接続端
子に接続される。この基板の接続端子は、銅からなるリ
ード上に銀メッキが施されており、予め塩素化処理がし
てある。このようにして金ワイヤ６２が接続された半導
体チップ１３６は、二点鎖線に示したように封止樹脂１
４８によって封止されて半導体装置１３２にされる。
【００３７】このように、この実施形態に係る半導体装
置１３２は、半導体チップ１３４の外部接続端子を含
む、最上層の銅配線と金ワイヤとをアルミパッドを介さ
ずに直接接続できるため、外部接続端子部として電極パ
ッドを新たに形成する必要がなく、アルミによる再配線
を省略できるばかりでなく、パッドのパターニング工程
も簡略化でき、大幅なコストの低減につながる。
【００３８】図６は、第３実施形態に係る半導体装置の
説明図である。この実施形態に係る半導体チップ１３４
は、図５において説明したように、配線が銅メッキによ
るデュアルダマシン法により形成されており、外部接続
端子部としてアルミの電極パッドを有していない。そし
て、基板は、ＴＡＢテープなどのフレキシブル基板１６
０となっている。フレキシブル基板１６０は、ポリイミ
ドからなる基板本体（テープ）１６２に、半導体チップ
１３４を配置するためのデバイスホール１６４が設けて
ある。また、デバイスホール１６４には、基板本体１６
２に固定した銅箔からなる多数のインナリード１６６が
突設してある。このインナリード１６６の先端部には、
金メッキ（図示せず）を施したバンプ１６８が設けてあ
って、このバンプ１６８が本図に図示しない半導体チッ
プ１３４の金属配線１４０に接合される。
【００３９】半導体チップ１３４は、金属配線１４０が
塩素化処理されており、窒素ガス雰囲気などの不活性雰
囲気中に設けたボンディングツール１７０のステージ１
７２の上に、金属配線１４０側を上にして配置される。
その後、フレキシブル基板１６０のバンプ１６８が金属
配線１４０の外部接続端子部と対応した位置の上方に配
置される。そして、ボンディングツール１７０のボンデ
ィングヘッド１７４を矢印１７６のように下降し、イン
ナリード１６６に設けたバンプ１６８を半導体チップ１
３４の外部接続端子部に圧接するとともに、ステージ１
７２またはボンディングヘッド１７４に設けたヒータ
（図示せず）によって接合部を加熱し、バンプ１６８
と、外部端子接続部となる金属配線の外部接続端子部と
を固体接合する。なお、接合部の加熱については、最小
限かもしくはなくてもよく、その場合、接合部に超音波
振動を併用すれば強固な接合が得られる。
【００４０】前記実施形態においては、ハロゲン化処理
が塩素化処理である場合について説明したが、ハロゲン
化処理はフッ素化処理であってもよい。このフッ素化処
理は、フッ化水素酸の蒸気やＨＦガス、フッ素ガスなど
を用いて行なうことができる。
【００４１】図７は、実施の形態に係る回路基板の斜視
図である。回路基板２４０には、本発明の実施形態に係
る半導体装置２４２が搭載してある。この半導体装置２
４２は、基板が例えばセラミックから形成してあって、
セラミック基板に例えば図１に示した半導体チップが搭
載してある。そして、半導体チップに形成した銅からな
る外部接続端子部と、セラミック基板上に形成された接
続端子とは、塩素化処理されて直接、電気的に接続して
ある。また、この実施形態に係る半導体装置２４２は、
銅からなる外部接続端子２４４が、突起のあるバンプに
形成されて、マトリックス状に配置されたいわゆるＢＧ
Ａ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージとな
っている。この実施形態の回路基板２４０は、銅配線を
有する半導体チップを備えた半導体装置２４２を実装し
てあるため、電子機器に適用した場合に、電子機器の発
熱量を低減し、小型化を図ることができる。
【００４２】図８、図９は、実施形態に係る電子機器の
一例を示したものである。図８は実施の形態に係る回路
基板２４０を備えたノート型パーソナルコンピュータ２
５０の正面図であり、図９は実施の形態に係る回路基板
２４０を備えた携帯電話２６０の斜視図である。
【００４３】
【実施例】《実施例１》塩素化処理またはフッ素化処理
した銅と金とを直接固体接合できることを確認するため
の実験を行ない、固体接合の強度をせん断強度として求
めた。また、比較のために、処理をしなかった場合、フ
ラックスを塗布した場合における固体接合の実験を行な
った。
【００４４】使用した試料は、金、錫、銅のペレット
と、金、銀、銅、アルミニウムの基板を使用し、これら
ペレットと基板との間で固体接合を行なった。ただし、
金のペレットは直径が２ｍｍ、厚さが２ｍｍの銅ペレッ
トにニッケルをメッキしたのち、金を３．２μｍ厚メッ
キしたものを使用した。そして、錫ペレットは直径が２
ｍｍ、厚さが１ｍｍの純錫、銅のペレットは直径が２ｍ
ｍ、厚さが２ｍｍの純銅を使用した。また、金基板は長
さおよび幅が１０ｍｍ、厚さが０．５ｍｍの銅板にニッ
ケルとメッキしたのち、金を３．２μｍ厚メッキしたも
のを使用した。銀基板は長さおよび幅が１０ｍｍ、厚さ
が０．５ｍｍの純銀の板、銅基板は長さおよび幅が１０
ｍｍ、厚さが０．５ｍｍの純銅の板、アルミニウム基板
は長さおよび幅が１０ｍｍ、厚さが１．０ｍｍの純アル
ミニウムの板を使用した。
【００４５】フッ素化処理は、図１０（１）に示したよ
うな方法により行なった。すなわち、容積が１０００ｍ
Ｌのフッ素樹脂性容器１８０の内部に５０質量％のフッ
化水素酸（ＨＦ）溶液１８２を入れる。その後、試料
（ペレットと基板）を入れた表面処理容器１８４を支持
台１８６に載せ、この支持台１８６を吊り具１８８によ
ってフッ素樹脂容器１８０内に吊り下し、表面処理容器
１８４がフッ化水素酸１１２に接触しないように保持す
る。さらに、フッ素樹脂容器１８０の上部開口１９０を
アルミ箔１９２によって覆い、室温においてフッ化水素
酸蒸気（ＨＦ蒸気）１９４に１０秒間晒した。なお、表
面処理容器１８４は、アルミ箔によって図１０（２）に
示したように箱状に形成してあり、その底部に試料１９
６が重ならないように並べた。
【００４６】塩素化処理は、塩酸を用いて図１０（１）
に示したた同様にして行なった。ただし、使用した塩酸
は３５質量％であり、フッ素樹脂容器１８０に入れた塩
酸の量は１００ｍＬである。また、処理時間（試料１９
６を塩酸蒸気に晒した時間）は３０秒である。
【００４７】接合処理は、金ペレットまたは銅ペレット
を基板に接合する場合、図１１に示したようにして行な
った。ヒータを内蔵したステージ２００の上に、基板の
熱酸化を防ぐために中間ステージ２０２を配置し、この
中間ステージ２０２の上に基板２０４をセットした。そ
して、図示しない加圧シリンダに取り付けた上治具２０
６は、ヒータを内蔵していて、下面に長さ５ｍｍ、幅５
ｍｍ、厚さ１ｍｍの銅板２０８を装着し、この銅板２０
８を上治具２０６と一体に矢印２１０のように下降さ
せ、基板２０４とペレット２１２とを銅板２０８によっ
て間接的に熱圧着させた。なお、接合部には、ノズル２
１４によって窒素ガス２１６を１Ｌ／ｍｉｎ吹付け、試
料の熱酸化を防いでいる。
【００４８】接合の条件は、ペレット２１２が金ペレッ
トまたは銅ペレットである場合、上下の図示しないヒー
タの設定温度を３００℃にした。このときの接合面の最
高温度は２４７．６℃であった。そして、接合時には、
約３１．３Ｎ／ｍｍ2の圧力（接合圧力）を上治具２０
６によって与え、ペレット２１２と基板２０４とを密接
させている。また、接合時間（加圧時間）は、６０秒で
ある。
【００４９】錫ペレットを基板に接合する場合、基板２
０４は、ステージ２００の上に直接セットした。また、
上下のヒータの設定温度は、錫が溶融しないように２０
０℃にした。このときの接合面の最高温度は１８５．９
℃であった。そして、接合圧力は、約６．２８Ｎ／ｍｍ
2であって、接合時間は６０秒である。
【００５０】なお、フラックス処理は、図１２に示した
ように、基板２０４の表面にフラックス２１８を直接塗
布し、その上にペレット２１２を配置している。また、
使用したフラックスは、千住金属（株）製のスーパーフ
ラックスＳＲ−１０４である。そして、フラックス２１
８を塗布する際に、塗布部にノズル２２０から窒素ガス
と空気との混合ガス２２２を吹き付けている。
【００５１】そして、接合強度となるせん断強度の測定
は、図１３のようにして行なった。すなわち、せん断試
験機としてインストロン型の引張試験機を用い、そのテ
ーブル２２４の上に、ペレット２１２を接合した基板２
０４を配置し、固定具２２６によって基板２０４をテー
ブル２２４に固定する。その後、試験機の押圧具２２８
を矢印２３０のように基板２０４の面と平行に移動し、
ペレット２１２に水平方向の力を作用させ、ペレット２
１２が基板２０４から剥がれる力を測定した。なお、押
圧具２２８の下端と基板２０４の上面との間の距離は
０．５ｍｍ、押圧具２２８の移動速度は０．５ｍｍ／ｍ
ｉｎである。
【００５２】図１４ないし図２３は、測定した接合強度
（せん断強度）の結果を示したものである。図１４は、
金（Ａｕ）ペレットと金（Ａｕ）基板とを固体接合した
のち、各試料の１ｍｍ2当たりのせん断強度の測定結果
である。未処理は、ペレットおよび基板のいずれをもフ
ラックスを塗布したり、ＨＦ蒸気によるフッ素化処理、
ＨＣｌ蒸気による塩素化処理処理をしない状態で固体接
合したときにせん断強度を測定した結果である。
【００５３】金ペレットと金基板との場合、未処理であ
ってもある程度の固体接合が可能である。また、ＨＦ蒸
気によるフッ素化処理をした場合、せん断強度の平均値
は大きくなるが、ばらつきが大きく、接合が不安定であ
る。一方、ＨＣｌ蒸気による塩素化処理をした場合、せ
ん断強度が大きくなるとともに、せん断強度のばらつき
も比較的小さい。従って、ＨＣｌ蒸気による塩素化処理
は、全体としてＨＦ蒸気によるフッ素化処理より良好な
固体接合をすることができる。ただし、ＨＦ蒸気による
処理、ＨＣｌ蒸気による処理の場合は、ペレットと基板
との両方を処理している。以下の場合も同様である。
【００５４】図１５は、金ペレットと銀（Ａｇ）基板と
を固体接合したときの、各試料の１ｍｍ2当りのせん断
強度の測定結果を示したものである。この組合わせにお
いては、未処理の場合であってもＨＦ処理、ＨＣｌ処理
した場合と同様に、固体接合を良好に行なうことができ
る。これは、Ａｕ−Ａｇ合金が形成されることによるも
のと考えられる。そして、この場合においても、ＨＦ蒸
気による処理よりＨＣｌ蒸気による処理の方がばらつき
を小さくできる。
【００５５】図１６は、金ペレットと銅（Ｃｕ）基板と
を固体接合したときの、各試料の１ｍｍ2当りのせん断
強度の測定結果を示したものである。金ペレットと銅基
板との組合わせは、未処理の場合、固体接合することが
できなかった。また、ＨＦ蒸気によるフッ素化処理をし
た場合、ばらつきが大きく、固体接合が不安定であっ
て、せん断強度もＨＣｌ蒸気による塩素化処理よりも劣
った。
【００５６】図１７は、錫（Ｓｎ）ペレットと金基板と
を固体接合したのちの、各試料の１ｍｍ2当りのせん断
強度の測定結果を示したものである。この組合わせにお
いては、未処理の場合、フラックスを用いた場合、ＨＦ
蒸気による処理の場合、ＨＣｌ蒸気による処理の場合と
の間に大きな差は生じない。ただし、ＨＦ蒸気による処
理は、せん断強度が他の場合よりやや低くなった。
【００５７】図１８は、錫ペレットと銀基板とを固体接
合したのちの、各試料の１ｍｍ2当りのせん断強度の測
定結果を示している。この組合わせにおいては、未処理
の場合、固体接合できなかった。また、フラックスを用
いた場合、ＨＦ蒸気によるフッ素化処理の場合、および
ＨＣｌ蒸気による塩素化処理の場合との間にほとんど差
がなかった。
【００５８】図１９は、錫ペレットと銅基板とを固体接
合したのちの、各試料の１ｍｍ2当りのせん断強度の測
定結果を示したものである。この場合においても未処理
の場合、接合することができなかった。また、フラック
スを使用した場合、ＨＦ蒸気による処理の場合、および
ＨＣｌ蒸気による処理の場合との間にほとんど差がなか
った。ただし、錫ペレットと銅基板との組合わせは、Ｈ
Ｆ蒸気、ＨＣｌ蒸気による処理をした場合、錫ペレット
と銀基板との組合わせの場合よりせん断強度がやや劣
る。
【００５９】図２０は、銅（Ｃｕ）ペレットと金基板と
を固体接合したときの、各試料の１ｍｍ2当りのせん断
強度の測定結果を示したものである。この組合わせにお
いては、未処理の場合、接合することができない。ま
た、それ以外のフラックスの使用、ＨＦ蒸気による処
理、ＨＣｌ蒸気による処理をした場合、せん断強度の平
均値は、これらの間に大きな差を生じない。
【００６０】図２１は、銅ペレットと銀基板とを固体接
合した場合における各試料の１ｍｍ 2当りのせん断強度
の測定結果を示したものである。この組合わせにおいて
は、未処理の場合、固体接合をすることができなかっ
た。そして、ＨＦ蒸気による処理をした場合、せん断強
度がフラックスを使用した場合や、ＨＣｌ蒸気による塩
素化処理の場合に比較して低くなり、またばらつきも大
きい。
【００６１】図２２は、銅ペレットと銅基板とを固体接
合したときの、各試料の１ｍｍ2当りのせん断強度の測
定結果を示したものである。この組合わせにおいては、
未処理の場合とＨＦ蒸気によるフッ化処理の場合、固体
接合をすることができなかった。そして、ＨＣｌ蒸気に
よる塩素処理をした場合、固体接合をすることができる
が、フラックスを使用した場合よりせん断強度の平均値
が低く、ばらつきも大きかった。
【００６２】なお、アルミ基板と金ペレット、錫ペレッ
トまたは銅ペレットとの固体接合は、未処理の場合のみ
ならず、フラックスを用いた場合、ＨＦ蒸気処理、ＨＣ
ｌ蒸気処理のいずれにおいても接合をすることができな
かった。
【００６３】図２３は、図１４ないし図２２に示したせ
ん断強度の平均値を求めたものである。図２３中におけ
る×印は、固体接合をすることができなかったことを示
す。また、符号△は平均のせん断強度が９．８０７Ｎ／
ｍｍ2（１Ｋｇｆ／ｍｍ2）以下であることを示し、符号
○は平均のせん断強度が９．８０７〜２９．４２０Ｎ／
ｍｍ2（１〜３ｋｇｆ／ｍｍ2）であることを示し、符号
◎は平均のせん断強度が２９．４２０Ｎ／ｍｍ2（３ｋ
ｇｆ／ｍｍ2）以上であることを示し、符号●はせん断
強度の測定の際に材料が破壊したことを示す。
【００６４】以上のことから、ＨＣｌ蒸気による塩素化
処理をした場合、ＨＦ蒸気によるフッ素化処理をした場
合に比較してせん断強度が大きくなるとともに、せん断
強度のばらつきが小さい。従って、ＨＣｌ蒸気によって
塩素化処理をした金属は、ＨＦ蒸気によってフッ素化処
理をした場合に比較してより安定した良好な固体接合を
することができる。
【００６５】《実施例２》金ペレットと銅基板とを用い
て、ＨＣｌ蒸気による塩素化処理の時間と固体接合後の
せん断強度との関係、フッ化水素酸蒸気によるフッ化処
理の時間と固体接合後のせん断強度との関係を調べた。
金ペレットは、直径２ｍｍ、厚さ２ｍｍの銅ペレットに
ニッケルメッキをしたのち、金を３．２μｍ厚メッキし
たものを使用し、銅基板は長さと幅が１０ｍｍ、厚さが
０．５ｍｍの純銅の板を用いていた。
【００６６】なお、塩素化処理、フッ素化処理、固体接
合の方法およびせん断強度の測定は、塩素化処理、フッ
素化処理の時間を除き、実施例１と同様である。また、
塩素化処理の時間と塩素化の程度、フッ素化処理の時間
とフッ素化の程度を知るために、上記試料の塩素化処
理、フッ素化処理の際に、銅ペレットと半田メッキ板と
を同時に塩素化処理、フッ素化処理を行ない、これらを
純水で濡らしたｐＨ試験紙に押し当て、ｐＨ値を測定し
た。
【００６７】ｐＨ測定用の銅ペレットは、直径が２ｍ
ｍ、厚さが２ｍｍの純銅のペレット、半田メッキ板は、
長さと幅とが５ｍｍの純銅の板に錫８０％、鉛２０％の
半田（８２半田）をメッキしたものを使用した。
【００６８】図２４は、金ペレットと銅基板とのＨＣｌ
（塩酸）蒸気による塩素化処理の時間と、これを固体接
合したときの単位面積当たりのせん断強度との関係を示
したものである。●は各試料の実測値を示し、○はそれ
らの平均値を示している。この図から、金ペレットと銅
基板とを固体接合する場合、ＨＣｌ蒸気による塩素化処
理を５秒程度以上行なえばよいことがわかる。
【００６９】図２５は、ＨＣｌ蒸気による塩素化処理時
間と塩素化の程度との関係を調べるために、処理した銅
ペレット、８２半田メッキ板を濡らしたｐＨ試験紙に処
理した試料を押し当て、銅ペレット、半田メッキ板の表
面に存在する塩素（Ｃｌ）量をｐＨ値として測定したも
のである。なお、これらのｐＨ値は、３つの試料の平均
をとったものである。
【００７０】この図から、銅ペレットは、半田メッキ板
に比較して塩素化されにくいことがわかる。また、いず
れもＨＣｌ蒸気に５秒程度以上晒すことによって充分に
塩素化できることがわかる。なお、平均値を求めた３つ
の試料間におけるｐＨ値にほとんど差がなかった。従っ
て、ＨＣｌ蒸気による塩素化は、きわめて安定して行な
うことができる。
【００７１】図２６は、金ペレットと銅基板とのＨＦ蒸
気によるフッ素化処理の時間と、これらを固体接合した
ときの単位面積当たりのせん断強度との関係を示したも
のである。●は各試料の実測値を示し、○はそれらの平
均値を示している。ＨＦ蒸気によるフッ素化の場合、処
理時間が２０秒以下であればＨＣｌ蒸気による塩素化処
理の場合とあまり差のないせん断強度を得ることができ
る。しかし、ＨＦ蒸気によりフッ素化処理して固体接合
した場合、ばらつきがＨＣｌ蒸気による塩素化処理の場
合に比較して大きく、接合状態が不安定である。また、
フッ素化の処理時間が２０秒をこえると、接合強度が低
下する。従って、ＨＣｌ蒸気による塩素化処理は、ＨＦ
蒸気によるフッ素化処理の場合より、固体接合を容易、
安定して行なうことができる。
【００７２】図２７は、ＨＦ蒸気によるフッ素化処理時
間とフッ素化の程度との関係を調べるために、処理した
銅ペレット、８２半田メッキ板を濡らしたｐＨ試験紙に
処理した試料を押し当て、銅ペレット、半田メッキ板の
表面に存在するフッ素（Ｆ）量をｐＨ値として測定した
ものである。なお、これらのｐＨ値は、３つの試料の平
均をとったものである。
【００７３】この図２７から、銅ペレットは半田メッキ
板よりフッ素化されにくいことがわかる。また、銅ペレ
ットは、ＨＦ蒸気に１０秒程度晒しても充分にフッ素化
されないことがわかる。これに対して、半田メッキ板
は、ＨＦ蒸気に１０秒程度晒せば、フッ素化がほぼ完了
する。なお、ＨＦ蒸気によるフッ素化は、フッ素化の程
度にばらつきを生じた。特に、銅ペレットの場合、３つ
の試料の間でｐＨ値が２ほど異なった。従って、ＨＦ蒸
気によるフッ素化は、制御がＨＣｌ蒸気による塩素化よ
り困難で、固体接合も不安定となる。
【００７４】《実施例３》表面に銅メッキを施したシリ
コン基板と金ワイヤとを、ＨＣｌ蒸気による塩素化処理
またはＨＦ蒸気によるフッ素化処理をしたのち、ワイヤ
ボンディング装置を使用して両者を接合し、その接合強
度としてせん断強度を測定した。
【００７５】銅メッキシリコン基板は、直径１５０ｍｍ
（いわゆる６インチ）の単結晶シリコンウエハの上に、
銅を電気メッキにより１μｍ堆積したものを６ｍｍ角に
切断し、リードフレームに接着したものを使用した。ま
た、金ワイヤは、太さが２５μｍの標準的なワイヤボン
ディングに用いるワイヤである。
【００７６】図２８は、実施例に使用した銅メッキシリ
コン基板を固定したリードフレームを簡略化して模式的
に示したものであって、図に示したように、銅メッキし
たシリコン基板２７０は、長さ６０ｍｍ、幅４０ｍｍの
リードフレーム２７２の中央部に形成されたダイパッド
２７３に接着した。このリードフレーム２７２は、ダイ
パッド２７３の周囲に多数のインナリード２７４が配設
してある。銅メッキシリコン基板２７０と基板の接続端
子たるリードフレーム２７２のインナリード２７４との
間を、ワイヤボンディング装置を用いて、本図に図示し
ない金ワイヤにより接合した。
【００７７】なお、接合は、常温(２５〜３５℃程度)で
大気中において行ない、圧力が０．４５Ｎから１．０
Ｎ、接合時間が２００〜３００ｍｓで実施した。さら
に、ボンディング時に超音波を併用している。
【００７８】図２９は、ＨＦ蒸気によるフッ素化処理し
たものと、ＨＣｌ蒸気による塩素化処理したものにおけ
る、銅メッキシリコン基板と金ワイヤ間のせん断強度を
測定した結果であって、比較のためにハロゲン化処理を
していない未処理のものも記載してある。図２９に示し
たように、未処理の場合は、銅メッキシリコン基板と金
ワイヤとを接合することができないが、これらをハロゲ
ン化処理（フッ素化処理または塩素化処理）することに
より、接合することができる。また、この実施例におい
ては、フッ素化処理をした方が塩素化処理をした場合よ
り大きな接合強度が得られた。
【００７９】なお、図２８において、基板の接続端子で
あるインナーリード２７４と金ワイヤとの接合も、強固
な接合が得られることが確認できた。付け加えるなら
ば、インナリードの材質は、銅の上に銀メッキが施され
ているもの、銅の上にパラジウムメッキ（最表面はフラ
ッシュ金メッキ）が施されているもの、銅の上に金メッ
キが施されているものについて実験した結果、いずれの
材料においても常温で金ワイヤと基板のインナーリード
との接合が可能であることが確認できた。
【００８０】
【発明の効果】以上に説明したように、ハロゲン化処理
により外部接続端子部またはリードの表面に金属と結合
しやすいハロゲンを存在させたことにより、導電性に優
れた銅の配線に、金ワイヤやフレキシブル基板のリード
部などのリードを直接接続することが可能となって、配
線抵抗を小さくできて、応答性に優れるとともに発熱量
の小さくすることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半導体チップの
一部の断面を模式的に示した図である。
【図２】 本発明の実施形態に係る半導体チップの金属
配線を形成する工程の説明図である。
【図３】 実施形態に係る半導体チップの電極パッドと
金ワイヤとの接続工程の説明図である。
【図４】 本発明の実施形態に係る塩素化処理の説明図
である。
【図５】 第２実施形態に係る半導体装置の一部断面図
である。
【図６】 第３実施形態に係る半導体装置の説明図であ
る。
【図７】 実施の形態に係る回路基板の斜視図である。
【図８】 実施の形態に係る電子機器の一例を示す正面
図である。
【図９】 実施の形態に係る電子機器の他の例を示す斜
視図である。
【図１０】 実施例におけるフッ素化処理の説明図と表
面処理容器の斜視図である。
【図１１】 実施例の接合処理方法の説明図である。
【図１２】 実施例のフラックスの塗布方法を説明する
図である。
【図１３】 実施例のせん断強度の測定方法の説明図で
ある。
【図１４】 金ペレットと金基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図１５】 金ペレットと銀基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図１６】 金ペレットと銅基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図１７】 錫ペレットと金基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図１８】 錫ペレットと銀基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図１９】 錫ペレットと銅基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図２０】 銅ペレットと金基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図２１】 銅ペレットと銀基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図２２】 銅ペレットと銅基板とを、未処理の場合、
フラックスを用いた場合、ＨＦ蒸気によるフッ素化処理
をした場合、ＨＣｌ蒸気による塩素化処理をした場合に
おける固体接合後の単位面積当たりのせん断強度を示す
図である。
【図２３】 図１４ないし図２２に示した単位面積当た
りのせん断強度の平均値を示す図である。
【図２４】 金ペレットと銅基板とをＨＣｌ蒸気によっ
て塩素化処理して固体接合したときの、塩素化処理の時
間と単位面積当たりのせん断強度との関係を示す図であ
る。
【図２５】 銅ペレットと半田メッキ板とをＨＣｌ蒸気
によって塩素化処理をしたときの、塩素化処理の時間と
ｐＨ値との関係を示す図である。
【図２６】 金ペレットと銅基板とをＨＦ蒸気によって
フッ素化処理して固体接合したときの、フッ素化処理の
時間と単位面積当たりのせん断強度との関係を示す図で
ある。
【図２７】 銅ペレットと半田メッキ板とをＨＦ蒸気に
よってフッ素化処理をしたときの、フッ素化処理の時間
とｐＨ値との関係を示す図である。
【図２８】 実施例３における銅メッキしたシリコン基
板をリードフレームに固定した状態を示す平面図であ
る。
【図２９】 実施例３における銅メッキしたシリコン基
板と金ワイヤとの接合後のせん断強度の測定結果を示す
図である。
【符号の説明】
１０、１３４ 半導体チップ １２ 半導体基板（シリコン基板） １４ トランジスタ ３０ 第１配線層 ４２ 第２配線層 ４８ 第３配線層 ５２ 外部接続端子部（電極パッド） ６２、１６６ リード（金ワイヤ、インナリード） １０４、１５２ キャピラリー １０６ 塩素化処理室 １１０ 塩酸蒸気供給部 １２６ 塩酸蒸気吹出し部 １３０ 塩酸蒸気 １３２ 半導体装置 １５０ ボンディング装置 １６０ フレキシブル基板 １６８ バンプ １７０ ボンディングツール １７４ ボンディングヘッド
フロントページの続き (72)発明者 小山 裕吾 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 森 義明 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 (72)発明者 朝比奈 通雄 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 Ｆターム(参考） 5F033 HH11 PP26 QQ00 VV07 XX08 5F044 AA02 AA03 EE04 EE08 EE21 KK03 KK16 KK18 KK19 NN07 QQ03 QQ04 QQ06

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップに形成された銅からなる外
    部接続端子部と、基板に形成されてなる接続端子とが接
    続してなり、前記外部接続端子部と前記接続端子との少
    なくともいずれか一方がハロゲン化処理されてなり、両
    者が固体接合してあることを特徴とする半導体装置。
  2. 【請求項２】 前記外部接続端子部として、少なくとも
    外部接続端子を含む最表面の銅配線をメッキにより形成
    したことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記ハロゲン化処理した、前記外部接続
    端子部と前記接続端子間の接合が、金ワイヤを介して相
    互に接合されていることを特徴とする請求項１または２
    に記載の半導体装置。
  4. 【請求項４】 前記接続端子は、ＴＡＢのインナリード
    であることを特徴とする請求項１または２に記載の半導
    体装置。
  5. 【請求項５】 前記接続端子は、前記基板に形成された
    接続用バンプであることを特徴とする請求項１または２
    に記載の半導体装置。
  6. 【請求項６】 半導体基板に、外部接続端子部が銅から
    なる回路を形成したのち、前記外部接続端子部と、接続
    端子との少なくともいずれか一方をハロゲン化処理し、
    ハロゲン化処理した前記外部接続端子部と前記接続端子
    とを接合することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記外部接続端子部として、少なくとも
    外部接続端子を含む最表面の銅配線をメッキにより形成
    したことを特徴とする請求項６に記載の半導体装置の製
    造方法。
  8. 【請求項８】 前記ハロゲン化処理は、塩素化処理であ
    ることを特徴とする請求項６または７に記載の半導体装
    置の製造方法。
  9. 【請求項９】 前記ハロゲン化処理は、フッ素化処理で
    あることを特徴とする請求項６または７に記載の半導体
    装置の製造方法。
  10. 【請求項１０】 前記接合は、両者の接合部に超音波振
    動を与えて行なうことを特徴とする請求項６ないし９の
    いずれかに記載の半導体装置の製造方法。
  11. 【請求項１１】 前記接合は、両者を加圧して行なうこ
    とを特徴とする請求項６ないし１０のいずれかに記載の
    半導体装置の製造方法。
  12. 【請求項１２】 前記接合は、不活性雰囲気中において
    行なうことを特徴とする請求項６ないし１１のいずれか
    に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記接合は、接合部を両者の融点より
    低い温度に加熱して行なうことを特徴とする請求項６な
    いし１２のいずれかに記載の半導体装置の製造方法。
  14. 【請求項１４】 前記ハロゲン化処理した、半導体基板
    の外部接続端子と基板の接続端子間の接合が、金ワイヤ
    を介して相互に接合されていることを特徴とする請求項
    ６ないし１３のいずれかに記載の半導体装置の製造方
    法。
  15. 【請求項１５】 前記接続端子は、ＴＡＢのインナリー
    ドであることを特徴とする請求項６ないし１３のいずれ
    かに記載の半導体装置の製造方法。
  16. 【請求項１６】 前記接続端子は、基板に形成された接
    続用バンプであることを特徴とする請求項６ないし１３
    のいずれかに記載の半導体装置の製造方法。
  17. 【請求項１７】 請求項１ないし５のいずれかに記載の
    半導体装置を有することを特徴とする回路基板。
  18. 【請求項１８】 請求項１７に記載の回路基板を有する
    ことを特徴とする電子機器。
JP2000003934A 2000-01-12 2000-01-12 半導体装置、その製造方法および回路基板並びに電子機器 Withdrawn JP2001196414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003934A JP2001196414A (ja) 2000-01-12 2000-01-12 半導体装置、その製造方法および回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003934A JP2001196414A (ja) 2000-01-12 2000-01-12 半導体装置、その製造方法および回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2001196414A true JP2001196414A (ja) 2001-07-19

Family

ID=18532791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003934A Withdrawn JP2001196414A (ja) 2000-01-12 2000-01-12 半導体装置、その製造方法および回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2001196414A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
JP2008527715A (ja) * 2005-01-10 2008-07-24 レイセオン・カンパニー 改良されたマイクロ電気−機械装置とその製造方法
US7572726B2 (en) 2003-09-18 2009-08-11 International Business Machines Corporation Method of forming a bond pad on an I/C chip and resulting structure
US10625503B2 (en) 2018-02-28 2020-04-21 Seiko Epson Corporation Liquid ejection head, liquid ejection apparatus, and electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7572726B2 (en) 2003-09-18 2009-08-11 International Business Machines Corporation Method of forming a bond pad on an I/C chip and resulting structure
JP2008527715A (ja) * 2005-01-10 2008-07-24 レイセオン・カンパニー 改良されたマイクロ電気−機械装置とその製造方法
JP4927758B2 (ja) * 2005-01-10 2012-05-09 レイセオン カンパニー 改良されたマイクロ電気−機械装置とその製造方法
JP2007266567A (ja) * 2006-03-29 2007-10-11 Hynix Semiconductor Inc 高速及び高性能の半導体パッケージ
US10625503B2 (en) 2018-02-28 2020-04-21 Seiko Epson Corporation Liquid ejection head, liquid ejection apparatus, and electronic device

Similar Documents

Publication Publication Date Title
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3771905B2 (ja) 入出力サイトのための共通ボール制限金属
US6164523A (en) Electronic component and method of manufacture
US7445958B2 (en) Semiconductor device having a leading wiring layer
TWI356460B (en) Semiconductor device including electrically conduc
US8513818B2 (en) Semiconductor device and method for fabricating the same
JPWO2006117961A1 (ja) 半導体パッケージ及びその製造方法
JP2006279062A (ja) 半導体素子および半導体装置
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP2006237151A (ja) 配線基板および半導体装置
US20020192875A1 (en) Method for fabricating a circuit device
US6883231B2 (en) Method for fabricating a circuit device
US6720209B2 (en) Method for fabricating a circuit device
JP2003007917A (ja) 回路装置の製造方法
JP2001196414A (ja) 半導体装置、その製造方法および回路基板並びに電子機器
JP2004014854A (ja) 半導体装置
US6415973B1 (en) Method of application of copper solution in flip-chip, COB, and micrometal bonding
JP2004047537A (ja) 半導体装置及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP3645391B2 (ja) 半導体集積回路装置の製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2001138075A (ja) 固体接合方法
JPS6358947A (ja) はんだバンプの形成方法
JP3675374B2 (ja) 半導体装置
JP2002270640A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070403