JP2001196389A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JP2001196389A
JP2001196389A JP2000003184A JP2000003184A JP2001196389A JP 2001196389 A JP2001196389 A JP 2001196389A JP 2000003184 A JP2000003184 A JP 2000003184A JP 2000003184 A JP2000003184 A JP 2000003184A JP 2001196389 A JP2001196389 A JP 2001196389A
Authority
JP
Japan
Prior art keywords
tray
semiconductor device
housing
housed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000003184A
Other languages
English (en)
Other versions
JP4411565B2 (ja
Inventor
Takeshi Nazuka
剛 名塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2000003184A priority Critical patent/JP4411565B2/ja
Publication of JP2001196389A publication Critical patent/JP2001196389A/ja
Application granted granted Critical
Publication of JP4411565B2 publication Critical patent/JP4411565B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 複数のトレーを順次積み重ねても収容されて
いる半導体装置のリード曲がりが発生し難い半導体製造
装置の提供。 【解決手段】 トレーの上面に設けた収容窪みに半導体
装置を載置収容する手段と、前記半導体装置が収容され
たトレーにおいて前記収容窪みから半導体装置が突出し
ているか否かを検出する収容良否判定機構と、前記半導
体装置を収容したトレーの上面側に他のトレーを重ねる
手段とを有する半導体製造装置であって、前記収容良否
判定機構は前記トレーの少なくとも1列全ての収容窪み
の内外に亘ってそれぞれ対面し、前記収容窪みに収容さ
れている半導体装置の上面の高さが前記収容窪みの縁の
高さとの間で設定以内であるか否かを判定できるセンサ
を有し、前記センサでトレー全ての収容窪みに収容され
ている半導体装置の収容状態の良否を判定する構成にな
っている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体製造装置に係
わり、例えば、パッケージの周囲から外部電極端子であ
るリードを突出させた半導体装置の最終外観検査装置等
において、検査後の良品半導体装置をトレーに損傷なく
収容するアンローディング技術に適用して有効な技術に
関する。
【0002】
【従来の技術】半導体装置(半導体集積回路装置)の一
つのパッケージ形態として、例えば、矩形体からなるパ
ッケージの周面から複数のリードを所定間隔で突出させ
る構造が知られている。このような半導体装置におい
て、パッケージの両側からリードを突出させる構造とし
てSOP(Small Outline Package ),SOJ(Small
Outline J Leaded)と呼称されるものがあり、同様の構
造でパッケージが薄く実装高さが低いものとしてTSO
P(Thin Small Outline Package),TSOJと呼称さ
れるものがある。また、パッケージの周面の4面からリ
ードを突出させるものとしてはTQFP(Thin Quad Fl
at Package)等がある。
【0003】これら半導体装置は、その製造の最終段階
で、パッケージ表面の傷の有無、パッケージ面に印刷し
たマークの良否、リード曲がりの有無等の検査が行わ
れ、良品のみがトレー等に収容されて出荷される。
【0004】このような外観検査装置(最終外観検査装
置)については、例えば、工業調査会発行「電子材料」
1994年5月号、P85〜P89(ICリード外観検査装
置)、同誌P91〜P94(ICリード形状測定装置)に開
示されている。また、市販の装置として、例えば、IC
端子計測装置(IC LEAD INSPECTION SYSTEM )等が知ら
れている。
【0005】
【発明が解決しようとする課題】半導体装置の外観検査
装置においては、良品と判定された半導体装置を順次ト
レーに収容する。また、満杯となったトレー上は所定の
場所に移動させられた後、このトレーの上または下に新
たに満杯となったトレーを重ねる構造のアンローディン
グ機構が設けられている。
【0006】このようなアンローディング機構におい
て、トレーの収容窪みに半導体装置が適正に収容され
ず、トレーの表面(上面)から突出する状態、即ち、図
15に示すように、トレー1の収容窪み2を形成する収
容窪み側壁の途中や上縁にTSOP型の半導体装置3の
パッケージ4から突出するリード5が引っ掛かるような
状態では、その上にトレー1を重ねると、トレー面から
突出する突出半導体装置6はその上方のトレー1に抑え
付けられることになり、突出半導体装置6のリード5が
折れまがり、不良品になってしまう。図15では、トレ
ー1を順次下から重ねる状態で示してある。
【0007】従来の外観検査装置では、突出半導体装置
6の有無を検出するため、図16に示すように、トレー
1の上面に沿って平行に光ビーム7を投射し、この光ビ
ーム7を受光素子8で検出し、受光素子で光ビームを受
光した場合は突出半導体装置が存在せず適正に半導体装
置3がトレー1の収容窪み2に収容されていると判定
し、光ビーム7を受光素子8が受光しない場合は光ビー
ム7が突出半導体装置6に当たって遮られる結果である
から突出半導体装置が存在すると判定する収容良否判定
機構が採用されている。即ち、この収容良否判定機構で
は、光ビーム7はトレー1の上面から一定の間隔hとな
るように設定されている。
【0008】図17はトレー1の略中央部分に突出半導
体装置6が存在する状態を示す模式図である。光ビーム
7は突出半導体装置6のパッケージ4の側面に当たるた
め、光ビーム7は受光素子8に到達せず、突出半導体装
置6が存在することを検出できる。
【0009】しかし、図18に示すようにトレー1の中
央側が低くなるように反っている場合は、突出半導体装
置6が存在しても光ビーム7は突出半導体装置6の上方
を透過し、受光素子8に到達するため、突出半導体装置
6が存在しても突出半導体装置6が存在しないと判定さ
れる。従って、トレーを積み重ねた場合、突出半導体装
置6と判定されなかった半導体装置3は、トレーの積み
重ねによって押し下げられ、リード5に力が加わりリー
ド曲がり等を起こして不良品となってしまうことが多
く、歩留り低下を来す。
【0010】図18(a)は図17に対応し、トレー1
の略中央部分に突出半導体装置6が存在する状態を示す
模式図であり、図18(b)はトレー1の反りが大きい
場合には両側を除く中央及び中央寄りの半導体装置3が
突出半導体装置6であっても、突出半導体装置6として
検出できない状態を示すものであり、極端な例である。
【0011】これは、光ビーム7の高さを低くしてトレ
ー1の上面に近づけても、検出の信頼性を維持するため
には、その高さ(間隔)は0.5mm程度にしか小さく
できないことと、幅300mmのポリフェニレンエーテ
ル樹脂製のトレー1の反りは1mm程度と大きいことに
よる。
【0012】本発明の目的は、アンローディング機構部
分等において複数のトレーを順次積み重ねても収容され
ている半導体装置のリード曲がりが発生し難い半導体製
造装置を提供することにある。
【0013】本発明の他の目的は、半導体装置を収容し
たトレーを順次重ねる前に、トレーに収容された半導体
装置の突出不良を検出する収容良否判定機構を有する半
導体製造装置において、トレーの反りがあっても確実に
突出半導体装置の有無を検出することにある。
【0014】本発明の他の目的は、歩留りの向上が図れ
る半導体製造装置を提供することにある。
【0015】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【0017】(1)トレーの上面に設けた収容窪みに半
導体装置を載置収容する手段と、前記半導体装置が収容
されたトレーにおいて前記収容窪みから半導体装置が突
出しているか否かを検出する収容良否判定機構と、前記
半導体装置を収容したトレーの上面側に他のトレーを重
ねる手段とを有する半導体製造装置であって、前記収容
良否判定機構は前記トレーの少なくとも1列全ての収容
窪みの内外に亘ってそれぞれ対面し、前記収容窪みに収
容されている半導体装置の上面の高さが前記収容窪みの
縁の高さとの間で設定以内であるか否かを判定できるセ
ンサを有し、前記センサでトレー全ての収容窪みに収容
されている半導体装置の収容状態の良否を判定する構成
になっている。
【0018】前記(1)の手段によれば、(a)トレー
の全ての収容窪みに収容されている半導体装置の上面の
高さをセンサで測定して半導体装置の収容状態の良否を
判定することができる。従って、半導体装置の収容状態
が不良と判定した場合には、半導体製造装置の動作を停
止させて半導体装置の収容状態を適正の状態に修正でき
るため、トレーを積み重ねても半導体装置は押し潰され
ることもなくリード曲がりが発生しなくなる。
【0019】(b)この結果、歩留りの向上が達成でき
る。
【0020】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【0021】(実施形態1)図1乃至図14は本発明の
一実施形態(実施形態1)である半導体製造装置とその
半導体製造装置に取り付けられるトレーおよびそのトレ
ーに収容されるTSOP型の半導体装置等に係わる図で
ある。
【0022】ここで、本発明が適用される外観検査装置
の概略について図2の装置ユニット配置図を用いて説明
する。外観検査装置は左から右に向かってトレーを供給
する供給部10,計測部11,裏面計測部12,良品と
判定された製品(半導体装置)を収容したトレーを収容
する収容部13,良品と判定された製品を収容したマガ
ジンを収容する収容部14,不良製品を収容したトレー
の第1収容部15及び不良製品を収容したトレーの第2
収容部16と並んでいる。供給部10と計測部11に掛
けてポイントツウポイント方式のローダ17が配設さ
れ、供給部10から計測部11に半導体装置を1個づつ
供給するようになっている。また、計測部11と裏面計
測部12に掛けてポイントツウポイント方式のローダ1
8が配設され、計測部11から裏面計測部12に半導体
装置を1個づつ供給するようになっている。また、裏面
計測部12〜第2収容部16に掛けてポイントツウポイ
ント方式のローダ19が配設されていて、各部間での半
導体装置の搬送を行うようになっている。
【0023】前記計測部11及び裏面計測部12では各
種の検査測定が可能であるが、計測(検査)例の一例を
挙げるならば、図14に示すような例がある。検査ポジ
ションにはプリズムステージ20が配置され、このプリ
ズムステージ20上には半導体装置3が載置される。こ
の例では半導体装置3はTSOP型半導体装置であり、
図13にも示すように矩形のパッケージ4の両側から平
行に複数のリード5を突出させる外観形状になってい
る。リード5は表面実装が可能なガルウィング型になっ
ている。プリズムステージ20の下部側方にはそれぞれ
発光体21a,21bが配置されている。これら発光体
21a,21bからは光束22a,22bが出射され、
半導体装置3の下部を照らすとともに、これら光束22
a,22bはプリズム作用で屈折し半導体装置3の両側
にそれぞれ屈折光23a,23bとして進む。この屈折
光23a,23bの進行方向側にはそれぞれカメラ24
a,24bが配設されていて、これらの屈折光23a,
23bを受光するようになっている。前記カメラ24
a,24bは、例えばCCD(charge coupled devic
e)カメラであり、XYステージ25a,25bに支持
されている。また、前記発光体21a,21bは、例え
ばLED(Light Emitting Diode)である。
【0024】これによって、リード曲がり,パッケージ
の欠け等の検査が可能になる。例えば、リードに曲がり
が有るか否かの判定,リードの浮き不良があるか否かの
判定,リード間隔の良否判定,リード先端位置が揃って
いるか否かの判定等を行うことができるとともに、パッ
ケージの欠けの有無の判定等を行うことができる。
【0025】良品と判定された半導体装置は収容部13
でトレーに収容され、不良品と判定された半導体装置は
不良の形態によって第1収容部15または第2収容部1
6でそれぞれトレーに収容される。
【0026】収容部13は、図2及び図3に示すよう
に、トレー供給部30とトレー収容部31を有するとと
もに、トレー供給部30とトレー収容部31との間でロ
ーダ19のピックアォプノズル32で半導体装置3を保
持してトレーに半導体装置3を収容する(図3参照)。
図3に示すように、トレー供給部30ではからのトレー
1が積み重ねられ、最下段のトレー1から順次払い出し
されてトレー収容部31側に送られる。払い出されたト
レー1には順次良品半導体装置3が収容される。満杯と
なってトレー収容部31に至ったトレー1は、順次上方
に押し上げられてトレー同士が積み重ねられる。
【0027】この際、前述のようにトレーの収容窪みか
らTSOP型の半導体装置が食み出していると、トレー
とトレーを重ね合わせた際、押し潰されてリード曲がり
等が発生する。
【0028】そこで、本実施形態1では、図2及び図3
に示すように、トレー供給部30とトレー収容部31と
の間に突出半導体装置の有無を検出する収容良否判定機
構34が配設されている。収容良否判定機構34は、図
4に示すように、トレーの移動方向に直交する方向に延
在する支持フレーム35が設けられている。この支持フ
レーム35は、トレー供給部30からトレー収容部31
に向かってトレー1を案内する一対のガイド36の上方
に位置している。
【0029】この支持フレーム35の一面には支持ピン
37が固定されているとともに、この支持ピン37には
支持体38が取り付けられている。この取り付けは、支
持体38に設けた一対のアーム39の底部分の穴に前記
支持ピン37を挿入した後、一方のアーム39に設けた
図示しない穴にボルト40を挿入し、ボルト40のネジ
部分を他方のアーム39に設けた図示しない雌ネジ部分
に螺合することによって支持体38を支持ピン37に固
定することによって行う。
【0030】支持体38は図4に示すように逆T字形状
となり、その下部のトレー1の面に沿って延在する支持
片41の両側面にはボルト42及び座金43を用いて支
持板44が固定されている(図4・5参照)。
【0031】前記支持板44には、図1,図4及び図5
に示すように、それぞれセンサ45が固定されている。
センサ45に繋がるコード46は図示しない検査本体に
接続されている。前記各センサ45は、トレー1の収容
窪み2の対応する縁部分を検出できるように配置されて
いる。収容窪み2のサイズは小さいため、同一の支持板
44にセンサ45を並べた場合検出ができなくなる。従
って、本実施形態1では支持板44を2枚とし、図6に
示すように、一方の支持板44のセンサ45で収容窪み
2に収容された半導体装置3の右側部分の検出を行い、
他方の支持板44のセンサ45で収容窪み2に収容され
た半導体装置3の左側部分の検出を行うようにしてあ
る。従って、半導体装置3が大きい場合、またはセンサ
45をより小さくできる場合は1枚の支持板に全てのセ
ンサを一列に並べて配置してもよい。なお、1枚の支持
板にセンサを千鳥の足跡状に配置してもよいことは勿論
である。本実施形態1ではセンサ45の保守点検の容易
性を考慮して支持板44を離して2枚とした構造になっ
ている。
【0032】ここで、TSOP型の半導体装置3を収容
するトレー1について簡単に説明する。トレー1は、図
10に示すように、上面に縦横に半導体装置3を収容す
る収容窪み2を有する構造になっていて、側面は図11
に示すようになり、端面は図12に示すようになってい
る。トレー1は、例えば長さ315.8mm,幅13
5.8mmのポリフェニレンエーテル樹脂製となってい
る。
【0033】図6は良品と判定された半導体装置3を収
容したトレー1と、収容良否判定機構34のセンサ45
との位置関係を示す図である。これにより、収容窪み2
に収容された半導体装置3のパッケージ4の一縁部分の
上面と、近接する収容窪み2の縁の高さを検出すること
ができる。センサ45は、磁気センサからなり、検出で
きる高さ範囲は2mmと大きく、所定の高さを基準にし
た場合には、その基準高さAに対して±1mmの転出が
可能である。従って、基準高さAをトレー1に反りがな
い図7の状態とした場合、トレー1の収容窪み2を形成
する収容窪み側壁の途中や上縁にTSOP型の半導体装
置3のパッケージ4から突出するリード5が引っ掛かる
ような状態(突出半導体装置6)では、突出した半導体
装置3の突出高さが検出高さ域にあるため、収容窪み2
の縁の高さL及び突出半導体装置6のパッケージ4の突
出上面高さMを検出することができる。本実施形態1の
センサ45は検出高さ範囲は2mmと広いことから、ト
レー1が1mm程度反るようなことがあっても確実に突
出半導体装置6を検出することができる。
【0034】図8はトレー1に反りがない状態であり、
aはセンサ検出範囲を示し、bはセンサ面よりセンサ面
真下の半導体装置3のパッケージ4の最も近い部分まで
の距離を示す。この場合、a>bなる関係にある。ま
た、図9はトレー1に反りがある状態であり、aはセン
サ検出範囲を示し、cはトレー1反り量を示し、dはセ
ンサ面よりセンサ面真下の半導体装置3のパッケージ4
の最も近い部分までの距離を示す。この場合、a>dな
る関係にある。これらの図からも分かるように、本実施
形態1によれば、トレー1の幅方向(センサ45の並ぶ
方向)の各収容窪み2に収容された半導体装置3は、ト
レー1の反りの有無に係わらず、その収容状態の良否を
正確かつ確実に検出判定することができる。
【0035】本実施形態1の半導体製造装置(外観検査
装置)によれば、トレー1の全ての収容窪み2に収容さ
れている半導体装置3の上面の高さをセンサ45で測定
して半導体装置3の収容状態の良否を判定することがで
きる。従って、半導体装置3の収容状態が不良と判定し
た場合には、外観検査装置の動作を停止させて突出半導
体装置6の収容状態を適正の状態に修正できるため、そ
の後トレー1を積み重ねても半導体装置3は押し潰され
ることもなくリード曲がりが発生しなくなる。この結
果、歩留りの向上が達成できる。
【0036】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、センサとしては磁気センサや容量センサ等他のもの
でもよい。
【0037】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である外観検
査技術に適用した場合について説明したが、それに限定
されるものではなく、他の半導体製造装置にも同様に適
用でき、同様の効果を得ることができる。
【0038】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0039】(1)半導体製造装置(外観検査装置)に
おいて、TSOP型の半導体装置を収容したトレーを重
ねる前に、トレーに収容された半導体装置の突出不良
を、トレーの反りがあっても収容良否判定機構で確実に
検出することができることから、突出半導体装置を適正
な収容状態に修正でき、トレーの重ね合わせによって半
導体装置が押し潰されるようなこともなくリード曲がり
が発生しなくなる。この結果、歩留りの高い外観検査装
置になる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である半導
体製造装置(外観検査装置)のアンローディング機構に
おける収容良否判定機構を示す模式的断面図である。
【図2】本実施形態1の外観検査装置の装置ユニット配
置図を示す平面図である。
【図3】本実施形態1のアンローディング機構を示す模
式図である。
【図4】本実施形態1の外観検査装置における収容良否
判定機構を示す模式的断面図である。
【図5】前記収容良否判定機構におけるセンサ配列状態
を示す模式図である。
【図6】トレーに対する前記センサの配列状態を示す模
式図平面図である。
【図7】トレーの収容窪みに収容された半導体装置とセ
ンサとの位置関係を示す拡大断面図である。
【図8】本実施形態1の外観検査装置においてトレーに
反りが無い状態での突出半導体装置の検出状態を示す模
式図である。
【図9】本実施形態1の外観検査装置においてトレーに
反りがある状態での突出半導体装置の検出状態を示す模
式図である。
【図10】本実施形態1の外観検査装置において使用す
るトレーの平面図である。
【図11】前記トレーの側面図である。
【図12】前記トレーの端面図である。
【図13】本実施形態1の外観検査装置で検査するTS
OP型半導体装置の斜視図である。
【図14】本実施形態1の外観検査装置においてTSO
P型半導体装置のリード曲がり等を検査する検査機構を
示す模式図である。
【図15】トレーを積み重ねた際発生するリード曲がり
現象を示す模式的断面図である。
【図16】従来の外観検査装置における突出半導体装置
の有無を検出する収容良否判定機構の一部を示す模式図
である。
【図17】従来の外観検査装置において突出半導体装置
を検出した状態を示す模式図である。
【図18】従来の外観検査装置においてトレーが沿って
いる状態では突出半導体装置が検出されない状態を示す
模式図である。
【符号の説明】
1…トレー、2…収容窪み、3…半導体装置、4…パッ
ケージ、5…リード、6…突出半導体装置、7…光ビー
ム、8…受光素子、10…供給部、11…計測部、12
…裏面計測部、13,14…収容部,15…第1収容
部、16…第2収容部、17,18,19…ローダ、2
0…プリズムステージ、21a,21b…発光体、22
a,22b…光束、23a,23b…屈折光、24a,
24b…カメラ、25a,25b…XYステージ、30
…トレー供給部、31…トレー収容部、32…ピックア
ォプノズル、34…収容良否判定機構、35…支持フレ
ーム、36…ガイド、37…支持ピン、38…支持体、
39…アーム、41…支持片、44…支持板、45…セ
ンサ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 トレーの上面に設けた収容窪みに半導体
    装置を載置収容する手段と、前記半導体装置が収容され
    たトレーにおいて前記収容窪みから半導体装置が突出し
    ているか否かを検出する収容良否判定機構と、前記半導
    体装置を収容したトレーの上面側に他のトレーを重ねる
    手段とを有する半導体製造装置であって、前記収容良否
    判定機構は前記トレーの少なくとも1列全ての収容窪み
    の内外に亘ってそれぞれ対面し、前記収容窪みに収容さ
    れている半導体装置の上面の高さが前記収容窪みの縁の
    高さとの間で設定以内であるか否かを判定できるセンサ
    を有し、前記センサでトレー全ての収容窪みに収容され
    ている半導体装置の収容状態の良否を判定する構成にな
    っていることを特徴とする半導体製造装置。
JP2000003184A 2000-01-12 2000-01-12 半導体製造装置 Expired - Fee Related JP4411565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000003184A JP4411565B2 (ja) 2000-01-12 2000-01-12 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000003184A JP4411565B2 (ja) 2000-01-12 2000-01-12 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2001196389A true JP2001196389A (ja) 2001-07-19
JP4411565B2 JP4411565B2 (ja) 2010-02-10

Family

ID=18532169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000003184A Expired - Fee Related JP4411565B2 (ja) 2000-01-12 2000-01-12 半導体製造装置

Country Status (1)

Country Link
JP (1) JP4411565B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463669B1 (ko) * 2002-11-26 2004-12-29 한미반도체 주식회사 반도체패키지 적재장치의 반도체패키지 이송블록

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463669B1 (ko) * 2002-11-26 2004-12-29 한미반도체 주식회사 반도체패키지 적재장치의 반도체패키지 이송블록

Also Published As

Publication number Publication date
JP4411565B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
KR100355422B1 (ko) 반도체디바이스시험장치
US5956134A (en) Inspection system and method for leads of semiconductor devices
KR100226096B1 (ko) 반도체장치 반송처리장치
GB2197948A (en) Automatic inspection of ic lead frames
KR101537044B1 (ko) Led 패키지 검사 장치
KR101637493B1 (ko) 엘이디 리드프레임 검사 장치
JP2008227069A (ja) 部品移載装置及び表面実装機
JP2007019296A (ja) 電子部品の実装装置
KR101611876B1 (ko) 반도체 패키지 핸들러
JP4411565B2 (ja) 半導体製造装置
JP2587998B2 (ja) 外観検査装置
JPH10107169A (ja) Icパッケージのリードピン検査方法及びその装置
KR100439309B1 (ko) 와이어 본딩된 칩 테스트 장치 및 방법
TWI387761B (zh) 用於檢測微型sd裝置的方法
JP2005340648A (ja) 部品認識方法、部品認識装置、表面実装機および部品検査装置
JP2005064463A (ja) マッピング装置及びその制御方法
JP3225067B2 (ja) リード測定方法
KR930002875B1 (ko) QFP(Quadratic Flat Package) IC 칩의 테스트 핸들러
JPH0266474A (ja) 半導体素子の検査方法
JPH0329335A (ja) 半導体チッププローバ
JP2750448B2 (ja) 半導体検査装置
JP2002362679A (ja) 半導体電子部品搬送具
US20030106832A1 (en) Carrier tape for an integrated circuit device
US6543127B1 (en) Coplanarity inspection at the singulation process
KR20150069144A (ko) 엘이디 리드프레임 검사 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061031

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees