JP2001189121A - 電子放出装置およびその製造方法 - Google Patents

電子放出装置およびその製造方法

Info

Publication number
JP2001189121A
JP2001189121A JP2000000565A JP2000000565A JP2001189121A JP 2001189121 A JP2001189121 A JP 2001189121A JP 2000000565 A JP2000000565 A JP 2000000565A JP 2000000565 A JP2000000565 A JP 2000000565A JP 2001189121 A JP2001189121 A JP 2001189121A
Authority
JP
Japan
Prior art keywords
electrode
insulating film
opening
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000000565A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Nobuyuki Saotome
信幸 早乙女
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000000565A priority Critical patent/JP2001189121A/ja
Priority to US09/753,559 priority patent/US6441390B2/en
Publication of JP2001189121A publication Critical patent/JP2001189121A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/308—Semiconductor cathodes, e.g. cathodes with PN junction layers

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 ｐｎ接合部からなる電子放出部に対する加速
電極の表出面積を確保して、放出電子の加速を十分に行
えるようにする。 【解決手段】 半導体基板１０の表面側に形成したｐｎ
接合部１５と、半導体基板１０上に形成した絶縁膜２１
と、ｐｎ接合部１５上の絶縁膜２１に形成した第１の開
口部２４と、第１の開口部２４の周囲を囲むように絶縁
膜２１上に形成した加速電極３１とを備えた電子放出装
置において、加速電極３１は第１の開口部２４より張り
出した状態に形成されている電子放出装置である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子放出装置およ
びその製造方法に関し、詳しくは表示装置、撮像装置に
適用することができ、また電子線露光装置、電子顕微鏡
等にも適用することが可能な電子放出装置およびその製
造方法に関する。
【０００２】
【従来の技術】従来の電子放出装置は米国特許第４３０
３９３０号明細書（特開昭５６−１５５２９号公報、特
公平１−４５６９４号公報）に開示されているように、
「冷陰極」である半導体装置において、荷電キャリアの
アバランシェ増倍が生じるように逆方向バイアスがかけ
られている。この場合には、ある電子は電子の仕事関数
を超えるのに必要な熱エネルギーを得ることができる。
そしてこれらの電子の放出は、半導体装置において、そ
の主表面上に位置する絶縁層上に加速電極もしくはゲー
ト電極を設けることにより容易になる。この絶縁層には
電子放出領域の位置に開口部が設けられていて、電子の
放出は、例えばセシウムのように仕事関数を低くする材
料を電子放出領域の位置の半導体表面に備えることによ
ってさらに容易となる。
【０００３】従来の電子放出装置に係わる一例を図９の
概略構成断面図によって説明する。
【０００４】図９に示すように、半導体基板１１０はｐ
+ 型シリコン基板１１１とその上に形成されたｐ型エピ
タキシャル層１１２とで形成されている。上記ｐ型エピ
タキシャル層１１２にはｐ+ 領域１１３が形成され、そ
の上層にはｎ++領域１１４が形成されてｐｎ接合部１１
５を形成している。さらに、上記ｐ型エピタキシャル層
１１２の上層にはｎ++領域１１４に接続するｎ+ 領域１
１６が形成されている。上記半導体基板１１０上には絶
縁膜１２１が形成され、その絶縁膜１２１上には、加速
電極１３１が形成されている。この加速電極１３１を覆
うように絶縁膜１４１が形成されている。
【０００５】また上記絶縁膜１２１には、上記ｎ+ 領域
１１３に通じる接続孔１２２が形成されていて、その接
続孔１２２を通してｎ+ 領域に接続する取り出し電極１
３２が形成されている。また絶縁膜１４１には、上記加
速電極１３１に通じる接続孔１４２が形成されていて、
その接続孔１４２を通して加速電極１３１に接続する取
り出し電極１３３が形成されている。さらに上記加速電
極１３１および取り出し電極１３２、１３３を覆う状態
に保護膜１４３が形成されている。
【０００６】また、上記ｐｎ接合部１１５上の保護膜１
４３、絶縁膜１４１、加速電極１３１および絶縁膜１２
１には電子放出のための開口部１２５が形成されてい
る。さらに、取り出し電極１３３上の保護膜１４３には
ワイヤボンディング用の開口部１４４が形成されてい
る。
【０００７】
【発明が解決しようとする課題】上記説明した電子放出
装置の加速電極に電圧をかけて、放出された電子により
電子管の機能を最大に発揮するには、電子放出面と加速
電極の相対的構造が課題となる。しかしながら、従来の
冷陰極構造の電子放出装置においては、通常、シリコン
基板表面にプレーナプロセスを用いて、冷陰極構造の母
体となるｐｎ接合と、その上に絶縁膜を形成しているた
め、電子放出部と加速電極との距離が離れて、十分な電
子の加速ができないという問題があった。そして前記図
９に示した従来の冷陰極構造の電子放出装置では、構造
上、ｐｎ接合部からなる電子放出部に対する加速電極の
表出面積が小さいため、放出電子の加速が十分にできて
いなかった。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた電子放出装置およびその製造方法
である。
【０００９】本発明の第１の電子放出装置は、半導体基
板の表面側に形成したｐｎ接合部と、前記半導体基板上
に形成した絶縁膜と、前記ｐｎ接合部上の前記絶縁膜に
形成した開口部と、前記開口部の周囲を囲むように前記
絶縁膜上に形成した加速電極とを備えた電子放出装置に
おいて、前記加速電極は前記開口部より張り出した状態
に形成されているものである。
【００１０】上記第１の電子放出装置では、加速電極が
開口部より張り出した状態に形成されていることから、
加速電極の開口部側の側面および下面が開口部に対して
表出した状態になる。したがって、上記加速電極は、従
来の電子放出装置の加速電極よりもｐｎ接合部からなる
電子放出部に対する表出面積が大きくなる。そのため、
ｐｎ接合部から放出された電子は十分に加速される。
【００１１】本発明の第２の電子放出装置は、半導体基
板の表面側に形成したｐｎ接合部と、前記半導体基板上
に形成した絶縁膜と、前記ｐｎ接合部上の前記絶縁膜に
形成した開口部と、前記開口部の周囲を囲むように前記
絶縁膜上に形成した加速電極とを備えた電子放出装置に
おいて、前記加速電極は断面略Ｌ字形に形成されている
ものである。
【００１２】上記第２の電子放出装置では、加速電極が
断面略Ｌ字形に形成されていることから、加速電極の略
Ｌ字形に形成されている垂直壁の部分を開口部側に形成
することにより、その加速電極は、従来の電子放出装置
の加速電極よりもｐｎ接合部からなる電子放出部に対す
る表出面積が大きくなる。そのため、ｐｎ接合部からな
る電子放出部から放出された電子は十分に加速される。
【００１３】本発明の第３の電子放出装置は、半導体基
板の表面側に形成したｐｎ接合部と、前記半導体基板上
に形成した絶縁膜と、前記ｐｎ接合部上の前記絶縁膜に
形成した開口部と、前記開口部の周囲を囲むように前記
絶縁膜上に形成した加速電極とを備えた電子放出装置に
おいて、前記加速電極は断面略逆Ｌ字形に形成されてい
るものである。
【００１４】上記第３の電子放出装置では、加速電極が
断面略逆Ｌ字形に形成されていることから、加速電極の
略逆Ｌ字形に形成されている垂直壁の部分を開口部側に
形成することにより、その加速電極は、従来の電子放出
装置の加速電極よりもｐｎ接合部からなる電子放出部に
対する表出面積が大きくなる。そのため、ｐｎ接合部か
らなる電子放出部から放出された電子は十分に加速され
る。
【００１５】本発明の電子放出装置の第１の製造方法
は、半導体基板の表面側にｐｎ接合部を形成する工程
と、前記半導体基板上に絶縁膜を形成する工程と、前記
ｐｎ接合部上の前記絶縁膜に開口部を形成する工程と、
前記開口部の周囲を囲むように前記絶縁膜上に加速電極
を形成する工程とを備えた電子放出装置の製造方法にお
いて、前記加速電極下部における前記開口部側の前記絶
縁膜を除去して前記加速電極を前記開口部より張り出し
た状態に形成する工程を備えている。
【００１６】上記第１の製造方法では、加速電極下部に
おける開口部側の絶縁膜を除去して加速電極を開口部よ
り張り出した状態に形成する工程を備えていることか
ら、加速電極の開口部側の側面および下面が開口部に対
して表出した状態に形成される。したがって、上記加速
電極は、従来の電子放出装置の加速電極よりもｐｎ接合
部からなる電子放出部に対する表出面積が大きく形成さ
れる。そのため、ｐｎ接合部から放出された電子が十分
に加速される加速電極に形成される。
【００１７】本発明の電子放出装置の第２の製造方法
は、半導体基板の表面側にｐｎ接合部を形成する工程
と、前記半導体基板上に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上に加速電極を形成するための電
極膜を形成する工程と、前記電極膜上に第２の絶縁膜を
形成する工程と、前記第２の絶縁膜と前記電極膜とをパ
ターニングするとともに前記ｐｎ接合部上の前記第２の
絶縁膜と前記電極膜とを除去して開口部を形成する工程
と、前記開口部の側壁に前記電極膜に接続するサイドウ
ォール電極を形成して前記電極膜と前記サイドウォール
電極とで加速電極を形成する工程と、前記ｐｎ接合部上
の前記第１の絶縁膜を開口して前記開口部を延長して形
成する工程とを備えている。
【００１８】上記第２の製造方法では、開口部の側壁に
電極膜に接続するサイドウォール電極を形成して電極膜
とサイドウォール電極とで加速電極を形成することか
ら、形成される加速電極は断面略Ｌ字形の形状になる。
しかも、略Ｌ字形の垂直壁部分となるサイドウォール電
極が開口部側に面するように形成されることから、上記
加速電極は、従来の電子放出装置の加速電極よりもｐｎ
接合部からなる電子放出部に対する表出面積が大きく形
成される。そのため、ｐｎ接合部から放出された電子が
十分に加速される加速電極に形成される。
【００１９】本発明の電子放出装置の第３の製造方法
は、半導体基板の表面側にｐｎ接合部を形成する工程
と、前記半導体基板上に第１の絶縁膜を形成する工程
と、前記ｐｎ接合部上方における前記第１の絶縁膜上に
ダミーパターンを形成する工程と、前記第１の絶縁膜上
に前記ダミーパターンを被覆するように加速電極を形成
するための電極膜を形成する工程と、前記電極膜上に平
坦化絶縁膜を形成した後に前記平坦化絶縁膜をエッチバ
ックするとともに前記ダミーパターン上の前記電極膜を
選択的に除去する工程と、前記電極膜をパターニングし
て加速電極を形成する工程と、前記ダミーパターンを除
去して前記加速電極に前記開口部を形成する工程と、前
記ｐｎ接合部上の前記第１の絶縁膜を開口して前記開口
部を延長して形成する工程とを備えている。
【００２０】上記第３の製造方法では、ダミーパターン
を被覆するように加速電極を形成するための電極膜を形
成する工程と、電極膜上に平坦化絶縁膜を形成した後に
その平坦化絶縁膜をエッチバックするとともにダミーパ
ターン上の電極膜を選択的に除去する工程とを備えてい
ることから、電極膜は断面略Ｌ字形に形成される。さら
に、ダミーパターンを除去して開口部を形成する工程と
を備えていることから、加速電極の略Ｌ字形の垂直壁部
分が開口部側に面するように形成される。そのため、上
記加速電極は、従来の電子放出装置の加速電極よりもｐ
ｎ接合部からなる電子放出部に対する表出面積が大きく
形成されるので、ｐｎ接合部から放出された電子が十分
に加速される加速電極になる。
【００２１】本発明の電子放出装置の第４の製造方法
は、半導体基板の表面側にｐｎ接合部を形成する工程
と、前記半導体基板上に第１の絶縁膜を形成する工程
と、前記第１の絶縁膜上に第２の絶縁膜を形成する工程
と、前記第２の絶縁膜上に加速電極を形成するための電
極膜を形成する工程と、前記電極膜と前記第２の絶縁膜
とをパターニングするとともに前記ｐｎ接合部上の前記
電極膜と前記第２の絶縁膜とを除去して開口部を形成す
る工程と、前記開口部の側壁に前記電極膜に接続するサ
イドウォール電極を形成して前記電極膜と前記サイドウ
ォール電極とで加速電極を形成する工程と、前記ｐｎ接
合部上の前記電極膜を開口して前記開口部を延長して形
成する工程とを備えている。
【００２２】上記第４の製造方法では、開口部の側壁に
電極膜に接続するサイドウォール電極を形成して電極膜
とサイドウォール電極とで加速電極を形成することか
ら、形成される加速電極は断面略逆Ｌ字形の形状にな
る。しかも、略逆Ｌ字形の垂直壁部分となるサイドウォ
ール電極が開口部側に面するように形成されることか
ら、上記加速電極は、従来の電子放出装置の加速電極よ
りもｐｎ接合部からなる電子放出部に対する表出面積が
大きく形成される。そのため、ｐｎ接合部から放出され
た電子が十分に加速される加速電極に形成される。
【００２３】
【発明の実施の形態】本発明の第１の電子放出装置に係
わる実施の形態を、図１の概略構成断面図によって説明
する。
【００２４】図１に示すように、半導体基板１０はｐ+
型シリコン基板１１とその上に形成されたｐ型エピタキ
シャル層１２とで形成されている。上記ｐ型エピタキシ
ャル層１１２には、アバランシェ効果による電子放出が
起こるような濃度条件と接合深さになるように、ｐ+ 領
域１３が形成され、その上層にｎ++領域１４が形成され
てｐｎ接合部１５が形成されている。さらに、上記ｐ型
エピタキシャル層１２の上層にはｎ++領域１４に接続す
るｎ+ 領域１６が形成されている。
【００２５】上記半導体基板１０上には絶縁膜２１が第
１の絶縁膜２２と第２の絶縁膜２３とで形成されてい
る。上記第１の絶縁膜２２は例えば酸化シリコン膜から
なり、上記ｎ+ 領域１６上を覆うようにパターニングさ
れている。また上記第２の絶縁膜２３は例えば窒化シリ
コン膜からなり、上記半導体基板１０上に上記第１の絶
縁膜２２を覆うように形成されている。そして上記ｐｎ
接合部１５上の絶縁膜２１（第１の絶縁膜２２と第２の
絶縁膜２３）には第１の開口部２４が形成されている。
【００２６】上記第１の開口部２４の周囲における上記
絶縁膜２１上には加速電極３１が例えば多結晶シリコン
で形成されている。さらに上記加速電極３１を覆う状態
に上記絶縁膜２１上には第３の絶縁膜４１が形成されて
いる。
【００２７】上記第３の絶縁膜３１には上記加速電極３
１に通じる接続孔４２が形成されている。この接続孔４
２には上記加速電極３１に接続する取り出し電極３２が
例えばアルミニウムで形成されている。また上記基板第
３の絶縁膜４１および上記絶縁膜２１には、上記ｎ+ 領
域１６に通じる接続孔４３が形成されていて、その接続
孔４３を通してｎ+ 領域１６に接続する取り出し電極３
３が例えばアルミニウムで形成されている。
【００２８】さらに上記各取り出し電極３２，３３を覆
う状態に上記第３の絶縁膜４１上には、保護膜４４が形
成されている。その保護膜４４および第３の絶縁膜４１
には、上記第１の開口部２４に通じると第２の開口部２
５が形成されていて、開口部２６を構成している。ま
た、上記保護膜４４には、取り出し電極３２に通じる開
口部４５が形成されている。
【００２９】上記加速電極３１は上記開口部２６より張
り出した状態に形成されている。すなわち、上記第１の
開口部２４は上記加速電極３１の下部側に食い込む状態
に形成されていて、上記加速電極３１は第１の開口部２
４に対してオーバハング状に形成されている。
【００３０】上記第１の電子放出装置では、加速電極３
１が開口部２６（第１の開口部２４）より張り出した状
態に形成されていることから、加速電極３１の開口部２
６側の側面および下面が開口部２６に対して表出した状
態になる。したがって、上記加速電極３１は、従来の電
子放出装置の加速電極よりもｐｎ接合部１５からなる電
子放出部に対する表出面積が大きくなる。そのため、ｐ
ｎ接合部１５から放出された電子は十分に加速されるよ
うになる。
【００３１】次に、本発明の電子放出装置の第１の製造
方法に係わる実施の形態を、図２の製造工程断面図によ
って説明する。図２では、前記図１によって示した構成
部品と同様のものには同一符号を付与して示す。
【００３２】図２の（１）に示すように、Ｐ+ 型シリコ
ン基板１１にＰ型エピタキシャル層１２を堆積した半導
体基板１０に、アバランシェ効果による電子放出が起こ
るような濃度条件と接合深さになるように、Ｐ+ 領域１
３と、ｎ++領域１４によるｐｎ接合部１５および取り出
し電極（図示せず）に接続するためのｎ+ 領域１６を拡
散層で形成する。上記Ｐ+ 領域１３、ｎ++領域１４、ｎ
+ 領域１６等は、例えば、通常のレジストマスクを形成
した後それをマスクに用いたイオン注入法によって形成
される。
【００３３】次いで図２（２）に示すように、上記拡散
層を形成した半導体基板１０上に第１の絶縁膜２２を形
成する。その後、リソグラフィー技術（以下、リソグラ
フィー技術とは、例えばレジスト塗布、露光、現像工程
によるレジストマスクの形成技術をいう）を用いて電子
放出部となる第１の開口部を形成するためのレジストマ
スク（図示せず）を形成した後、そのレジストマスクを
マスクに用いたエッチングにより上記第１の絶縁膜２２
のパターニングを行い、電子放出部を形成するための第
１の開口部２４を形成する。
【００３４】次いで、エッチングストッパとしての機能
を持つ第２の絶縁膜２３を、例えば窒化シリコン膜で形
成する。このようにして絶縁膜２１を構成する。さらに
第２の絶縁膜２３上に例えば多結晶シリコンからなる電
極膜３５を形成する。
【００３５】次いで、リソグラフィー技術を用いて上記
電極膜３５をパターニングするためのレジストマスク
（図示せず）を形成した後、そのレジストマスクに用い
たエッチングにより上記電極膜３５のパターニングを行
って、電子放出部を形成するための第１の開口部２４を
電極膜３５にも形成するとともに、加速電極３１を形成
する。
【００３６】さらに図２（３）に示すように、上記絶縁
膜２１上に上記加速電極３１を被覆する第３の絶縁膜４
１を例えば酸化シリコンで形成する。次いでリソグラフ
ィー技術によって所望の接続孔を形成するためのレジス
トマスクを形成し、それをエッチングマスクに用いたエ
ッチングによって、上記第３の絶縁膜４１に上記加速電
極３１に通じる接続孔４２を形成するとともに、上記第
３の絶縁膜４１、上記絶縁膜２１等に上記ｎ+ 領域１６
に通じる接続孔４３を形成する。
【００３７】さらに、通常のアルミニウム電極の形成技
術を用いて、この接続孔４２を通して上記加速電極３１
に接続する取り出し電極３２を形成するとともに、接続
孔４３を通して上記ｎ+ 領域１６に接続する取り出し電
極３３を形成する。この取り出し電極３２，３３を形成
するためのパターニングには、リソグラフィー技術によ
ってレジストマスクを形成した後、それをエッチングマ
スクに用いてドライエッチングを行うことによって実施
する。次いで上記各取り出し電極３２，３３を覆う状態
に上記第３の絶縁膜４１上には、保護膜４４を例えば窒
化シリコン膜で形成する。
【００３８】その後、図２の（４）に示すように、リソ
グラフィー技術とエッチング技術とによって、保護膜４
４、第３の絶縁膜４１および第２の絶縁膜２３をエッチ
ングして、第２の開口部２５を形成するとともに、上記
第１の開口部２４に埋め込まれた保護膜４４、第３の絶
縁膜４１、第２の絶縁膜２３を除去して第１の開口部２
４を再び開口して、第２の開口部２５と第１の開口部２
４とで電子放出部となるｐｎ接合部１５上に開口部２６
を形成する。
【００３９】さらに、リソグラフィー技術とエッチング
技術とを用いて、上記保護膜４４にワイヤボンディング
するためのもので取り出し電極３２に通じる開口部４５
を形成するとともに、上記第１の開口部２４側における
上記加速電極３１下部の絶縁膜２１をエッチング除去し
て、上記加速電極３１を上記第１の開口部２４に対して
オーバハング状に形成する。
【００４０】このときのエッチング条件は、アノードカ
ップルに対する印加周波数を１３．５６ＭＨｚ、エッチ
ングガスにテトラフルオロメタン（ＣＦ4 ）を用い、そ
れを１００ｃｍ3 ／ｍｉｎで供給し、電力密度を０．０
３Ｗ／ｃｍ2 、エッチング雰囲気の圧力を１３Ｐａに設
定した。または、リモートプラズマ方式を用いてマイク
ロ波周波数を２．４５ＧＨｚに設定し、エッチングガス
に三フッ化窒素（ＮＦ 3 ）を用い、それを例えば１００
ｃｍ3 ／ｍｉｎの流量で供給し、エッチング雰囲気の圧
力を１３Ｐａに設定してエッチングを行っても、上記説
明したのと同様に保護膜４５と第２の絶縁膜２３とが等
方的にエッチングされ、上記同様の形状が得られる。
【００４１】上記エッチング条件では、窒化シリコンか
らなる保護膜４５および窒化シリコンからなる第２の絶
縁膜２３が等方的にエッチングされるため、前記図２の
（４）に示したように、開口部２６に対してオーバハン
グ状の加速電極３１が形成される。
【００４２】なお、上記第１の製造方法においては、上
記リソグラフィー技術で形成されたレジストマスク（図
示せず）は、イオン注入工程もしくはエッチング工程が
終了した後、直を除去する。また、上記取り出し電極３
２，３３の下層にはバリアメタル（図示せず）を形成し
ておくことが望ましい。
【００４３】上記第１の製造方法では、加速電極３１の
下部における開口部２６（第１の開口部２４）側の絶縁
膜２１（第２の絶縁膜２３および第１の絶縁膜２２）を
等方的なエッチングによって除去して、加速電極３１を
第１の開口部２４より張り出した状態に形成する工程を
備えていることから、加速電極３１の第１の開口部２４
側における側面および下面が第１の開口部２４に対して
表出した状態に形成される。したがって、上記加速電極
３１は、従来の電子放出装置の加速電極よりもｐｎ接合
部１５からなる電子放出部に対する表出面積が大きく形
成される。そのため、ｐｎ接合部１５から放出された電
子が十分に加速される加速電極３１に形成される。
【００４４】次に本発明の第２の電子放出装置に係わる
第１の実施の形態を、図３の概略構成断面図によって説
明する。図３では、前記図１によって説明したのと同様
の構成部品には同一符号を付与して示す。
【００４５】図３に示すように、半導体基板１０はｐ+
型シリコン基板１１とその上に形成されたｐ型エピタキ
シャル層１２とで形成されている。上記ｐ型エピタキシ
ャル層１１２には、アバランシェ効果による電子放出が
起こるような濃度条件と接合深さになるように、ｐ+ 領
域１３が形成され、その上層にｎ++領域１４が形成され
てｐｎ接合部１５が形成されている。さらに、上記ｐ型
エピタキシャル層１２の上層にはｎ++領域１４に接続す
るｎ+ 領域１６が形成されている。
【００４６】上記半導体基板１０上には上記ｎ+ 領域１
６を被覆するように絶縁膜（第１の絶縁膜）２１が例え
ば酸化シリコンで形成され、上記ｐｎ接合部１５上の絶
縁膜２１には第１の開口部２４が形成されている。上記
絶縁膜２１上には、第１の開口部２４を囲むように断面
略Ｌ字形の加速電極３１が例えば多結晶シリコンで形成
されている。
【００４７】上記加速電極３１は、上記絶縁膜２１上の
所定の位置に形成された電極膜３５と、上記第１の開口
部２４の側周に沿うとともに上記絶縁膜２１上に形成さ
れたサイドウォール電極３６とで断面略Ｌ字形に形成さ
れている。また上記電極膜３５上には第２の絶縁膜２３
が形成されている。
【００４８】さらに上記加速電極３１、上記第２の絶縁
膜２３および上記絶縁膜２１上を被覆するように上記半
導体基板１０上には第３の絶縁膜４１が形成されてい
る。
【００４９】上記第３の絶縁膜４１および第２の絶縁膜
２３には上記加速電極３１に通じる接続孔４２が形成さ
れている。この接続孔４２には上記加速電極３１に接続
する取り出し電極３２が例えばアルミニウムで形成され
ている。また上記基板第３の絶縁膜４１および上記絶縁
膜２１には、上記ｎ+ 領域１６に通じる接続孔４３が形
成されていて、その接続孔４３を通してｎ+ 領域１６に
接続する取り出し電極３３が例えばアルミニウムで形成
されている。
【００５０】さらに上記各取り出し電極３２，３３を覆
う状態に上記第３の絶縁膜４１上には、保護膜４４が形
成されている。その保護膜４４および第３の絶縁膜４１
には、上記第１の開口部２４に通じると第２の開口部２
５が形成されていて、開口部２６を構成している。ま
た、上記保護膜４４には、取り出し電極３２に通じる開
口部４５が形成されている。
【００５１】また、上記加速電極３１は上記開口部２６
より張り出した状態に形成されていてもよい。すなわ
ち、上記第１の開口部２４は上記加速電極３１の下部側
に食い込む状態に形成されていて、上記加速電極３１は
第１の開口部２４に対してオーバハング状に形成されて
いてもよい。
【００５２】上記第１の実施の形態で説明した第２の電
子放出装置では、加速電極３１が電極膜３５とサイドウ
ォール電極３６とによって断面略Ｌ字形に形成されてい
ることから、加速電極３１の略Ｌ字形に形成されている
垂直壁の部分、すなわち、サイドウォール電極３６が開
口部２６（第１の開口部２４）側に形成されていること
により、上記加速電極３１は、従来の電子放出装置の加
速電極よりもｐｎ接合部からなる電子放出部に対する表
出面積が大きくなる。そのため、ｐｎ接合部１５からな
る電子放出部から放出された電子は上記加速電極３１に
よって十分に加速される。
【００５３】次に、本発明の電子放出装置における第２
の製造方法に係わる第１の実施の形態を、図４の製造工
程断面図によって説明する。図４では、前記図３によっ
て示した構成部品と同様のものには同一符号を付与して
示す。
【００５４】図４の（１）に示すように、Ｐ+ 型シリコ
ン基板１１にＰ型エピタキシャル層１２を堆積した半導
体基板１０に、アバランシェ効果による電子放出が起こ
るような濃度条件と接合深さになるように、Ｐ+ 領域１
３と、ｎ++領域１４によるｐｎ接合部１５および取り出
し電極（図示せず）に接続するためのｎ+ 領域１６を拡
散層で形成する。上記Ｐ+ 領域１３、ｎ++領域１４、ｎ
+ 領域１６等は、例えば、通常のレジストマスクを形成
した後それをマスクに用いたイオン注入法によって形成
される。ここまでは、前記図２の（１）によって説明し
たのと同様のプロセスである。
【００５５】次いで、上記拡散層を形成した半導体基板
１０上に絶縁膜（第１の絶縁膜）２１を例えば酸化シリ
コン膜で形成する。次いでその絶縁膜２１上に例えば多
結晶シリコンからなる電極膜３５を形成する。さらに第
２の絶縁膜２３を例えば酸化シリコン膜で形成する。
【００５６】次いで図４の（２）に示すように、リソグ
ラフィー技術を用いて電子放出部となる第１の開口部を
形成するとともに加速電極を形成するためのレジストマ
スク（図示せず）を形成した後、そのレジストマスクを
マスクに用いたエッチングにより上記第２の絶縁膜２
３、電極膜３５のパターニングを行うとともに、電子放
出部を形成するための第１の開口部２４を形成する。
【００５７】次いで図４の（３）に示すように、上記第
１の開口部２４の内面も含めて上記第２の絶縁膜２３上
にサイドウォール電極形成膜３７を形成する。その後サ
イドウォール電極形成膜３７を全面エッチバックして上
記第１の開口部２４の側壁にサイドウォール電極３６を
形成する。このようにして、電極膜３５とサイドウォー
ル電極３６とで断面略Ｌ字形の加速電極３１が構成され
る。
【００５８】なお、上記エッチバックによって、加速電
極３１およびその上部に形成された第２の絶縁膜２３か
ら成るパターンの外側の側壁にも、サイドウォール電極
３６と同様のサイドウォール３８が形成される。
【００５９】さらに図４（４）に示すように、上記絶縁
膜２１上に上記加速電極３１、第２の絶縁膜２３等を被
覆する第３の絶縁膜４１を例えば酸化シリコンで形成す
る。次いでリソグラフィー技術によって所望の接続孔を
形成するためのレジストマスクを形成し、それをエッチ
ングマスクに用いたエッチングによって、上記第３の絶
縁膜４１に上記加速電極３１に通じる接続孔４２を形成
するとともに、上記第３の絶縁膜４１、上記絶縁膜２１
等に上記ｎ+ 領域１６に通じる接続孔４３を形成する。
【００６０】さらに、通常のアルミニウム電極の形成技
術を用いて、この接続孔４２を通して上記加速電極３１
に接続する取り出し電極３２を形成するとともに、接続
孔４３を通して上記ｎ+ 領域１６に接続する取り出し電
極３３を形成する。この取り出し電極３２，３３を形成
するためのパターニングには、リソグラフィー技術によ
ってレジストマスクを形成した後、それをエッチングマ
スクに用いてドライエッチングを行うことによって実施
する。次いで上記各取り出し電極３２，３３を覆う状態
に上記第３の絶縁膜４１上には、保護膜４４を例えば窒
化シリコン膜で形成する。
【００６１】その後図４の（５）に示すように、リソグ
ラフィー技術とエッチング技術とによって、保護膜４４
および第３の絶縁膜４１をエッチングして第２の開口部
２５を形成するとともに、上記第１の開口部２４に埋め
込まれた保護膜４４および第３の絶縁膜４１を除去して
第１の開口部２４を再び開口する。
【００６２】さらに、リソグラフィー技術とエッチング
技術とを用いて、上記保護膜４４には、ワイヤボンディ
ングするためのもので取り出し電極３２に通じる開口部
４５を形成するとともに、上記ｐｎ接合部１５が露出す
る状態に上記第１の開口部２４を絶縁膜２１に延長して
形成する。その結果、第２の開口部２５と第１の開口部
２４とで電子放出部となるｐｎ接合部１５上に開口部２
６が構成される。また、上記エッチングの際には、第１
の開口部２４側より絶縁膜２１をサイドエッチングし
て、上記加速電極３１を上記第１の開口部２４に対して
オーバハング状に形成してもよい。
【００６３】なお、上記第２の製造方法においては、上
記リソグラフィー技術で形成されたレジストマスク（図
示せず）は、イオン注入工程もしくはエッチング工程が
終了した後、直ちに除去する。また、上記取り出し電極
３２，３３の下層にはバリアメタル（図示せず）を形成
しておくことが望ましい。
【００６４】上記第２の製造方法では、開口部２６（第
１の開口部２４）の側壁に電極膜３５に接続するサイド
ウォール電極３６を形成して電極膜３５とサイドウォー
ル電極３６とで加速電極３１を形成することから、加速
電極３１は断面略Ｌ字形の形状に形成される。しかも、
略Ｌ字形の垂直壁部分となるサイドウォール電極３６が
第１の開口部２４側に面するように形成されることか
ら、上記加速電極３１は、従来の電子放出装置の加速電
極よりもｐｎ接合部１５からなる電子放出部に対する表
出面積が大きく形成される。そのため、ｐｎ接合部１５
から放出された電子が十分に加速される加速電極３１に
形成される。
【００６５】次に本発明の第２の電子放出装置に係わる
第２の実施の形態を、図５の概略構成断面図によって説
明する。図５では、前記図１および図３によって説明し
たのと同様の構成部品には同一符号を付与して示す。
【００６６】図５に示すように、半導体基板１０はｐ+
型シリコン基板１１とその上に形成されたｐ型エピタキ
シャル層１２とで形成されている。上記ｐ型エピタキシ
ャル層１１２には、アバランシェ効果による電子放出が
起こるような濃度条件と接合深さになるように、ｐ+ 領
域１３が形成され、その上層にｎ++領域１４が形成され
てｐｎ接合部１５が形成されている。さらに、上記ｐ型
エピタキシャル層１２の上層にはｎ++領域１４に接続す
るｎ+ 領域１６が形成されている。
【００６７】上記半導体基板１０上には上記ｎ+ 領域１
６を被覆するように絶縁膜（第１の絶縁膜）２１が例え
ば酸化シリコン膜で形成され、上記ｐｎ接合部１５上の
絶縁膜２１には第１の開口部２４が形成されている。上
記第１の開口部２４側の上記絶縁膜２１上には、第１の
開口部２４を囲むように加速電極３１が例えば多結晶シ
リコンで形成されている。
【００６８】上記加速電極３１は、断面略Ｌ字形で環状
の電極膜からなるものであって、上記第１の開口部２４
の側周に沿うとともに上記絶縁膜２１上の所定の位置に
形成されている。また上記加速電極３１上には第２の絶
縁膜２３が形成されている。なお、この第２の絶縁膜２
３は形成されていなくてもよい。
【００６９】さらに上記加速電極３１、上記第２の絶縁
膜２３および上記絶縁膜２１上を被覆するように上記半
導体基板１０上には第３の絶縁膜４１が形成されてい
る。
【００７０】上記第３の絶縁膜４１および第２の絶縁膜
２３には上記加速電極３１に通じる接続孔４２が形成さ
れている。この接続孔４２には上記加速電極３１に接続
する取り出し電極３２が例えばアルミニウムで形成され
ている。また上記基板第３の絶縁膜４１および上記絶縁
膜２１には、上記ｎ+ 領域１６に通じる接続孔４３が形
成されていて、その接続孔４３を通してｎ+ 領域１６に
接続する取り出し電極３３が例えばアルミニウムで形成
されている。
【００７１】さらに上記各取り出し電極３２，３３を覆
う状態に上記第３の絶縁膜４１上には、保護膜４４が形
成されている。その保護膜４４および第３の絶縁膜４１
には、上記第１の開口部２４に通じると第２の開口部２
５が形成されていて、開口部２６を構成している。ま
た、上記保護膜４４には、取り出し電極３２に通じる開
口部４５が形成されている。
【００７２】また、上記加速電極３１は上記開口部２６
より張り出した状態に形成されていてもよい。すなわ
ち、上記第１の開口部２４は上記加速電極３１の下部側
に食い込む状態に形成されていて、上記加速電極３１は
第１の開口部２４に対してオーバハング状に形成されて
いてもよい。
【００７３】上記第２の実施の形態で説明した第２の電
子放出装置では、加速電極３１が断面略Ｌ字形に形成さ
れていて、しかも加速電極３１の略Ｌ字形に形成されて
いる垂直壁の部分が開口部２６（第１の開口部２４）側
に形成されていることにより、上記加速電極３１は、従
来の電子放出装置の加速電極よりもｐｎ接合部からなる
電子放出部に対する表出面積が大きくなる。そのため、
ｐｎ接合部１５からなる電子放出部から放出された電子
は上記加速電極３１によって十分に加速される。
【００７４】次に、本発明の電子放出装置における第３
の製造方法に係わる実施の形態を、図６の製造工程断面
図によって説明する。図６では、前記図３によって示し
た構成部品と同様のものには同一符号を付与して示す。
【００７５】図６の（１）に示すように、Ｐ+ 型シリコ
ン基板１１にＰ型エピタキシャル層１２を堆積した半導
体基板１０に、アバランシェ効果による電子放出が起こ
るような濃度条件と接合深さになるように、Ｐ+ 領域１
３と、ｎ++領域１４によるｐｎ接合部１５および取り出
し電極（図示せず）に接続するためのｎ+ 領域１６を拡
散層で形成する。上記Ｐ+ 領域１３、ｎ++領域１４、ｎ
+ 領域１６等は、例えば、通常のレジストマスクを形成
した後それをマスクに用いたイオン注入法によって形成
される。ここまでは、前記図２の（１）によって説明し
たのと同様のプロセスである。
【００７６】次いで、上記拡散層を形成した半導体基板
１０上に絶縁膜（第１の絶縁膜）２１を例えば酸化シリ
コン膜で形成する。次いでその絶縁膜２１上に例えば酸
化シリコンからなるダミー膜５１を形成する。その後、
リソグラフィー技術を用いて電子放出部となる位置にダ
ミーパターンを形成するためのレジストマスク（図示せ
ず）を形成した後、そのレジストマスクをマスクに用い
たエッチングにより上記ダミー膜５１のパターニングを
行い、電子放出部上にダミーパターン５２を形成する
【００７７】次いで図６の（２）に示すように、上記ダ
ミーパターン５２を覆う状態に電極膜３５を形成した
後、さらに上記電極膜３５上に平坦化絶縁膜となる第２
の絶縁膜２３を形成する。その後第２の絶縁膜２３と、
上記ダミーパターン５２上の電極膜３５とをエッチバッ
クして、上記ダミーパターン５２の上面を露出させる。
なお、エッチバックの代わりに化学的機械研磨（ＣＭ
Ｐ: Chemical MechanicalPolishing ）を用いたダミー
パターン５２の上面を露出させてもよい。
【００７８】その後、選択的に上記ダミーパターン５２
を除去して、第１の開口部２４を形成する。このとき、
第２の絶縁膜２３も除去されてもよい。
【００７９】さらに図６（３）に示すように、リソグラ
フィー技術を用いて電極膜３５および第２の絶縁膜２３
をパターニングするためのレジストマスク（図示せず）
を形成した後、そのレジストマスクをマスクに用いたエ
ッチングにより上記第２の絶縁膜２３、電極膜３５のパ
ターニングを行い、上記電極膜３５で加速電極３１を形
成する。
【００８０】次いで図６の（４）に示すように、上記絶
縁膜２１上に上記加速電極３１、第２の絶縁膜２３等を
被覆する第３の絶縁膜４１を例えば酸化シリコンで形成
する。次いでリソグラフィー技術によって所望の接続孔
を形成するためのレジストマスクを形成し、それをエッ
チングマスクに用いたエッチングによって、上記第３の
絶縁膜４１に上記加速電極３１に通じる接続孔４２を形
成するとともに、上記第３の絶縁膜４１、上記絶縁膜２
１等に上記ｎ+ 領域１６に通じる接続孔４３を形成す
る。
【００８１】さらに、通常のアルミニウム電極の形成技
術を用いて、この接続孔４２を通して上記加速電極３１
に接続する取り出し電極３２を形成するとともに、接続
孔４３を通して上記ｎ+ 領域１６に接続する取り出し電
極３３を形成する。この取り出し電極３２，３３を形成
するためのパターニングには、リソグラフィー技術によ
ってレジストマスクを形成した後、それをエッチングマ
スクに用いてドライエッチングを行うことによって実施
する。次いで上記各取り出し電極３２，３３を覆う状態
に上記第３の絶縁膜４１上には、保護膜４４を例えば窒
化シリコン膜で形成する。
【００８２】その後図６の（５）に示すように、リソグ
ラフィー技術とエッチング技術とによって、保護膜４４
および第３の絶縁膜４１をエッチングして第２の開口部
２５を形成するとともに、上記第１の開口部２４に埋め
込まれた保護膜４４および第３の絶縁膜４１を除去して
第１の開口部２４を再び開口する。
【００８３】さらに、リソグラフィー技術とエッチング
技術とを用いて、上記保護膜４４には、ワイヤボンディ
ングするためのもので取り出し電極３２に通じる開口部
４５を形成するとともに、上記ｐｎ接合部１５が露出す
る状態に上記第１の開口部２４を絶縁膜２１に延長して
形成する。その結果、第２の開口部２５と第１の開口部
２４とで電子放出部となるｐｎ接合部１５上に開口部２
６が構成される。また、上記エッチングの際に、第１の
開口部２４側より絶縁膜２１をサイドエッチングして、
上記加速電極３１を上記第１の開口部２４に対してオー
バハング状に形成してもよい。
【００８４】なお、上記第３の製造方法においては、上
記リソグラフィー技術で形成されたレジストマスク（図
示せず）は、イオン注入工程もしくはエッチング工程が
終了した後、直ちに除去する。また、上記取り出し電極
３２，３３の下層にはバリアメタル（図示せず）を形成
しておくことが望ましい。
【００８５】上記第３の製造方法では、ダミーパターン
５２を被覆するように加速電極３１を形成するための電
極膜３５を形成する工程と、その電極膜３５上に平坦化
絶縁膜となる第２の絶縁膜２３を形成した後にその第２
の絶縁膜２３をエッチバックするとともにダミーパター
ン５２上の電極膜３５を選択的に除去する工程とを備え
ていることから、電極膜３５はダミーパターン５２の側
壁に沿って断面略Ｌ字形に形成される。さらに、ダミー
パターン５２を除去して開口部２６（第１の開口部２
４）を形成する工程とを備えていることから、加速電極
３１の略Ｌ字形の垂直壁部分が第１の開口部２４側に面
するように形成される。そのため、上記加速電極３１
は、従来の電子放出装置の加速電極よりもｐｎ接合部１
５からなる電子放出部に対する表出面積が大きく形成さ
れるので、ｐｎ接合部１５から放出された電子が十分に
加速される加速電極３１になる。
【００８６】次に本発明の第３の電子放出装置に係わる
実施の形態を、図７の概略構成断面図によって説明す
る。図７では、前記図１によって説明したのと同様の構
成部品には同一符号を付与して示す。
【００８７】図７に示すように、半導体基板１０はｐ+
型シリコン基板１１とその上に形成されたｐ型エピタキ
シャル層１２とで形成されている。上記ｐ型エピタキシ
ャル層１１２には、アバランシェ効果による電子放出が
起こるような濃度条件と接合深さになるように、ｐ+ 領
域１３が形成され、その上層にｎ++領域１４が形成され
てｐｎ接合部１５が形成されている。さらに、上記ｐ型
エピタキシャル層１２の上層にはｎ++領域１４に接続す
るｎ+ 領域１６が形成されている。
【００８８】上記半導体基板１０上には上記ｎ+ 領域１
６を被覆するように絶縁膜（第１の絶縁膜）２１が例え
ば酸化シリコン膜で形成され、上記ｐｎ接合部１５上の
絶縁膜２１には第１の開口部２４が形成されている。上
記第１の開口部２４側の上記絶縁膜２１上には、第１の
開口部２４を囲むように酸化シリコンからなる第２の絶
縁膜２３を介して断面略逆Ｌ字形の加速電極３１が例え
ば多結晶シリコンで形成されている。
【００８９】上記加速電極３１は、上記絶縁膜２１上の
所定の位置に形成された電極膜３５と、上記第１の開口
部２４の側周に沿うとともに上記絶縁膜２１上に形成さ
れたサイドウォール電極３６とで断面略逆Ｌ字形に形成
されている。
【００９０】さらに上記第２の絶縁膜２３、上記加速電
極３１および上記絶縁膜２１上を被覆するように上記半
導体基板１０上には第３の絶縁膜４１が形成されてい
る。
【００９１】上記第３の絶縁膜４１には上記加速電極３
１に通じる接続孔４２が形成されている。この接続孔４
２には上記加速電極３１に接続する取り出し電極３２が
例えばアルミニウムで形成されている。また上記基板第
３の絶縁膜４１および上記絶縁膜２１には、上記ｎ+ 領
域１６に通じる接続孔４３が形成されていて、その接続
孔４３を通してｎ+ 領域１６に接続する取り出し電極３
３が例えばアルミニウムで形成されている。
【００９２】さらに上記各取り出し電極３２，３３を覆
う状態に上記第３の絶縁膜４１上には、保護膜４４が形
成されている。その保護膜４４および第３の絶縁膜４１
には、上記第１の開口部２４に通じる第２の開口部２５
が形成されていて、第１の開口部２４と第２の開口部２
５とで開口部２６を構成している。また、上記保護膜４
４には、取り出し電極３２に通じる開口部４５が形成さ
れている。
【００９３】また、上記加速電極３１は上記開口部２６
より張り出した状態に形成されていてもよい。すなわ
ち、上記第１の開口部２４は上記加速電極３１の下部側
に食い込む状態に形成されていて、上記加速電極３１は
第１の開口部２４に対してオーバハング状に形成されて
いてもよい。
【００９４】上記第３の電子放出装置では、加速電極３
１が電極膜３５とサイドウォール電極３６とによって断
面略逆Ｌ字形に形成されていることから、加速電極３１
の略逆Ｌ字形に形成されている垂直壁の部分、すなわ
ち、サイドウォール電極３６が開口部２６（第１の開口
部２４）側に形成されていることにより、この加速電極
３１は、従来の電子放出装置の加速電極よりもｐｎ接合
部１５からなる電子放出部に対する表出面積が大きくな
る。そのため、ｐｎ接合部１５から放出された電子は加
速電極３１によって十分に加速される。
【００９５】次に、本発明の電子放出装置に係わる第４
の製造方法に係わる実施の形態を、図８の製造工程断面
図によって説明する。図８では、前記図３によって示し
た構成部品と同様のものには同一符号を付与して示す。
【００９６】図８の（１）に示すように、Ｐ+ 型シリコ
ン基板１１にＰ型エピタキシャル層１２を堆積した半導
体基板１０に、アバランシェ効果による電子放出が起こ
るような濃度条件と接合深さになるように、Ｐ+ 領域１
３と、ｎ++領域１４によるｐｎ接合部１５および取り出
し電極（図示せず）に接続するためのｎ+ 領域１６を拡
散層で形成する。上記Ｐ+ 領域１３、ｎ++領域１４、ｎ
+ 領域１６等は、例えば、通常のレジストマスクを形成
した後それをマスクに用いたイオン注入法によって形成
される。ここまでは、前記図２の（１）によって説明し
たのと同様のプロセスである。
【００９７】次いで、上記拡散層を形成した半導体基板
１０上に絶縁膜（第１の絶縁膜）２１を例えば酸化シリ
コン膜で形成する。次いでその絶縁膜２１上に第２の絶
縁膜２３を例えば窒化シリコン膜で形成する。さらに例
えば多結晶シリコンからなる電極膜３５を形成する。
【００９８】次いで図８の（２）に示すように、リソグ
ラフィー技術を用いて電子放出部となる第１の開口部と
ともに加速電極を形成するためのレジストマスク（図示
せず）を形成した後、そのレジストマスクをマスクに用
いたエッチングにより上記電極膜３５、第２の絶縁膜２
３のパターニングを行うとともに、電子放出部を形成す
るための第１の開口部２４を形成する。
【００９９】次いで図８の（３）に示すように、上記第
１の開口部２４の内面も含めて上記電極膜３５上にサイ
ドウォール電極形成膜３７を形成する。その後サイドウ
ォール電極形成膜３７を全面エッチバックして上記第１
の開口部２４の側壁にサイドウォール電極３６を形成す
る。このようにして、電極膜３５とサイドウォール電極
３６とで断面略逆Ｌ字形の加速電極３１が構成される。
【０１００】なお、上記電極膜３５を形成した直後に、
その電極膜３５上にエッチングストッパとなる絶縁膜を
形成しておいてもよい。このような絶縁膜を形成するこ
とにより、上記エッチバック時に電極膜３５が過剰にエ
ッチングされるのを防止することができる。
【０１０１】また、上記エッチバックによって、加速電
極３１およびその上部に形成された第２の絶縁膜２３か
ら成るパターンの外側の側壁にも、サイドウォール電極
３６と同様のサイドウォール３８が形成される。
【０１０２】さらに図８（４）に示すように、上記絶縁
膜２１上に上記加速電極３１、第２の絶縁膜２３等を被
覆する第３の絶縁膜４１を例えば酸化シリコンで形成す
る。次いでリソグラフィー技術によって所望の接続孔を
形成するためのレジストマスクを形成し、それをエッチ
ングマスクに用いたエッチングによって、上記第３の絶
縁膜４１に上記加速電極３１に通じる接続孔４２を形成
するとともに、上記第３の絶縁膜４１、上記絶縁膜２１
等に上記ｎ+ 領域１６に通じる接続孔４３を形成する。
【０１０３】さらに、通常のアルミニウム電極の形成技
術を用いて、この接続孔４２を通して上記加速電極３１
に接続する取り出し電極３２を形成するとともに、接続
孔４３を通して上記ｎ+ 領域１６に接続する取り出し電
極３３を形成する。この取り出し電極３２，３３を形成
するためのパターニングには、リソグラフィー技術によ
ってレジストマスクを形成した後、それをエッチングマ
スクに用いてドライエッチングを行うことによって実施
する。次いで上記各取り出し電極３２，３３を覆う状態
に上記第３の絶縁膜４１上には、保護膜４４を例えば窒
化シリコン膜で形成する。
【０１０４】その後図８の（５）に示すように、リソグ
ラフィー技術とエッチング技術とによって、保護膜４４
および第３の絶縁膜４１をエッチングして第２の開口部
２５を形成するとともに、上記第１の開口部２４に埋め
込まれた保護膜４４および第３の絶縁膜４１を除去して
第１の開口部２４を再び開口する。
【０１０５】さらに、リソグラフィー技術とエッチング
技術とを用いて、上記保護膜４４には、ワイヤボンディ
ングするためのもので取り出し電極３２に通じる開口部
４５を形成するとともに、上記ｐｎ接合部１５が露出す
る状態に上記第１の開口部２４を絶縁膜２１に延長して
形成する。その結果、第２の開口部２５と第１の開口部
２４とで電子放出部となるｐｎ接合部１５上に開口部２
６が構成される。また、上記エッチングの際には、第１
の開口部２４側より絶縁膜２１をサイドエッチングし
て、上記加速電極３１を上記第１の開口部２４に対して
オーバハング状に形成してもよい。
【０１０６】なお、上記第４の製造方法においては、上
記リソグラフィー技術で形成されたレジストマスク（図
示せず）は、イオン注入工程もしくはエッチング工程が
終了した後、直ちに除去する。また、上記取り出し電極
３２，３３の下層にはバリアメタル（図示せず）を形成
しておくことが望ましい。
【０１０７】上記第４の製造方法では、開口部２６（第
１の開口部２４）の側壁に電極膜３５に接続するサイド
ウォール電極３６を形成して電極膜３５とサイドウォー
ル電極３６とで加速電極３１を形成することから、加速
電極３１は断面略逆Ｌ字形の形状になる。しかも、略逆
Ｌ字形の垂直壁部分となるサイドウォール電極３６が第
１の開口部２４側に面するように形成されることから、
上記加速電極３１は、従来の電子放出装置の加速電極よ
りもｐｎ接合部１５からなる電子放出部に対する表出面
積が大きく形成される。そのため、ｐｎ接合部１５から
放出された電子が十分に加速される加速電極３１に形成
される。
【０１０８】上記各実施の形態で説明したような導電性
を有する多結晶シリコンからなる加速電極３１の構成と
することで、電子放出部であるｐｎ接合部１５に対して
十分な見込み断面積が得られるため、加速電極３１に適
切な電圧をかけることにより、ｐｎ接合部１５よりエミ
ッションした電子が効率的に加速される。
【０１０９】また、上記各実施の形態で説明した加速電
極３１の開口部２６の形状は、円形、矩形もしくは他の
多角形、もしくは長円形に形成されている電子放出部
（ｐｎ接合部１５）を、絶縁膜を介して囲むように形成
されたものであればよい。
【０１１０】
【発明の効果】以上、説明したように本発明の第１の電
子放出装置によれば、加速電極が開口部より張り出した
状態に形成されているので、加速電極の開口部側の側面
および下面が開口部に対して表出した状態になってい
る。したがって、上記加速電極は、従来の電子放出装置
の加速電極よりもｐｎ接合部からなる電子放出部に対す
る表出面積が大きくなる。よって、アバランシェ効果に
よってｐｎ接合部から放出されたホットエレクトロンを
効率的に十分に加速することができる。
【０１１１】本発明の第２の電子放出装置によれば、加
速電極が断面略Ｌ字形に形成されているので、加速電極
の略Ｌ字形に形成されている垂直壁の部分を開口部側に
形成することにより、その加速電極は、従来の電子放出
装置の加速電極よりもｐｎ接合部からなる電子放出部に
対する表出面積が大きくなる。よって、アバランシェ効
果によってｐｎ接合部から放出されたホットエレクトロ
ンを効率的に十分に加速することができる。
【０１１２】本発明の第３の電子放出装置によれば、加
速電極が断面略逆Ｌ字形に形成されているので、加速電
極の略逆Ｌ字形に形成されている垂直壁の部分を開口部
側に形成することにより、その加速電極は、従来の電子
放出装置の加速電極よりもｐｎ接合部からなる電子放出
部に対する表出面積が大きくなる。よって、アバランシ
ェ効果によってｐｎ接合部から放出されたホットエレク
トロンを効率的に十分に加速することができる。
【０１１３】本発明の電子放出装置の第１の製造方法に
よれば、加速電極下部における開口部側の絶縁膜を除去
して加速電極を開口部より張り出した状態に形成するの
で、加速電極の開口部側の側面および下面が開口部に対
して表出した状態に形成することができる。したがっ
て、上記加速電極は、従来の電子放出装置の加速電極よ
りもｐｎ接合部からなる電子放出部に対する表出面積を
大きく形成することができる。そのため、ｐｎ接合部か
ら放出されたホットエレクトロンを十分に加速すること
ができる加速電極に形成することができる。
【０１１４】本発明の電子放出装置の第２の製造方法に
よれば、開口部の側壁に電極膜に接続するサイドウォー
ル電極を形成して電極膜とサイドウォール電極とで加速
電極を形成するので、加速電極は断面略Ｌ字形の形状に
形成することができる。しかも、略Ｌ字形の垂直壁部分
となるサイドウォール電極が開口部側に面するように形
成されるので、上記加速電極は、従来の電子放出装置の
加速電極よりもｐｎ接合部からなる電子放出部に対する
表出面積を大きく形成することができる。そのため、ｐ
ｎ接合部から放出されたホットエレクトロンを十分に加
速することができる加速電極に形成することができる。
【０１１５】本発明の電子放出装置の第３の製造方法に
よれば、ダミーパターンを被覆するように加速電極を形
成するための電極膜を形成する工程と、電極膜上に平坦
化絶縁膜を形成した後にその平坦化絶縁膜をエッチバッ
クするとともにダミーパターン上の電極膜を選択的に除
去する工程とを備えているので、電極膜は断面略Ｌ字形
に形成することができる。さらに、ダミーパターンを除
去して開口部を形成する工程とを備えているので、加速
電極の略Ｌ字形の垂直壁部分が開口部側に面するように
形成することができる。そのため、上記加速電極は、従
来の電子放出装置の加速電極よりもｐｎ接合部からなる
電子放出部に対する表出面積を大きく形成することがで
きるので、ｐｎ接合部から放出されたホットエレクトロ
ンを十分に加速することができる加速電極を形成するこ
とができる。
【０１１６】本発明の電子放出装置の第４の製造方法に
よれば、開口部の側壁に電極膜に接続するサイドウォー
ル電極を形成して電極膜とサイドウォール電極とで加速
電極を形成するので、加速電極は断面略逆Ｌ字形の形状
に形成することができる。しかも、略逆Ｌ字形の垂直壁
部分となるサイドウォール電極が開口部側に面するよう
に形成することができるので、上記加速電極は、従来の
電子放出装置の加速電極よりもｐｎ接合部からなる電子
放出部に対する表出面積を大きく形成することができ
る。そのため、ｐｎ接合部から放出されたホットエレク
トロンを十分に加速することができる加速電極を形成す
ることができる。
【図面の簡単な説明】
【図１】本発明の第１の電子放出装置に係わる実施の形
態を示す概略構成断面図である。
【図２】本発明の電子放出装置の第１の製造方法に係わ
る実施の形態を示す製造工程断面図である。
【図３】本発明の第２の電子放出装置に係わる第１の実
施の形態を示す概略構成断面図である。
【図４】本発明の電子放出装置の第２の製造方法に係わ
る実施の形態を示す製造工程断面図である。
【図５】本発明の第２の電子放出装置に係わる第２の実
施の形態を示す概略構成断面図である。
【図６】本発明の電子放出装置の第３の製造方法に係わ
る実施の形態を示す製造工程断面図である。
【図７】本発明の第３の電子放出装置に係わる実施の形
態を示す概略構成断面図である。
【図８】本発明の電子放出装置の第４の製造方法に係わ
る実施の形態を示す製造工程断面図である。
【図９】従来の電子放出装置に係わる一例を示す概略構
成断面図である。
【符号の説明】
１０…半導体基板、１５…ｐｎ接合部、２１…絶縁膜、
２６…開口部、３１…加速電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面側に形成したｐｎ接合
    部と、 前記半導体基板上に形成した絶縁膜と、 前記ｐｎ接合部上の前記絶縁膜に形成した開口部と、 前記開口部の周囲を囲むように前記絶縁膜上に形成した
    加速電極とを備えた電子放出装置において、 前記加速電極は前記開口部より張り出した状態に形成さ
    れていることを特徴とする電子放出装置。
  2. 【請求項２】 半導体基板の表面側にｐｎ接合部を形成
    する工程と、 前記半導体基板上に絶縁膜を形成する工程と、 前記ｐｎ接合部上の前記絶縁膜に開口部を形成する工程
    と、 前記開口部の周囲を囲むように前記絶縁膜上に加速電極
    を形成する工程とを備えた電子放出装置の製造方法にお
    いて、 前記加速電極下部における前記開口部側の前記絶縁膜を
    除去して前記加速電極を前記開口部より張り出した状態
    に形成する工程を備えたことを特徴とする電子放出装置
    の製造方法。
  3. 【請求項３】 半導体基板の表面側に形成したｐｎ接合
    部と、 前記半導体基板上に形成した絶縁膜と、 前記ｐｎ接合部上の前記絶縁膜に形成した開口部と、 前記開口部の周囲を囲むように前記絶縁膜上に形成した
    加速電極とを備えた電子放出装置において、 前記加速電極は断面略Ｌ字形に形成されていることを特
    徴とする電子放出装置。
  4. 【請求項４】 半導体基板の表面側にｐｎ接合部を形成
    する工程と、 前記半導体基板上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に加速電極を形成するための電極膜
    を形成する工程と、 前記電極膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜と前記電極膜とをパターニングすると
    ともに前記ｐｎ接合部上の前記第２の絶縁膜と前記電極
    膜とを除去して開口部を形成する工程と、 前記開口部の側壁に前記電極膜に接続するサイドウォー
    ル電極を形成して前記電極膜と前記サイドウォール電極
    とで加速電極を形成する工程と、 前記ｐｎ接合部上の前記第１の絶縁膜を開口して前記開
    口部を延長して形成する工程とを備えたことを特徴とす
    る電子放出装置の製造方法。
  5. 【請求項５】 半導体基板の表面側にｐｎ接合部を形成
    する工程と、 前記半導体基板上に第１の絶縁膜を形成する工程と、 前記ｐｎ接合部上方における前記第１の絶縁膜上にダミ
    ーパターンを形成する工程と、 前記第１の絶縁膜上に前記ダミーパターンを被覆するよ
    うに加速電極を形成するための電極膜を形成する工程
    と、 前記電極膜上に平坦化絶縁膜を形成した後に前記平坦化
    絶縁膜をエッチバックするとともに前記ダミーパターン
    上の前記電極膜を選択的に除去する工程と、 前記電極膜をパターニングして加速電極を形成する工程
    と、 前記ダミーパターンを除去して前記加速電極に前記開口
    部を形成する工程と、 前記ｐｎ接合部上の前記第１の絶縁膜を開口して前記開
    口部を延長して形成する工程とを備えたことを特徴とす
    る電子放出装置の製造方法。
  6. 【請求項６】 半導体基板の表面側に形成したｐｎ接合
    部と、 前記半導体基板上に形成した絶縁膜と、 前記ｐｎ接合部上の前記絶縁膜に形成した開口部と、 前記開口部の周囲を囲むように前記絶縁膜上に形成した
    加速電極とを備えた電子放出装置において、 前記加速電極は断面略逆Ｌ字形に形成されていることを
    特徴とする電子放出装置。
  7. 【請求項７】 半導体基板の表面側にｐｎ接合部を形成
    する工程と、 前記半導体基板上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に加速電極を形成するための電極膜
    を形成する工程と、 前記電極膜と前記第２の絶縁膜とをパターニングすると
    ともに前記ｐｎ接合部上の前記電極膜と前記第２の絶縁
    膜とを除去して開口部を形成する工程と、 前記開口部の側壁に前記電極膜に接続するサイドウォー
    ル電極を形成して前記電極膜と前記サイドウォール電極
    とで加速電極を形成する工程と、 前記ｐｎ接合部上の前記電極膜を開口して前記開口部を
    延長して形成する工程とを備えたことを特徴とする電子
    放出装置の製造方法。
JP2000000565A 2000-01-06 2000-01-06 電子放出装置およびその製造方法 Pending JP2001189121A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000000565A JP2001189121A (ja) 2000-01-06 2000-01-06 電子放出装置およびその製造方法
US09/753,559 US6441390B2 (en) 2000-01-06 2001-01-04 Electron discharging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000000565A JP2001189121A (ja) 2000-01-06 2000-01-06 電子放出装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001189121A true JP2001189121A (ja) 2001-07-10

Family

ID=18529897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000000565A Pending JP2001189121A (ja) 2000-01-06 2000-01-06 電子放出装置およびその製造方法

Country Status (2)

Country Link
US (1) US6441390B2 (ja)
JP (1) JP2001189121A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL184589C (nl) 1979-07-13 1989-09-01 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenbundel en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
NL8104893A (nl) * 1981-10-29 1983-05-16 Philips Nv Kathodestraalbuis en halfgeleiderinrichting voor toepassing in een dergelijke kathodestraalbuis.
US4906894A (en) * 1986-06-19 1990-03-06 Canon Kabushiki Kaisha Photoelectron beam converting device and method of driving the same
JPS6445694A (en) 1987-08-14 1989-02-20 Fuji Photo Film Co Ltd Electronic copier

Also Published As

Publication number Publication date
US20010007787A1 (en) 2001-07-12
US6441390B2 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
JP3311044B2 (ja) 半導体装置の製造方法
JPH0555364A (ja) 半導体素子の隔離膜形成方法
US7687341B2 (en) Method for fabricating semiconductor device
JP4607266B2 (ja) 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法
KR100845103B1 (ko) 반도체소자의 제조방법
US6025249A (en) Method for manufacturing shallow trench isolation structure
JP7112160B2 (ja) 高性能スーパーβ（ＳＢＮＰＮ）
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
TWI774097B (zh) 雙極接面電晶體及其形成方法
JP2001189121A (ja) 電子放出装置およびその製造方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
KR100237178B1 (ko) 전계방출 소자 제조방법
KR100508535B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPH07176607A (ja) 半導体装置の製造方法
JP3483090B2 (ja) 半導体装置の製造方法
JP2910653B2 (ja) 半導体装置の製造方法
KR100480236B1 (ko) 반도체 소자의 제조 방법
JP2000031489A (ja) 半導体装置の製造方法
KR19990003879A (ko) 반도체 장치의 소자 분리막 형성방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
JP3028412B2 (ja) フラッシュメモリセル製造方法
KR100261867B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 형성 방법
JP3676101B2 (ja) 半導体装置の製造方法
JP3114803B2 (ja) 半導体装置とその製造方法