JP2001184891A - 記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 正常に書き込みまたは読み出しできないメモ
リセルまたはメモリセル領域へのアクセスの識別と、こ
のメモリセルまたはメモリセル領域の置換を最小のコス
トと最大の速度で処理できるようにすることである。 【解決手段】 選択装置には既に、記憶装置に印加され
るアドレスに正常に書き込みまたは読み出しできないメ
モリセルが配属されているか、または正常に書き込みま
たは読み出しできないメモリセルを含むメモリセル領域
にあるメモリセルが配属されているかが未だ確定しない
時点で、使用不能なメモリセルまたはメモリセル領域の
位置についての情報が供給されるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データを記憶する
ために多数のメモリセルを備えた記憶装置であって、少
なくとも１つの比較ユニットと、選択装置とを有し、前
記比較ユニットにより、記憶装置に印加されるアドレス
に、正常に書き込みまたは読み出しできないメモリセル
が配属されているか否か、または正常に書き込みまたは
読み出しできないメモリセルを含むメモリセル領域にあ
るメモリセルが配属されているか否かが検査され、前記
選択装置は必要な場合、正常に書き込みまたは読み出し
できないメモリセルまたはメモリセル領域の代わりに、
代替メモリセルまたは代替メモリセル領域が使用される
ようにする形式の記憶装置に関する。

【０００２】

【従来の技術】この形式の記憶装置が概略的に図２に示
されている。理解のために、図２には単に記憶装置の対
象となる構成部材だけが示されている。

【０００３】記憶装置は図２に参照符号Ｓにより示され
ている。

【０００４】記憶装置Ｓはこの例では１６Ｍビットデー
タを記憶するように構成されており、したがって少なく
とも１６Ｍのメモリセルを有する。備えられたメモリセ
ルはこの例では同じ大きさの１６のメモリブロック、す
なわちそれぞれ１Ｍビットのデータを記憶するよう構成
されたメモリブロックＳＢ１〜ＳＢ１６に分割されてい
る。このメモリブロックＳＢ１〜ＳＢ１６はこの例では
さらに同じ大きさの４つのメモリバンクＳＢａｎｋＡ、
ＳＢａｎｋＢ、ＳＢａｎｋＣ、そしてＳＢａｎｋＤに分
割されている。

【０００５】各メモリブロックのメモリセルはこの例で
は、５１２行×２０４８列を有するメモリセルマトリク
スに配置されている。すなわち５１２のワード線と２０
４８のビット線を介して応答することができる。選択さ
れたメモリセルに書き込み、読み出しを行うため個別に
アクセスする手段は一般的に公知であり、詳細には説明
しない。

【０００６】それぞれ書き込み、または読み出しを行う
べきメモリセルはアドレスにより決められる。このアド
レスは記憶装置、正確に言えば記憶装置の端子Ａ１〜Ａ
ｎに印加される。該当するメモリセルに書き込むべき、
ないしは該当するメモリセルから読み出すべきデータは
記憶装置の端子Ｄ１〜Ｄｍに印加されるか、ないしは取
り出しのために準備される。

【０００７】この記憶装置は１６Ｍ以上のメモリセルを
有し、これは１６Ｍビットのデータを記憶するために必
要である。これは、正常に書き込みまたは読み出しでき
ないメモリセルまたはメモリセル領域を他のメモリセル
またはメモリセル領域により置換できるようにするため
である。

【０００８】正常に書き込みまたは読み出しのできない
メモリセルまたはメモリセル領域、正確に言えば、この
メモリセルまたはメモリセル領域に割り当てられたアド
レスが記憶装置のテストの際に検出され、例えばいわゆ
るフューズＦを使用して記憶装置に記録される。

【０００９】記憶装置の通常動作では、記憶装置の端子
Ａ１〜Ａｎを介してこれに印加されるアドレスが、記憶
装置に記録された、正常に書き込みまたは読み出しので
きなメモリセルまたはメモリセル領域のアドレスと比較
ユニットＶＥによって比較される。このような比較の際
に一致が生じると、これが選択装置ＡＥに通報される。
選択装置は、記憶装置に書き込むべきデータが記憶装置
に印加されたアドレスにより示されるメモリセルには書
き込まれず、使用不能なメモリセルに配属された（代
替）メモリセルに書き込まれるようにする。また、記憶
装置から読み出すべきデータが記憶装置に印加されたア
ドレスにより示されるメモリセルから読み出されるので
はなく、使用不能なメモリセルに配属された（代替）メ
モリセルから読み出されるようにする。

【００１０】このようにして、全てのメモリセルが正常
には書き込みおよび読み出しできない記憶装置も完全に
エラーの内記憶装置のように使用することができる。そ
して記憶装置のユーザは、所定のメモリセルまたはメモ
リセル領域が代替メモリセルまたは代替メモリセル領域
により置換されていることに気が付かない。

【００１１】とりわけ、ちょうど書き込みまたは読み出
ししようとするメモリセルまたはメモリセル領域を代替
メモリセルないし代替メモリセル領域により置換しなけ
ればならないか否かの検査、および使用不能なメモリセ
ルまたはメモリセル領域を置換することは、相当のコス
トと結び付いており、および／またはデータを記憶装置
に書き込み、またはこれから読み出すことのできる速度
を制限または低減させる。

【００１２】

【発明が解決しようとする課題】したがって本発明の課
題は、請求項１の上位概念記載の記憶装置をさらに改善
し、正常に書き込みまたは読み出しできないメモリセル
またはメモリセル領域へのアクセスの識別と、このメモ
リセルまたはメモリセル領域の置換を最小のコストと最
大の速度で処理できるようにすることである。

【００１３】

【課題を解決するための手段】この課題は請求項１記載
の本発明により、選択装置には既に、記憶装置に印加さ
れるアドレスに正常に書き込みまたは読み出しできない
メモリセルが配属されているか、または正常に書き込み
または読み出しできないメモリセルを含むメモリセル領
域にあるメモリセルが配属されているかが未だ確定しな
い時点で、使用不能なメモリセルまたはメモリセル領域
の位置についての情報が供給されるように構成して解決
される。

【００１４】また請求項２記載の本発明により、選択装
置には既に、該選択装置によって、正常に書き込みまた
は読み出しできないメモリセルまたはメモリセル領域の
代わりに、代替メモリセルまたは代替メモリセル領域が
使用されるようになる前の時点で、使用不能なメモリセ
ルまたはメモリセル領域の位置についての情報が供給さ
れるように構成して解決される。

【００１５】

【発明の実施の形態】上記構成により選択装置は、記憶
装置に印加されたアドレスに、正常に書き込みまたは読
み出しできないメモリセルが配属されていることを検出
するか、または正常に書き込みまたは読み出しできない
メモリセルを含むメモリセル領域にあるメモリセルが配
属されていることを検出すると直ちに、使用不能なメモ
リセルまたはメモリセル領域を代替メモリセルまたは代
替メモリセル領域により置換できるようになる。選択装
置がこのために必要とする、使用不能なメモリセルまた
はメモリセル領域についての情報は選択装置のこの時点
で既に存在する。

【００１６】この形式の記憶装置では、正常に書き込み
または読み出しできないメモリセルまたはメモリセル領
域へのアクセスの識別と、このメモリセルまたはメモリ
セル領域の、代替メモリセルまたは代替メモリセル領域
による置換が最小のコストと最大の速度により実行され
る。

【００１７】使用不能なメモリセルまたはメモリセル領
域をそれぞれ、使用不能なメモリセルまたはメモリセル
領域と同じメモリセル行にあるメモリセルまたはメモリ
セル領域により置換すれば、（データの読み出しの際
に）メモリセル行にあるそれぞれ全てのメモリセルが読
み出され、（データの読み出しおよび書き込みの際に）
選択装置は、データの入出力のために設けられた記憶装
置のどの端子にどのメモリセルを配属するかを設定し、
使用不能なメモリセルまたはメモリセル領域を置換する
ために必要な検査およびアクションを、付加的な時間コ
ストなしでまたは言うに足る付加的時間コストなしで実
行することができる。

【００１８】本発明の有利な改善形態は従属請求項、お
よび以下の説明と図面から明らかとなる。

【００１９】

【実施例】本実施例の記憶装置はＲＡＭ構成素子であ
り、より正確にはＤＲＡＭ構成素子である。しかしこの
ことは本発明の限定ではないことを述べておく。記憶装
置は他の任意の形式の、データを記憶するための記憶装
置とすることができる。

【００２０】実施例の記憶装置はここでも、使用可能な
記憶容量に相応するデータ量を記憶するのに必要なメモ
リセルよりも多くのメモリセルを有する。ここで付加的
メモリセルは代替メモリセルまたは代替メモリセル領域
として、正常に書き込みまたは読み出しできないメモリ
セルまたはメモリセル領域に対して使用可能である。

【００２１】正常に書き込みまたは読み出しできないメ
モリセルまたはメモリセル領域はメモリセルのテストに
よって検出される。これらメモリセルまたはメモリセル
領域のアドレスはフューズを使用して、この実施例では
レーザにより破壊可能なフューズＦを使用して記憶装置
に記録される。

【００２２】記憶装置の通常動作時に、この記憶装置に
印加されるアドレスが比較ユニットＶＥによって記憶装
置に記録された、正常に書き込みまたは読み出しできな
いメモリセルまたはメモリセル領域のアドレスと比較さ
れる。比較ユニットＶＥは正常に書き込みまたは読み出
しできないメモリセルまたはメモリセル領域のアドレス
を基準アドレスとして、記憶装置に印加されるアドレス
と比較するために使用する。

【００２３】比較ユニットが比較すべきアドレスの一致
を検出すると、これはこのことを選択装置ＡＥに通報す
る。選択装置はこれに基づいて、記憶装置に書き込むべ
きデータが、記憶装置に印加されたアドレスに配属され
たメモリセルには書き込まれず、使用不能なメモリセル
に配属された（代替）メモリセルに書き込まれるように
する。また選択装置は、記憶装置から読み出すべきデー
タを記憶装置に印加されたアドレスに配属されているメ
モリセルから読み出すのではなく、使用不能なメモリセ
ルに配属された（代替）メモリセルから読み出すように
する。

【００２４】この実施例では、それぞれのメモリブロッ
クに対して全部で１６の比較ユニットが設けられてい
る。これらの比較ユニットはそれぞれ４つの比較ユニッ
トを含む比較ユニットバンクに分割される。後でさらに
説明するように、比較ユニットバンクはこの実施例では
それぞれ１つの所定のメモリブロックに配属されてい
る。

【００２５】上記より多くのまたは少ない比較ユニット
を設けることもでき、比較ユニットを上記より多くのま
たは少ない比較ユニットを含む比較ユニットバンクに分
割することができることを述べておく。また比較ユニッ
トを比較ユニットバンクにまったく分割しないことも可
能である。

【００２６】各比較ユニットには固有の基準アドレスが
配属されている。

【００２７】実施例の比較ユニットはパラレルに動作す
る。したがって記憶装置に印加されるアドレスはそれぞ
れ同時に全ての比較ユニットにより、これに配属された
基準アドレスと、すなわち全ての基準アドレスと比較さ
れる。

【００２８】４つの比較ユニットからなる比較ユニット
バンクと、それらの選択装置への接続が図１に示されて
いる。

【００２９】ここでは比較ユニットに参照符号ＶＥ１，
ＶＥ２，ＶＥ３，ＶＥ４が付されており、これらの比較
ユニットを含む比較ユニットバンクには参照符号ＶＢ１
が、これにより制御される選択装置には参照符号ＡＥが
付されている。

【００３０】比較ユニットバンクＶＢ１は、比較ユニッ
トＶＥ１〜ＶＥ４の他に２つのコンパレータＫ１とＫ２
を有する。

【００３１】コンパレータＫ１は、記憶装置に供給され
るアドレスによって応答されるメモリバンクが、該当す
る比較ユニットバンクが配属されたメモリブロックを含
むメモリバンクであるか否かを検査する（そこに含まれ
る比較ユニットに配属された基準アドレスによって）。

【００３２】コンパレータＫ２は、記憶装置に供給され
るアドレスによって応答されるメモリブロックが、該当
する比較ユニットバンクに配属された（選択されたメモ
リバンク内の）メモリブロックであるか否かを検査する
（そこに含まれる比較ユニットに配属された基準アドレ
スによって）。

【００３３】比較ユニットＶＥ１〜ＶＥ４はこの実施例
では同じ構造を有する。比較ユニットはそれぞれコンパ
レータＫ３とＫ４、およびＡＮＤ素子ＡＮＤ１を有す
る。

【００３４】コンパレータＫ３はそれぞれ、記憶装置に
供給されるアドレスに配属されたメモリセル列が、該当
する比較ユニットに配属された基準アドレスに割り当て
られたメモリセル列であるか、または少なくともそのメ
モリセル列の一部に含まれるか否かを検査する。

【００３５】コンパレータＫ４はそれぞれ、記憶装置に
供給されるアドレスに配属されたメモリセル行が、該当
する比較ユニットに配属された基準アドレスに割り当て
られたメモリセル行であるか、または少なくともそのメ
モリセル行の一部に含まれるか否かを検査する。

【００３６】ＡＮＤ素子ＡＮＤ１は、該当する比較ユニ
ットに設けられたローカルコンパレータＫ３とＫ４の出
力信号、並びにグローバルコンパレータＫ１とＫ２の出
力信号とに論理積演算を実行する。

【００３７】ＡＮＤ素子ＡＮＤ１の出力信号は、記憶装
置に印加されるアドレスが、該当する比較ユニットに配
属された基準アドレスと一致するか否かを指示する。一
致が検出されると、記憶装置に印加されたアドレスに正
常に書き込みまたは読み出しできないメモリセルが配属
されているか、または正常に書き込みまたは読み出しで
きないメモリセルを含むメモリセル領域にあるメモリセ
ルが配属されていることが通報される。

【００３８】それぞれの比較ユニットバンクの全てのＡ
ＮＤ素子ＡＮＤ１の出力信号は論理回路Ｌに供給され、
その出力信号は既に述べた選択装置ＡＥを制御する。選
択装置は、使用不能なメモリセルに配属された代替メモ
リセルがアクセスされるようにする。ＡＮＤ１の出力信
号の１つにより、該当する比較ユニットが記憶装置に供
給されるアドレスと比較ユニットに配属された基準アド
レスとの一致を検出したことが通報されると、選択装置
ＡＥによって使用不能なメモリセルまたはメモリセル領
域が代替メモリセルまたは代替メモリセル領域によって
置換される。そしてさらに選択装置ＡＥは、記憶装置に
供給されるアドレスと基準アドレスとの一致が検出され
なければ、メモリセルまたはメモリセル領域の置換を実
行しない。

【００３９】既に説明したコンパレータＫ１〜Ｋ４は、
入力信号としてＡｄ１とＲｅｆ１（コンパレータＫ
１）、Ａｄ２とＲｅｆ２（コンパレータＫ２）、Ａｄ３
とＲｅｆ３（コンパレータＫ３）、そしてＡｄ４とＲｅ
ｆ４（コンパレータＫ４）を受け取る。

【００４０】Ａｄ１からＡｄ４は、記憶装置に印加され
るアドレスの一部、またはこれらから抽出されるもので
ある。

【００４１】Ｒｅｆ１からＲｅｆ３は、比較ユニットに
配属された基準アドレスの一部、またはこれらから抽出
されるものであり、この実施例ではフューズＦを使用し
て記憶装置で調整される。

【００４２】Ｒｅｆ４は、比較ユニットに配属された基
準アドレスの一部、またはこれから抽出されるものであ
り、この実施例では記憶装置の製造時に固定的に（変更
不能に）記憶装置で調整される。

【００４３】入力信号Ａｄ１とＲｅｆ１は、アドレスが
それぞれ関連するメモリバンクを特定し、この実施例で
はそれぞれ２ビットを含む（なぜなら実施例の記憶装置
は４つのメモリバンクを含む、または含むことができる
からである）。

【００４４】入力信号Ａｄ２とＲｅｆ２は、アドレスが
それぞれ関連する選択されたメモリバンク内のメモリブ
ロックを特定し、この実施例では同様にそれぞれ２ビッ
トを含む（なぜならメモリバンクはそれぞれ４つのメモ
リブロックを含む、または含むことができるからであ
る）。

【００４５】入力信号Ａｄ３とＲｅｆ３は、アドレスに
配属されたメモリセル列を特定し、この実施例では同様
にそれぞれ２ビット、正確に言えば列アドレスの２つの
最高位ビットを含む。

【００４６】入力信号Ａｄ４とＲｅｆ４は、アドレスに
配属されたメモリセル行を特定し、この実施例では同様
にそれぞれ２ビット、正確に言えば行アドレスの２つの
最高位ビットを含む。

【００４７】入力信号Ｒｅｆ４はこの実施例では、記憶
装置に供給されるアドレスに依存しないで各比較ユニッ
トバンクのそれぞれのコンパレータＫ４が一致を次のよ
うに通報するよう調整されている。すなわち、００につ
いてはＶＥ１に対し、０１についてはＶＥ２に対し、１
０についてはＶＥ３に対し、そして１１についてはＶＥ
４に対して通報するよう調整されている。

【００４８】比較を実行すべき際に、列アドレスと行ア
ドレスのうちそれぞれ２つの最高位ビットだけを考慮す
ることによって、比較の際には、記憶装置に印加された
アドレスが、正常に書き込みまたは読み出しできないメ
モリセルを含むメモリセル領域内にあるメモリセルを表
すか否か“だけ”が検査される。したがってこの実施例
では、個々のメモリセルだけが代替メモリセルによって
置換されるのではなく、多少とも大きなメモリセル領域
が代替メモリセル領域により置換される。

【００４９】既に何回も述べたように、使用不能なメモ
リセルまたはメモリセル領域を代替メモリセルまたは代
替メモリセル領域により置換することは選択装置ＡＥに
よって実行される。この選択装置ＡＥはここでは必要に
応じて論理回路Ｌの出力信号に応じて起動される。

【００５０】選択装置ＡＥには、メモリセルまたはメモ
リセル領域の置換をトリガする信号の他に、置換すべき
メモリセルまたはメモリセル領域の位置についての情報
も供給される。

【００５１】この情報を選択装置ＡＥはマルチプレクサ
ＭＵＸから受け取る。マルチプレクサＭＵＸは、比較ユ
ニットＶＥ１〜ＶＥ４のコンパレータＫ４の出力信号に
より制御される。

【００５２】マルチプレクサＭＵＸは、比較ユニットＶ
Ｅ１のコンパレータＫ４の出力信号が一致を通報すると
き、データＵＳＥＮＯＴ１を出力側に導通し、比較ユニ
ットＶＥ２のコンパレータＫ４の出力信号が一致を通報
するとき、データＵＳＥＮＯＴ２を出力側に導通し、比
較ユニットＶＥ３のコンパレータＫ４の出力信号が一致
を通報するとき、データＵＳＥＮＯＴ３を出力側に導通
し、比較ユニットＶＥ４のコンパレータＫ４の出力信号
が一致を通報するとき、データＵＳＥＮＯＴ４を出力側
に導通する。

【００５３】データＵＳＥＮＯＴ１からＵＳＥＮＯＴ４
はこの実施例ではそれぞれ４ビットを含んでおり、フュ
ーズＦを使用して記憶装置で調整される。これらのデー
タは、メモリセル行内にあって、データを書き込むべき
またはデータを読み出すべきメモリセルまたはメモリセ
ル領域のどれを、代替メモリセルまたは代替メモリセル
領域により置換すべきかを指示する。

【００５４】選択装置ＡＥに、使用不能なメモリセルま
たはメモリセル領域の位置についての情報を供給するこ
とにより、選択装置は、どのメモリセルまたはメモリセ
ル領域を瞬時の書き込みまたは読み出し過程の際に代替
メモリセルまたは代替メモリセル領域により置換しなけ
ればならないかを知る。

【００５５】どの代替メモリセルまたは代替メモリセル
領域によって、ＵＳＥＮＯＴ１、ＵＳＥＮＯＴ２、ＵＳ
ＥＮＯＴ３ないしはＵＳＥＮＯＴ４により特定されたメ
モリセルまたは代替メモリセル領域を置換するかは、選
択装置ＡＥがこの実施例では自分で決定することができ
る。選択装置ＡＥにはこの実施例では、置換すべきメモ
リセルないしメモリセル領域の位置と、使用すべき代替
メモリセルないし代替メモリセル領域との対応関係につ
いての規則が存在する。

【００５６】選択装置ＡＥはもちろん、使用すべき代替
メモリセルまたは代替メモリセル領域の位置についての
情報を他に入手することができる。例えば選択装置にこ
の情報を、置換すべきメモリセルまたはメモリセル領域
の位置についての情報と同じように供給することができ
る。

【００５７】選択装置ＡＥが使用できる情報により選択
装置は、使用不能なメモリセルまたはメモリセル領域を
自分で代替メモリセルまたは代替メモリセル領域により
置換することができる。

【００５８】この実施例では、代替メモリセルまたは代
替メモリセル領域が、置換すべきメモリセルまたはメモ
リセル領域と同じメモリセル行にある場合、読み出しの
際にメモリセル行の全てのメモリセル（代替メモリセル
も含めて）が読み出され、選択装置ＡＥによって、デー
タ入出力に用いるデータ入出力端子Ｄ１〜Ｄｍと、書き
込みまたは読み出しすべきメモリセルとの対応関係が設
定される。

【００５９】従い、置換すべきメモリセルおよびメモリ
セル領域の位置についての情報は、メモリセルまたはメ
モリセル領域の置換が論理回路Ｌの出力信号によりトリ
ガされる前に既に選択装置に供給されているから、正常
に書き込みまたは読み出しできないメモリセルまたはメ
モリセル領域を代替メモリセルまたは代替メモリセル領
域により置換することの必要性の検出と当該置換の実行
とは、記憶装置の書き込みまたは読み出し遅延なしで、
またはいずれにしろ言うに足る遅延なしで実行すること
ができる。

【００６０】置換すべきメモリセルまたはメモリセル領
域の位置についての情報の供給は、この実施例ではコン
パレータＫ４の出力信号に依存して行われる。すなわ
ち、記憶装置に印加されるアドレスに正常に書き込みま
たは読み出しできないメモリセルが配属されているか、
または正常に読み出しまたは書き込みできないメモリセ
ルを含むメモリセル領域にあるメモリセルが配属されて
いるか否かが未だ確定していない時点で行われる。置換
すべきメモリセルまたはメモリセル領域の位置について
の情報の伝達はできるだけ早期の時点で行われる。この
実施例では、記憶装置に印加されるアドレスに正常に書
き込みまたは読み出しできないメモリセルが配属されて
いるか、または正常に書き込みまたは読み出しできない
メモリセルを含むメモリセル領域にあるメモリセルが配
属されていることを排除できなくなると直ちに前記情報
の伝達が行われる。

【００６１】これにより選択装置ＡＥは場合により実行
すべき置換を、論理回路Ｌの出力信号により置換のトリ
ガ直後に実行することができる。選択装置ＡＥはこれ
に、置換を実行するために必要な、置換すべきメモリセ
ルまたはメモリセル領域の位置についての情報が存在す
るか、または有効になるまで待機する必要がない。

【００６２】比較ユニットバンクの比較ユニットのコン
パレータＫ４からは、Ｒｅｆ４の確定により一致の１つ
だけを通報することができる。このことによって、マル
チプレクサＭＵＸでコンフリクトが生じることがない。
各比較ユニットバンク毎に固有のマルチプレクサＭＵＸ
を設けることができる。各マルチプレクサＭＵＸは（全
ての比較ユニットバンクに対して共通の）選択装置ＡＥ
に、置換すべきメモリセルまたはメモリセル領域の位置
についての情報を供給する。選択装置ＡＥは相応の数の
端子を有する。

【００６３】置換すべきメモリセルまたはメモリセル領
域の位置についての情報を選択装置ＡＥに供給しても、
選択装置ではまだ相応の置換は実行されない。実行され
るのは、選択装置ＡＥが論理回路Ｌの出力信号によりト
リガされてからである。

【００６４】各比較ユニットバンクに対して論理回路Ｌ
が設けられている。各論理回路Ｌは（全ての比較ユニッ
トバンクに対して共通の）選択装置ＡＥにその出力信号
を供給する。選択装置は相応の数の端子を有する。

【００６５】論理回路Ｌの出力信号により、メモリセル
またはメモリセル領域の置換を実行すべきか否かが、ど
のＭＵＸ出力信号であるかを考慮して決定される。選択
装置は、比較ユニットバンクに配属されたマルチプレク
サＭＵＸの出力信号をそれぞれ使用する。この比較ユニ
ットバンクから、選択装置ＡＥにメモリセルまたはメモ
リセル領域の置換を行われる信号が発生する。

【００６６】上に述べたように構成した記憶装置では、
正常に書き込みまたは読み出しできないメモリセルまた
はメモリセル領域へのアクセスの識別、およびこのメモ
リセルまたはメモリセル領域の代替メモリセルまたは代
替メモリセル領域による置換が最小のコストと最大の速
度で処理される。

【図面の簡単な説明】

【図１】使用不能なメモリセルまたはメモリセル領域を
代替メモリセルまたは代替メモリセル領域により置換す
るために用いる記憶装置の素子の構成を示す図である。

【図２】記憶装置の基本構成を示す図である。

【符号の説明】

Ｆ フューズ ＶＥ 比較ユニット ＡＥ 選択装置 Ｋ コンパレータ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 データを記憶するために多数のメモリセ
   ルを備えた記憶装置であって、 少なくとも１つの比較ユニット（ＶＥ）と、選択装置
   （ＡＥ）とを有し、 前記比較ユニットにより、記憶装置（Ｓ）に印加される
   アドレスに、正常に書き込みまたは読み出しできないメ
   モリセルが配属されているか否か、または正常に書き込
   みまたは読み出しできないメモリセルを含むメモリセル
   領域にあるメモリセルが配属されているか否かが検査さ
   れ、 前記選択装置は必要な場合、正常に書き込みまたは読み
   出しできないメモリセルまたはメモリセル領域の代わり
   に、代替メモリセルまたは代替メモリセル領域が使用さ
   れるようにする形式の記憶装置において、 選択装置には既に、記憶装置に印加されるアドレスに正
   常に書き込みまたは読み出しできないメモリセルが配属
   されているか、または正常に書き込みまたは読み出しで
   きないメモリセルを含むメモリセル領域にあるメモリセ
   ルが配属されているかが未だ確定しない時点で、使用不
   能なメモリセルまたはメモリセル領域の位置についての
   情報が供給される、ことを特徴とする記憶装置。
2. 【請求項２】 データを記憶するために多数のメモリセ
   ルを備えた記憶装置であって、 少なくとも１つの比較ユニット（ＶＥ）と、選択装置
   （ＡＥ）とを有し、 前記比較ユニットにより、記憶装置（Ｓ）に印加される
   アドレスに、正常に書き込みまたは読み出しできないメ
   モリセルが配属されているか否か、または正常に書き込
   みまたは読み出しできないメモリセルを含むメモリセル
   領域にあるメモリセルが配属されているか否かが検査さ
   れ、 前記選択装置は必要な場合、正常に書き込みまたは読み
   出しできないメモリセルまたはメモリセル領域の代わり
   に、代替メモリセルまたは代替メモリセル領域が使用さ
   れるようにする形式の記憶装置において、 選択装置には既に、該選択装置によって、正常に書き込
   みまたは読み出しできないメモリセルまたはメモリセル
   領域の代わりに、代替メモリセルまたは代替メモリセル
   領域が使用されるようになる前の時点で、使用不能なメ
   モリセルまたはメモリセル領域の位置についての情報が
   供給される、ことを特徴とする記憶装置。
3. 【請求項３】 選択装置は前もって、正常に書き込みま
   たは読み出しできないメモリセルまたはメモリセル領域
   の代わりに、代替メモリセルまたは代替メモリセル領域
   を使用するように準備され、 記憶装置に印加されるアドレスに正常に書き込みまたは
   読み出しできないメモリセルが配属されているか、また
   は正常に書き込みまたは読み出しできないメモリセルを
   含むメモリセル領域にあるメモリセルが配属されている
   ことが確定して初めて前記の代替メモリセルまたは代替
   メモリセル領域の使用を実行する、請求項１または２記
   載の記憶装置。
4. 【請求項４】 少なくとも１つの比較ユニット（ＶＥ）
   で複数の比較が実行され、 記憶装置に印加されるアドレスに正常に書き込みまたは
   読み出しできないメモリセルが配属されているか否か、
   または正常に書き込みまたは読み出しできないメモリセ
   ルを含むメモリセル領域にあるメモリセルが配属されて
   いるか否かの検出は、全ての比較結果がそろって初めて
   行われる、請求項１〜３までのいずれか１項記載の記憶
   装置。
5. 【請求項５】 １つまたは複数の比較結果に基づいて、
   記憶装置に印加されるアドレスに正常に書き込みまたは
   読み出しできないメモリセルが配属されているか、また
   は正常に書き込みまたは読み出しできないメモリセルを
   含むメモリセル領域にあるメモリセルが配属されている
   ことを排除できなくなると直ちに、比較装置（ＡＥ）に
   は使用不能なメモリセルまたは代替メモリセル領域の位
   置についての情報が供給される、請求項４記載の記憶装
   置。