JP2001184035A

JP2001184035A - 液晶表示システム及び電源供給方法

Info

Publication number: JP2001184035A
Application number: JP2000332494A
Authority: JP
Inventors: Satoru Ito; 悟伊藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1993-12-22
Filing date: 2000-10-31
Publication date: 2001-07-06
Anticipated expiration: 2020-01-26
Also published as: JP3614100B2

Abstract

(57)【要約】【課題】液晶表示の品質を低めることなく、その消費
電力を低く抑えることができる液晶表示システム及び電
源供給方法を提供すること。【解決手段】負の負荷が支配的である電源電圧につい
てはＰ型オペアンプ７６、７７によりインピーダンス変
換し、正の負荷が支配的である電源電圧についてはＮ型
オペアンプ８０によりインピーダンス変換し、正負共に
同等の負荷が支配的な電源電圧についてはＰＮ切り替え
型オペアンプ７８、７９によりインピーダンス変換す
る。電源供給部は、信号ドライバに対して狭い電源電圧
範囲を有する同極性の電源電圧群Ｖ１１、ＶＣ１、Ｖ１
２を供給し、走査ドライバに対して、広い電源電圧範囲
を有する同極性の電源電圧群Ｖ１０、ＶＣ２、Ｖ１５を
供給する。そして、中心電圧ＶＣ１、ＶＣ２は等しくな
っている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号ドライバ（信
号電極駆動回路）と走査ドライバ（走査電極駆動回路）
とを含む液晶表示システムにおける電源供給手法に関す
る。

【０００２】

【背景技術】従来の液晶駆動技術の１つとして、電圧平
均化法による液晶駆動手法が知られている。この液晶駆
動手法においては、走査電極を１ラインずつ順次選択し
て走査電圧を印加すると共に、選択された走査電極上の
各画素がオンかオフかによりそれに応じた信号電圧を各
信号電極に印加することにより液晶駆動を行う。

【０００３】図１９には、電圧平均化法を用いた場合の
電源電圧の電位関係が示される。Ｖ０、Ｖ１、Ｖ２、Ｖ
３、Ｖ４、Ｖ５は、電圧平均化法で用いられる液晶駆動
用の電源電圧群であり、Ｖ０、Ｖ２、Ｖ３、Ｖ５は信号
ドライバに供給され、Ｖ０、Ｖ１、Ｖ４、Ｖ５は走査ド
ライバに供給される。これらの電源電圧の電位の関係は
Ｖ０≧Ｖ１≧Ｖ２≧Ｖ３≧Ｖ４≧Ｖ５となっている。Ｇ
ＮＤは、信号ドライバ、走査ドライバ、及び、これらの
信号ドライバ、走査ドライバを制御する制御部（システ
ム側）に共通のグランドである。また、ＶＤはおよそ３
〜５Ｖのロジック電源電圧であり、このＶＤも信号ドラ
イバ、走査ドライバ、制御部に共通のロジック電源電圧
となっている。このため、制御部から出力される制御信
号を、信号ドライバ、走査ドライバに直結することがで
きる。図１９では、液晶駆動電圧のうち最低電位である
Ｖ５とグランド電位ＧＮＤとを同電位にしており、また
液晶駆動電圧のうち最高電位であるＶ０とＶＤＤＨとを
同電位にしている。図１９から、明らかなように信号ド
ライバに与えられる電源電圧群Ｖ０、Ｖ２、Ｖ３、Ｖ５
の電源電圧範囲Ａ１と、走査ドライバに与えられる電源
電圧群Ｖ０、Ｖ１、Ｖ４、Ｖ５の電源電圧範囲Ａ２とは
等しくなっていた。

【０００４】また、電圧平均化法を用いた従来の液晶表
示システムでは、ディスプレイオフまたは、ＬＣＤオフ
と呼ばれる機能が知られている。この機能は、液晶素子
に印加される電圧を強制的に”０”にするものである。
これにより、ドライバの出力電圧が不定となる電源投入
後の一定期間に液晶に電圧が印加されないようにするこ
とができる。また、液晶表示システムの電源をオン状態
にしたままで液晶素子に印加される電圧を”０”にし、
表示を消すと同時にパワーセーブを行うことが可能とな
る。電圧平均化法を用いた従来のドライバにおけるディ
スプレイオフ機能は、走査ドライバ、信号ドライバ、制
御部（システム側）の共通電位であるＶ５（＝ＧＮＤ）
を、信号ドライバと走査ドライバから同時に出力し、液
晶素子に印加される電圧を”０”にすることで実現して
いた。

【０００５】

【発明が解決しようとする課題】ところで、近年、ｎラ
インを同時に選択駆動する複数ライン同時選択（Multip
le Lines Selection）駆動手法が提案されている。複数
ライン同時選択駆動手法については、特願平５−５１５
５３１、特願平５−１５２５３３において本出願人によ
り説明されている。この手法によれば、従来より高速応
答でありながらコントラストが高くチラツキの少ない液
晶表示システムを実現できる。そして、従来の１ライン
ずつ選択して駆動する手法である電圧平均化法と同じオ
ン／オフ比を実現した上で、信号ドライバの駆動電圧を
低く抑えることができる。これにより、信号ドライバを
製造する半導体プロセスとしてより低耐圧の製造プロセ
スを採用することが可能となり、信号ドライバの集積度
を高めチップを小面積化することが可能となる。これ
は、信号ドライバの高性能化、コストダウンにつなが
る。

【０００６】しかしながら、この複数ライン同時選択駆
動手法では、走査ドライバについては、従来と同等の高
い駆動電圧が必要であり、信号ドライバと走査ドライバ
とで駆動電圧の範囲が異なる。このため、信号ドライバ
と走査ドライバに供給する電源電圧の範囲も異ならせる
必要があり、従来の電源供給手法の考え方をそのままで
は適用できないという問題がある。

【０００７】また、液晶パネルを構成する液晶素子、ド
ライバ等を構成する半導体デバイスには、製造プロセス
の変動等を原因とする特性のバラツキの問題がある。こ
のため、液晶表示システムを工場において組み立てた
後、信号電極、走査電極に印加される駆動電圧の値を最
適にする調整作業が必要になる。また、液晶表示システ
ムには、液晶表示のコントラスト調整が可能なものがあ
り、このコントラスト調整は信号電極、走査電極に印加
される駆動電圧を調整することにより実現される。この
ように、液晶表示システムにおいては、駆動電圧の最適
化、あるいはコントラスト調整を行うために、駆動電圧
を調整する機能が必要となる。しかしながら、複数ライ
ン同時選択駆動手法では、上記したように信号ドライバ
と走査ドライバに供給する電源電圧の範囲を異ならせる
必要があり、従来の電圧平均化法の液晶表示システムで
用いられた駆動電圧の調整手法をそのままでは適用でき
ないという問題がある。

【０００８】また、電圧平均化法を用いた従来の液晶ド
ライバでは、信号ドライと走査ドライバの出力を、共に
低電位側（あるいは高電位側）の電源電圧Ｖ５（＝ＧＮ
Ｄ）レベルに設定することでディスプレイオフ機能を実
現していた。しかし、信号ドライバと走査ドライバの駆
動電圧範囲が異なる場合には、低電位側の電源電圧は一
致しないため、液晶にかかる電圧を”０”にすることが
できず、ディスプレイオフ機能を実現できないという問
題がある。

【０００９】また、液晶表示システムには、液晶表示の
品質を低めることなく、その消費電力を低く抑えなけれ
ばならないという課題がある。

【００１０】本発明は、以上に述べたような課題を解決
するためになされたものであり、その目的とするところ
は、インピーダンス変換を行うオペアンプの種類を各電
源電圧毎に異ならせることにより、液晶表示の品質を低
めることなく、オペアンプで消費される消費電力を低く
抑えることができる電源供給手法を提供することにあ
る。

【００１１】また本発明の他の目的は、走査ドライバ、
信号ドライバに与える電源電圧の範囲が異なる場合に最
適な電源供給手法を提供することにある。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、表示画素がマトリクス状に配置されると
ともに複数の信号電極及び走査電極が交差して配置され
るマトリクスパネルの前記信号電極に対して駆動電圧を
印加する信号ドライバと、前記走査電極に対して駆動電
圧を印加する走査ドライバと、前記信号ドライバと前記
走査ドライバに対して電源電圧を供給する電源供給手段
とを含む液晶表示システムであって、前記電源供給手段
が、第１の電源電圧範囲を有する同極性の第１の電源電
圧群を前記信号ドライバ又は前記走査ドライバの中の一
方のドライバに対して供給する手段と、前記第１の電源
電圧範囲よりも広い第２の電源電圧範囲を有する同極性
の第２の電源電圧群を前記一方とは異なる他方のドライ
バに対して供給する手段と、前記第１の電源電圧範囲の
中心電圧である第１の中心電圧と、前記第２の電源電圧
範囲の中心電圧である第２の中心電圧とを同一にする手
段とを含むことを特徴とする。

【００１３】本発明によれば、信号ドライバ、走査ドラ
イバの中の一方のドライバに対して電源電圧範囲が狭い
同極性の第１の電源電圧群が与えられ、他方のドライバ
に対して電源電圧範囲が広い同極性の第２の電源電圧群
が与えられる。そして、これらの電源電圧範囲の中心電
圧が等しくなるように電源電圧が供給される。本発明に
よれば、電源電圧群は同極性になっているため、電源電
圧群の各電圧値を簡易な構成の調整手段により調整でき
る。そして、電圧調整を行った場合において、電源電圧
が中心電圧に対して正極性側、負極性側にあるかに関わ
らず、電源電圧の電圧比を正確に保つことが可能とな
る。

【００１４】また、本発明は、前記電源供給手段が、固
定電位と液晶駆動電圧生成用の基準電位との間を分割し
分割端子に分割電圧を生成することで前記第１、第２の
電源電圧群を生成する手段と、１の前記分割端子に生成
される分割電圧に基づき前記第１、第２の中心電圧を生
成することで前記第１、第２の中心電圧を同一にする手
段とを含むことを特徴とする。

【００１５】本発明によれば、抵抗、トランジスタ等を
用いた簡易な構成の電圧分割手段を用いて、第１、第２
の電源電圧群を生成できる。また、１の分割端子に生成
される分割電圧に基づき第１、第２の中心電圧を生成す
るという簡易な構成で、第１、第２の中心電圧を同一に
することができる。

【００１６】また、本発明は、前記液晶駆動電圧生成用
の基準電位の値を調整することで前記分割電圧の値を調
整し前記第１、第２の電源電圧群の電圧値を調整する手
段を含むことを特徴とする。

【００１７】本発明によれば、液晶駆動電圧生成用の基
準電位の値を調整するという簡易な手法で、正確な電圧
分割比を保ちながら第１、第２の電源電圧群の電圧値を
調整できる。

【００１８】また、本発明は、前記電源供給手段が、前
記第１の電源電圧範囲内の電圧を前記第１の電源電圧群
が供給される前記一方のドライバのロジック電源電圧と
して供給する手段を含むことを特徴とする。

【００１９】本発明によれば、電源電圧範囲の狭い第１
の電源電圧群が供給される一方のドライバのロジック電
源電圧が、第１の電源電圧範囲内に設定される。これに
より、一方のドライバに内蔵されるロジック回路を動作
させるために、一方のドライバの動作電源電圧幅を広く
する必要が無くなり、一方のドライバの動作電源電圧の
幅を狭くすることが可能となる。

【００２０】また、本発明は、前記第１の電源電圧群が
供給される前記一方のドライバの低電位側又は高電位側
の固定電位電源と、前記第２の電源電圧群が供給される
前記他方のドライバの低電位側又は高電位側の固定電位
電源とが分離されていることを特徴とする。

【００２１】本発明によれば、一方のドライバの固定電
位電源と他方のドライバの固定電位電源とが分離され
る。これにより、狭い電源電圧群が与えられる一方のド
ライバの動作電源電圧幅を、他方のドライバの動作電源
電圧幅に併せて広くする必要がなくなり、一方のドライ
バの動作電源電圧の幅を狭くすることが可能となる。

【００２２】また、本発明は、前記信号ドライバ及び前
記走査ドライバに対して少なくとも制御信号を出力する
手段を含み、前記第１の電源電圧群が供給される前記一
方のドライバに対して出力される制御信号の電位レベル
を、前記第１の電源電圧範囲内のレベルに変換する電位
変換手段を含むことを特徴とする。

【００２３】本発明によれば、制御信号等は電位レベル
が変換されて一方のドライバ内に入力される。これによ
り、狭い電源電圧範囲で動作する一方のドライバに対し
て正常に制御信号等を伝達することが可能となる。

【００２４】また、本発明は、前記電位変換手段が、直
流成分をカットするための容量結合キャパシタを含むこ
とを特徴とする。

【００２５】本発明によれば、容量結合キャパシタによ
り、制御信号の変化量のみを取り出すことができ、電位
レベルの変換が容易となる。

【００２６】また、本発明は、所定の外部信号が入力さ
れた場合に、前記信号ドライバ及び前記走査ドライバか
ら出力される前記駆動電圧を、前記第１、第２の中心電
圧と同一電圧に設定する手段を含むことを特徴とする。

【００２７】本発明によれば、ディスプレイオフ信号等
の外部信号が入力された場合に、信号ドライバ及び走査
ドライバの出力電圧が同一電圧、即ち同一の中心電圧に
なる。これにより、液晶素子に印加される電圧を”０”
にすることができ、例えば液晶表示におけるディスプレ
イオフ機能等を実現することが可能となる。

【００２８】

【発明の実施の形態】以下、本発明の実施例について図
面に基づいて説明する。

【００２９】（第１の実施例）１．全体構成の説明図１は、第１の実施例に係る液晶表示システムの全体構
成を示すブロック図である。本実施例は制御部（システ
ム側）１、信号ドライバ２、走査ドライバ３、液晶パネ
ル４、電源供給部５、複数の電位変換部６を含む。ここ
で制御部１は、信号ドライバ２及び走査ドライバ３に対
して制御信号、信号データ、走査データを出力するもの
である。信号ドライバ２は、制御部１からの制御信号及
び信号データに基づき液晶パネル４の信号電極に対して
駆動電圧１０を出力する。走査ドライバ３は、制御部１
からの制御信号及び走査データに基づき液晶パネル４の
走査電極に対して駆動電圧１１を出力する。液晶パネル
４は、複数の信号電極、これに交差する走査電極、交差
領域に配置される液晶素子を有し、信号ドライバ２、走
査ドライバ３の駆動により表示動作を行う。電源供給部
５は、制御部１から供給される液晶駆動電圧生成の基準
となる電圧ＶＬＣＤに基づき、信号ドライバ２及び走査
ドライバ３に対して供給する電源電圧群を生成する。電
位変換部６は、容量結合キャパシタ（コンデンサ）１
２、ＤＣレベル伝達部５８を含み、制御部１からの制御
信号、信号データ、走査データの電位レベルを変換する
ものである。

【００３０】制御部１から信号ドライバ２に対しては、
液晶パネルのディスプレイオフを行うためのＤＯＦＦ信
号、液晶の交流駆動を行うためのＦＲ信号、ラッチパル
スであるＬＰ信号、データ転送クロックであるｔＸ信
号、２ビットのデータ信号であるＤＸｍ信号、サンプリ
ングスタート信号であるＳＴ信号が出力される。この場
合、本実施例では、制御部１のグランド電位ＧＮＤ、ロ
ジック電位ＶＤは信号ドライバ２に供給されない。即
ち、制御部１と信号ドライバ２とでは、最も低電位側に
ある基準電位（制御部１におけるＧＮＤ、信号ドライバ
２におけるＶＳ１）及びロジック電位（制御部１におけ
るＶＤ、信号ドライバ２におけるＶＤ１）が共通化され
ていない。

【００３１】制御部１から走査ドライバ３に対しては、
ＤＯＦＦ信号、ＦＲ信号、データ転送クロックであるｔ
Ｙ信号、２ビット×２ラインの走査データであるＤＹｎ
ｍ信号が出力される。また、本実施例では、制御部１の
グランド電位ＧＮＤ、ロジック電位ＶＤが走査ドライバ
３に供給されている。即ち、制御部１と走査ドライバ３
とでは、最も低電位側にある基準電位ＧＮＤ及びロジッ
ク電位ＶＤが共通化されている。

【００３２】電源供給部５には、液晶駆動電圧の生成の
基準となるＶＬＣＤが入力される。そして、信号ドライ
バ２に対して、Ｖ１１、ＶＣ１（＝ＶＣ）、Ｖ１２、Ｖ
Ｄ１、ＶＳ１の電源電圧群を供給し、走査ドライバ３に
対してＶ１０、ＶＣ２（＝ＶＣ）、Ｖ１５の電源電圧群
を供給している。

【００３３】２．電源供給部の説明図２には、電源供給部５の構成の一例が示され、図３に
は、この電源供給部５から供給される電源電圧群Ｖ１
１、ＶＣ、Ｖ１２、ＶＤ１、ＶＳ１、Ｖ１０、ＶＣ、Ｖ
１５及び制御部１から供給される電源電圧群ＶＤ、ＧＮ
Ｄの電位の関係が示される。電源供給部５は、電源電圧
調整のための可変抵抗７０と、直列接続された抵抗７
１、７２、７３、７４、７５により複数ライン同時選択
駆動手法に必要な複数の電圧を生成する電圧分割部９０
と、電圧分割部９０の分割端子に生成された電圧をイン
ピーダンス変換するボルテージフォロア接続のオペアン
プ７６、７７、７８、７９、８０とを含む。ここで、Ｖ
１０（＝ＶＤＤＨ）、Ｖ１１にはＰ型オペアンプ７６、
７７が接続され、ＶＣ、ＶＤ１にはＰＮ切り替え型オペ
アンプ７８、７９が接続され、Ｖ１２（＝ＶＳ１）には
Ｎ型オペアンプ８０が接続される。ここでＰ型オペアン
プ７６、７７では、図４（Ａ）に示すように、差動部２
０６の出力２１０が、駆動部２００内のＰ型駆動トラン
ジスタ２０４に入力される。一方、Ｎ型オペアンプ８０
では、図４（Ｂ）に示すように、差動部２０６の出力２
１０は、駆動部２０１内のＮ型駆動トランジスタ２１２
に入力される。１フレーム内において液晶素子からオペ
アンプへと移動させる必要がある電荷量の極性が負とな
る電源電圧（負の負荷が支配的である電源電圧）につい
ては、Ｐ型オペアンプによりインピーダンス変換が行わ
れる。また、１フレーム内において液晶素子からオペア
ンプへと移動させる必要がある電荷量の極性が正となる
電源電圧（正の負荷が支配的である電源電圧）について
は、Ｎ型オペアンプによりインピーダンス変換が行われ
る。また、正負共に同等の負荷が支配的な電源電圧につ
いてはＰＮ切り替え型オペアンプによりインピーダンス
変換が行われる。このようにインピーダンス変換を行う
オペアンプの種類を各電源電圧毎に異ならせることによ
り、液晶表示の品質を低めることなく、オペアンプで消
費される消費電力を低く抑えることができる。

【００３４】さて、液晶素子、あるいは、信号ドライバ
等を構成する半導体デバイスには、製造プロセスの変動
等を原因とする特性のバラツキの問題がある。このた
め、液晶表示システムを工場等において組み立てた後、
液晶素子に対する駆動電圧を最適にする調整作業が必要
になる。また、液晶表示におけるコントラスト調整を実
現するために駆動電圧を調整する必要もある。そこで、
本実施例では、可変抵抗７０の抵抗値を調整することで
Ｖ１０、Ｖ１１等の電源電圧の値を調整し、これにより
液晶素子に対する駆動電圧を調整している。可変抵抗７
０の抵抗値を調整する手法によると、電圧分割部９０に
おける分圧比を正確に保ちながら駆動電圧の調整を行う
ことができる。

【００３５】また、例えば、可変抵抗７０は、図５に示
すように抵抗Ｒ１〜Ｒ４、スイッチＳ１〜Ｓ４を接続す
ることで構成することもできる。このようにすれば、外
部のＣＰＵ等により調整信号を制御しスイッチＳ１〜Ｓ
４をオン・オフすることで、可変抵抗７０の抵抗値を調
整できる。これにより、液晶表示のコントラスト調整も
可能となる。また、例えば図６に示す構成の電圧調整部
３００を設け、この電圧調整部３００により、液晶駆動
電圧生成の基準となるＶＤＤＨの電圧を調整すること
で、電源電圧の調整を行うことも可能である。この電圧
調整部３００は、オペアンプ３０２、抵抗３０４、３０
６、基準電圧源３０８、定電流源３１０、スイッチ部３
１２を含む。この構成によると、抵抗値Ｒ１０、Ｒ１
１、基準電圧Ｖｒｅｆにより電圧調整のセンター値が決
められ、スイッチ部３１２、定電流源３１０を用いて抵
抗３０６に対して定電流を流し込むことで、上記センタ
ー値を中心とした電圧調整が可能となる。

【００３６】なお、抵抗７１〜７５等は、ドレイン領域
とゲート電極とをショートしたトランジスタを用いて構
成することもできる。

【００３７】次に、電源電圧の電位関係について図３を
用いて説明する。本実施例では、複数ラインを同時に選
択する駆動手法を採用しているため、信号ドライバに必
要とされる電源電圧範囲Ｂ１を狭くすることができる。
このため、図３に示すように、信号ドライバの電源電圧
範囲Ｂ１は、走査ドライバの電源電圧範囲Ｂ２よりも狭
くなっている。また、本実施例では、電圧範囲Ｂ１の中
心電圧ＶＣ１＝（Ｖ１１＋Ｖ１２）／２と、電圧範囲Ｂ
２の中心電圧ＶＣ２＝（Ｖ１０＋Ｖ１５）／２とが等し
くなるように電源供給を行っている。これは、図２に示
すように、１つの分割端子６９に生成される分割電圧に
基づいて中心電圧ＶＣ＝ＶＣ１＝ＶＣ２を生成すること
で実現される。更に、本実施例では、制御部１と走査ド
ライバ３とで、ロジック電源電圧ＶＤ及び低電位側の固
定電位ＧＮＤが共通となっている。その一方で、信号ド
ライバ２のロジック電源電圧はＶＤ１、低電位側の固定
電位はＶＳ１（＝Ｖ１２）となっており、制御部１のＶ
Ｄ、ＧＮＤと共通になっていない。即ち、本実施例で
は、信号ドライバのロジック電源電圧ＶＤ１を、ＶＤと
は別に電源電圧範囲Ｂ１内に設定する。これは、具体的
には、図２の電圧分割部９０の例えば分割端子６８に生
成される分割電圧に基づいてＶＤ１を生成することで実
現される。

【００３８】本実施例で、図３に示すような電源構成と
したのは以下の理由による。まず、中心電圧ＶＣ１＝Ｖ
Ｃ２としたのは、Ｖ１１を出力するＰＭＯＳトランジス
タの特性とＶ１２を出力するＮＭＯＳトランジスタの特
性を対称にし設計を行い易くするためである。また、ド
ライバ出力の立ち上がり波形と立ち下がり波形とをほぼ
対称にし、液晶駆動上有害となる直流成分を少なくする
ためである。ＶＣ１＝ＶＣ２とする場合に、電源電圧の
電位を例えば図７に示すような関係にすることもでき
る。この場合には、ＶＣ１＝ＶＣ２＝ＧＮＤとなり、Ｖ
１１とＶ１２の極性、Ｖ１０とＶ１５の極性が異なるも
のになる。しかし、図７に示す電源構成とすると、電源
電圧群を生成するのに図２（あるいは図５、図６）に示
すような簡易な構成の電源供給部を採用できない。ま
た、図３の電源構成では、可変抵抗７０の抵抗値を調整
するという簡易な手法で、分圧比を正確に保ちながら電
源電圧を調整できたが、図７の電源構成では、このよう
な簡易な手法で電源電圧を調整できない。これは、図３
では、信号ドライバ２、走査ドライバ３に供給される電
源電圧群が全て同極性になっているからである。即ち、
電源電圧群が全て同極性になっていると、図２に示すよ
うに高電位側の基準電位ＶＬＣＤと低電位側の固定電位
ＧＮＤとを電圧分割するだけで、電源電圧群Ｖ１０、Ｖ
１１等を得ることができる。また、可変抵抗７０を調整
するだけで、これらのＶ１０、Ｖ１１等のレベルを分圧
比を正確に保ったままで調整できる。しかし、図７で
は、正極性の電源電圧と負極性の電源電圧とを別に生成
しなければならないので、図２のＶＬＣＤに相当する基
準電位として正極性のものと負極性のものとが別に必要
になる。また、電圧調整も、正極性側用の可変抵抗と、
負極性側の可変抵抗とを別々に設け、正極性側と負極性
側とで別に電圧調整を行わなければならない。しかし、
可変抵抗や、電圧分割のための抵抗は、製造プロセスの
変動等により特性がばらつく場合があり、このバラツキ
により正極性側の分圧比と、負極性側の分圧比とが同一
に保たれない事態が生じる。これは、液晶の表示品質の
劣化につながる。本実施例では、全ての電源電圧群が同
極性となっているため、このような事態は生じにくい。

【００３９】また、本実施例で、信号ドライバのロジッ
ク電源電位ＶＤ１、低電位側の固定電位ＶＳ１を、Ｖ
Ｄ、ＧＮＤと共通にしなかったのは以下の理由による。
即ち、信号ドライバのロジック電源電位をＶＤ、低電位
側の固定電位をＧＮＤとすると、後述の図１５に示すよ
うに、信号ドライバの電源電圧範囲が図３の場合よりも
広くなってしまう。電源電圧範囲が広くなるということ
は、信号ドライバをより高耐圧のプロセスで製造しなけ
ればならないことを意味し、チップ面積の増大化、高コ
スト化という事態が生じる。本実施例では、ＶＤ１をＢ
１内に設定し、低電位側の固定電位ＶＳ１をＧＮＤと分
離することで、このような事態を防止している。

【００４０】さて、この場合、制御部１と信号ドライバ
２との間の制御信号、信号データ、走査データのインタ
ーフェースが問題となる。制御部１からはＧＮＤ〜ＶＤ
の電圧範囲で信号が送られてくるのに、受け手側である
信号ドライバ２内のロジック回路は、ＶＳ１〜ＶＤ１の
電圧範囲で動作するからである。そこで、本実施例で
は、図１に示すような電位変換部６を設けて、この問題
を解決している。図８（Ａ）には、この電位変換部６の
構成の一例が示され、図８（Ｂ）には、その動作を説明
するための電圧波形図が示される。電位変換部６は、容
量結合のキャパシタ（コンデンサ）１２、ＤＣレベル伝
達部５８を含み、ＤＣレベル伝達部５８はインバータ３
２０、３２２、３２４、抵抗３２６を含む。キャパシタ
１２では、入力信号Ａの直流成分がカットされる。例え
ば、図８（Ｂ）のように信号Ａが立ち上がった場合を考
えると、電圧差ＶA＝ＶＤ−ＧＮＤがインバータ３２０
に伝達される。するとインバータ３２０の出力Ｃは立ち
下がり、インバータ３２４の出力Ｄは立ち上がり、この
出力Ｄが抵抗３２６を介してインバータ３２０の入力に
帰還される。インバータ３２４の駆動能力はインバータ
３２０よりも小さく設定されており、インバータ３２
０、３２４、抵抗３２６によりラッチ回路が構成され
る。これは、キャパシタ１２を介しては信号Ａの交流成
分（電圧差ＶA）しか伝えられないため、ＶＳ１にこの
ＶAを加えた電圧を保持しておく必要があるからであ
る。以上により、図８（Ｂ）に示すようなＶＳ１〜ＶＤ
１の範囲で振幅する信号Ｂが得られ、信号Ｂをインバー
タ３２２でバッファリングした信号Ｅが得られる。

【００４１】ここで問題になるのは、ＶＤは、制御部１
から供給され常に一定電圧であるのに対し、ＶＤ１は電
圧供給部５から供給され可変抵抗７０の調整により変動
する点である。例えば、大型液晶パネルで一般的に使わ
れている１／２４０デューティ駆動では、図３に示す電
圧範囲Ｂ２はおよそ２５Ｖとなる。この場合の電圧調整
の範囲は３Ｖ程度である。従って、可変抵抗７０による
電圧調整により、電圧を３Ｖ程度変化させた場合には、
信号ドライバ２のロジック電源電圧ＶＤ１は、３Ｖ／２
５Ｖ＝０．６Ｖ程度変化する。すると、ＶＤ１とＶＤと
の間には０．６Ｖ程度の電圧差が生じる。このようにＶ
Ｄ１とＶＤに電圧差が生じても、コンデンサ１２の存在
により、制御部１と信号ドライバ２との間に直流電流が
流れることはない。また、制御部１からの制御信号、信
号データ、走査データの電圧が、上記電圧調整の影響で
ＶＤ１よりも０．６Ｖ程度低くなっても、その電圧差は
信号ドライバ２の入力端子に設けられるインバータ等を
構成するＭＯＳトランジスタのしきい値電圧（０．７Ｖ
程度）よりも低い。従って、信号を十分に伝達すること
ができると共に、入力端子に設けられるインバータ等に
おいて、ＶＤ１からＶＳ１に流れる貫通電流も発生しな
い。

【００４２】以上のように本実施例によれば、複数ライ
ン同時選択駆動手法のように走査ドライバ、信号ドライ
バに与える電源電圧の範囲が異なる場合において、最適
な電源供給手法を提供できる。また、このように電源電
圧の範囲が異なる場合にでも、簡易な構成の電源供給部
５を用いて、液晶素子に与える駆動電圧を任意に調整す
ることが可能となる。

【００４３】３．走査ドライバの説明図９には複数ライン同時選択駆動手法を用いる本実施例
の走査ドライバ３の構成の一例が示される。この走査ド
ライバ３は、シフトレジスタ部３６、組み合わせ回路
（駆動信号決定回路）３７、レベルシフタ部３８、電圧
セレクタ部３９を含む。この走査ドライバ３は、制御部
１からのＦＲ、ＤＯＦＦ、ｔＹ、ＤＹｎｍ信号に基づい
て、電源供給部５からの電源電圧ＶＣ、Ｖ１０、Ｖ１５
のいずれかを選択し、図１０（Ａ）に示すような出力３
５を得るものである。ここで、シフトレジスタ部３６
は、Ｄタイプフリップフロップ（以下、ＤＦＦと呼ぶ）
により構成される４ビットの並列型のシフトレジスタで
あり、２ビットで組になったデータを４出力同時に転送
する機能をもつ。組み合わせ回路３７は、シフトレジス
タ部３６の出力とＦＲ、ＤＯＦＦ信号を受けて図１０
（Ａ）に示されるドライバ出力３５を得るための制御信
号を発生する。この制御信号は、レベルシフタ部３８を
介して電圧セレクタ部３９に伝えられる。そして、電圧
セレクタ部３９は、この制御信号に基づいて３つの電源
電圧群ＶＣ、Ｖ１０、Ｖ１５の中から１つの電源電圧を
選択し、これによりドライバ出力３５が生成される。

【００４４】制御部１より転送された２ビット×２ライ
ンの走査データの上位ビットＤＹ１２は、データ転送ク
ロックｔＹの立ち下がりでＤＦＦ２０にラッチされ、Ｄ
ＦＦ２０の出力は、２ビット右の図示しない次段のシフ
トレジスタ部のＤＦＦに入力される。同様に走査データ
の下位ビットＤＹ１１は、データ転送クロックｔＹの立
ち下がりでＤＦＦ２１にラッチされ、ＤＦＦ２１の出力
は次段のシフトレジスタ部のＤＦＦに入力される。この
ように構成することで、図１１（Ａ）のタイミング図に
示すように、２ビット×２ラインの走査データＤＹを順
次次段のシフトレジスタ部（３６Ｑ１→３６Ｑ２→３６
Ｑ３）に転送することができる。組み合わせ回路３７
は、ＥＸ−ＯＲ２２、ＥＸＮＯＲ２３、インバータ２
４、ＮＡＮＤ２５、ＮＯＲ２６、２７を含んでおり、Ｄ
ＯＦＦ信号はＮＡＮＤ２５に、ＦＲ信号はＥＸ−ＮＯＲ
２３に入力される。

【００４５】レベルシフタ部３８に含まれるレベルシフ
タ２８、２９、３０は、組み合わせ回路３７から入力さ
れる制御信号の電圧レベルをＶＤ〜Ｖ１５（ＧＮＤ）か
らＶ１０〜Ｖ１５に変換する機能を有する。この場合、
Ｖ１０〜Ｖ１５の電圧差とＶＤ〜Ｖ１５の電圧差は大き
く異なるため（図３参照）、図１２（Ａ）に示すような
構成のレベルシフタが採用される。

【００４６】電圧セレクタ部３９は、Ｎチャネルトラン
ジスタ３１、３３、Ｐチャネルトランジスタ３２、３４
を含む。そして、Ｎチャンネルトランジスタ３１は、レ
ベルシフタ２９の正転出力により駆動されＶ１５レベル
を選択し、Ｐチャンネルトランジスタ３２は、レベルシ
フタ３０の反転出力により駆動されＶ１０レベルを選択
する。また、Ｎチャンネルトランジスタ３３は、レベル
シフタ２８の正転出力により駆動されＶＣレベルを選択
し、Ｐチャンネルトランジスタ３４は、レベルシフタ２
８の反転出力により駆動されＶＣレベルを選択する。

【００４７】さて、本実施例では、図１０（Ａ）に示す
ように、下位ビットＤＹｎ１＝Ｈ、上位ビットＤＹｎ２
＝Ｌの時は、ＦＲ＝ＬでＶ１０が選択され、ＦＲ＝Ｈで
Ｖ１５が選択される。Ｖ１５は、図３に示すようにＶＣ
を中心としてＶ１０と対称の位置にある電圧である。ま
た、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｈの時は、ＦＲ＝ＬでＶ
１５が選択され、ＦＲ＝ＨならＶ１０が選択される。一
方、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｌ及びＤＹｎ１＝Ｈ、Ｄ
Ｙｎ２＝Ｈの時は、ＦＲ信号に無関係にＶＣが選択され
る。本実施例では以上のようにしてＶＣを中心電圧とし
た交流駆動が実現される。また、本実施例では図１０
（Ａ）に示すように、ＤＯＦＦ＝Ｌの場合には、ＦＲ、
ＤＹｎ１、ＤＹｎ２信号に無関係に、ドライバ出力３５
は強制的にＶＣレベルになる。これは、ＤＯＦＦ＝Ｌと
なるとＮＡＮＤ２５の出力が強制的にＨとなり、これに
よりレベルシフタ２８、２９、３０の入力が各々Ｈ、
Ｌ、Ｌとなり、トランジスタ３３、３４が選択され、ト
ランジスタ３１、３２が非選択となるからである。これ
により、後述するように、液晶表示システムのディスプ
レイオフ機能が実現される。

【００４８】４．信号ドライバの説明図１３には複数ライン同時選択駆動手法を用いる本実施
例の信号ドライバ２の構成の一例が示される。この信号
ドライバ２は、シフトレジスタ部５９、データレジスタ
部６０、データラッチ部６１、組み合わせ回路６２、レ
ベルシフタ部６３、電圧セレクタ部６７を含む。この信
号ドライバ２は、制御部１からのＦＲ、ＤＯＦＦ、Ｌ
Ｐ、ＤＸ、ＳＴ、ｔＸ信号に基づいて、電源供給部５か
らの電源電圧ＶＣ、Ｖ１１、Ｖ１２のいずれかを選択
し、図１０（Ｂ）に示すような出力５７を得るものであ
る。ここで、シフトレジスタ部５９は、ＤＦＦをカスケ
ード接続することで構成され、サンプリング信号を発生
する機能を有する。データレジスタ部６０は、シフトレ
ジスタ部５９で発生したサンプリング信号により信号デ
ータＤＸをＤＦＦにサンプリングする。データラッチ部
６１は、データレジスタ部６０にサンプリングされたデ
ータをＬＰ信号に基づいてラッチする。組み合わせ回路
６２は、データラッチ部６１の出力とＦＲ、ＤＯＦＦ信
号を受けて図１０（Ｂ）に示されるドライバ出力５７を
得るための制御信号を発生する。この制御信号は、レベ
ルシフタ部６３を介して電圧セレクタ部６７に伝えられ
る。そして、電圧セレクタ部６７は、この制御信号に基
づいて電源電圧群ＶＣ、Ｖ１１、Ｖ１２の中から１つの
電源電圧を選択し、これによりドライバ出力５７が生成
される。

【００４９】制御部１より転送された全ての制御信号及
び信号データは、容量結合コンデンサ１２、ＤＣレベル
伝達部５８によりＶＤ〜ＧＮＤからＶＤ１〜ＶＳ１にレ
ベル変換されて信号ドライバ内に入力される。サンプリ
ングスタート信号ＳＴは、データ転送クロックｔＸの立
ち上がりでＤＦＦ４０にサンプリングされ、ＤＦＦ４０
の出力は次段のＤＦＦに入力される。このように構成す
ることで、図１１（Ｂ）のタイミング図に示すように、
ＳＴ信号は順次次段のＤＦＦに転送される。ＤＦＦ４０
のＱ出力はデータラッチ部６０のＤＦＦ４１、４２のＣ
Ｋ端子に入力される。そして、信号データの下位ビット
ＤＸ１は、図１１（Ｂ）に示すように、ＤＦＦ４０のＱ
出力の立ち上がりでＤＦＦ４２にサンプリングされる。
同様に上位ビットＤＸ２は、ＤＦＦ４０のＱ出力の立ち
上がりでＤＦＦ４１にサンプリングされる。その後、図
１１（Ｂ）に示すように、制御部１からのラッチパルス
信号ＬＰの立ち上がりで、ＤＦＦ４１、４２の出力はＤ
ＦＦ４３、４４にラッチされる。組み合わせ回路６２
は、ＥＸ−ＮＯＲ４５、４７、ＥＸ−ＯＲ４６、インバ
ータ４８、ＮＡＮＤ４９、ＮＯＲ５０、ＯＲ５１を含ん
でおり、ＤＯＦＦ信号はＮＡＮＤ４９に、ＦＲ信号はＥ
Ｘ−ＮＯＲ４７に入力される。

【００５０】レベルシフタ部６３に含まれるレベルシフ
タ６４、６５、６６は、組み合わせ回路６２から入力さ
れる制御信号の電圧レベルをＶＤ１〜Ｖ１２（ＶＳ１）
からＶ１１〜Ｖ１２に変換する機能を有する。この場
合、Ｖ１１〜Ｖ１２の電圧差とＶＤ１〜Ｖ１２の電圧差
は、それほど大きく異ならないため（図３参照）、図１
２（Ｂ）に示すような構成のレベルシフタが採用され
る。

【００５１】電圧セレクタ部６７は、Ｎチャネルトラン
ジスタ５３、５５、Ｐチャネルトランジスタ５４、５６
を含む。そして、Ｎチャンネルトランジスタ５３は、レ
ベルシフタ６５の正転出力により駆動されＶ１２レベル
を選択し、Ｐチャンネルトランジスタ５４は、レベルシ
フタ６６の正転出力により駆動されＶ１１レベルを選択
する。また、Ｎチャンネルトランジスタ５５は、レベル
シフタ６４の正転出力により駆動されＶＣレベルを選択
し、Ｐチャンネルトランジスタ５６は、レベルシフタ６
４の反転出力により駆動されＶＣレベルを選択する。

【００５２】さて、本実施例では、図１０（Ｂ）に示す
ように、下位ビットＤＸ１＝Ｌ、上位ビットＤＸ２＝Ｌ
の時は、ＦＲ＝ＬでＶ１１が選択され、ＦＲ＝ＨでＶ１
２が選択される。Ｖ１２は、図３に示すようにＶＣを中
心としてＶ１１と対称の位置にある電圧である。また、
ＤＸ１＝Ｌ、ＤＸ２＝Ｈの時は、ＦＲ＝ＬでＶ１２が選
択され、ＦＲ＝ＨならＶ１１が選択される。一方、ＤＸ
１＝Ｈ、ＤＸ２＝Ｌ及びＤＸ１＝Ｈ、ＤＸ２＝Ｈの時
は、ＦＲ信号に無関係にＶＣが選択される。本実施例で
は以上のようにしてＶＣを中心電圧とした交流駆動が実
現される。また、本実施例では図１０（Ｂ）に示すよう
に、ＤＯＦＦ＝Ｌの場合には、ＦＲ、ＤＸ１、ＤＸ２信
号に無関係に、ドライバ出力５７は強制的にＶＣレベル
になる。これは、ＤＯＦＦ＝ＬとなるとＮＡＮＤ４９の
出力が強制的にＨとなり、これによりレベルシフタ６
４、６５、６６の入力が各々Ｈ、Ｌ、Ｈとなり、トラン
ジスタ５５、５６が選択され、トランジスタ５３、５４
が非選択となるからである。前述のように、ＤＯＦＦ＝
Ｌの場合には、走査ドライバ３のドライバ出力３５も強
制的にＶＣレベルになる。従って、ＤＯＦＦ＝Ｌの場合
には、信号ドライバ２、走査ドライバ３の出力３５、３
７は共にＶＣレベルとなり、これにより液晶素子に印加
される電圧を”０”とすることが可能となり、この結
果、液晶表示システムのディスプレイオフ機能を実現で
きることになる。

【００５３】図１９に示す電圧平均化法を用いた従来例
においては、高電位側の電源電圧であるＧＮＤとＶ５
（あるいはＶＤＤＨとＶ１０）とを一致させることがで
き、ディスプレイオフ機能はドライバの出力を共にＧＮ
Ｄ（Ｖ５）にすることで実現できた。これに対して、図
３に示すように電圧範囲Ｂ１とＢ２の幅が異なる電源構
成の場合には、高電位側の電源電圧であるＶ１２とＶ１
５（あるいはＶ１１とＶ１０）とを一致させることがで
きず、従来の手法を用いることができない。そこで、本
実施例では、ＤＯＦＦ＝Ｌとなった時に、ドライバの出
力を共に中心電圧ＶＣとすることでディスプレイオフ機
能を実現している。この場合、ＶＣは、元々、液晶駆動
に用いる電源電圧であり、ディスプレイオフ機能実現の
ために新たな電源電圧を生成する必要がない。

【００５４】また、本実施例では、図３に示すように信
号ドライバの低電位側の固定電位をＧＮＤではなく、Ｖ
１２（ＶＳ１）にしている。これは、前述のように電位
変換部６により制御信号、信号データのレベルをＶＤ〜
ＧＮＤからＶＤ１〜Ｖ１２（ＶＳ１）に変換することで
実現される。そして、低電位側の固定電位をＶ１２とす
ることで、例えば、Ｎチャネルトランジスタ５３の基板
電位もＶ１２にすることができ、これによりＮチャネル
トランジスタ５３に基板バイアス効果（ボディエフェク
ト）が生じるのを防止できる。基板バイアス効果が生じ
るとＮチャネルトランジスタ５３のしきい値電圧が高く
なってしまい、Ｖ１２レベルを出力するこのＮチャネル
トランジスタ５３の特性と、Ｖ１１レベルを出力するＰ
チャネルトランジスタ５４の特性が対称でなくなってし
まう。そこで、本実施例では、低電位側の固定電位をＶ
１２レベルとすることで、この基板バイアスの発生を防
止し、トランジスタ５３、５４の特性を対称とし、設計
を行い易くしている。これにより、ドライバ出力の立ち
上がりと立ち下がり波形をほぼ対称にし、液晶駆動上有
害となる直流成分を少なくすることができる。また、本
実施例では、ＶＣは、Ｔ型ゲート構成となったトランジ
スタ５５、５６により駆動されるため、オン抵抗を小さ
くすることができ、駆動能力を増すことができる。

【００５５】図１４には、信号ドライバの他の構成の一
例が示される。この信号ドライバはＲＡＭ内蔵型の信号
ドライバである。ＲＡＭ内蔵型の信号ドライバでは、表
示変化がない場合に信号データを転送する必要がないた
め、消費電力を低く抑えることができる。この信号ドラ
イバは、チップイネーブルコントロール回路１０３、タ
イミング回路１０４、データ入力制御回路１０５、入力
レジスタ１０６、書き込みレジスタ１０７、レベルシフ
タ部１０８、フレームメモリ（内蔵ＲＡＭ）１０９、行
アドレスレジスタ１１０、組み合わせ回路（駆動信号決
定回路）１１１、ラッチ回路１１２、電圧セレクタ部１
１３を含む。この信号ドライバでは、低電圧振幅動作部
１０１に配置される回路は電源電圧ＶＤ１〜Ｖ１２（Ｖ
Ｓ１）で動作する。この場合、ＬＰ、ＦＲ等の信号は、
ＶＤ〜ＧＮＤの範囲のレベルとなるため、電位変換部５
８によりＶＤ１〜Ｖ１２のレベルに変換される。また、
高電圧振幅動作部１０２に配置されるフレームメモリ１
０９、組み合わせ回路１１１、ラッチ回路１１２は、電
源電圧ＶＣ〜Ｖ１２で動作するため、低電圧振幅動作部
１０１から入力される信号はレベルシフタ部１０８によ
り電圧レベルが変換される。このように構成すること
で、フレームメモリ１０９を、低電圧動作振幅部１０１
の電源電圧よりも電圧差の大きい電源電圧で動作させる
ことができるため、フレームメモリ１０９をハイレジタ
イプ（高抵抗負荷型）のＲＡＭにより構成することが可
能となる。これにより、チップ面積を大幅に小さくする
ことが可能となる。

【００５６】（第２の実施例）次に、本発明の第２の実
施例に係る電源供給手法について説明する。図１５に
は、第２の実施例における電源構成の例が示される。図
１５では、制御部１、信号ドライバ２、走査ドライバ３
の低電位側の固定電位が全てＧＮＤとなり共通となって
いる。この場合、信号ドライバ２はＶ１５〜Ｖ１１の電
源電圧範囲で動作することになるため、図３に示す場合
ほどには信号ドライバ２の低電圧化を図れない。しかし
ながら、図１５の場合においても、信号ドライバ２は走
査ドライバ３の電源電圧の２／３ほどの電圧で動作す
る。このため、走査ドライバ３よりも低耐圧で集積度の
高い半導体プロセスが使用でき、コスト的に有利とな
る。図１５の場合も、電圧範囲Ｄ１の中心電圧ＶＣ１
と、電圧範囲Ｄ２の中心電圧ＶＣ２は等しくなってい
る。従って、ディスプレイオフ機能は、信号ドライバ
２、走査ドライバ３の出力を共にＶＣ（＝ＶＣ１、ＶＣ
２）レベルとすることで実現される。また、図１５の場
合は、信号ドライバ２内のロジック回路はＶＤ〜ＧＮＤ
で動作することになるため、図１に示したような電位変
換部６は不必要となる。また、図２に示す電源供給部に
おいて、分割端子６８、オペアンプ７９は不必要とな
る。

【００５７】（第３の実施例）図１６には、本発明の第
３の実施例に係る電源供給手法の電源構成の例が示され
る。図３の場合には、信号ドライバ２、走査ドライバ３
の電源電圧は全てに正極性であったが、図１６では、高
電位側の電源であるＶ１０（ＧＮＤ）が固定電位とな
り、電源電圧は全て負極性となる。そして、電位変換部
６では、制御信号等のレベルがＶＤ（ＧＮＤ）〜ＶＳＳ
からＶＤ１（Ｖ１１）〜ＶＳ１に変換される。また、電
源供給部５では、高電位側がＧＮＤ電位となり、低電位
側がＶＬＣＤとなり、可変抵抗７０は低電位側のＶＬＣ
Ｄに接続される。また、ロジック電源電圧ＶＳ１は、電
圧範囲Ｅ１内に設けられる（図１５と同様にＶＳＳと共
通にしてもよい）。

【００５８】なお、以上のようにＶＤを固定電位（ＧＮ
Ｄ）とし、信号ドライバ２、走査ドライバ３の電源電圧
を負極性とする場合には、信号ドライバ、走査ドライバ
では高電位側が固定電位となり、従って、ドライバは、
Ｐ基板の半導体デバイスにより構成されることになる。

【００５９】（第４の実施例）図１７には、本発明の第
４の実施例に係る電源供給手法の電源構成の例が示され
る。図１７では、図３と同様に、信号ドライバ、走査ド
ライバの電源電圧は全て正極性となる。但し、第４の実
施例では、信号ドライバは、高電位側の電源Ｖ１１（Ｖ
Ｄ１）を固定電位とするため、Ｐ基板の半導体デバイス
により構成され、走査ドライバは、低電位側の電源Ｖ１
５（ＧＮＤ）を固定電位とするため、Ｎ基板の半導体デ
バイスにより構成されることになる。このように本発明
は、信号ドライバ、走査ドライバを構成する半導体デバ
イスの基板の極性が異なる場合でも、問題なく適用でき
る。従って、図１７とは逆に、信号ドライバをＮ基板の
半導体デバイスにより、走査ドライバをＰ基板の半導体
デバイスにより構成した場合にも本発明を適用すること
ができる。

【００６０】（第５の実施例）図１８には、本発明の第
５の実施例に係る電源供給手法の電源構成の例が示され
る。図１８は、４ラインを同時に駆動する場合の電源構
成の例である。複数ライン同時選択駆動手法において
は、同時選択数をｈ本とした場合に、信号ドライバには
（ｈ＋１）レベルの電源電圧が必要となる。図１８で
は、４ライン同時駆動のためＶ１１、Ｖ１２、ＶＣ、Ｖ
１３、Ｖ１４の５レベルの電源電圧が必要となる。ま
た、走査ドライバには、Ｖ１０、ＶＣ、Ｖ１５の３レベ
ルの電源電圧が必要となる。このように、同時に選択す
るライン数が異なる場合にも、本発明は当然に適用でき
る。そして、同時に選択するライン数を増やすと、信号
ドライバ、走査ドライバの電源電圧の電圧差を少なくす
ることが可能となり、より低耐圧のプロセスでドライバ
を製造でき、チップの小面積化を図れる。

【００６１】なお、３ライン同時選択の場合には、信号
ドライバの電源電圧は、Ｖ１１、Ｖ１２、Ｖ１３、Ｖ１
４となる。従って、本発明ではこの場合には、ディスプ
レイオフの場合にのみ電源電圧ＶＣを使用することにな
る。また、同時選択ライン数が増えた場合には、必要と
なる電源電圧レベルも増えるが、この場合には、電源供
給部の電圧分割数を増やし、分割端子及びこれに接続さ
れるオペアンプの個数を増やせばよい。

【００６２】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲内で種々の変形実施が
可能である。

【００６３】例えば、上記実施例では複数ライン同時選
択駆動手法により液晶駆動を行う場合について述べた
が、本発明は、この駆動手法に限定されるものではな
く、信号ドライバと走査ドライバの液晶駆動電圧が異な
る場合に広く適用できるものである。

【００６４】また、本実施例では、信号ドライバが狭い
電源電圧範囲を持ち、走査ドライバが広い電源電圧範囲
を持つ場合について説明したが、この逆の場合でも本発
明を適用することができる。

【００６５】また、電源電圧供給手段（電源供給部）の
構成も、本実施例で説明したものに限られず、これと均
等な種々の構成を採用することができる。例えば、電圧
を調整する手段は上記実施例で説明した可変抵抗等に限
られるものではない。

【００６６】また、ロジック電源電圧の位置について
も、本実施例で説明したＶＤ１、ＶＳ１の位置に限らず
種々の位置に設定することができる。この場合には、こ
れらのロジック電源電圧を取り出す分割端子の位置も異
なることになる。

【００６７】また、電位変換手段も本実施例で説明した
構成に限られるものではなく、これと均等な種々の構成
を採用できる。

【００６８】

【発明の効果】以上述べたように本発明によれば、電源
電圧群の各電圧値を簡易な構成の調整手段により調整で
き、これは部品点数の削減、信頼性の向上につながる。
そして、この場合においても、本発明によれば電源電圧
の電圧比を正確に保つことができる。このように、本発
明は、例えば複数ライン同時選択駆動手法に最適な電源
供給手法となる。

【００６９】また、本発明によれば、非常に簡易な構成
で、第１、第２の電源電圧群を生成でき、第１、第２の
中心電圧を同一にすることができる。

【００７０】また、本発明によれば、液晶駆動電圧生成
用の基準電位の値を調整するだけで第１、第２の電源電
圧群の電圧値を調整できる。これにより、工場等におい
てシステムを組み立てた後、液晶素子に対する駆動電圧
を最適化したり、液晶表示におけるコントラスト調整を
行ったりすることができる。なお、この場合の調整手法
としては、例えば、可変抵抗を用いる、あるいは、オペ
アンプ等で構成される電圧調整部を用いる手法等が考え
られる。

【００７１】また、本発明によれば、ロジック電源電圧
が第１の電源電圧範囲内に設定されるため、一方のドラ
イバの動作電源電圧の幅を狭くできる。これにより、一
方のドライバの製造プロセスとして、より低耐圧のプロ
セスを採用でき、チップの小面積化、低コスト化を図る
ことができる。

【００７２】また、本発明によれば、一方のドライバの
固定電位電源と他方のドライバの固定電位電源とが分離
されるため、一方のドライバの動作電源電圧の幅を狭く
できる。これにより、一方のドライバの製造プロセスと
して、より低耐圧のプロセスを採用でき、チップの小面
積化、低コスト化を図ることができる。

【００７３】また、本発明によれば、一方のドライバに
対して正常に制御信号等を伝達することが可能となる。

【００７４】また、本発明によれば、容量結合キャパシ
タを用いることで電位レベルの変換が容易となる。

【００７５】また、本発明によれば、電源電圧群の電圧
値を調整等した場合にも常に同一値となる第１、第２の
中心電圧を利用してディスプレイオフ機能を実現してい
るため、この機能の実現のために新たに電圧を生成する
必要性が無くなる。

【図面の簡単な説明】

【図１】第１の実施例に係る液晶表示システムの全体構
成を示すブロック図である。

【図２】電源供給部の構成の一例である。

【図３】第１の実施例で使用される電源電圧群の電位関
係を示す図である。

【図４】図４（Ａ）、（Ｂ）は、Ｐ型オペアンプ、Ｎ型
オペアンプの構成の一例である。

【図５】電源供給部の構成の他の例である。

【図６】電源供給部の構成の他の例である。

【図７】中心電位をＧＮＤとした場合の電源電圧群の電
位関係を示す図である。

【図８】図８（Ａ）は、電位変換部の構成の一例であ
り、図８（Ｂ）は、その動作を説明するための電圧波形
図である。

【図９】走査ドライバの構成の一例を示す図である。

【図１０】図１０（Ａ）は走査ドライバにおける制御信
号及びデータ信号とドライバ出力との関係を示す図であ
り、図１０（Ｂ）は信号ドライバにおける制御信号及び
データ信号とドライバ出力との関係を示す図であり、

【図１１】図１１（Ａ）、（Ｂ）は、走査ドライバ、信
号ドライバの動作を説明するためのタイミング図であ
る。

【図１２】図１２（Ａ）、（Ｂ）は、レベルシフタの構
成の一例を示す図である。

【図１３】信号ドライバの構成の一例を示す図である。

【図１４】信号ドライバの構成の他の一例を示す図であ
る。

【図１５】第２の実施例における電源電圧群の電位関係
を示す図である。

【図１６】第３の実施例における電源電圧群の電位関係
を示す図である。

【図１７】第４の実施例における電源電圧群の電位関係
を示す図である。

【図１８】第５の実施例における電源電圧群の電位関係
を示す図である。

【図１９】従来の電圧平均化法を用いた場合の電源電圧
群の電位関係を示す図である。

【符号の説明】

１制御部２信号ドライバ３走査ドライバ４液晶パネル５電源供給部６電位変換部１０信号ドライバの出力１１走査ドライバの出力１２キャパシタ（コンデンサ）２０、２１、４０、４１４２、４３、４４ＤＦＦ２２、４６ＥＸ−ＯＲ２３、４５、４７ＥＸ−ＮＯＲ２４、４８、５２インバータ２５、４９ＮＡＮＤ２６、２７、５０、５１ＮＯＲ２８、２９、３０レベルシフタ３１、３３、５３、５５Ｎチャンネルトランジスタ３２、３４、５４、５６Ｐチャンネルトランジスタ３５、５７出力端子３６、５９シフトレジスタ部３７、６２組み合わせ回路３８レベルシフタ部３９、６７電圧セレクタ部５８ＤＣレベル伝達部６０データレジスタ部６１データラッチ部７０可変抵抗７１、７２、７３、７４、７５抵抗７６、７７Ｐ型オペアンプ７８、７９ＰＮ切り替え型オペアンプ８０Ｎ型オペアンプ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）

Claims

【特許請求の範囲】

【請求項１】表示画素がマトリクス状に配置されると
ともに複数の信号電極及び走査電極が交差して配置され
るマトリクスパネルの前記信号電極に対して駆動電圧を
印加する信号ドライバと、前記走査電極に対して駆動電
圧を印加する走査ドライバと、前記信号ドライバと前記
走査ドライバに対して電源電圧を供給する電源供給手段
とを含む液晶表示システムであって、前記電源供給手段が、複数の電圧を生成する電圧分割手段と、前記電圧分割手段の分割端子に生成された電圧をインピ
ーダンス変換するボルテージフォロア接続のオペアンプ
を含み、前記オペアンプが、その差動部の出力がその駆動部内のＰ型駆動トランジス
タに入力されるＰ型オペアンプと、その差動部の出力がその駆動部内のＮ型駆動トランジス
タに入力されるＮ型オペアンプと、ＰＮ切り替え型オペアンプとを含むことを特徴とする液
晶表示システム。
【請求項２】請求項１において、１フレーム内において液晶素子からオペアンプへと移動
させる必要がある電荷量の極性が負となり負の負荷が支
配的である電源電圧については、前記Ｐ型オペアンプに
よりインピーダンス変換を行い、１フレーム内において
液晶素子からオペアンプへと移動させる必要がある電荷
量の極性が正となり正の負荷が支配的である電源電圧に
ついては、前記Ｎ型オペアンプによりインピーダンス変
換を行い、正負共に同等の負荷が支配的な電源電圧につ
いては前記ＰＮ切り替え型オペアンプによりインピーダ
ンス変換を行うことを特徴とする液晶表示システム。
【請求項３】請求項１又は２において、前記電源供給手段が、第１の電源電圧範囲を有する同極性の第１の電源電圧群
を前記信号ドライバ又は前記走査ドライバの中の一方の
ドライバに対して供給する手段と、前記第１の電源電圧範囲よりも広い第２の電源電圧範囲
を有する同極性の第２の電源電圧群を前記一方とは異な
る他方のドライバに対して供給する手段と、前記第１の電源電圧範囲の中心電圧である第１の中心電
圧と、前記第２の電源電圧範囲の中心電圧である第２の
中心電圧とを同一にする手段とを含むことを特徴とする
液晶表示システム。
【請求項４】請求項３において、前記信号ドライバ及び前記走査ドライバに対して少なく
とも制御信号を出力する制御手段と、前記第１の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と異なる電位レベルの電圧を、前記
第１の電源電圧群が供給される前記一方のドライバのロ
ジック電源電圧として供給する手段と、前記第２の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と同一電位レベルの電圧を、前記第
２の電源電圧群が供給される前記他方のドライバのロジ
ック電源電圧として供給する手段とを含むことを特徴と
する液晶表示システム。
【請求項５】表示画素がマトリクス状に配置されると
ともに複数の信号電極及び走査電極が交差して配置され
るマトリクスパネルの前記信号電極に対して駆動電圧を
印加する信号ドライバと、前記走査電極に対して駆動電
圧を印加する走査ドライバと、前記信号ドライバと前記
走査ドライバに対して電源電圧を供給する電源供給手段
とを含む液晶表示システムに使用される電源供給方法で
あって、複数の電圧を生成する電圧分割手段の分割端子に生成さ
れた電圧を、ボルテージフォロア接続のオペアンプによ
りインピーダンス変換すると共に、１フレーム内において液晶素子からオペアンプへと移動
させる必要がある電荷量の極性が負となり負の負荷が支
配的である電源電圧については、その差動部の出力がそ
の駆動部内のＰ型駆動トランジスタに入力されるＰ型オ
ペアンプによりインピーダンス変換し、１フレーム内に
おいて液晶素子からオペアンプへと移動させる必要があ
る電荷量の極性が正となり正の負荷が支配的である電源
電圧については、その差動部の出力がその駆動部内のＮ
型駆動トランジスタに入力されるＮ型オペアンプにより
インピーダンス変換し、正負共に同等の負荷が支配的な
電源電圧についてはＰＮ切り替え型オペアンプによりイ
ンピーダンス変換することを特徴とする電源供給方法。
【請求項６】請求項５において、第１の電源電圧範囲を有する同極性の第１の電源電圧群
を前記信号ドライバ又は前記走査ドライバの中の一方の
ドライバに対して供給し、前記第１の電源電圧範囲より
も広い第２の電源電圧範囲を有する同極性の第２の電源
電圧群を前記一方とは異なる他方のドライバに対して供
給し、前記第１の電源電圧範囲の中心電圧である第１の
中心電圧と、前記第２の電源電圧範囲の中心電圧である
第２の中心電圧とを同一にすることを特徴とする電源供
給方法。
【請求項７】請求項６において、前記液晶表示システムが、前記信号ドライバ及び前記走
査ドライバに対して少なくとも制御信号を出力する制御
手段を含み、前記第１の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と異なる電位レベルの電圧を、前記
第１の電源電圧群が供給される前記一方のドライバのロ
ジック電源電圧として供給し、前記第２の電源電圧範囲内の電圧であって前記制御手段
のロジック電源電圧と同一電位レベルの電圧を、前記第
２の電源電圧群が供給される前記他方のドライバのロジ
ック電源電圧として供給することを特徴とする電源供給
方法。