JP3614100B2 - 液晶表示システム及び電源供給方法 - Google Patents
液晶表示システム及び電源供給方法 Download PDFInfo
- Publication number
- JP3614100B2 JP3614100B2 JP2000332494A JP2000332494A JP3614100B2 JP 3614100 B2 JP3614100 B2 JP 3614100B2 JP 2000332494 A JP2000332494 A JP 2000332494A JP 2000332494 A JP2000332494 A JP 2000332494A JP 3614100 B2 JP3614100 B2 JP 3614100B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply voltage
- driver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号ドライバ（信号電極駆動回路）と走査ドライバ（走査電極駆動回路）とを含む液晶表示システムにおける電源供給手法に関する。
【０００２】
【背景技術】
従来の液晶駆動技術の１つとして、電圧平均化法による液晶駆動手法が知られている。この液晶駆動手法においては、走査電極を１ラインずつ順次選択して走査電圧を印加すると共に、選択された走査電極上の各画素がオンかオフかによりそれに応じた信号電圧を各信号電極に印加することにより液晶駆動を行う。
【０００３】
図１９には、電圧平均化法を用いた場合の電源電圧の電位関係が示される。Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５は、電圧平均化法で用いられる液晶駆動用の電源電圧群であり、Ｖ０、Ｖ２、Ｖ３、Ｖ５は信号ドライバに供給され、Ｖ０、Ｖ１、Ｖ４、Ｖ５は走査ドライバに供給される。これらの電源電圧の電位の関係はＶ０≧Ｖ１≧Ｖ２≧Ｖ３≧Ｖ４≧Ｖ５となっている。ＧＮＤは、信号ドライバ、走査ドライバ、及び、これらの信号ドライバ、走査ドライバを制御する制御部（システム側）に共通のグランドである。また、ＶＤはおよそ３〜５Ｖのロジック電源電圧であり、このＶＤも信号ドライバ、走査ドライバ、制御部に共通のロジック電源電圧となっている。このため、制御部から出力される制御信号を、信号ドライバ、走査ドライバに直結することができる。図１９では、液晶駆動電圧のうち最低電位であるＶ５とグランド電位ＧＮＤとを同電位にしており、また液晶駆動電圧のうち最高電位であるＶ０とＶＤＤＨとを同電位にしている。図１９から、明らかなように信号ドライバに与えられる電源電圧群Ｖ０、Ｖ２、Ｖ３、Ｖ５の電源電圧範囲Ａ１と、走査ドライバに与えられる電源電圧群Ｖ０、Ｖ１、Ｖ４、Ｖ５の電源電圧範囲Ａ２とは等しくなっていた。
【０００４】
また、電圧平均化法を用いた従来の液晶表示システムでは、ディスプレイオフまたは、ＬＣＤオフと呼ばれる機能が知られている。この機能は、液晶素子に印加される電圧を強制的に”０”にするものである。これにより、ドライバの出力電圧が不定となる電源投入後の一定期間に液晶に電圧が印加されないようにすることができる。また、液晶表示システムの電源をオン状態にしたままで液晶素子に印加される電圧を”０”にし、表示を消すと同時にパワーセーブを行うことが可能となる。電圧平均化法を用いた従来のドライバにおけるディスプレイオフ機能は、走査ドライバ、信号ドライバ、制御部（システム側）の共通電位であるＶ５（＝ＧＮＤ）を、信号ドライバと走査ドライバから同時に出力し、液晶素子に印加される電圧を”０”にすることで実現していた。
【０００５】
【発明が解決しようとする課題】
ところで、近年、ｎラインを同時に選択駆動する複数ライン同時選択（Ｍｕｌｔｉｐｌｅ Ｌｉｎｅｓ Ｓｅｌｅｃｔｉｏｎ）駆動手法が提案されている。複数ライン同時選択駆動手法については、特願平５−５１５５３１、特願平５−１５２５３３において本出願人により説明されている。この手法によれば、従来より高速応答でありながらコントラストが高くチラツキの少ない液晶表示システムを実現できる。そして、従来の１ラインずつ選択して駆動する手法である電圧平均化法と同じオン／オフ比を実現した上で、信号ドライバの駆動電圧を低く抑えることができる。これにより、信号ドライバを製造する半導体プロセスとしてより低耐圧の製造プロセスを採用することが可能となり、信号ドライバの集積度を高めチップを小面積化することが可能となる。これは、信号ドライバの高性能化、コストダウンにつながる。
【０００６】
しかしながら、この複数ライン同時選択駆動手法では、走査ドライバについては、従来と同等の高い駆動電圧が必要であり、信号ドライバと走査ドライバとで駆動電圧の範囲が異なる。このため、信号ドライバと走査ドライバに供給する電源電圧の範囲も異ならせる必要があり、従来の電源供給手法の考え方をそのままでは適用できないという問題がある。
【０００７】
また、液晶パネルを構成する液晶素子、ドライバ等を構成する半導体デバイスには、製造プロセスの変動等を原因とする特性のバラツキの問題がある。このため、液晶表示システムを工場において組み立てた後、信号電極、走査電極に印加される駆動電圧の値を最適にする調整作業が必要になる。また、液晶表示システムには、液晶表示のコントラスト調整が可能なものがあり、このコントラスト調整は信号電極、走査電極に印加される駆動電圧を調整することにより実現される。このように、液晶表示システムにおいては、駆動電圧の最適化、あるいはコントラスト調整を行うために、駆動電圧を調整する機能が必要となる。しかしながら、複数ライン同時選択駆動手法では、上記したように信号ドライバと走査ドライバに供給する電源電圧の範囲を異ならせる必要があり、従来の電圧平均化法の液晶表示システムで用いられた駆動電圧の調整手法をそのままでは適用できないという問題がある。
【０００８】
また、電圧平均化法を用いた従来の液晶ドライバでは、信号ドライと走査ドライバの出力を、共に低電位側（あるいは高電位側）の電源電圧Ｖ５（＝ＧＮＤ）レベルに設定することでディスプレイオフ機能を実現していた。しかし、信号ドライバと走査ドライバの駆動電圧範囲が異なる場合には、低電位側の電源電圧は一致しないため、液晶にかかる電圧を”０”にすることができず、ディスプレイオフ機能を実現できないという問題がある。
【０００９】
また、液晶表示システムには、液晶表示の品質を低めることなく、その消費電力を低く抑えなければならないという課題がある。
【００１０】
本発明は、以上に述べたような課題を解決するためになされたものであり、その目的とするところは、インピーダンス変換を行うオペアンプの種類を各電源電圧毎に異ならせることにより、液晶表示の品質を低めることなく、オペアンプで消費される消費電力を低く抑えることができる電源供給手法を提供することにある。
【００１１】
また本発明の他の目的は、走査ドライバ、信号ドライバに与える電源電圧の範囲が異なる場合に最適な電源供給手法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は、表示画素がマトリクス状に配置されるとともに複数の信号電極及び走査電極が交差して配置されるマトリクスパネルの前記信号電極に対して駆動電圧を印加する信号ドライバと、前記走査電極に対して駆動電圧を印加する走査ドライバと、前記信号ドライバと前記走査ドライバに対して電源電圧を供給する電源供給手段とを含む液晶表示システムであって、
前記電源供給手段が、
第１の電源電圧範囲を有する同極性の第１の電源電圧群を前記信号ドライバ又は前記走査ドライバの中の一方のドライバに対して供給する手段と、
前記第１の電源電圧範囲よりも広い第２の電源電圧範囲を有する同極性の第２の電源電圧群を前記一方とは異なる他方のドライバに対して供給する手段と、
前記第１の電源電圧範囲の中心電圧である第１の中心電圧と、前記第２の電源電圧範囲の中心電圧である第２の中心電圧とを同一にする手段とを含むことを特徴とする。
【００１３】
本発明によれば、信号ドライバ、走査ドライバの中の一方のドライバに対して電源電圧範囲が狭い同極性の第１の電源電圧群が与えられ、他方のドライバに対して電源電圧範囲が広い同極性の第２の電源電圧群が与えられる。そして、これらの電源電圧範囲の中心電圧が等しくなるように電源電圧が供給される。本発明によれば、電源電圧群は同極性になっているため、電源電圧群の各電圧値を簡易な構成の調整手段により調整できる。そして、電圧調整を行った場合において、電源電圧が中心電圧に対して正極性側、負極性側にあるかに関わらず、電源電圧の電圧比を正確に保つことが可能となる。
【００１４】
また、本発明は、前記電源供給手段が、固定電位と液晶駆動電圧生成用の基準電位との間を分割し分割端子に分割電圧を生成することで前記第１、第２の電源電圧群を生成する手段と、１の前記分割端子に生成される分割電圧に基づき前記第１、第２の中心電圧を生成することで前記第１、第２の中心電圧を同一にする手段とを含むことを特徴とする。
【００１５】
本発明によれば、抵抗、トランジスタ等を用いた簡易な構成の電圧分割手段を用いて、第１、第２の電源電圧群を生成できる。また、１の分割端子に生成される分割電圧に基づき第１、第２の中心電圧を生成するという簡易な構成で、第１、第２の中心電圧を同一にすることができる。
【００１６】
また、本発明は、前記液晶駆動電圧生成用の基準電位の値を調整することで前記分割電圧の値を調整し前記第１、第２の電源電圧群の電圧値を調整する手段を含むことを特徴とする。
【００１７】
本発明によれば、液晶駆動電圧生成用の基準電位の値を調整するという簡易な手法で、正確な電圧分割比を保ちながら第１、第２の電源電圧群の電圧値を調整できる。
【００１８】
また、本発明は、前記電源供給手段が、前記第１の電源電圧範囲内の電圧を前記第１の電源電圧群が供給される前記一方のドライバのロジック電源電圧として供給する手段を含むことを特徴とする。
【００１９】
本発明によれば、電源電圧範囲の狭い第１の電源電圧群が供給される一方のドライバのロジック電源電圧が、第１の電源電圧範囲内に設定される。これにより、一方のドライバに内蔵されるロジック回路を動作させるために、一方のドライバの動作電源電圧幅を広くする必要が無くなり、一方のドライバの動作電源電圧の幅を狭くすることが可能となる。
【００２０】
また、本発明は、前記第１の電源電圧群が供給される前記一方のドライバの低電位側又は高電位側の固定電位電源と、前記第２の電源電圧群が供給される前記他方のドライバの低電位側又は高電位側の固定電位電源とが分離されていることを特徴とする。
【００２１】
本発明によれば、一方のドライバの固定電位電源と他方のドライバの固定電位電源とが分離される。これにより、狭い電源電圧群が与えられる一方のドライバの動作電源電圧幅を、他方のドライバの動作電源電圧幅に併せて広くする必要がなくなり、一方のドライバの動作電源電圧の幅を狭くすることが可能となる。
【００２２】
また、本発明は、前記信号ドライバ及び前記走査ドライバに対して少なくとも制御信号を出力する手段を含み、
前記第１の電源電圧群が供給される前記一方のドライバに対して出力される制御信号の電位レベルを、前記第１の電源電圧範囲内のレベルに変換する電位変換手段を含むことを特徴とする。
【００２３】
本発明によれば、制御信号等は電位レベルが変換されて一方のドライバ内に入力される。これにより、狭い電源電圧範囲で動作する一方のドライバに対して正常に制御信号等を伝達することが可能となる。
【００２４】
また、本発明は、前記電位変換手段が、直流成分をカットするための容量結合キャパシタを含むことを特徴とする。
【００２５】
本発明によれば、容量結合キャパシタにより、制御信号の変化量のみを取り出すことができ、電位レベルの変換が容易となる。
【００２６】
また、本発明は、所定の外部信号が入力された場合に、前記信号ドライバ及び前記走査ドライバから出力される前記駆動電圧を、前記第１、第２の中心電圧と同一電圧に設定する手段を含むことを特徴とする。
【００２７】
本発明によれば、ディスプレイオフ信号等の外部信号が入力された場合に、信号ドライバ及び走査ドライバの出力電圧が同一電圧、即ち同一の中心電圧になる。これにより、液晶素子に印加される電圧を”０”にすることができ、例えば液晶表示におけるディスプレイオフ機能等を実現することが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の実施例について図面に基づいて説明する。
【００２９】
（第１の実施例）
１．全体構成の説明
図１は、第１の実施例に係る液晶表示システムの全体構成を示すブロック図である。本実施例は制御部（システム側）１、信号ドライバ２、走査ドライバ３、液晶パネル４、電源供給部５、複数の電位変換部６を含む。ここで制御部１は、信号ドライバ２及び走査ドライバ３に対して制御信号、信号データ、走査データを出力するものである。信号ドライバ２は、制御部１からの制御信号及び信号データに基づき液晶パネル４の信号電極に対して駆動電圧１０を出力する。走査ドライバ３は、制御部１からの制御信号及び走査データに基づき液晶パネル４の走査電極に対して駆動電圧１１を出力する。液晶パネル４は、複数の信号電極、これに交差する走査電極、交差領域に配置される液晶素子を有し、信号ドライバ２、走査ドライバ３の駆動により表示動作を行う。電源供給部５は、制御部１から供給される液晶駆動電圧生成の基準となる電圧ＶＬＣＤに基づき、信号ドライバ２及び走査ドライバ３に対して供給する電源電圧群を生成する。電位変換部６は、容量結合キャパシタ（コンデンサ）１２、ＤＣレベル伝達部５８を含み、制御部１からの制御信号、信号データ、走査データの電位レベルを変換するものである。
【００３０】
制御部１から信号ドライバ２に対しては、液晶パネルのディスプレイオフを行うためのＤＯＦＦ信号、液晶の交流駆動を行うためのＦＲ信号、ラッチパルスであるＬＰ信号、データ転送クロックであるｔＸ信号、２ビットのデータ信号であるＤＸｍ信号、サンプリングスタート信号であるＳＴ信号が出力される。この場合、本実施例では、制御部１のグランド電位ＧＮＤ、ロジック電位ＶＤは信号ドライバ２に供給されない。即ち、制御部１と信号ドライバ２とでは、最も低電位側にある基準電位（制御部１におけるＧＮＤ、信号ドライバ２におけるＶＳ１）及びロジック電位（制御部１におけるＶＤ、信号ドライバ２におけるＶＤ１）が共通化されていない。
【００３１】
制御部１から走査ドライバ３に対しては、ＤＯＦＦ信号、ＦＲ信号、データ転送クロックであるｔＹ信号、２ビット×２ラインの走査データであるＤＹｎｍ信号が出力される。また、本実施例では、制御部１のグランド電位ＧＮＤ、ロジック電位ＶＤが走査ドライバ３に供給されている。即ち、制御部１と走査ドライバ３とでは、最も低電位側にある基準電位ＧＮＤ及びロジック電位ＶＤが共通化されている。
【００３２】
電源供給部５には、液晶駆動電圧の生成の基準となるＶＬＣＤが入力される。そして、信号ドライバ２に対して、Ｖ１１、ＶＣ１（＝ＶＣ）、Ｖ１２、ＶＤ１、ＶＳ１の電源電圧群を供給し、走査ドライバ３に対してＶ１０、ＶＣ２（＝ＶＣ）、Ｖ１５の電源電圧群を供給している。
【００３３】
２．電源供給部の説明
図２には、電源供給部５の構成の一例が示され、図３には、この電源供給部５から供給される電源電圧群Ｖ１１、ＶＣ、Ｖ１２、ＶＤ１、ＶＳ１、Ｖ１０、ＶＣ、Ｖ１５及び制御部１から供給される電源電圧群ＶＤ、ＧＮＤの電位の関係が示される。電源供給部５は、電源電圧調整のための可変抵抗７０と、直列接続された抵抗７１、７２、７３、７４、７５により複数ライン同時選択駆動手法に必要な複数の電圧を生成する電圧分割部９０と、電圧分割部９０の分割端子に生成された電圧をインピーダンス変換するボルテージフォロア接続のオペアンプ７６、７７、７８、７９、８０とを含む。ここで、Ｖ１０（＝ＶＤＤＨ）、Ｖ１１にはＰ型オペアンプ７６、７７が接続され、ＶＣ、ＶＤ１にはＰＮ切り替え型オペアンプ７８、７９が接続され、Ｖ１２（＝ＶＳ１）にはＮ型オペアンプ８０が接続される。ここでＰ型オペアンプ７６、７７では、図４（Ａ）に示すように、差動部２０６の出力２１０が、駆動部２００内のＰ型駆動トランジスタ２０４に入力される。一方、Ｎ型オペアンプ８０では、図４（Ｂ）に示すように、差動部２０６の出力２１０は、駆動部２０１内のＮ型駆動トランジスタ２１２に入力される。１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が負となる電源電圧（負の負荷が支配的である電源電圧）については、Ｐ型オペアンプによりインピーダンス変換が行われる。また、１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が正となる電源電圧（正の負荷が支配的である電源電圧）については、Ｎ型オペアンプによりインピーダンス変換が行われる。また、正負共に同等の負荷が支配的な電源電圧についてはＰＮ切り替え型オペアンプによりインピーダンス変換が行われる。このようにインピーダンス変換を行うオペアンプの種類を各電源電圧毎に異ならせることにより、液晶表示の品質を低めることなく、オペアンプで消費される消費電力を低く抑えることができる。
【００３４】
さて、液晶素子、あるいは、信号ドライバ等を構成する半導体デバイスには、製造プロセスの変動等を原因とする特性のバラツキの問題がある。このため、液晶表示システムを工場等において組み立てた後、液晶素子に対する駆動電圧を最適にする調整作業が必要になる。また、液晶表示におけるコントラスト調整を実現するために駆動電圧を調整する必要もある。そこで、本実施例では、可変抵抗７０の抵抗値を調整することでＶ１０、Ｖ１１等の電源電圧の値を調整し、これにより液晶素子に対する駆動電圧を調整している。可変抵抗７０の抵抗値を調整する手法によると、電圧分割部９０における分圧比を正確に保ちながら駆動電圧の調整を行うことができる。
【００３５】
また、例えば、可変抵抗７０は、図５に示すように抵抗Ｒ１〜Ｒ４、スイッチＳ１〜Ｓ４を接続することで構成することもできる。このようにすれば、外部のＣＰＵ等により調整信号を制御しスイッチＳ１〜Ｓ４をオン・オフすることで、可変抵抗７０の抵抗値を調整できる。これにより、液晶表示のコントラスト調整も可能となる。また、例えば図６に示す構成の電圧調整部３００を設け、この電圧調整部３００により、液晶駆動電圧生成の基準となるＶＤＤＨの電圧を調整することで、電源電圧の調整を行うことも可能である。この電圧調整部３００は、オペアンプ３０２、抵抗３０４、３０６、基準電圧源３０８、定電流源３１０、スイッチ部３１２を含む。この構成によると、抵抗値Ｒ１０、Ｒ１１、基準電圧Ｖｒｅｆにより電圧調整のセンター値が決められ、スイッチ部３１２、定電流源３１０を用いて抵抗３０６に対して定電流を流し込むことで、上記センター値を中心とした電圧調整が可能となる。
【００３６】
なお、抵抗７１〜７５等は、ドレイン領域とゲート電極とをショートしたトランジスタを用いて構成することもできる。
【００３７】
次に、電源電圧の電位関係について図３を用いて説明する。本実施例では、複数ラインを同時に選択する駆動手法を採用しているため、信号ドライバに必要とされる電源電圧範囲Ｂ１を狭くすることができる。このため、図３に示すように、信号ドライバの電源電圧範囲Ｂ１は、走査ドライバの電源電圧範囲Ｂ２よりも狭くなっている。また、本実施例では、電圧範囲Ｂ１の中心電圧ＶＣ１＝（Ｖ１１＋Ｖ１２）／２と、電圧範囲Ｂ２の中心電圧ＶＣ２＝（Ｖ１０＋Ｖ１５）／２とが等しくなるように電源供給を行っている。これは、図２に示すように、１つの分割端子６９に生成される分割電圧に基づいて中心電圧ＶＣ＝ＶＣ１＝ＶＣ２を生成することで実現される。更に、本実施例では、制御部１と走査ドライバ３とで、ロジック電源電圧ＶＤ及び低電位側の固定電位ＧＮＤが共通となっている。その一方で、信号ドライバ２のロジック電源電圧はＶＤ１、低電位側の固定電位はＶＳ１（＝Ｖ１２）となっており、制御部１のＶＤ、ＧＮＤと共通になっていない。即ち、本実施例では、信号ドライバのロジック電源電圧ＶＤ１を、ＶＤとは別に電源電圧範囲Ｂ１内に設定する。これは、具体的には、図２の電圧分割部９０の例えば分割端子６８に生成される分割電圧に基づいてＶＤ１を生成することで実現される。
【００３８】
本実施例で、図３に示すような電源構成としたのは以下の理由による。まず、中心電圧ＶＣ１＝ＶＣ２としたのは、Ｖ１１を出力するＰＭＯＳトランジスタの特性とＶ１２を出力するＮＭＯＳトランジスタの特性を対称にし設計を行い易くするためである。また、ドライバ出力の立ち上がり波形と立ち下がり波形とをほぼ対称にし、液晶駆動上有害となる直流成分を少なくするためである。ＶＣ１＝ＶＣ２とする場合に、電源電圧の電位を例えば図７に示すような関係にすることもできる。この場合には、ＶＣ１＝ＶＣ２＝ＧＮＤとなり、Ｖ１１とＶ１２の極性、Ｖ１０とＶ１５の極性が異なるものになる。しかし、図７に示す電源構成とすると、電源電圧群を生成するのに図２（あるいは図５、図６）に示すような簡易な構成の電源供給部を採用できない。また、図３の電源構成では、可変抵抗７０の抵抗値を調整するという簡易な手法で、分圧比を正確に保ちながら電源電圧を調整できたが、図７の電源構成では、このような簡易な手法で電源電圧を調整できない。これは、図３では、信号ドライバ２、走査ドライバ３に供給される電源電圧群が全て同極性になっているからである。即ち、電源電圧群が全て同極性になっていると、図２に示すように高電位側の基準電位ＶＬＣＤと低電位側の固定電位ＧＮＤとを電圧分割するだけで、電源電圧群Ｖ１０、Ｖ１１等を得ることができる。また、可変抵抗７０を調整するだけで、これらのＶ１０、Ｖ１１等のレベルを分圧比を正確に保ったままで調整できる。しかし、図７では、正極性の電源電圧と負極性の電源電圧とを別に生成しなければならないので、図２のＶＬＣＤに相当する基準電位として正極性のものと負極性のものとが別に必要になる。また、電圧調整も、正極性側用の可変抵抗と、負極性側の可変抵抗とを別々に設け、正極性側と負極性側とで別に電圧調整を行わなければならない。しかし、可変抵抗や、電圧分割のための抵抗は、製造プロセスの変動等により特性がばらつく場合があり、このバラツキにより正極性側の分圧比と、負極性側の分圧比とが同一に保たれない事態が生じる。これは、液晶の表示品質の劣化につながる。本実施例では、全ての電源電圧群が同極性となっているため、このような事態は生じにくい。
【００３９】
また、本実施例で、信号ドライバのロジック電源電位ＶＤ１、低電位側の固定電位ＶＳ１を、ＶＤ、ＧＮＤと共通にしなかったのは以下の理由による。即ち、信号ドライバのロジック電源電位をＶＤ、低電位側の固定電位をＧＮＤとすると、後述の図１５に示すように、信号ドライバの電源電圧範囲が図３の場合よりも広くなってしまう。電源電圧範囲が広くなるということは、信号ドライバをより高耐圧のプロセスで製造しなければならないことを意味し、チップ面積の増大化、高コスト化という事態が生じる。本実施例では、ＶＤ１をＢ１内に設定し、低電位側の固定電位ＶＳ１をＧＮＤと分離することで、このような事態を防止している。
【００４０】
さて、この場合、制御部１と信号ドライバ２との間の制御信号、信号データ、走査データのインターフェースが問題となる。制御部１からはＧＮＤ〜ＶＤの電圧範囲で信号が送られてくるのに、受け手側である信号ドライバ２内のロジック回路は、ＶＳ１〜ＶＤ１の電圧範囲で動作するからである。そこで、本実施例では、図１に示すような電位変換部６を設けて、この問題を解決している。図８（Ａ）には、この電位変換部６の構成の一例が示され、図８（Ｂ）には、その動作を説明するための電圧波形図が示される。電位変換部６は、容量結合のキャパシタ（コンデンサ）１２、ＤＣレベル伝達部５８を含み、ＤＣレベル伝達部５８はインバータ３２０、３２２、３２４、抵抗３２６を含む。キャパシタ１２では、入力信号Ａの直流成分がカットされる。例えば、図８（Ｂ）のように信号Ａが立ち上がった場合を考えると、電圧差ＶＡ＝ＶＤ−ＧＮＤがインバータ３２０に伝達される。するとインバータ３２０の出力Ｃは立ち下がり、インバータ３２４の出力Ｄは立ち上がり、この出力Ｄが抵抗３２６を介してインバータ３２０の入力に帰還される。インバータ３２４の駆動能力はインバータ３２０よりも小さく設定されており、インバータ３２０、３２４、抵抗３２６によりラッチ回路が構成される。これは、キャパシタ１２を介しては信号Ａの交流成分（電圧差ＶＡ）しか伝えられないため、ＶＳ１にこのＶＡを加えた電圧を保持しておく必要があるからである。以上により、図８（Ｂ）に示すようなＶＳ１〜ＶＤ１の範囲で振幅する信号Ｂが得られ、信号Ｂをインバータ３２２でバッファリングした信号Ｅが得られる。
【００４１】
ここで問題になるのは、ＶＤは、制御部１から供給され常に一定電圧であるのに対し、ＶＤ１は電圧供給部５から供給され可変抵抗７０の調整により変動する点である。例えば、大型液晶パネルで一般的に使われている１／２４０デューティ駆動では、図３に示す電圧範囲Ｂ２はおよそ２５Ｖとなる。この場合の電圧調整の範囲は３Ｖ程度である。従って、可変抵抗７０による電圧調整により、電圧を３Ｖ程度変化させた場合には、信号ドライバ２のロジック電源電圧ＶＤ１は、３Ｖ／２５Ｖ＝０．６Ｖ程度変化する。すると、ＶＤ１とＶＤとの間には０．６Ｖ程度の電圧差が生じる。このようにＶＤ１とＶＤに電圧差が生じても、コンデンサ１２の存在により、制御部１と信号ドライバ２との間に直流電流が流れることはない。また、制御部１からの制御信号、信号データ、走査データの電圧が、上記電圧調整の影響でＶＤ１よりも０．６Ｖ程度低くなっても、その電圧差は信号ドライバ２の入力端子に設けられるインバータ等を構成するＭＯＳトランジスタのしきい値電圧（０．７Ｖ程度）よりも低い。従って、信号を十分に伝達することができると共に、入力端子に設けられるインバータ等において、ＶＤ１からＶＳ１に流れる貫通電流も発生しない。
【００４２】
以上のように本実施例によれば、複数ライン同時選択駆動手法のように走査ドライバ、信号ドライバに与える電源電圧の範囲が異なる場合において、最適な電源供給手法を提供できる。また、このように電源電圧の範囲が異なる場合にでも、簡易な構成の電源供給部５を用いて、液晶素子に与える駆動電圧を任意に調整することが可能となる。
【００４３】
３．走査ドライバの説明
図９には複数ライン同時選択駆動手法を用いる本実施例の走査ドライバ３の構成の一例が示される。この走査ドライバ３は、シフトレジスタ部３６、組み合わせ回路（駆動信号決定回路）３７、レベルシフタ部３８、電圧セレクタ部３９を含む。この走査ドライバ３は、制御部１からのＦＲ、ＤＯＦＦ、ｔＹ、ＤＹｎｍ信号に基づいて、電源供給部５からの電源電圧ＶＣ、Ｖ１０、Ｖ１５のいずれかを選択し、図１０（Ａ）に示すような出力３５を得るものである。ここで、シフトレジスタ部３６は、Ｄタイプフリップフロップ（以下、ＤＦＦと呼ぶ）により構成される４ビットの並列型のシフトレジスタであり、２ビットで組になったデータを４出力同時に転送する機能をもつ。組み合わせ回路３７は、シフトレジスタ部３６の出力とＦＲ、ＤＯＦＦ信号を受けて図１０（Ａ）に示されるドライバ出力３５を得るための制御信号を発生する。この制御信号は、レベルシフタ部３８を介して電圧セレクタ部３９に伝えられる。そして、電圧セレクタ部３９は、この制御信号に基づいて３つの電源電圧群ＶＣ、Ｖ１０、Ｖ１５の中から１つの電源電圧を選択し、これによりドライバ出力３５が生成される。
【００４４】
制御部１より転送された２ビット×２ラインの走査データの上位ビットＤＹ１２は、データ転送クロックｔＹの立ち下がりでＤＦＦ２０にラッチされ、ＤＦＦ２０の出力は、２ビット右の図示しない次段のシフトレジスタ部のＤＦＦに入力される。同様に走査データの下位ビットＤＹ１１は、データ転送クロックｔＹの立ち下がりでＤＦＦ２１にラッチされ、ＤＦＦ２１の出力は次段のシフトレジスタ部のＤＦＦに入力される。このように構成することで、図１１（Ａ）のタイミング図に示すように、２ビット×２ラインの走査データＤＹを順次次段のシフトレジスタ部（３６Ｑ１→３６Ｑ２→３６Ｑ３）に転送することができる。組み合わせ回路３７は、ＥＸ−ＯＲ２２、ＥＸＮＯＲ２３、インバータ２４、ＮＡＮＤ２５、ＮＯＲ２６、２７を含んでおり、ＤＯＦＦ信号はＮＡＮＤ２５に、ＦＲ信号はＥＸ−ＮＯＲ２３に入力される。
【００４５】
レベルシフタ部３８に含まれるレベルシフタ２８、２９、３０は、組み合わせ回路３７から入力される制御信号の電圧レベルをＶＤ〜Ｖ１５（ＧＮＤ）からＶ１０〜Ｖ１５に変換する機能を有する。この場合、Ｖ１０〜Ｖ１５の電圧差とＶＤ〜Ｖ１５の電圧差は大きく異なるため（図３参照）、図１２（Ａ）に示すような構成のレベルシフタが採用される。
【００４６】
電圧セレクタ部３９は、Ｎチャネルトランジスタ３１、３３、Ｐチャネルトランジスタ３２、３４を含む。そして、Ｎチャンネルトランジスタ３１は、レベルシフタ２９の正転出力により駆動されＶ１５レベルを選択し、Ｐチャンネルトランジスタ３２は、レベルシフタ３０の反転出力により駆動されＶ１０レベルを選択する。また、Ｎチャンネルトランジスタ３３は、レベルシフタ２８の正転出力により駆動されＶＣレベルを選択し、Ｐチャンネルトランジスタ３４は、レベルシフタ２８の反転出力により駆動されＶＣレベルを選択する。
【００４７】
さて、本実施例では、図１０（Ａ）に示すように、下位ビットＤＹｎ１＝Ｈ、上位ビットＤＹｎ２＝Ｌの時は、ＦＲ＝ＬでＶ１０が選択され、ＦＲ＝ＨでＶ１５が選択される。Ｖ１５は、図３に示すようにＶＣを中心としてＶ１０と対称の位置にある電圧である。また、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｈの時は、ＦＲ＝ＬでＶ１５が選択され、ＦＲ＝ＨならＶ１０が選択される。一方、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｌ及びＤＹｎ１＝Ｈ、ＤＹｎ２＝Ｈの時は、ＦＲ信号に無関係にＶＣが選択される。本実施例では以上のようにしてＶＣを中心電圧とした交流駆動が実現される。また、本実施例では図１０（Ａ）に示すように、ＤＯＦＦ＝Ｌの場合には、ＦＲ、ＤＹｎ１、ＤＹｎ２信号に無関係に、ドライバ出力３５は強制的にＶＣレベルになる。これは、ＤＯＦＦ＝ＬとなるとＮＡＮＤ２５の出力が強制的にＨとなり、これによりレベルシフタ２８、２９、３０の入力が各々Ｈ、Ｌ、Ｌとなり、トランジスタ３３、３４が選択され、トランジスタ３１、３２が非選択となるからである。これにより、後述するように、液晶表示システムのディスプレイオフ機能が実現される。
【００４８】
４．信号ドライバの説明
図１３には複数ライン同時選択駆動手法を用いる本実施例の信号ドライバ２の構成の一例が示される。この信号ドライバ２は、シフトレジスタ部５９、データレジスタ部６０、データラッチ部６１、組み合わせ回路６２、レベルシフタ部６３、電圧セレクタ部６７を含む。この信号ドライバ２は、制御部１からのＦＲ、ＤＯＦＦ、ＬＰ、ＤＸ、ＳＴ、ｔＸ信号に基づいて、電源供給部５からの電源電圧ＶＣ、Ｖ１１、Ｖ１２のいずれかを選択し、図１０（Ｂ）に示すような出力５７を得るものである。ここで、シフトレジスタ部５９は、ＤＦＦをカスケード接続することで構成され、サンプリング信号を発生する機能を有する。データレジスタ部６０は、シフトレジスタ部５９で発生したサンプリング信号により信号データＤＸをＤＦＦにサンプリングする。データラッチ部６１は、データレジスタ部６０にサンプリングされたデータをＬＰ信号に基づいてラッチする。組み合わせ回路６２は、データラッチ部６１の出力とＦＲ、ＤＯＦＦ信号を受けて図１０（Ｂ）に示されるドライバ出力５７を得るための制御信号を発生する。この制御信号は、レベルシフタ部６３を介して電圧セレクタ部６７に伝えられる。そして、電圧セレクタ部６７は、この制御信号に基づいて電源電圧群ＶＣ、Ｖ１１、Ｖ１２の中から１つの電源電圧を選択し、これによりドライバ出力５７が生成される。
【００４９】
制御部１より転送された全ての制御信号及び信号データは、容量結合コンデンサ１２、ＤＣレベル伝達部５８によりＶＤ〜ＧＮＤからＶＤ１〜ＶＳ１にレベル変換されて信号ドライバ内に入力される。サンプリングスタート信号ＳＴは、データ転送クロックｔＸの立ち上がりでＤＦＦ４０にサンプリングされ、ＤＦＦ４０の出力は次段のＤＦＦに入力される。このように構成することで、図１１（Ｂ）のタイミング図に示すように、ＳＴ信号は順次次段のＤＦＦに転送される。ＤＦＦ４０のＱ出力はデータラッチ部６０のＤＦＦ４１、４２のＣＫ端子に入力される。そして、信号データの下位ビットＤＸ１は、図１１（Ｂ）に示すように、ＤＦＦ４０のＱ出力の立ち上がりでＤＦＦ４２にサンプリングされる。同様に上位ビットＤＸ２は、ＤＦＦ４０のＱ出力の立ち上がりでＤＦＦ４１にサンプリングされる。その後、図１１（Ｂ）に示すように、制御部１からのラッチパルス信号ＬＰの立ち上がりで、ＤＦＦ４１、４２の出力はＤＦＦ４３、４４にラッチされる。組み合わせ回路６２は、ＥＸ−ＮＯＲ４５、４７、ＥＸ−ＯＲ４６、インバータ４８、ＮＡＮＤ４９、ＮＯＲ５０、ＯＲ５１を含んでおり、ＤＯＦＦ信号はＮＡＮＤ４９に、ＦＲ信号はＥＸ−ＮＯＲ４７に入力される。
【００５０】
レベルシフタ部６３に含まれるレベルシフタ６４、６５、６６は、組み合わせ回路６２から入力される制御信号の電圧レベルをＶＤ１〜Ｖ１２（ＶＳ１）からＶ１１〜Ｖ１２に変換する機能を有する。この場合、Ｖ１１〜Ｖ１２の電圧差とＶＤ１〜Ｖ１２の電圧差は、それほど大きく異ならないため（図３参照）、図１２（Ｂ）に示すような構成のレベルシフタが採用される。
【００５１】
電圧セレクタ部６７は、Ｎチャネルトランジスタ５３、５５、Ｐチャネルトランジスタ５４、５６を含む。そして、Ｎチャンネルトランジスタ５３は、レベルシフタ６５の正転出力により駆動されＶ１２レベルを選択し、Ｐチャンネルトランジスタ５４は、レベルシフタ６６の正転出力により駆動されＶ１１レベルを選択する。また、Ｎチャンネルトランジスタ５５は、レベルシフタ６４の正転出力により駆動されＶＣレベルを選択し、Ｐチャンネルトランジスタ５６は、レベルシフタ６４の反転出力により駆動されＶＣレベルを選択する。
【００５２】
さて、本実施例では、図１０（Ｂ）に示すように、下位ビットＤＸ１＝Ｌ、上位ビットＤＸ２＝Ｌの時は、ＦＲ＝ＬでＶ１１が選択され、ＦＲ＝ＨでＶ１２が選択される。Ｖ１２は、図３に示すようにＶＣを中心としてＶ１１と対称の位置にある電圧である。また、ＤＸ１＝Ｌ、ＤＸ２＝Ｈの時は、ＦＲ＝ＬでＶ１２が選択され、ＦＲ＝ＨならＶ１１が選択される。一方、ＤＸ１＝Ｈ、ＤＸ２＝Ｌ及びＤＸ１＝Ｈ、ＤＸ２＝Ｈの時は、ＦＲ信号に無関係にＶＣが選択される。本実施例では以上のようにしてＶＣを中心電圧とした交流駆動が実現される。また、本実施例では図１０（Ｂ）に示すように、ＤＯＦＦ＝Ｌの場合には、ＦＲ、ＤＸ１、ＤＸ２信号に無関係に、ドライバ出力５７は強制的にＶＣレベルになる。これは、ＤＯＦＦ＝ＬとなるとＮＡＮＤ４９の出力が強制的にＨとなり、これによりレベルシフタ６４、６５、６６の入力が各々Ｈ、Ｌ、Ｈとなり、トランジスタ５５、５６が選択され、トランジスタ５３、５４が非選択となるからである。前述のように、ＤＯＦＦ＝Ｌの場合には、走査ドライバ３のドライバ出力３５も強制的にＶＣレベルになる。従って、ＤＯＦＦ＝Ｌの場合には、信号ドライバ２、走査ドライバ３の出力３５、３７は共にＶＣレベルとなり、これにより液晶素子に印加される電圧を”０”とすることが可能となり、この結果、液晶表示システムのディスプレイオフ機能を実現できることになる。
【００５３】
図１９に示す電圧平均化法を用いた従来例においては、高電位側の電源電圧であるＧＮＤとＶ５（あるいはＶＤＤＨとＶ１０）とを一致させることができ、ディスプレイオフ機能はドライバの出力を共にＧＮＤ（Ｖ５）にすることで実現できた。これに対して、図３に示すように電圧範囲Ｂ１とＢ２の幅が異なる電源構成の場合には、高電位側の電源電圧であるＶ１２とＶ１５（あるいはＶ１１とＶ１０）とを一致させることができず、従来の手法を用いることができない。そこで、本実施例では、ＤＯＦＦ＝Ｌとなった時に、ドライバの出力を共に中心電圧ＶＣとすることでディスプレイオフ機能を実現している。この場合、ＶＣは、元々、液晶駆動に用いる電源電圧であり、ディスプレイオフ機能実現のために新たな電源電圧を生成する必要がない。
【００５４】
また、本実施例では、図３に示すように信号ドライバの低電位側の固定電位をＧＮＤではなく、Ｖ１２（ＶＳ１）にしている。これは、前述のように電位変換部６により制御信号、信号データのレベルをＶＤ〜ＧＮＤからＶＤ１〜Ｖ１２（ＶＳ１）に変換することで実現される。そして、低電位側の固定電位をＶ１２とすることで、例えば、Ｎチャネルトランジスタ５３の基板電位もＶ１２にすることができ、これによりＮチャネルトランジスタ５３に基板バイアス効果（ボディエフェクト）が生じるのを防止できる。基板バイアス効果が生じるとＮチャネルトランジスタ５３のしきい値電圧が高くなってしまい、Ｖ１２レベルを出力するこのＮチャネルトランジスタ５３の特性と、Ｖ１１レベルを出力するＰチャネルトランジスタ５４の特性が対称でなくなってしまう。そこで、本実施例では、低電位側の固定電位をＶ１２レベルとすることで、この基板バイアスの発生を防止し、トランジスタ５３、５４の特性を対称とし、設計を行い易くしている。これにより、ドライバ出力の立ち上がりと立ち下がり波形をほぼ対称にし、液晶駆動上有害となる直流成分を少なくすることができる。また、本実施例では、ＶＣは、Ｔ型ゲート構成となったトランジスタ５５、５６により駆動されるため、オン抵抗を小さくすることができ、駆動能力を増すことができる。
【００５５】
図１４には、信号ドライバの他の構成の一例が示される。この信号ドライバはＲＡＭ内蔵型の信号ドライバである。ＲＡＭ内蔵型の信号ドライバでは、表示変化がない場合に信号データを転送する必要がないため、消費電力を低く抑えることができる。この信号ドライバは、チップイネーブルコントロール回路１０３、タイミング回路１０４、データ入力制御回路１０５、入力レジスタ１０６、書き込みレジスタ１０７、レベルシフタ部１０８、フレームメモリ（内蔵ＲＡＭ）１０９、行アドレスレジスタ１１０、組み合わせ回路（駆動信号決定回路）１１１、ラッチ回路１１２、電圧セレクタ部１１３を含む。この信号ドライバでは、低電圧振幅動作部１０１に配置される回路は電源電圧ＶＤ１〜Ｖ１２（ＶＳ１）で動作する。この場合、ＬＰ、ＦＲ等の信号は、ＶＤ〜ＧＮＤの範囲のレベルとなるため、電位変換部５８によりＶＤ１〜Ｖ１２のレベルに変換される。また、高電圧振幅動作部１０２に配置されるフレームメモリ１０９、組み合わせ回路１１１、ラッチ回路１１２は、電源電圧ＶＣ〜Ｖ１２で動作するため、低電圧振幅動作部１０１から入力される信号はレベルシフタ部１０８により電圧レベルが変換される。このように構成することで、フレームメモリ１０９を、低電圧動作振幅部１０１の電源電圧よりも電圧差の大きい電源電圧で動作させることができるため、フレームメモリ１０９をハイレジタイプ（高抵抗負荷型）のＲＡＭにより構成することが可能となる。これにより、チップ面積を大幅に小さくすることが可能となる。
【００５６】
（第２の実施例）
次に、本発明の第２の実施例に係る電源供給手法について説明する。図１５には、第２の実施例における電源構成の例が示される。図１５では、制御部１、信号ドライバ２、走査ドライバ３の低電位側の固定電位が全てＧＮＤとなり共通となっている。この場合、信号ドライバ２はＶ１５〜Ｖ１１の電源電圧範囲で動作することになるため、図３に示す場合ほどには信号ドライバ２の低電圧化を図れない。しかしながら、図１５の場合においても、信号ドライバ２は走査ドライバ３の電源電圧の２／３ほどの電圧で動作する。このため、走査ドライバ３よりも低耐圧で集積度の高い半導体プロセスが使用でき、コスト的に有利となる。図１５の場合も、電圧範囲Ｄ１の中心電圧ＶＣ１と、電圧範囲Ｄ２の中心電圧ＶＣ２は等しくなっている。従って、ディスプレイオフ機能は、信号ドライバ２、走査ドライバ３の出力を共にＶＣ（＝ＶＣ１、ＶＣ２）レベルとすることで実現される。また、図１５の場合は、信号ドライバ２内のロジック回路はＶＤ〜ＧＮＤで動作することになるため、図１に示したような電位変換部６は不必要となる。また、図２に示す電源供給部において、分割端子６８、オペアンプ７９は不必要となる。
【００５７】
（第３の実施例）
図１６には、本発明の第３の実施例に係る電源供給手法の電源構成の例が示される。図３の場合には、信号ドライバ２、走査ドライバ３の電源電圧は全てに正極性であったが、図１６では、高電位側の電源であるＶ１０（ＧＮＤ）が固定電位となり、電源電圧は全て負極性となる。そして、電位変換部６では、制御信号等のレベルがＶＤ（ＧＮＤ）〜ＶＳＳからＶＤ１（Ｖ１１）〜ＶＳ１に変換される。また、電源供給部５では、高電位側がＧＮＤ電位となり、低電位側がＶＬＣＤとなり、可変抵抗７０は低電位側のＶＬＣＤに接続される。また、ロジック電源電圧ＶＳ１は、電圧範囲Ｅ１内に設けられる（図１５と同様にＶＳＳと共通にしてもよい）。
【００５８】
なお、以上のようにＶＤを固定電位（ＧＮＤ）とし、信号ドライバ２、走査ドライバ３の電源電圧を負極性とする場合には、信号ドライバ、走査ドライバでは高電位側が固定電位となり、従って、ドライバは、Ｐ基板の半導体デバイスにより構成されることになる。
【００５９】
（第４の実施例）
図１７には、本発明の第４の実施例に係る電源供給手法の電源構成の例が示される。図１７では、図３と同様に、信号ドライバ、走査ドライバの電源電圧は全て正極性となる。但し、第４の実施例では、信号ドライバは、高電位側の電源Ｖ１１（ＶＤ１）を固定電位とするため、Ｐ基板の半導体デバイスにより構成され、走査ドライバは、低電位側の電源Ｖ１５（ＧＮＤ）を固定電位とするため、Ｎ基板の半導体デバイスにより構成されることになる。このように本発明は、信号ドライバ、走査ドライバを構成する半導体デバイスの基板の極性が異なる場合でも、問題なく適用できる。従って、図１７とは逆に、信号ドライバをＮ基板の半導体デバイスにより、走査ドライバをＰ基板の半導体デバイスにより構成した場合にも本発明を適用することができる。
【００６０】
（第５の実施例）
図１８には、本発明の第５の実施例に係る電源供給手法の電源構成の例が示される。図１８は、４ラインを同時に駆動する場合の電源構成の例である。複数ライン同時選択駆動手法においては、同時選択数をｈ本とした場合に、信号ドライバには（ｈ＋１）レベルの電源電圧が必要となる。図１８では、４ライン同時駆動のためＶ１１、Ｖ１２、ＶＣ、Ｖ１３、Ｖ１４の５レベルの電源電圧が必要となる。また、走査ドライバには、Ｖ１０、ＶＣ、Ｖ１５の３レベルの電源電圧が必要となる。このように、同時に選択するライン数が異なる場合にも、本発明は当然に適用できる。そして、同時に選択するライン数を増やすと、信号ドライバ、走査ドライバの電源電圧の電圧差を少なくすることが可能となり、より低耐圧のプロセスでドライバを製造でき、チップの小面積化を図れる。
【００６１】
なお、３ライン同時選択の場合には、信号ドライバの電源電圧は、Ｖ１１、Ｖ１２、Ｖ１３、Ｖ１４となる。従って、本発明ではこの場合には、ディスプレイオフの場合にのみ電源電圧ＶＣを使用することになる。また、同時選択ライン数が増えた場合には、必要となる電源電圧レベルも増えるが、この場合には、電源供給部の電圧分割数を増やし、分割端子及びこれに接続されるオペアンプの個数を増やせばよい。
【００６２】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００６３】
例えば、上記実施例では複数ライン同時選択駆動手法により液晶駆動を行う場合について述べたが、本発明は、この駆動手法に限定されるものではなく、信号ドライバと走査ドライバの液晶駆動電圧が異なる場合に広く適用できるものである。
【００６４】
また、本実施例では、信号ドライバが狭い電源電圧範囲を持ち、走査ドライバが広い電源電圧範囲を持つ場合について説明したが、この逆の場合でも本発明を適用することができる。
【００６５】
また、電源電圧供給手段（電源供給部）の構成も、本実施例で説明したものに限られず、これと均等な種々の構成を採用することができる。例えば、電圧を調整する手段は上記実施例で説明した可変抵抗等に限られるものではない。
【００６６】
また、ロジック電源電圧の位置についても、本実施例で説明したＶＤ１、ＶＳ１の位置に限らず種々の位置に設定することができる。この場合には、これらのロジック電源電圧を取り出す分割端子の位置も異なることになる。
【００６７】
また、電位変換手段も本実施例で説明した構成に限られるものではなく、これと均等な種々の構成を採用できる。
【００６８】
【発明の効果】
以上述べたように本発明によれば、電源電圧群の各電圧値を簡易な構成の調整手段により調整でき、これは部品点数の削減、信頼性の向上につながる。そして、この場合においても、本発明によれば電源電圧の電圧比を正確に保つことができる。このように、本発明は、例えば複数ライン同時選択駆動手法に最適な電源供給手法となる。
【００６９】
また、本発明によれば、非常に簡易な構成で、第１、第２の電源電圧群を生成でき、第１、第２の中心電圧を同一にすることができる。
【００７０】
また、本発明によれば、液晶駆動電圧生成用の基準電位の値を調整するだけで第１、第２の電源電圧群の電圧値を調整できる。これにより、工場等においてシステムを組み立てた後、液晶素子に対する駆動電圧を最適化したり、液晶表示におけるコントラスト調整を行ったりすることができる。なお、この場合の調整手法としては、例えば、可変抵抗を用いる、あるいは、オペアンプ等で構成される電圧調整部を用いる手法等が考えられる。
【００７１】
また、本発明によれば、ロジック電源電圧が第１の電源電圧範囲内に設定されるため、一方のドライバの動作電源電圧の幅を狭くできる。これにより、一方のドライバの製造プロセスとして、より低耐圧のプロセスを採用でき、チップの小面積化、低コスト化を図ることができる。
【００７２】
また、本発明によれば、一方のドライバの固定電位電源と他方のドライバの固定電位電源とが分離されるため、一方のドライバの動作電源電圧の幅を狭くできる。これにより、一方のドライバの製造プロセスとして、より低耐圧のプロセスを採用でき、チップの小面積化、低コスト化を図ることができる。
【００７３】
また、本発明によれば、一方のドライバに対して正常に制御信号等を伝達することが可能となる。
【００７４】
また、本発明によれば、容量結合キャパシタを用いることで電位レベルの変換が容易となる。
【００７５】
また、本発明によれば、電源電圧群の電圧値を調整等した場合にも常に同一値となる第１、第２の中心電圧を利用してディスプレイオフ機能を実現しているため、この機能の実現のために新たに電圧を生成する必要性が無くなる。
【図面の簡単な説明】
【図１】第１の実施例に係る液晶表示システムの全体構成を示すブロック図である。
【図２】電源供給部の構成の一例である。
【図３】第１の実施例で使用される電源電圧群の電位関係を示す図である。
【図４】図４（Ａ）、（Ｂ）は、Ｐ型オペアンプ、Ｎ型オペアンプの構成の一例である。
【図５】電源供給部の構成の他の例である。
【図６】電源供給部の構成の他の例である。
【図７】中心電位をＧＮＤとした場合の電源電圧群の電位関係を示す図である。
【図８】図８（Ａ）は、電位変換部の構成の一例であり、図８（Ｂ）は、その動作を説明するための電圧波形図である。
【図９】走査ドライバの構成の一例を示す図である。
【図１０】図１０（Ａ）は走査ドライバにおける制御信号及びデータ信号とドライバ出力との関係を示す図であり、図１０（Ｂ）は信号ドライバにおける制御信号及びデータ信号とドライバ出力との関係を示す図であり、
【図１１】図１１（Ａ）、（Ｂ）は、走査ドライバ、信号ドライバの動作を説明するためのタイミング図である。
【図１２】図１２（Ａ）、（Ｂ）は、レベルシフタの構成の一例を示す図である。
【図１３】信号ドライバの構成の一例を示す図である。
【図１４】信号ドライバの構成の他の一例を示す図である。
【図１５】第２の実施例における電源電圧群の電位関係を示す図である。
【図１６】第３の実施例における電源電圧群の電位関係を示す図である。
【図１７】第４の実施例における電源電圧群の電位関係を示す図である。
【図１８】第５の実施例における電源電圧群の電位関係を示す図である。
【図１９】従来の電圧平均化法を用いた場合の電源電圧群の電位関係を示す図である。
【符号の説明】
１ 制御部
２ 信号ドライバ
３ 走査ドライバ
４ 液晶パネル
５ 電源供給部
６ 電位変換部
１０ 信号ドライバの出力
１１ 走査ドライバの出力
１２ キャパシタ（コンデンサ）
２０、２１、４０、４１ ４２、４３、４４ ＤＦＦ
２２、４６ ＥＸ−ＯＲ
２３、４５、４７ ＥＸ−ＮＯＲ
２４、４８、５２ インバータ
２５、４９ ＮＡＮＤ
２６、２７、５０、５１ ＮＯＲ
２８、２９、３０ レベルシフタ
３１、３３、５３、５５ Ｎチャンネルトランジスタ
３２、３４、５４、５６ Ｐチャンネルトランジスタ
３５、５７ 出力端子
３６、５９ シフトレジスタ部
３７、６２ 組み合わせ回路
３８ レベルシフタ部
３９、６７ 電圧セレクタ部
５８ ＤＣレベル伝達部
６０ データレジスタ部
６１ データラッチ部
７０ 可変抵抗
７１、７２、７３、７４、７５ 抵抗
７６、７７ Ｐ型オペアンプ
７８、７９ ＰＮ切り替え型オペアンプ
８０ Ｎ型オペアンプ
【発明の属する技術分野】
本発明は、信号ドライバ（信号電極駆動回路）と走査ドライバ（走査電極駆動回路）とを含む液晶表示システムにおける電源供給手法に関する。
【０００２】
【背景技術】
従来の液晶駆動技術の１つとして、電圧平均化法による液晶駆動手法が知られている。この液晶駆動手法においては、走査電極を１ラインずつ順次選択して走査電圧を印加すると共に、選択された走査電極上の各画素がオンかオフかによりそれに応じた信号電圧を各信号電極に印加することにより液晶駆動を行う。
【０００３】
図１９には、電圧平均化法を用いた場合の電源電圧の電位関係が示される。Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５は、電圧平均化法で用いられる液晶駆動用の電源電圧群であり、Ｖ０、Ｖ２、Ｖ３、Ｖ５は信号ドライバに供給され、Ｖ０、Ｖ１、Ｖ４、Ｖ５は走査ドライバに供給される。これらの電源電圧の電位の関係はＶ０≧Ｖ１≧Ｖ２≧Ｖ３≧Ｖ４≧Ｖ５となっている。ＧＮＤは、信号ドライバ、走査ドライバ、及び、これらの信号ドライバ、走査ドライバを制御する制御部（システム側）に共通のグランドである。また、ＶＤはおよそ３〜５Ｖのロジック電源電圧であり、このＶＤも信号ドライバ、走査ドライバ、制御部に共通のロジック電源電圧となっている。このため、制御部から出力される制御信号を、信号ドライバ、走査ドライバに直結することができる。図１９では、液晶駆動電圧のうち最低電位であるＶ５とグランド電位ＧＮＤとを同電位にしており、また液晶駆動電圧のうち最高電位であるＶ０とＶＤＤＨとを同電位にしている。図１９から、明らかなように信号ドライバに与えられる電源電圧群Ｖ０、Ｖ２、Ｖ３、Ｖ５の電源電圧範囲Ａ１と、走査ドライバに与えられる電源電圧群Ｖ０、Ｖ１、Ｖ４、Ｖ５の電源電圧範囲Ａ２とは等しくなっていた。
【０００４】
また、電圧平均化法を用いた従来の液晶表示システムでは、ディスプレイオフまたは、ＬＣＤオフと呼ばれる機能が知られている。この機能は、液晶素子に印加される電圧を強制的に”０”にするものである。これにより、ドライバの出力電圧が不定となる電源投入後の一定期間に液晶に電圧が印加されないようにすることができる。また、液晶表示システムの電源をオン状態にしたままで液晶素子に印加される電圧を”０”にし、表示を消すと同時にパワーセーブを行うことが可能となる。電圧平均化法を用いた従来のドライバにおけるディスプレイオフ機能は、走査ドライバ、信号ドライバ、制御部（システム側）の共通電位であるＶ５（＝ＧＮＤ）を、信号ドライバと走査ドライバから同時に出力し、液晶素子に印加される電圧を”０”にすることで実現していた。
【０００５】
【発明が解決しようとする課題】
ところで、近年、ｎラインを同時に選択駆動する複数ライン同時選択（Ｍｕｌｔｉｐｌｅ Ｌｉｎｅｓ Ｓｅｌｅｃｔｉｏｎ）駆動手法が提案されている。複数ライン同時選択駆動手法については、特願平５−５１５５３１、特願平５−１５２５３３において本出願人により説明されている。この手法によれば、従来より高速応答でありながらコントラストが高くチラツキの少ない液晶表示システムを実現できる。そして、従来の１ラインずつ選択して駆動する手法である電圧平均化法と同じオン／オフ比を実現した上で、信号ドライバの駆動電圧を低く抑えることができる。これにより、信号ドライバを製造する半導体プロセスとしてより低耐圧の製造プロセスを採用することが可能となり、信号ドライバの集積度を高めチップを小面積化することが可能となる。これは、信号ドライバの高性能化、コストダウンにつながる。
【０００６】
しかしながら、この複数ライン同時選択駆動手法では、走査ドライバについては、従来と同等の高い駆動電圧が必要であり、信号ドライバと走査ドライバとで駆動電圧の範囲が異なる。このため、信号ドライバと走査ドライバに供給する電源電圧の範囲も異ならせる必要があり、従来の電源供給手法の考え方をそのままでは適用できないという問題がある。
【０００７】
また、液晶パネルを構成する液晶素子、ドライバ等を構成する半導体デバイスには、製造プロセスの変動等を原因とする特性のバラツキの問題がある。このため、液晶表示システムを工場において組み立てた後、信号電極、走査電極に印加される駆動電圧の値を最適にする調整作業が必要になる。また、液晶表示システムには、液晶表示のコントラスト調整が可能なものがあり、このコントラスト調整は信号電極、走査電極に印加される駆動電圧を調整することにより実現される。このように、液晶表示システムにおいては、駆動電圧の最適化、あるいはコントラスト調整を行うために、駆動電圧を調整する機能が必要となる。しかしながら、複数ライン同時選択駆動手法では、上記したように信号ドライバと走査ドライバに供給する電源電圧の範囲を異ならせる必要があり、従来の電圧平均化法の液晶表示システムで用いられた駆動電圧の調整手法をそのままでは適用できないという問題がある。
【０００８】
また、電圧平均化法を用いた従来の液晶ドライバでは、信号ドライと走査ドライバの出力を、共に低電位側（あるいは高電位側）の電源電圧Ｖ５（＝ＧＮＤ）レベルに設定することでディスプレイオフ機能を実現していた。しかし、信号ドライバと走査ドライバの駆動電圧範囲が異なる場合には、低電位側の電源電圧は一致しないため、液晶にかかる電圧を”０”にすることができず、ディスプレイオフ機能を実現できないという問題がある。
【０００９】
また、液晶表示システムには、液晶表示の品質を低めることなく、その消費電力を低く抑えなければならないという課題がある。
【００１０】
本発明は、以上に述べたような課題を解決するためになされたものであり、その目的とするところは、インピーダンス変換を行うオペアンプの種類を各電源電圧毎に異ならせることにより、液晶表示の品質を低めることなく、オペアンプで消費される消費電力を低く抑えることができる電源供給手法を提供することにある。
【００１１】
また本発明の他の目的は、走査ドライバ、信号ドライバに与える電源電圧の範囲が異なる場合に最適な電源供給手法を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するために、本発明は、表示画素がマトリクス状に配置されるとともに複数の信号電極及び走査電極が交差して配置されるマトリクスパネルの前記信号電極に対して駆動電圧を印加する信号ドライバと、前記走査電極に対して駆動電圧を印加する走査ドライバと、前記信号ドライバと前記走査ドライバに対して電源電圧を供給する電源供給手段とを含む液晶表示システムであって、
前記電源供給手段が、
第１の電源電圧範囲を有する同極性の第１の電源電圧群を前記信号ドライバ又は前記走査ドライバの中の一方のドライバに対して供給する手段と、
前記第１の電源電圧範囲よりも広い第２の電源電圧範囲を有する同極性の第２の電源電圧群を前記一方とは異なる他方のドライバに対して供給する手段と、
前記第１の電源電圧範囲の中心電圧である第１の中心電圧と、前記第２の電源電圧範囲の中心電圧である第２の中心電圧とを同一にする手段とを含むことを特徴とする。
【００１３】
本発明によれば、信号ドライバ、走査ドライバの中の一方のドライバに対して電源電圧範囲が狭い同極性の第１の電源電圧群が与えられ、他方のドライバに対して電源電圧範囲が広い同極性の第２の電源電圧群が与えられる。そして、これらの電源電圧範囲の中心電圧が等しくなるように電源電圧が供給される。本発明によれば、電源電圧群は同極性になっているため、電源電圧群の各電圧値を簡易な構成の調整手段により調整できる。そして、電圧調整を行った場合において、電源電圧が中心電圧に対して正極性側、負極性側にあるかに関わらず、電源電圧の電圧比を正確に保つことが可能となる。
【００１４】
また、本発明は、前記電源供給手段が、固定電位と液晶駆動電圧生成用の基準電位との間を分割し分割端子に分割電圧を生成することで前記第１、第２の電源電圧群を生成する手段と、１の前記分割端子に生成される分割電圧に基づき前記第１、第２の中心電圧を生成することで前記第１、第２の中心電圧を同一にする手段とを含むことを特徴とする。
【００１５】
本発明によれば、抵抗、トランジスタ等を用いた簡易な構成の電圧分割手段を用いて、第１、第２の電源電圧群を生成できる。また、１の分割端子に生成される分割電圧に基づき第１、第２の中心電圧を生成するという簡易な構成で、第１、第２の中心電圧を同一にすることができる。
【００１６】
また、本発明は、前記液晶駆動電圧生成用の基準電位の値を調整することで前記分割電圧の値を調整し前記第１、第２の電源電圧群の電圧値を調整する手段を含むことを特徴とする。
【００１７】
本発明によれば、液晶駆動電圧生成用の基準電位の値を調整するという簡易な手法で、正確な電圧分割比を保ちながら第１、第２の電源電圧群の電圧値を調整できる。
【００１８】
また、本発明は、前記電源供給手段が、前記第１の電源電圧範囲内の電圧を前記第１の電源電圧群が供給される前記一方のドライバのロジック電源電圧として供給する手段を含むことを特徴とする。
【００１９】
本発明によれば、電源電圧範囲の狭い第１の電源電圧群が供給される一方のドライバのロジック電源電圧が、第１の電源電圧範囲内に設定される。これにより、一方のドライバに内蔵されるロジック回路を動作させるために、一方のドライバの動作電源電圧幅を広くする必要が無くなり、一方のドライバの動作電源電圧の幅を狭くすることが可能となる。
【００２０】
また、本発明は、前記第１の電源電圧群が供給される前記一方のドライバの低電位側又は高電位側の固定電位電源と、前記第２の電源電圧群が供給される前記他方のドライバの低電位側又は高電位側の固定電位電源とが分離されていることを特徴とする。
【００２１】
本発明によれば、一方のドライバの固定電位電源と他方のドライバの固定電位電源とが分離される。これにより、狭い電源電圧群が与えられる一方のドライバの動作電源電圧幅を、他方のドライバの動作電源電圧幅に併せて広くする必要がなくなり、一方のドライバの動作電源電圧の幅を狭くすることが可能となる。
【００２２】
また、本発明は、前記信号ドライバ及び前記走査ドライバに対して少なくとも制御信号を出力する手段を含み、
前記第１の電源電圧群が供給される前記一方のドライバに対して出力される制御信号の電位レベルを、前記第１の電源電圧範囲内のレベルに変換する電位変換手段を含むことを特徴とする。
【００２３】
本発明によれば、制御信号等は電位レベルが変換されて一方のドライバ内に入力される。これにより、狭い電源電圧範囲で動作する一方のドライバに対して正常に制御信号等を伝達することが可能となる。
【００２４】
また、本発明は、前記電位変換手段が、直流成分をカットするための容量結合キャパシタを含むことを特徴とする。
【００２５】
本発明によれば、容量結合キャパシタにより、制御信号の変化量のみを取り出すことができ、電位レベルの変換が容易となる。
【００２６】
また、本発明は、所定の外部信号が入力された場合に、前記信号ドライバ及び前記走査ドライバから出力される前記駆動電圧を、前記第１、第２の中心電圧と同一電圧に設定する手段を含むことを特徴とする。
【００２７】
本発明によれば、ディスプレイオフ信号等の外部信号が入力された場合に、信号ドライバ及び走査ドライバの出力電圧が同一電圧、即ち同一の中心電圧になる。これにより、液晶素子に印加される電圧を”０”にすることができ、例えば液晶表示におけるディスプレイオフ機能等を実現することが可能となる。
【００２８】
【発明の実施の形態】
以下、本発明の実施例について図面に基づいて説明する。
【００２９】
（第１の実施例）
１．全体構成の説明
図１は、第１の実施例に係る液晶表示システムの全体構成を示すブロック図である。本実施例は制御部（システム側）１、信号ドライバ２、走査ドライバ３、液晶パネル４、電源供給部５、複数の電位変換部６を含む。ここで制御部１は、信号ドライバ２及び走査ドライバ３に対して制御信号、信号データ、走査データを出力するものである。信号ドライバ２は、制御部１からの制御信号及び信号データに基づき液晶パネル４の信号電極に対して駆動電圧１０を出力する。走査ドライバ３は、制御部１からの制御信号及び走査データに基づき液晶パネル４の走査電極に対して駆動電圧１１を出力する。液晶パネル４は、複数の信号電極、これに交差する走査電極、交差領域に配置される液晶素子を有し、信号ドライバ２、走査ドライバ３の駆動により表示動作を行う。電源供給部５は、制御部１から供給される液晶駆動電圧生成の基準となる電圧ＶＬＣＤに基づき、信号ドライバ２及び走査ドライバ３に対して供給する電源電圧群を生成する。電位変換部６は、容量結合キャパシタ（コンデンサ）１２、ＤＣレベル伝達部５８を含み、制御部１からの制御信号、信号データ、走査データの電位レベルを変換するものである。
【００３０】
制御部１から信号ドライバ２に対しては、液晶パネルのディスプレイオフを行うためのＤＯＦＦ信号、液晶の交流駆動を行うためのＦＲ信号、ラッチパルスであるＬＰ信号、データ転送クロックであるｔＸ信号、２ビットのデータ信号であるＤＸｍ信号、サンプリングスタート信号であるＳＴ信号が出力される。この場合、本実施例では、制御部１のグランド電位ＧＮＤ、ロジック電位ＶＤは信号ドライバ２に供給されない。即ち、制御部１と信号ドライバ２とでは、最も低電位側にある基準電位（制御部１におけるＧＮＤ、信号ドライバ２におけるＶＳ１）及びロジック電位（制御部１におけるＶＤ、信号ドライバ２におけるＶＤ１）が共通化されていない。
【００３１】
制御部１から走査ドライバ３に対しては、ＤＯＦＦ信号、ＦＲ信号、データ転送クロックであるｔＹ信号、２ビット×２ラインの走査データであるＤＹｎｍ信号が出力される。また、本実施例では、制御部１のグランド電位ＧＮＤ、ロジック電位ＶＤが走査ドライバ３に供給されている。即ち、制御部１と走査ドライバ３とでは、最も低電位側にある基準電位ＧＮＤ及びロジック電位ＶＤが共通化されている。
【００３２】
電源供給部５には、液晶駆動電圧の生成の基準となるＶＬＣＤが入力される。そして、信号ドライバ２に対して、Ｖ１１、ＶＣ１（＝ＶＣ）、Ｖ１２、ＶＤ１、ＶＳ１の電源電圧群を供給し、走査ドライバ３に対してＶ１０、ＶＣ２（＝ＶＣ）、Ｖ１５の電源電圧群を供給している。
【００３３】
２．電源供給部の説明
図２には、電源供給部５の構成の一例が示され、図３には、この電源供給部５から供給される電源電圧群Ｖ１１、ＶＣ、Ｖ１２、ＶＤ１、ＶＳ１、Ｖ１０、ＶＣ、Ｖ１５及び制御部１から供給される電源電圧群ＶＤ、ＧＮＤの電位の関係が示される。電源供給部５は、電源電圧調整のための可変抵抗７０と、直列接続された抵抗７１、７２、７３、７４、７５により複数ライン同時選択駆動手法に必要な複数の電圧を生成する電圧分割部９０と、電圧分割部９０の分割端子に生成された電圧をインピーダンス変換するボルテージフォロア接続のオペアンプ７６、７７、７８、７９、８０とを含む。ここで、Ｖ１０（＝ＶＤＤＨ）、Ｖ１１にはＰ型オペアンプ７６、７７が接続され、ＶＣ、ＶＤ１にはＰＮ切り替え型オペアンプ７８、７９が接続され、Ｖ１２（＝ＶＳ１）にはＮ型オペアンプ８０が接続される。ここでＰ型オペアンプ７６、７７では、図４（Ａ）に示すように、差動部２０６の出力２１０が、駆動部２００内のＰ型駆動トランジスタ２０４に入力される。一方、Ｎ型オペアンプ８０では、図４（Ｂ）に示すように、差動部２０６の出力２１０は、駆動部２０１内のＮ型駆動トランジスタ２１２に入力される。１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が負となる電源電圧（負の負荷が支配的である電源電圧）については、Ｐ型オペアンプによりインピーダンス変換が行われる。また、１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が正となる電源電圧（正の負荷が支配的である電源電圧）については、Ｎ型オペアンプによりインピーダンス変換が行われる。また、正負共に同等の負荷が支配的な電源電圧についてはＰＮ切り替え型オペアンプによりインピーダンス変換が行われる。このようにインピーダンス変換を行うオペアンプの種類を各電源電圧毎に異ならせることにより、液晶表示の品質を低めることなく、オペアンプで消費される消費電力を低く抑えることができる。
【００３４】
さて、液晶素子、あるいは、信号ドライバ等を構成する半導体デバイスには、製造プロセスの変動等を原因とする特性のバラツキの問題がある。このため、液晶表示システムを工場等において組み立てた後、液晶素子に対する駆動電圧を最適にする調整作業が必要になる。また、液晶表示におけるコントラスト調整を実現するために駆動電圧を調整する必要もある。そこで、本実施例では、可変抵抗７０の抵抗値を調整することでＶ１０、Ｖ１１等の電源電圧の値を調整し、これにより液晶素子に対する駆動電圧を調整している。可変抵抗７０の抵抗値を調整する手法によると、電圧分割部９０における分圧比を正確に保ちながら駆動電圧の調整を行うことができる。
【００３５】
また、例えば、可変抵抗７０は、図５に示すように抵抗Ｒ１〜Ｒ４、スイッチＳ１〜Ｓ４を接続することで構成することもできる。このようにすれば、外部のＣＰＵ等により調整信号を制御しスイッチＳ１〜Ｓ４をオン・オフすることで、可変抵抗７０の抵抗値を調整できる。これにより、液晶表示のコントラスト調整も可能となる。また、例えば図６に示す構成の電圧調整部３００を設け、この電圧調整部３００により、液晶駆動電圧生成の基準となるＶＤＤＨの電圧を調整することで、電源電圧の調整を行うことも可能である。この電圧調整部３００は、オペアンプ３０２、抵抗３０４、３０６、基準電圧源３０８、定電流源３１０、スイッチ部３１２を含む。この構成によると、抵抗値Ｒ１０、Ｒ１１、基準電圧Ｖｒｅｆにより電圧調整のセンター値が決められ、スイッチ部３１２、定電流源３１０を用いて抵抗３０６に対して定電流を流し込むことで、上記センター値を中心とした電圧調整が可能となる。
【００３６】
なお、抵抗７１〜７５等は、ドレイン領域とゲート電極とをショートしたトランジスタを用いて構成することもできる。
【００３７】
次に、電源電圧の電位関係について図３を用いて説明する。本実施例では、複数ラインを同時に選択する駆動手法を採用しているため、信号ドライバに必要とされる電源電圧範囲Ｂ１を狭くすることができる。このため、図３に示すように、信号ドライバの電源電圧範囲Ｂ１は、走査ドライバの電源電圧範囲Ｂ２よりも狭くなっている。また、本実施例では、電圧範囲Ｂ１の中心電圧ＶＣ１＝（Ｖ１１＋Ｖ１２）／２と、電圧範囲Ｂ２の中心電圧ＶＣ２＝（Ｖ１０＋Ｖ１５）／２とが等しくなるように電源供給を行っている。これは、図２に示すように、１つの分割端子６９に生成される分割電圧に基づいて中心電圧ＶＣ＝ＶＣ１＝ＶＣ２を生成することで実現される。更に、本実施例では、制御部１と走査ドライバ３とで、ロジック電源電圧ＶＤ及び低電位側の固定電位ＧＮＤが共通となっている。その一方で、信号ドライバ２のロジック電源電圧はＶＤ１、低電位側の固定電位はＶＳ１（＝Ｖ１２）となっており、制御部１のＶＤ、ＧＮＤと共通になっていない。即ち、本実施例では、信号ドライバのロジック電源電圧ＶＤ１を、ＶＤとは別に電源電圧範囲Ｂ１内に設定する。これは、具体的には、図２の電圧分割部９０の例えば分割端子６８に生成される分割電圧に基づいてＶＤ１を生成することで実現される。
【００３８】
本実施例で、図３に示すような電源構成としたのは以下の理由による。まず、中心電圧ＶＣ１＝ＶＣ２としたのは、Ｖ１１を出力するＰＭＯＳトランジスタの特性とＶ１２を出力するＮＭＯＳトランジスタの特性を対称にし設計を行い易くするためである。また、ドライバ出力の立ち上がり波形と立ち下がり波形とをほぼ対称にし、液晶駆動上有害となる直流成分を少なくするためである。ＶＣ１＝ＶＣ２とする場合に、電源電圧の電位を例えば図７に示すような関係にすることもできる。この場合には、ＶＣ１＝ＶＣ２＝ＧＮＤとなり、Ｖ１１とＶ１２の極性、Ｖ１０とＶ１５の極性が異なるものになる。しかし、図７に示す電源構成とすると、電源電圧群を生成するのに図２（あるいは図５、図６）に示すような簡易な構成の電源供給部を採用できない。また、図３の電源構成では、可変抵抗７０の抵抗値を調整するという簡易な手法で、分圧比を正確に保ちながら電源電圧を調整できたが、図７の電源構成では、このような簡易な手法で電源電圧を調整できない。これは、図３では、信号ドライバ２、走査ドライバ３に供給される電源電圧群が全て同極性になっているからである。即ち、電源電圧群が全て同極性になっていると、図２に示すように高電位側の基準電位ＶＬＣＤと低電位側の固定電位ＧＮＤとを電圧分割するだけで、電源電圧群Ｖ１０、Ｖ１１等を得ることができる。また、可変抵抗７０を調整するだけで、これらのＶ１０、Ｖ１１等のレベルを分圧比を正確に保ったままで調整できる。しかし、図７では、正極性の電源電圧と負極性の電源電圧とを別に生成しなければならないので、図２のＶＬＣＤに相当する基準電位として正極性のものと負極性のものとが別に必要になる。また、電圧調整も、正極性側用の可変抵抗と、負極性側の可変抵抗とを別々に設け、正極性側と負極性側とで別に電圧調整を行わなければならない。しかし、可変抵抗や、電圧分割のための抵抗は、製造プロセスの変動等により特性がばらつく場合があり、このバラツキにより正極性側の分圧比と、負極性側の分圧比とが同一に保たれない事態が生じる。これは、液晶の表示品質の劣化につながる。本実施例では、全ての電源電圧群が同極性となっているため、このような事態は生じにくい。
【００３９】
また、本実施例で、信号ドライバのロジック電源電位ＶＤ１、低電位側の固定電位ＶＳ１を、ＶＤ、ＧＮＤと共通にしなかったのは以下の理由による。即ち、信号ドライバのロジック電源電位をＶＤ、低電位側の固定電位をＧＮＤとすると、後述の図１５に示すように、信号ドライバの電源電圧範囲が図３の場合よりも広くなってしまう。電源電圧範囲が広くなるということは、信号ドライバをより高耐圧のプロセスで製造しなければならないことを意味し、チップ面積の増大化、高コスト化という事態が生じる。本実施例では、ＶＤ１をＢ１内に設定し、低電位側の固定電位ＶＳ１をＧＮＤと分離することで、このような事態を防止している。
【００４０】
さて、この場合、制御部１と信号ドライバ２との間の制御信号、信号データ、走査データのインターフェースが問題となる。制御部１からはＧＮＤ〜ＶＤの電圧範囲で信号が送られてくるのに、受け手側である信号ドライバ２内のロジック回路は、ＶＳ１〜ＶＤ１の電圧範囲で動作するからである。そこで、本実施例では、図１に示すような電位変換部６を設けて、この問題を解決している。図８（Ａ）には、この電位変換部６の構成の一例が示され、図８（Ｂ）には、その動作を説明するための電圧波形図が示される。電位変換部６は、容量結合のキャパシタ（コンデンサ）１２、ＤＣレベル伝達部５８を含み、ＤＣレベル伝達部５８はインバータ３２０、３２２、３２４、抵抗３２６を含む。キャパシタ１２では、入力信号Ａの直流成分がカットされる。例えば、図８（Ｂ）のように信号Ａが立ち上がった場合を考えると、電圧差ＶＡ＝ＶＤ−ＧＮＤがインバータ３２０に伝達される。するとインバータ３２０の出力Ｃは立ち下がり、インバータ３２４の出力Ｄは立ち上がり、この出力Ｄが抵抗３２６を介してインバータ３２０の入力に帰還される。インバータ３２４の駆動能力はインバータ３２０よりも小さく設定されており、インバータ３２０、３２４、抵抗３２６によりラッチ回路が構成される。これは、キャパシタ１２を介しては信号Ａの交流成分（電圧差ＶＡ）しか伝えられないため、ＶＳ１にこのＶＡを加えた電圧を保持しておく必要があるからである。以上により、図８（Ｂ）に示すようなＶＳ１〜ＶＤ１の範囲で振幅する信号Ｂが得られ、信号Ｂをインバータ３２２でバッファリングした信号Ｅが得られる。
【００４１】
ここで問題になるのは、ＶＤは、制御部１から供給され常に一定電圧であるのに対し、ＶＤ１は電圧供給部５から供給され可変抵抗７０の調整により変動する点である。例えば、大型液晶パネルで一般的に使われている１／２４０デューティ駆動では、図３に示す電圧範囲Ｂ２はおよそ２５Ｖとなる。この場合の電圧調整の範囲は３Ｖ程度である。従って、可変抵抗７０による電圧調整により、電圧を３Ｖ程度変化させた場合には、信号ドライバ２のロジック電源電圧ＶＤ１は、３Ｖ／２５Ｖ＝０．６Ｖ程度変化する。すると、ＶＤ１とＶＤとの間には０．６Ｖ程度の電圧差が生じる。このようにＶＤ１とＶＤに電圧差が生じても、コンデンサ１２の存在により、制御部１と信号ドライバ２との間に直流電流が流れることはない。また、制御部１からの制御信号、信号データ、走査データの電圧が、上記電圧調整の影響でＶＤ１よりも０．６Ｖ程度低くなっても、その電圧差は信号ドライバ２の入力端子に設けられるインバータ等を構成するＭＯＳトランジスタのしきい値電圧（０．７Ｖ程度）よりも低い。従って、信号を十分に伝達することができると共に、入力端子に設けられるインバータ等において、ＶＤ１からＶＳ１に流れる貫通電流も発生しない。
【００４２】
以上のように本実施例によれば、複数ライン同時選択駆動手法のように走査ドライバ、信号ドライバに与える電源電圧の範囲が異なる場合において、最適な電源供給手法を提供できる。また、このように電源電圧の範囲が異なる場合にでも、簡易な構成の電源供給部５を用いて、液晶素子に与える駆動電圧を任意に調整することが可能となる。
【００４３】
３．走査ドライバの説明
図９には複数ライン同時選択駆動手法を用いる本実施例の走査ドライバ３の構成の一例が示される。この走査ドライバ３は、シフトレジスタ部３６、組み合わせ回路（駆動信号決定回路）３７、レベルシフタ部３８、電圧セレクタ部３９を含む。この走査ドライバ３は、制御部１からのＦＲ、ＤＯＦＦ、ｔＹ、ＤＹｎｍ信号に基づいて、電源供給部５からの電源電圧ＶＣ、Ｖ１０、Ｖ１５のいずれかを選択し、図１０（Ａ）に示すような出力３５を得るものである。ここで、シフトレジスタ部３６は、Ｄタイプフリップフロップ（以下、ＤＦＦと呼ぶ）により構成される４ビットの並列型のシフトレジスタであり、２ビットで組になったデータを４出力同時に転送する機能をもつ。組み合わせ回路３７は、シフトレジスタ部３６の出力とＦＲ、ＤＯＦＦ信号を受けて図１０（Ａ）に示されるドライバ出力３５を得るための制御信号を発生する。この制御信号は、レベルシフタ部３８を介して電圧セレクタ部３９に伝えられる。そして、電圧セレクタ部３９は、この制御信号に基づいて３つの電源電圧群ＶＣ、Ｖ１０、Ｖ１５の中から１つの電源電圧を選択し、これによりドライバ出力３５が生成される。
【００４４】
制御部１より転送された２ビット×２ラインの走査データの上位ビットＤＹ１２は、データ転送クロックｔＹの立ち下がりでＤＦＦ２０にラッチされ、ＤＦＦ２０の出力は、２ビット右の図示しない次段のシフトレジスタ部のＤＦＦに入力される。同様に走査データの下位ビットＤＹ１１は、データ転送クロックｔＹの立ち下がりでＤＦＦ２１にラッチされ、ＤＦＦ２１の出力は次段のシフトレジスタ部のＤＦＦに入力される。このように構成することで、図１１（Ａ）のタイミング図に示すように、２ビット×２ラインの走査データＤＹを順次次段のシフトレジスタ部（３６Ｑ１→３６Ｑ２→３６Ｑ３）に転送することができる。組み合わせ回路３７は、ＥＸ−ＯＲ２２、ＥＸＮＯＲ２３、インバータ２４、ＮＡＮＤ２５、ＮＯＲ２６、２７を含んでおり、ＤＯＦＦ信号はＮＡＮＤ２５に、ＦＲ信号はＥＸ−ＮＯＲ２３に入力される。
【００４５】
レベルシフタ部３８に含まれるレベルシフタ２８、２９、３０は、組み合わせ回路３７から入力される制御信号の電圧レベルをＶＤ〜Ｖ１５（ＧＮＤ）からＶ１０〜Ｖ１５に変換する機能を有する。この場合、Ｖ１０〜Ｖ１５の電圧差とＶＤ〜Ｖ１５の電圧差は大きく異なるため（図３参照）、図１２（Ａ）に示すような構成のレベルシフタが採用される。
【００４６】
電圧セレクタ部３９は、Ｎチャネルトランジスタ３１、３３、Ｐチャネルトランジスタ３２、３４を含む。そして、Ｎチャンネルトランジスタ３１は、レベルシフタ２９の正転出力により駆動されＶ１５レベルを選択し、Ｐチャンネルトランジスタ３２は、レベルシフタ３０の反転出力により駆動されＶ１０レベルを選択する。また、Ｎチャンネルトランジスタ３３は、レベルシフタ２８の正転出力により駆動されＶＣレベルを選択し、Ｐチャンネルトランジスタ３４は、レベルシフタ２８の反転出力により駆動されＶＣレベルを選択する。
【００４７】
さて、本実施例では、図１０（Ａ）に示すように、下位ビットＤＹｎ１＝Ｈ、上位ビットＤＹｎ２＝Ｌの時は、ＦＲ＝ＬでＶ１０が選択され、ＦＲ＝ＨでＶ１５が選択される。Ｖ１５は、図３に示すようにＶＣを中心としてＶ１０と対称の位置にある電圧である。また、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｈの時は、ＦＲ＝ＬでＶ１５が選択され、ＦＲ＝ＨならＶ１０が選択される。一方、ＤＹｎ１＝Ｌ、ＤＹｎ２＝Ｌ及びＤＹｎ１＝Ｈ、ＤＹｎ２＝Ｈの時は、ＦＲ信号に無関係にＶＣが選択される。本実施例では以上のようにしてＶＣを中心電圧とした交流駆動が実現される。また、本実施例では図１０（Ａ）に示すように、ＤＯＦＦ＝Ｌの場合には、ＦＲ、ＤＹｎ１、ＤＹｎ２信号に無関係に、ドライバ出力３５は強制的にＶＣレベルになる。これは、ＤＯＦＦ＝ＬとなるとＮＡＮＤ２５の出力が強制的にＨとなり、これによりレベルシフタ２８、２９、３０の入力が各々Ｈ、Ｌ、Ｌとなり、トランジスタ３３、３４が選択され、トランジスタ３１、３２が非選択となるからである。これにより、後述するように、液晶表示システムのディスプレイオフ機能が実現される。
【００４８】
４．信号ドライバの説明
図１３には複数ライン同時選択駆動手法を用いる本実施例の信号ドライバ２の構成の一例が示される。この信号ドライバ２は、シフトレジスタ部５９、データレジスタ部６０、データラッチ部６１、組み合わせ回路６２、レベルシフタ部６３、電圧セレクタ部６７を含む。この信号ドライバ２は、制御部１からのＦＲ、ＤＯＦＦ、ＬＰ、ＤＸ、ＳＴ、ｔＸ信号に基づいて、電源供給部５からの電源電圧ＶＣ、Ｖ１１、Ｖ１２のいずれかを選択し、図１０（Ｂ）に示すような出力５７を得るものである。ここで、シフトレジスタ部５９は、ＤＦＦをカスケード接続することで構成され、サンプリング信号を発生する機能を有する。データレジスタ部６０は、シフトレジスタ部５９で発生したサンプリング信号により信号データＤＸをＤＦＦにサンプリングする。データラッチ部６１は、データレジスタ部６０にサンプリングされたデータをＬＰ信号に基づいてラッチする。組み合わせ回路６２は、データラッチ部６１の出力とＦＲ、ＤＯＦＦ信号を受けて図１０（Ｂ）に示されるドライバ出力５７を得るための制御信号を発生する。この制御信号は、レベルシフタ部６３を介して電圧セレクタ部６７に伝えられる。そして、電圧セレクタ部６７は、この制御信号に基づいて電源電圧群ＶＣ、Ｖ１１、Ｖ１２の中から１つの電源電圧を選択し、これによりドライバ出力５７が生成される。
【００４９】
制御部１より転送された全ての制御信号及び信号データは、容量結合コンデンサ１２、ＤＣレベル伝達部５８によりＶＤ〜ＧＮＤからＶＤ１〜ＶＳ１にレベル変換されて信号ドライバ内に入力される。サンプリングスタート信号ＳＴは、データ転送クロックｔＸの立ち上がりでＤＦＦ４０にサンプリングされ、ＤＦＦ４０の出力は次段のＤＦＦに入力される。このように構成することで、図１１（Ｂ）のタイミング図に示すように、ＳＴ信号は順次次段のＤＦＦに転送される。ＤＦＦ４０のＱ出力はデータラッチ部６０のＤＦＦ４１、４２のＣＫ端子に入力される。そして、信号データの下位ビットＤＸ１は、図１１（Ｂ）に示すように、ＤＦＦ４０のＱ出力の立ち上がりでＤＦＦ４２にサンプリングされる。同様に上位ビットＤＸ２は、ＤＦＦ４０のＱ出力の立ち上がりでＤＦＦ４１にサンプリングされる。その後、図１１（Ｂ）に示すように、制御部１からのラッチパルス信号ＬＰの立ち上がりで、ＤＦＦ４１、４２の出力はＤＦＦ４３、４４にラッチされる。組み合わせ回路６２は、ＥＸ−ＮＯＲ４５、４７、ＥＸ−ＯＲ４６、インバータ４８、ＮＡＮＤ４９、ＮＯＲ５０、ＯＲ５１を含んでおり、ＤＯＦＦ信号はＮＡＮＤ４９に、ＦＲ信号はＥＸ−ＮＯＲ４７に入力される。
【００５０】
レベルシフタ部６３に含まれるレベルシフタ６４、６５、６６は、組み合わせ回路６２から入力される制御信号の電圧レベルをＶＤ１〜Ｖ１２（ＶＳ１）からＶ１１〜Ｖ１２に変換する機能を有する。この場合、Ｖ１１〜Ｖ１２の電圧差とＶＤ１〜Ｖ１２の電圧差は、それほど大きく異ならないため（図３参照）、図１２（Ｂ）に示すような構成のレベルシフタが採用される。
【００５１】
電圧セレクタ部６７は、Ｎチャネルトランジスタ５３、５５、Ｐチャネルトランジスタ５４、５６を含む。そして、Ｎチャンネルトランジスタ５３は、レベルシフタ６５の正転出力により駆動されＶ１２レベルを選択し、Ｐチャンネルトランジスタ５４は、レベルシフタ６６の正転出力により駆動されＶ１１レベルを選択する。また、Ｎチャンネルトランジスタ５５は、レベルシフタ６４の正転出力により駆動されＶＣレベルを選択し、Ｐチャンネルトランジスタ５６は、レベルシフタ６４の反転出力により駆動されＶＣレベルを選択する。
【００５２】
さて、本実施例では、図１０（Ｂ）に示すように、下位ビットＤＸ１＝Ｌ、上位ビットＤＸ２＝Ｌの時は、ＦＲ＝ＬでＶ１１が選択され、ＦＲ＝ＨでＶ１２が選択される。Ｖ１２は、図３に示すようにＶＣを中心としてＶ１１と対称の位置にある電圧である。また、ＤＸ１＝Ｌ、ＤＸ２＝Ｈの時は、ＦＲ＝ＬでＶ１２が選択され、ＦＲ＝ＨならＶ１１が選択される。一方、ＤＸ１＝Ｈ、ＤＸ２＝Ｌ及びＤＸ１＝Ｈ、ＤＸ２＝Ｈの時は、ＦＲ信号に無関係にＶＣが選択される。本実施例では以上のようにしてＶＣを中心電圧とした交流駆動が実現される。また、本実施例では図１０（Ｂ）に示すように、ＤＯＦＦ＝Ｌの場合には、ＦＲ、ＤＸ１、ＤＸ２信号に無関係に、ドライバ出力５７は強制的にＶＣレベルになる。これは、ＤＯＦＦ＝ＬとなるとＮＡＮＤ４９の出力が強制的にＨとなり、これによりレベルシフタ６４、６５、６６の入力が各々Ｈ、Ｌ、Ｈとなり、トランジスタ５５、５６が選択され、トランジスタ５３、５４が非選択となるからである。前述のように、ＤＯＦＦ＝Ｌの場合には、走査ドライバ３のドライバ出力３５も強制的にＶＣレベルになる。従って、ＤＯＦＦ＝Ｌの場合には、信号ドライバ２、走査ドライバ３の出力３５、３７は共にＶＣレベルとなり、これにより液晶素子に印加される電圧を”０”とすることが可能となり、この結果、液晶表示システムのディスプレイオフ機能を実現できることになる。
【００５３】
図１９に示す電圧平均化法を用いた従来例においては、高電位側の電源電圧であるＧＮＤとＶ５（あるいはＶＤＤＨとＶ１０）とを一致させることができ、ディスプレイオフ機能はドライバの出力を共にＧＮＤ（Ｖ５）にすることで実現できた。これに対して、図３に示すように電圧範囲Ｂ１とＢ２の幅が異なる電源構成の場合には、高電位側の電源電圧であるＶ１２とＶ１５（あるいはＶ１１とＶ１０）とを一致させることができず、従来の手法を用いることができない。そこで、本実施例では、ＤＯＦＦ＝Ｌとなった時に、ドライバの出力を共に中心電圧ＶＣとすることでディスプレイオフ機能を実現している。この場合、ＶＣは、元々、液晶駆動に用いる電源電圧であり、ディスプレイオフ機能実現のために新たな電源電圧を生成する必要がない。
【００５４】
また、本実施例では、図３に示すように信号ドライバの低電位側の固定電位をＧＮＤではなく、Ｖ１２（ＶＳ１）にしている。これは、前述のように電位変換部６により制御信号、信号データのレベルをＶＤ〜ＧＮＤからＶＤ１〜Ｖ１２（ＶＳ１）に変換することで実現される。そして、低電位側の固定電位をＶ１２とすることで、例えば、Ｎチャネルトランジスタ５３の基板電位もＶ１２にすることができ、これによりＮチャネルトランジスタ５３に基板バイアス効果（ボディエフェクト）が生じるのを防止できる。基板バイアス効果が生じるとＮチャネルトランジスタ５３のしきい値電圧が高くなってしまい、Ｖ１２レベルを出力するこのＮチャネルトランジスタ５３の特性と、Ｖ１１レベルを出力するＰチャネルトランジスタ５４の特性が対称でなくなってしまう。そこで、本実施例では、低電位側の固定電位をＶ１２レベルとすることで、この基板バイアスの発生を防止し、トランジスタ５３、５４の特性を対称とし、設計を行い易くしている。これにより、ドライバ出力の立ち上がりと立ち下がり波形をほぼ対称にし、液晶駆動上有害となる直流成分を少なくすることができる。また、本実施例では、ＶＣは、Ｔ型ゲート構成となったトランジスタ５５、５６により駆動されるため、オン抵抗を小さくすることができ、駆動能力を増すことができる。
【００５５】
図１４には、信号ドライバの他の構成の一例が示される。この信号ドライバはＲＡＭ内蔵型の信号ドライバである。ＲＡＭ内蔵型の信号ドライバでは、表示変化がない場合に信号データを転送する必要がないため、消費電力を低く抑えることができる。この信号ドライバは、チップイネーブルコントロール回路１０３、タイミング回路１０４、データ入力制御回路１０５、入力レジスタ１０６、書き込みレジスタ１０７、レベルシフタ部１０８、フレームメモリ（内蔵ＲＡＭ）１０９、行アドレスレジスタ１１０、組み合わせ回路（駆動信号決定回路）１１１、ラッチ回路１１２、電圧セレクタ部１１３を含む。この信号ドライバでは、低電圧振幅動作部１０１に配置される回路は電源電圧ＶＤ１〜Ｖ１２（ＶＳ１）で動作する。この場合、ＬＰ、ＦＲ等の信号は、ＶＤ〜ＧＮＤの範囲のレベルとなるため、電位変換部５８によりＶＤ１〜Ｖ１２のレベルに変換される。また、高電圧振幅動作部１０２に配置されるフレームメモリ１０９、組み合わせ回路１１１、ラッチ回路１１２は、電源電圧ＶＣ〜Ｖ１２で動作するため、低電圧振幅動作部１０１から入力される信号はレベルシフタ部１０８により電圧レベルが変換される。このように構成することで、フレームメモリ１０９を、低電圧動作振幅部１０１の電源電圧よりも電圧差の大きい電源電圧で動作させることができるため、フレームメモリ１０９をハイレジタイプ（高抵抗負荷型）のＲＡＭにより構成することが可能となる。これにより、チップ面積を大幅に小さくすることが可能となる。
【００５６】
（第２の実施例）
次に、本発明の第２の実施例に係る電源供給手法について説明する。図１５には、第２の実施例における電源構成の例が示される。図１５では、制御部１、信号ドライバ２、走査ドライバ３の低電位側の固定電位が全てＧＮＤとなり共通となっている。この場合、信号ドライバ２はＶ１５〜Ｖ１１の電源電圧範囲で動作することになるため、図３に示す場合ほどには信号ドライバ２の低電圧化を図れない。しかしながら、図１５の場合においても、信号ドライバ２は走査ドライバ３の電源電圧の２／３ほどの電圧で動作する。このため、走査ドライバ３よりも低耐圧で集積度の高い半導体プロセスが使用でき、コスト的に有利となる。図１５の場合も、電圧範囲Ｄ１の中心電圧ＶＣ１と、電圧範囲Ｄ２の中心電圧ＶＣ２は等しくなっている。従って、ディスプレイオフ機能は、信号ドライバ２、走査ドライバ３の出力を共にＶＣ（＝ＶＣ１、ＶＣ２）レベルとすることで実現される。また、図１５の場合は、信号ドライバ２内のロジック回路はＶＤ〜ＧＮＤで動作することになるため、図１に示したような電位変換部６は不必要となる。また、図２に示す電源供給部において、分割端子６８、オペアンプ７９は不必要となる。
【００５７】
（第３の実施例）
図１６には、本発明の第３の実施例に係る電源供給手法の電源構成の例が示される。図３の場合には、信号ドライバ２、走査ドライバ３の電源電圧は全てに正極性であったが、図１６では、高電位側の電源であるＶ１０（ＧＮＤ）が固定電位となり、電源電圧は全て負極性となる。そして、電位変換部６では、制御信号等のレベルがＶＤ（ＧＮＤ）〜ＶＳＳからＶＤ１（Ｖ１１）〜ＶＳ１に変換される。また、電源供給部５では、高電位側がＧＮＤ電位となり、低電位側がＶＬＣＤとなり、可変抵抗７０は低電位側のＶＬＣＤに接続される。また、ロジック電源電圧ＶＳ１は、電圧範囲Ｅ１内に設けられる（図１５と同様にＶＳＳと共通にしてもよい）。
【００５８】
なお、以上のようにＶＤを固定電位（ＧＮＤ）とし、信号ドライバ２、走査ドライバ３の電源電圧を負極性とする場合には、信号ドライバ、走査ドライバでは高電位側が固定電位となり、従って、ドライバは、Ｐ基板の半導体デバイスにより構成されることになる。
【００５９】
（第４の実施例）
図１７には、本発明の第４の実施例に係る電源供給手法の電源構成の例が示される。図１７では、図３と同様に、信号ドライバ、走査ドライバの電源電圧は全て正極性となる。但し、第４の実施例では、信号ドライバは、高電位側の電源Ｖ１１（ＶＤ１）を固定電位とするため、Ｐ基板の半導体デバイスにより構成され、走査ドライバは、低電位側の電源Ｖ１５（ＧＮＤ）を固定電位とするため、Ｎ基板の半導体デバイスにより構成されることになる。このように本発明は、信号ドライバ、走査ドライバを構成する半導体デバイスの基板の極性が異なる場合でも、問題なく適用できる。従って、図１７とは逆に、信号ドライバをＮ基板の半導体デバイスにより、走査ドライバをＰ基板の半導体デバイスにより構成した場合にも本発明を適用することができる。
【００６０】
（第５の実施例）
図１８には、本発明の第５の実施例に係る電源供給手法の電源構成の例が示される。図１８は、４ラインを同時に駆動する場合の電源構成の例である。複数ライン同時選択駆動手法においては、同時選択数をｈ本とした場合に、信号ドライバには（ｈ＋１）レベルの電源電圧が必要となる。図１８では、４ライン同時駆動のためＶ１１、Ｖ１２、ＶＣ、Ｖ１３、Ｖ１４の５レベルの電源電圧が必要となる。また、走査ドライバには、Ｖ１０、ＶＣ、Ｖ１５の３レベルの電源電圧が必要となる。このように、同時に選択するライン数が異なる場合にも、本発明は当然に適用できる。そして、同時に選択するライン数を増やすと、信号ドライバ、走査ドライバの電源電圧の電圧差を少なくすることが可能となり、より低耐圧のプロセスでドライバを製造でき、チップの小面積化を図れる。
【００６１】
なお、３ライン同時選択の場合には、信号ドライバの電源電圧は、Ｖ１１、Ｖ１２、Ｖ１３、Ｖ１４となる。従って、本発明ではこの場合には、ディスプレイオフの場合にのみ電源電圧ＶＣを使用することになる。また、同時選択ライン数が増えた場合には、必要となる電源電圧レベルも増えるが、この場合には、電源供給部の電圧分割数を増やし、分割端子及びこれに接続されるオペアンプの個数を増やせばよい。
【００６２】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００６３】
例えば、上記実施例では複数ライン同時選択駆動手法により液晶駆動を行う場合について述べたが、本発明は、この駆動手法に限定されるものではなく、信号ドライバと走査ドライバの液晶駆動電圧が異なる場合に広く適用できるものである。
【００６４】
また、本実施例では、信号ドライバが狭い電源電圧範囲を持ち、走査ドライバが広い電源電圧範囲を持つ場合について説明したが、この逆の場合でも本発明を適用することができる。
【００６５】
また、電源電圧供給手段（電源供給部）の構成も、本実施例で説明したものに限られず、これと均等な種々の構成を採用することができる。例えば、電圧を調整する手段は上記実施例で説明した可変抵抗等に限られるものではない。
【００６６】
また、ロジック電源電圧の位置についても、本実施例で説明したＶＤ１、ＶＳ１の位置に限らず種々の位置に設定することができる。この場合には、これらのロジック電源電圧を取り出す分割端子の位置も異なることになる。
【００６７】
また、電位変換手段も本実施例で説明した構成に限られるものではなく、これと均等な種々の構成を採用できる。
【００６８】
【発明の効果】
以上述べたように本発明によれば、電源電圧群の各電圧値を簡易な構成の調整手段により調整でき、これは部品点数の削減、信頼性の向上につながる。そして、この場合においても、本発明によれば電源電圧の電圧比を正確に保つことができる。このように、本発明は、例えば複数ライン同時選択駆動手法に最適な電源供給手法となる。
【００６９】
また、本発明によれば、非常に簡易な構成で、第１、第２の電源電圧群を生成でき、第１、第２の中心電圧を同一にすることができる。
【００７０】
また、本発明によれば、液晶駆動電圧生成用の基準電位の値を調整するだけで第１、第２の電源電圧群の電圧値を調整できる。これにより、工場等においてシステムを組み立てた後、液晶素子に対する駆動電圧を最適化したり、液晶表示におけるコントラスト調整を行ったりすることができる。なお、この場合の調整手法としては、例えば、可変抵抗を用いる、あるいは、オペアンプ等で構成される電圧調整部を用いる手法等が考えられる。
【００７１】
また、本発明によれば、ロジック電源電圧が第１の電源電圧範囲内に設定されるため、一方のドライバの動作電源電圧の幅を狭くできる。これにより、一方のドライバの製造プロセスとして、より低耐圧のプロセスを採用でき、チップの小面積化、低コスト化を図ることができる。
【００７２】
また、本発明によれば、一方のドライバの固定電位電源と他方のドライバの固定電位電源とが分離されるため、一方のドライバの動作電源電圧の幅を狭くできる。これにより、一方のドライバの製造プロセスとして、より低耐圧のプロセスを採用でき、チップの小面積化、低コスト化を図ることができる。
【００７３】
また、本発明によれば、一方のドライバに対して正常に制御信号等を伝達することが可能となる。
【００７４】
また、本発明によれば、容量結合キャパシタを用いることで電位レベルの変換が容易となる。
【００７５】
また、本発明によれば、電源電圧群の電圧値を調整等した場合にも常に同一値となる第１、第２の中心電圧を利用してディスプレイオフ機能を実現しているため、この機能の実現のために新たに電圧を生成する必要性が無くなる。
【図面の簡単な説明】
【図１】第１の実施例に係る液晶表示システムの全体構成を示すブロック図である。
【図２】電源供給部の構成の一例である。
【図３】第１の実施例で使用される電源電圧群の電位関係を示す図である。
【図４】図４（Ａ）、（Ｂ）は、Ｐ型オペアンプ、Ｎ型オペアンプの構成の一例である。
【図５】電源供給部の構成の他の例である。
【図６】電源供給部の構成の他の例である。
【図７】中心電位をＧＮＤとした場合の電源電圧群の電位関係を示す図である。
【図８】図８（Ａ）は、電位変換部の構成の一例であり、図８（Ｂ）は、その動作を説明するための電圧波形図である。
【図９】走査ドライバの構成の一例を示す図である。
【図１０】図１０（Ａ）は走査ドライバにおける制御信号及びデータ信号とドライバ出力との関係を示す図であり、図１０（Ｂ）は信号ドライバにおける制御信号及びデータ信号とドライバ出力との関係を示す図であり、
【図１１】図１１（Ａ）、（Ｂ）は、走査ドライバ、信号ドライバの動作を説明するためのタイミング図である。
【図１２】図１２（Ａ）、（Ｂ）は、レベルシフタの構成の一例を示す図である。
【図１３】信号ドライバの構成の一例を示す図である。
【図１４】信号ドライバの構成の他の一例を示す図である。
【図１５】第２の実施例における電源電圧群の電位関係を示す図である。
【図１６】第３の実施例における電源電圧群の電位関係を示す図である。
【図１７】第４の実施例における電源電圧群の電位関係を示す図である。
【図１８】第５の実施例における電源電圧群の電位関係を示す図である。
【図１９】従来の電圧平均化法を用いた場合の電源電圧群の電位関係を示す図である。
【符号の説明】
１ 制御部
２ 信号ドライバ
３ 走査ドライバ
４ 液晶パネル
５ 電源供給部
６ 電位変換部
１０ 信号ドライバの出力
１１ 走査ドライバの出力
１２ キャパシタ（コンデンサ）
２０、２１、４０、４１ ４２、４３、４４ ＤＦＦ
２２、４６ ＥＸ−ＯＲ
２３、４５、４７ ＥＸ−ＮＯＲ
２４、４８、５２ インバータ
２５、４９ ＮＡＮＤ
２６、２７、５０、５１ ＮＯＲ
２８、２９、３０ レベルシフタ
３１、３３、５３、５５ Ｎチャンネルトランジスタ
３２、３４、５４、５６ Ｐチャンネルトランジスタ
３５、５７ 出力端子
３６、５９ シフトレジスタ部
３７、６２ 組み合わせ回路
３８ レベルシフタ部
３９、６７ 電圧セレクタ部
５８ ＤＣレベル伝達部
６０ データレジスタ部
６１ データラッチ部
７０ 可変抵抗
７１、７２、７３、７４、７５ 抵抗
７６、７７ Ｐ型オペアンプ
７８、７９ ＰＮ切り替え型オペアンプ
８０ Ｎ型オペアンプ
Claims (4)
- 表示画素がマトリクス状に配置されるとともに複数の信号電極及び走査電極が交差して配置されるマトリクスパネルの前記信号電極に対して駆動電圧を印加する信号ドライバと、前記走査電極に対して駆動電圧を印加する走査ドライバと、前記信号ドライバと前記走査ドライバに対して電源電圧を供給する電源供給手段とを含む液晶表示システムであって、
前記電源供給手段が、
複数の電圧を生成する電圧分割手段と、
前記電圧分割手段の分割端子に生成された電圧をインピーダンス変換するボルテージフォロア接続のオペアンプを含み、
前記オペアンプが、
その差動部の出力がその駆動部内のＰ型駆動トランジスタに入力されるＰ型オペアンプと、
その差動部の出力がその駆動部内のＮ型駆動トランジスタに入力されるＮ型オペアンプとを含み、
１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が負となり負の負荷が支配的である電源電圧については、前記Ｐ型オペアンプによりインピーダンス変換を行い、１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が正となり正の負荷が支配的である電源電圧については、前記Ｎ型オペアンプによりインピーダンス変換を行い、
前記電源供給手段が、
第１の電源電圧範囲を有する同極性の第１の電源電圧群を前記信号ドライバ又は前記走査ドライバの中の一方のドライバに対して供給する手段と、
前記第１の電源電圧範囲よりも広い第２の電源電圧範囲を有する同極性の第２の電源電圧群を前記一方とは異なる他方のドライバに対して供給する手段と、
前記第１の電源電圧範囲の中心電圧である第１の中心電圧と、前記第２の電源電圧範囲の中心電圧である第２の中心電圧とを同一にする手段とを含むことを特徴とする液晶表示システム。 - 請求項１において、
前記信号ドライバ及び前記走査ドライバに対して少なくとも制御信号を出力する制御手段と、
前記第１の電源電圧範囲内の電圧であって前記制御手段のロジック電源電圧と異なる電位レベルの電圧を、前記第１の電源電圧群が供給される前記一方のドライバのロジック電源電圧として供給する手段と、
前記第２の電源電圧範囲内の電圧であって前記制御手段のロジック電源電圧と同一電位レベルの電圧を、前記第２の電源電圧群が供給される前記他方のドライバのロジック電源電圧として供給する手段とを含むことを特徴とする液晶表示システム。 - 表示画素がマトリクス状に配置されるとともに複数の信号電極及び走査電極が交差して配置されるマトリクスパネルの前記信号電極に対して駆動電圧を印加する信号ドライバと、前記走査電極に対して駆動電圧を印加する走査ドライバと、前記信号ドライバと前記走査ドライバに対して電源電圧を供給する電源供給手段とを含む液晶表示システムに使用される電源供給方法であって、
複数の電圧を生成する電圧分割手段の分割端子に生成された電圧を、ボルテージフォロア接続のオペアンプによりインピーダンス変換すると共に、
１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が負となり負の負荷が支配的である電源電圧については、その差動部の出力がその駆動部内のＰ型駆動トランジスタに入力されるＰ型オペアンプによりインピーダンス変換し、１フレーム内において液晶素子からオペアンプへと移動させる必要がある電荷量の極性が正となり正の負荷が支配的である電源電圧については、その差動部の出力がその駆動部内のＮ型駆動トランジスタに入力されるＮ型オペアンプによりインピーダンス変換し、
第１の電源電圧範囲を有する同極性の第１の電源電圧群を前記信号ドライバ又は前記走査ドライバの中の一方のドライバに対して供給し、前記第１の電源電圧範囲よりも広い第２の電源電圧範囲を有する同極性の第２の電源電圧群を前記一方とは異なる他方のドライバに対して供給し、前記第１の電源電圧範囲の中心電圧である第１の中心電圧と、前記第２の電源電圧範囲の中心電圧である第２の中心電圧とを同一にすることを特徴とする電源供給方法。 - 請求項３において、
前記液晶表示システムが、前記信号ドライバ及び前記走査ドライバに対して少なくとも制御信号を出力する制御手段を含み、
前記第１の電源電圧範囲内の電圧であって前記制御手段のロジック電源電圧と異なる電位レベルの電圧を、前記第１の電源電圧群が供給される前記一方のドライバのロジック電源電圧として供給し、
前記第２の電源電圧範囲内の電圧であって前記制御手段のロジック電源電圧と同一電位レベルの電圧を、前記第２の電源電圧群が供給される前記他方のドライバのロジック電源電圧として供給することを特徴とする電源供給方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000332494A JP3614100B2 (ja) | 1993-12-22 | 2000-10-31 | 液晶表示システム及び電源供給方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32517093 | 1993-12-22 | ||
| JP5-325170 | 1993-12-22 | ||
| JP2000332494A JP3614100B2 (ja) | 1993-12-22 | 2000-10-31 | 液晶表示システム及び電源供給方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33348094A Division JP3407447B2 (ja) | 1993-12-22 | 1994-12-15 | 液晶表示システム及び電源供給方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001184035A JP2001184035A (ja) | 2001-07-06 |
| JP3614100B2 true JP3614100B2 (ja) | 2005-01-26 |
Family
ID=26571748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000332494A Expired - Lifetime JP3614100B2 (ja) | 1993-12-22 | 2000-10-31 | 液晶表示システム及び電源供給方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614100B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4516280B2 (ja) | 2003-03-10 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路 |
| KR101050693B1 (ko) * | 2010-01-19 | 2011-07-20 | 주식회사 실리콘웍스 | 소스 드라이버의 감마전압 출력 회로 |
-
2000
- 2000-10-31 JP JP2000332494A patent/JP3614100B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001184035A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745092A (en) | Liquid-Crystal display system and power supply method that supply different logic source voltages to signal and scan drivers | |
| KR100743214B1 (ko) | 샘플링 래치 회로 및 이를 탑재한 액정 표시 장치 | |
| US8390557B2 (en) | Display panel driver for reducing heat generation within a data line driver circuit which drives the display panel driver by dot inversion | |
| US10255847B2 (en) | Level shift circuit and display driver | |
| US7656419B2 (en) | Drive circuit for display apparatus and display apparatus | |
| CN108091307B (zh) | 输出电路以及液晶显示装置的数据驱动器 | |
| US6107857A (en) | Level converting circuit | |
| US20030095118A1 (en) | Display control circuit and display device | |
| JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
| KR20010067146A (ko) | 구동회로 | |
| EP2306645A1 (en) | Comparator circuit and display device provided therewith | |
| US20110157120A1 (en) | Drive circuit and display device | |
| US7795945B2 (en) | Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method | |
| US6392625B1 (en) | Liquid crystal display apparatus having level conversion circuit | |
| JP3407447B2 (ja) | 液晶表示システム及び電源供給方法 | |
| CN114974154A (zh) | 输出电路、数据驱动器及显示装置 | |
| JP3614100B2 (ja) | 液晶表示システム及び電源供給方法 | |
| US20090009538A1 (en) | Display driver circuit of display device | |
| JP3208296B2 (ja) | 多値電圧出力回路および液晶駆動回路 | |
| US20100321360A1 (en) | Differential signal receiving circuit and display apparatus | |
| US11756501B2 (en) | Display apparatus output circuit selectively providing positive and negative voltages realized in reduced area in a simple configuration | |
| JP5721444B2 (ja) | ソースドライバおよびそれを用いた液晶ディスプレイ装置 | |
| JP3573055B2 (ja) | 表示体駆動装置、表示装置及び携帯電子機器 | |
| JPH06161394A (ja) | 液晶駆動回路 | |
| JP4479492B2 (ja) | レベルダウンコンバータ及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |