JP2001177584A - 変調回路 - Google Patents
変調回路Info
- Publication number
- JP2001177584A JP2001177584A JP35845999A JP35845999A JP2001177584A JP 2001177584 A JP2001177584 A JP 2001177584A JP 35845999 A JP35845999 A JP 35845999A JP 35845999 A JP35845999 A JP 35845999A JP 2001177584 A JP2001177584 A JP 2001177584A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- modulation
- resonance
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
行したときに共振回路の減衰振動を抑制する。 【解決手段】 「H」レベルのデータSDを入力すると
変調部12Aはキャリア信号aを整合回路14を介して
共振回路15へ送出し、共振回路15の共振によりIC
カード3側へ電波信号として送信させる一方、変調部は
「L」レベルのデータSDを入力するとキャリア信号を
送出しない。このキャリア信号の非送信期間への移行時
点で制御部11は、減衰振動抑止回路12Bのトランジ
スタQ1へ制御信号CONTを出力してトランジスタQ
1を導通させ、キャリア信号送信時に整合回路14や共
振回路15に蓄積されていたエネルギーを抵抗R1及び
トランジスタQ1を介しグランドに速やかに放出させ
る。
Description
を入力信号に応じて変調する変調回路に関する。
幅を入力信号の2値情報に応じて偏移させるものであ
る。このような振幅偏移変調は、ASK(amplit
udeshift keying)と呼ばれ、例えば入
力信号の2値情報を示す「1」、「0」に応じてキャリ
ア信号の振幅を変調度100%に偏移させるタイプAの
変調と、入力信号の値「1」、「0」に応じてキャリア
信号の振幅を変調度10%に偏移させるタイプBの変調
とがある。
波形図である。振幅偏移変調の変調度は、 変調度={(x−y)/(x+y)}×100(%) として表すことができる。なお、xは入力信号である2
値信号の値が例えば「1」であるときのキャリア信号の
振幅電圧を示し、yは前記2値信号の値が「0」である
ときのキャリア信号の振幅電圧を示す。
リア信号振幅電圧xに対し2値信号の値「0」のときの
キャリア信号振幅電圧yを0Vにすると、上式から 変調度={(x−0)/(x+0)}×100=100
(%) となり、図12(b)のように、キャリア信号の振幅を
変調度100%に偏移させるタイプAの変調信号が生成
される。また、2値信号の値「1」,「0」のときのキ
ャリア信号振幅電圧x,yの比率をそれぞれ100,8
1.8とすると、上式から 変調度={(100−81.8)/(100+81.8)}×100≒
10(%) となり、図12(c)のように、キャリア信号の振幅を
変調度10%に偏移させるタイプBの変調信号が生成さ
れる。
のうち、入力信号の値「1」、「0」に応じてキャリア
信号の振幅を変調度100%に偏移させるタイプAの変
調回路は、ICカードに対してデータのリード・ライト
を行う非接触ICカードリーダライタに用いられてい
る。図13は、前記非接触ICカードリーダライタの要
部構成を示すブロック図であり、非接触ICカードリー
ダライタ1は、制御部11と、変調回路12と、変調回
路12へキャリア信号aを出力する発振器10と、整合
回路14と、共振回路15とにより構成される。
10からのキャリア信号aを、制御部11からの送信デ
ータSDの「H」レベル(データ値「1」)、「L」レ
ベル(データ値「0」)に応じて変調し、この変調信号
を整合回路14を介し共振回路15へ出力する。共振回
路15は変調信号を入力すると共振を開始してICカー
ド3へ変調波信号cとして送信する。これにより、IC
カード3へのデータの書き込みやICカード3からのデ
ータの読み出しを行うことができる。
の各部の動作タイミングを示すタイムチャートである。
このタイムチャートに基づき非接触ICカードリーダラ
イタ1の変調回路12の動作をさらに詳細に説明する。
変調回路12は、発振器10からの図14(a)に示す
キャリア信号aと、制御部11からの図14(b)に示
す送信データSDとを入力すると、入力したキャリア信
号aと送信データSDとの論理積をとり、図14(c)
に示す変調波信号cとして出力する。
「H」レベルの場合はキャリア信号aを出力し、送信デ
ータSDが「L」レベルの場合はキャリア信号aを出力
しないポーズ期間となる。このため、送信データSDが
「L」レベル時にはキャリア信号aの振幅は零になる。
したがって、変調回路12は送信データSDの「H」レ
ベル(データ値「1」)、「L」レベル(データ値
「0」)に応じてキャリア信号aの振幅を変調度100
%に遷移させる変調回路として動作する。こうした変調
波信号は整合回路14を介して共振回路15へ出力さ
れ、共振回路15からICカード3へ図14(c)に示
す変調波信号cとして送信される。
イタでは、キャリア信号の送信期間からキャリア信号の
非送信期間を示すポーズ期間に移行すると、前記送信期
間中に共振回路や整合回路に蓄積されていたエネルギー
が放出されるため、前記ポーズ期間への移行時点では共
振回路から図14(c)に示すような減衰振動波形dが
発生する。このため、ICカード3との間で行われる通
信の際にこの減衰振動により通信エラーが生じるという
問題があった。
応じキャリア信号の振幅を例えば変調度100%に遷移
させる変調回路において、キャリア信号の送信期間から
キャリア信号の非送信期間を示すポーズ期間に移行した
ときに変調波信号の減衰振動を抑制し、的確な変調波信
号として送信することを目的とする。
るために本発明は、電波信号である高周波のキャリア信
号の振幅電圧を2値信号の値に応じて偏移させることに
より振幅偏移変調信号を生成し、生成した振幅偏移変調
信号を整合回路を介して共振回路へ出力する変調回路に
おいて、2値信号の第1の値を入力するとキャリア信号
を整合回路を介して共振回路へ送出するとともに、2値
信号の第2の値を入力するとキャリア信号の送出を停止
する変調部と、変調部がキャリア信号の送出を停止した
ときに制御信号を出力する制御手段と、減衰振動抑止回
路とを設け、減衰振動抑止回路は制御信号に基づき動作
して共振回路の減衰振動を抑止するようにしたことによ
り特徴づけられる。この場合、互いに直列接続された第
1の抵抗と第1のトランジスタとからなる減衰振動抑止
回路12Bが整合回路と共振回路の接続点とグランド間
に配設され、減衰振動抑止回路12Bの第1のトランジ
スタは制御信号に基づき導通するものである。
第2のトランジスタとからなる減衰振動抑止回路12C
が互いに並列接続された容量素子とアンテナコイルとか
らなる共振回路の前記容量素子とグランド間に配設さ
れ、減衰振動抑止回路12Cの第2のトランジスタは制
御信号に基づき非導通となるものである。また、減衰振
動抑止回路は、変調部と整合回路の接続点と整合回路と
共振回路の接続点との間に接続されるとともに、制御信
号に基づき閉結される第1のスイッチから構成されるも
のである。また、減衰振動抑止回路は、変調部と整合回
路間に接続されるとともに、制御信号に基づき開放され
る第2のスイッチから構成されるものである。また、制
御手段は変調部のキャリア信号の送出停止時に所定時間
制御信号を出力するものである。また、減衰振動抑止回
路として減衰振動抑止回路12Bと減衰振動抑止回路1
2Cとを設けたものである。また、減衰振動抑止回路と
して減衰振動抑止回路12Bと前記第2のスイッチとを
設けたものである。また、減衰振動抑止回路として減衰
振動抑止回路12Cと前記第2のスイッチとを設けたも
のである。
して説明する。図10は、本発明に係る変調回路を適用
した非接触ICカードリーダライタの構成を示すブロッ
ク図である。図10において、非接触ICカードリーダ
ライタ(以下、ICカードリーダ)1は、このICカー
ドリーダ1の全体を制御する制御部11と、キャリア信
号aを発生する発振器10と、発振器10からのキャリ
ア信号aを制御部11から出力されるデータ信号SDに
応じて変調する変調回路12と、復調回路13と、整合
回路14と、共振回路15と、以上の各部に電源を供給
する電源部16とから構成される。
らの出力信号を入力して共振回路15に出力するととも
に、この出力信号が共振回路15から効率良く後述のI
Cカードへ伝達できるように共振回路15との間でイン
ピーダンスの整合をとるものである。共振回路15は、
誘導素子であるアンテナコイルL1と容量素子C1とが
並列に接続され、整合回路14を介し変調回路12から
変調信号が与えられると共振を開始してアンテナコイル
L1から前記変調信号に基づく電波信号(変調波信号)
を発生し、このアンテナコイルL1と電磁結合したIC
カードへ送信するものである。復調回路13は、前記電
波信号の送信に対しICカードから返送される共振回路
15を介する変調波信号を入力すると、この変調波信号
を復調してデータを抽出し制御部11へ出力するもので
ある。
リアルI/F(シリアルインタフェース)を介して上位
装置2と接続される。制御部11は、シリアルI/Fを
介して上位装置2とデータ通信を行うことにより、上位
装置2からの受信データをICカードに記録させるとと
もに、ICカードから読み出したデータを上位装置2へ
送信する。
する前記ICカードの構成を示すブロック図である。図
11において、ICカード3は、アンテナコイルL2
と、無線インタフェース31と、制御回路32と、IC
カード固有のID及び情報が記憶されるメモリ33とを
有する。
は、ICカードリーダ1のアンテナコイルL1とICカ
ード3のアンテナコイルL2とが電磁結合すると、IC
カードリーダ1からの変調波信号により電力POWER を生
成して制御回路32及びメモリ33に供給するととも
に、クロック信号CLK を生成して制御回路32に与え、
かつ変調波信号の中からデータDATAを抽出して制御回路
32に出力するものである。ICカード3の制御回路3
2は、無線インタフェース31からの電力POWER が供給
されると、クロック信号CLK に同期して無線インタフェ
ース31からのデータDATAを読み込み、このデータDATA
がメモリ33に対する書き込みデータの場合はメモリ3
3に記録する一方、前記データDATAがメモリ33のデー
タを読み取るコマンドデータの場合はメモリ33内のデ
ータを読み取って無線インタフェース31へ出力するも
のである。
1及びICカード3の動作を説明する。ICカードリー
ダ1は、発振器10から所定周波数のキャリア信号aを
発生させて整合回路14及び共振回路15を介し変調波
信号として送信している。ここで、ICカード3がIC
カードリーダ1の所定の場所に載置されると、ICカー
ド3のアンテナコイルL2とICカードリーダ1のアン
テナコイルL1とが電磁結合し、ICカード3には前述
したようにICカードリーダ1の前記変調波信号によっ
て電力POWER が供給される。
装置2からICカード3に対するデータをシリアルI/
Fを介して受信すると、このデータ信号SDを変調回路
12に出力する。変調回路12は、制御部11からのデ
ータ信号SDを入力すると、前記キャリア信号aを入力
したデータ値に応じて振幅偏移変調し、整合回路14及
び共振回路15を介して変調波信号として送信する。
は、アンテナコイルL2を介してICカードリーダ1か
らの変調波信号を受信すると、前述したようにこの変調
波信号の中からデータDATAを抽出し、制御回路32に出
力する。ここで、制御回路32はICカードリーダ1か
らの受信データDATAがメモリ33に対する書き込みデー
タの場合はメモリ33に記録する。また、前記データDA
TAがメモリ33のデータを読み取るコマンドデータの場
合は、前述のクロック信号CLK に同期してメモリ33内
のデータを順次読み取り無線インタフェース31側へ出
力する。
されるデータは、無線インタフェース31及びアンテナ
コイルL2を介してICカードリーダ1側に変調波信号
として送信される。ICカードリーダ1の共振回路15
は、ICカード3からの変調波信号を受信するとこの変
調波信号を復調回路13へ出力する。復調回路13は、
この変調波信号を復調することにより変調波信号の中か
らデータを抽出し、抽出したICカード3のメモリ33
のデータを制御部11へ出力する。制御部11は復調回
路13からのデータを入力すると、このデータを上位装
置2へ送信する。このようにして、ICカードリーダ1
は、ICカード3に対してデータの書き込みを行うこと
ができ、かつICカード3に書き込まれたデータを読み
出すことができる。
施の形態を示すブロック図である。本変調回路はICカ
ードリーダ1の変調回路として用いられ、送信データ信
号SDのデータ値「1」、「0」に応じてキャリア信号
aの振幅を変調度100%に偏移させるものである。本
変調回路は、変調部12Aと、整合回路14と共振回路
15間に接続される抵抗R1及びトランジスタQ1から
なる減衰振動抑止回路12Bとから構成される。ここ
で、変調部12Aは、発振器10からの所定周波数のキ
ャリア信号aを、制御部11から入力した送信データ信
号SDの「H」レベル(データ値「1」)及び「L」レ
ベル(データ値「0」)に応じて変調し変調波信号とし
て出力するものである。また、減衰振動抑止回路12B
は共振回路15の減衰振動を抑制するものである。
レベルの送信データ信号SDの出力時には制御信号CO
NTにより減衰振動抑止回路12BのトランジスタQ1
をオフする。この結果、変調部12Aから整合回路14
を介して共振回路15へキャリア信号aがそのまま出力
され、共振回路15はこのキャリア信号aの供給により
共振を開始して変調波信号を出力する。制御部11がこ
の「H」レベルの送信データ信号SDの出力に続き
「L」レベルの送信データ信号SDを変調部12Aへ出
力すると、変調部12Aはキャリア信号aの出力を停止
する。これにより、共振回路15は変調波信号の送出を
停止する。そして、このとき制御部11は制御信号CO
NTにより減衰振動抑止回路12BのトランジスタQ1
をオンする。この結果、整合回路14や共振回路15に
蓄積されていた共振時のエネルギーが減衰振動抑止回路
12Bの抵抗R1及びオンしたトランジスタQ1のドレ
イン・ソースを介してグランド側に速やかに放出させる
ことができる。これにより、キャリア信号aの送信期間
からキャリア信号aの非送信期間を示すポーズ期間に移
行したときには共振回路15の減衰振動を抑制できる。
を示すブロック図であり、共振回路15内の容量素子C
1とグランド間に抵抗R2とトランジスタQ2とを並列
接続した減衰振動抑止回路12Cを設けたものである。
図2に示す第2の実施の形態の変調回路の動作を説明す
る。制御部11は、変調部12Aに対し「H」レベルの
送信データ信号SDの出力時には制御信号CONTをイ
ンバータINV1へ送出してインバータINV1により
減衰信号防止回路12CのトランジスタQ2をオンす
る。この結果、変調部12Aから整合回路14を介して
共振回路15へ出力されたキャリア信号aにより、共振
回路15は共振を開始し変調波信号を出力する。
ータ信号SDの出力に続き「L」レベルの送信データ信
号SDを変調部12Aへ出力すると、変調部12Aはキ
ャリア信号aの出力を停止する。これにより、共振回路
15は変調波信号の送出を停止する。そして、このとき
制御部11は制御信号CONTをインバータINV1へ
送出してインバータINV1により減衰振動抑止回路1
2BのトランジスタQ2をオフする。この結果、トラン
ジスタQ2のドレイン・ソース間が非導通となり、共振
回路15の容量素子C1に蓄積されていた共振時のエネ
ルギーは減衰振動抑止回路12Bの抵抗R2を介してグ
ランド側に放出される。これにより、キャリア信号aの
送信期間からポーズ期間に移行したときには共振回路1
5の減衰振動は抑制され単調減衰振動となる。
示す図であり、前述した各減衰振動抑止回路12B,1
2Cへ与える制御信号CONTを発生する制御信号発生
回路12Dの構成を示すものである。制御信号発生回路
12Dは、送信データ信号SDから制御信号CONTを
生成するものであり、インバータINV2と、アンドゲ
ートAND、抵抗22及び容量素子C2とからなる遅延
回路12Eとから構成される。
Cカードリーダ1の各部の動作状況を示すタイムチャー
トである。このタイムチャートにしたがって本変調回路
の動作をさらに詳細に説明する。図1,図2に示す変調
部12Aは、前述したように制御部11からのデータ信
号SDが「H」レベルのときには発振器10からの図4
(a)に示すキャリア信号aを整合回路14を介して共
振回路15へ出力し図4(f)に示すような変調波信号
を共振回路15から変調波信号として送出させるととも
に、データ信号SDが「L」レベルのときにはキャリア
信号aは出力しない。
SDが「H」から「L」レベルになると、この送信デー
タ信号SDを入力する制御信号発生回路12Dのインバ
ータINV2は図4(c)のような送信データ信号SD
の反転信号を出力する。また、送信データ信号SDを入
力する制御信号発生回路12Dの遅延回路12Eは図4
(d)のような時間tだけ遅延した遅延波形を発生す
る。この遅延回路12Eの出力とインバータINV2の
出力を入力して論理積を出力するアンドゲートANDは
図4(e)に示すようにポーズ期間へ移行した時点から
時間tの間だけ「H」レベルなる出力信号を発生し、こ
の出力信号が制御信号CONTとして、図1の減衰振動
抑止回路12BのトランジスタQ1に出力される。トラ
ンジスタQ1は、図4(e)の制御信号CONTが
「H」レベルの間オンし、整合回路14や共振回路15
に蓄積されていた共振時のエネルギーを抵抗R1及びト
ランジスタQ1のドレイン・ソースを介してグランド側
に速やかに放出させる。これにより、キャリア信号aの
送信期間からポーズ期間に移行したときには図4(f)
のポーズ期間に示されるように共振回路15から発生す
る変調波信号は単調減衰振動となり、したがって減衰振
動を抑制できる。
CONTは、図2のインバータINV1に出力され、こ
のインバータINV1の反転出力が減衰振動抑止回路1
2CのトランジスタQ2に与えられる。この結果、トラ
ンジスタQ2は図4(e)の制御信号CONTが「H」
レベルの間オフし、制御信号CONTが「L」レベルの
間オンする。これにより、ポーズ期間に移行した時点で
は共振回路15の容量素子C1に蓄積されていた共振時
のエネルギーが減衰振動抑止回路12Bの抵抗R2を介
してグランド側に放出される。この結果、キャリア信号
aの送信期間からポーズ期間に移行したときには共振回
路15の変調波信号は単調減衰振動となり、したがって
減衰振動を抑制できる。このように、制御信号発生回路
12Dは共振回路15の減衰振動が発生する期間のみ制
御信号CONTを出力して減衰振動防止回路12B、1
2Cを動作させることができる。なお、第3の実施の形
態に示す制御信号発生回路12Dによる制御信号CON
Tを後述する各実施の形態に示すスイッチSW1,SW
2の開閉制御に同様に適用できる。
示す図であり、共振回路15から発生する変調波信号の
減衰振動を抑制する減衰振動抑止回路としてスイッチS
W1を整合回路14と並列に接続し、制御部11からの
制御信号CONTによりスイッチSW1の接点の開閉を
制御するようにしたものである。図5では、制御部11
が変調部12Aへ「H」レベルの送信データ信号SDを
送出して変調部12Aから共振回路15側へキャリア信
号aが送出され共振回路15が変調波信号を送信中は、
制御部11は制御信号CONTによりスイッチSW1の
接点を開放する。そして、制御部11は「L」レベルの
送信データ信号SDを送出するときには制御信号CON
TによりスイッチSW1の接点を閉結する。これによ
り、共振回路15に蓄積されていた共振時のエネルギー
がスイッチSW1及び変調部12Aを介し変調部12A
のグランドまたは電源側へ速やかに放出される。この結
果、キャリア信号aの送信期間からポーズ期間に移行し
たときには共振回路15の減衰振動が抑制される。
示す図であり、共振回路15から発生する変調波信号の
減衰振動を抑制する減衰振動抑止回路としてスイッチS
W2を変調部12Aと整合回路14との間に接続し、制
御部11からの制御信号CONTによりスイッチSW2
の接点の開閉を制御するようにしたものである。図6で
は、制御部11が変調部12Aへ「H」レベルの送信デ
ータ信号SDを送出して変調部12Aから共振回路15
側へキャリア信号aが送出され共振回路15が変調波信
号を送信中は、制御部11は制御信号CONTによりス
イッチSW2の接点を閉結する。そして、制御部11は
「L」レベルの送信データ信号SDを送出するときには
制御信号CONTによりスイッチSW2の接点を開放す
る。これにより、キャリア信号aの送信期間からポーズ
期間に移行した時点では共振回路15に蓄積されていた
エネルギーは自然放出されるため、単調減衰振動とな
り、共振回路15の減衰振動が抑制される。
示す図であり、共振回路15から発生する変調波信号の
減衰振動を抑制する減衰振動抑止回路として、図1に示
す減衰振動抑止回路12Bと図6のスイッチSW2とを
設けたものである。図7では、制御部11が変調部12
Aへ「H」レベルの送信データ信号SDを送出して変調
部12Aから共振回路15側へキャリア信号aが送出さ
れ共振回路15が変調波信号を送信中は、制御部11は
制御信号CONTによりスイッチSW2の接点を閉結す
るとともに、減衰振動抑止回路12BのトランジスタQ
1をオフする。そして、制御部11は「L」レベルの送
信データ信号SDを送出するときには制御信号CONT
によりスイッチSW2の接点を開放するとともに、減衰
振動抑止回路12BのトランジスタQ1をオンする。こ
れにより、キャリア信号aの送信期間からポーズ期間に
移行した時点の共振回路15の変調波信号は単調減衰振
動となり、減衰振動が抑制される。
示す図であり、共振回路15から発生する変調波信号の
減衰振動を抑制する減衰振動抑止回路として、図2に示
す減衰振動抑止回路12Cと図6のスイッチSW2とを
設けたものである。図8では、制御部11が変調部12
Aへ「H」レベルの送信データ信号SDを送出して変調
部12Aから共振回路15側へキャリア信号aが送出さ
れ共振回路15が変調波信号を送信中は、制御部11は
制御信号CONTによりスイッチSW2の接点を閉結す
るとともに、減衰振動抑止回路12CのトランジスタQ
2をオンする。そして、制御部11は「L」レベルの送
信データ信号SDを送出するときには制御信号CONT
によりスイッチSW2の接点を開放するとともに、減衰
振動抑止回路12CのトランジスタQ2をオフする。こ
れにより、キャリア信号aの送信期間からポーズ期間に
移行した時点の共振回路15の変調波信号は単調減衰振
動となり、減衰振動が抑制される。
示す図であり、共振回路15から発生する変調波信号の
減衰振動を抑制する減衰振動抑止回路として、図1に示
す減衰振動抑制回路12Bと図2に示す減衰振動抑止回
路12Cとを設けたものである。図9では、制御部11
が変調部12Aへ「H」レベルの送信データ信号SDを
送出して変調部12Aから共振回路15側へキャリア信
号aが送出され共振回路15が変調波信号を送信中は、
制御部11は減衰振動抑止回路12BのトランジスタQ
1をオフするとともに、減衰振動抑止回路12Cのトラ
ンジスタQ2をオンする。そして、制御部11は「L」
レベルの送信データ信号SDを送出するときには減衰振
動抑止回路12BのトランジスタQ1をオンするととも
に、減衰振動抑止回路12CのトランジスタQ2をオフ
する。これにより、キャリア信号aの送信期間からポー
ズ期間に移行した時点の共振回路15の変調波信号は単
調減衰振動となり、減衰振動が抑制される。このように
第1〜第8の各実施の形態の変調回路により、的確な変
調波信号をICカード3側へ送信することができ、した
がってICカードリーダ1はICカードとの間で行われ
るデータ通信の際の通信エラーを防止できる。
の振幅偏移変調を行う変調回路について説明したが、上
記以外の変調度にも適用できる。また、本実施の形態で
は、変調回路をICカードリーダに適用した例を説明し
たが、変調回路を有する全ての機器に同様に適用でき
る。
波信号である高周波のキャリア信号の振幅電圧を2値信
号の値に応じて偏移させることにより振幅偏移変調信号
を生成し、生成した振幅偏移変調信号を整合回路を介し
て共振回路へ出力する変調回路において、2値信号の第
1の値を入力するとキャリア信号を整合回路を介して共
振回路へ送出するとともに、2値信号の第2の値を入力
するとキャリア信号の送出を停止する変調部と、変調部
がキャリア信号の送出を停止したときに制御信号を出力
する制御手段と、減衰振動抑止回路とを設け、減衰振動
抑止回路は制御信号に基づき動作して共振回路の減衰振
動を抑止するようにしたので、キャリア信号の送信期間
からキャリア信号の非送信期間を示すポーズ期間へ移行
したときに共振回路の減衰振動が抑制され、共振回路か
ら的確な変調波信号を送信できる。また、互いに直列接
続された第1の抵抗と第1のトランジスタとからなる減
衰振動抑止回路12Bを整合回路と共振回路の接続点と
グランド間に配設し、減衰振動抑止回路12Bの第1の
トランジスタを制御信号に基づき導通するようにしたの
で、ポーズ期間への移行時点でキャリア信号送信期間中
に整合回路や共振回路に蓄積されたエネルギーを第1の
トランジスタを介してグランド側へ速やかに放出するこ
とができ、したがって共振回路の減衰振動を速やかに抑
止できる。
第2のトランジスタとからなる減衰振動抑止回路12C
を、互いに並列接続された容量素子とアンテナコイルと
からなる共振回路の前記容量素子とグランド間に配設
し、減衰振動抑止回路12Cの第2のトランジスタを制
御信号に基づき非導通とするようにしたので、ポーズ期
間への移行時点で共振回路の変調波信号の減衰振動を抑
えて単調減衰波形の信号として送出することができる。
また、減衰振動抑止回路を、変調部と整合回路の接続点
と整合回路と共振回路の接続点との間に接続され、かつ
制御信号に基づき接点が閉結される第1のスイッチから
構成するようにしたので、簡単な構成により共振回路の
減衰振動を抑制できる。また、減衰振動抑止回路を、変
調部と整合回路間に接続されかつ制御信号に基づき接点
が開放される第2のスイッチから構成するようにしたの
で、同様に簡単な構成により共振回路の減衰振動を抑制
できる。また、制御手段は変調部のキャリア信号の送出
停止時に所定時間制御信号を出力するようにしたので、
共振回路の減衰振動が発生する期間のみ制御信号を出力
して減衰振動防止回路を動作させることができる。ま
た、減衰振動抑止回路として減衰振動抑止回路12Bと
減衰振動抑止回路12Cとを設けるようにしたので、共
振回路の減衰振動をさらに抑制できる。また、減衰振動
抑止回路として減衰振動抑止回路12Bと前記第2のス
イッチとを設けるようにしたので、共振回路の減衰振動
をさらに抑制できる。また、減衰振動抑止回路として減
衰振動抑止回路12Cと前記第2のスイッチとを設ける
ようにしたので、共振回路の減衰振動をさらに抑制でき
る。
示すブロック図である。
ック図である。
ック図である。
ーダライタの各部の動作波形図である。
ック図である。
ック図である。
ック図である。
ック図である。
ック図である。
を示すブロック図である。
タがリード・ライトされるICカードのブロック図であ
る。
ドリーダライタの要部構成を示すブロック図である。
部の動作波形図である。
10…発振器、11…制御部、12A…変調部、12
B,12C…減衰振動抑止回路、12D…制御信号発生
回路、12E…遅延回路、13…復調回路、14…整合
回路、15…共振回路、31…無線インタフェース、3
2…制御回路、33…メモリ、INV1,INV2…イ
ンバータ、C1,C2…容量素子、L1,L2…アンテ
ナコイル、R1,R2…抵抗、Q1,Q2…トランジス
タ、SW1,SW2…スイッチ、a…キャリア信号、S
D…送信データ信号、c…変調波信号。
Claims (9)
- 【請求項1】 キャリア信号の振幅電圧を2値信号の値
に応じて偏移させることにより振幅偏移変調信号を生成
し、生成した振幅偏移変調信号を整合回路を介して共振
回路へ出力する変調回路において、 前記2値信号の第1の値を入力すると前記キャリア信号
を前記整合回路を介して前記共振回路へ送出するととも
に、前記2値信号の第2の値を入力するとキャリア信号
の送出を停止する変調部と、 前記変調部がキャリア信号の送出を停止したときに制御
信号を出力する制御手段と、 前記制御信号に基づき動作して前記共振回路の減衰振動
を抑止する減衰振動抑止回路とを備えたことを特徴とす
る変調回路。 - 【請求項2】 請求項1において、 前記減衰振動抑止回路は、互いに直列接続された第1の
抵抗と第1のトランジスタとからなり、前記整合回路と
共振回路の接続点とグランド間に設けられるとともに、
前記第1のトランジスタは前記制御信号に基づき導通す
ることを特徴とする変調回路。 - 【請求項3】 請求項1において、 前記減衰振動抑止回路は、互いに並列接続された第2の
抵抗と第2のトランジスタとからなり、互いに並列接続
された容量素子とアンテナコイルとからなる前記共振回
路の前記容量素子とグランド間に配設されるとともに、
前記第2のトランジスタは前記制御信号に基づき非導通
となることを特徴とする変調回路。 - 【請求項4】 請求項1において、 前記減衰振動抑止回路は、前記変調部と整合回路の接続
点と前記整合回路と共振回路の接続点との間に接続され
るとともに、前記制御信号に基づき閉結される第1のス
イッチから構成されることを特徴とする変調回路。 - 【請求項5】 請求項1において、 前記減衰振動抑止回路は、前記変調部と整合回路間に接
続されるとともに、前記制御信号に基づき開放される第
2のスイッチから構成されることを特徴とする変調回
路。 - 【請求項6】 請求項1において、 前記制御手段は前記変調部のキャリア信号の送出停止時
に所定時間前記制御信号を出力することを特徴とする変
調回路。 - 【請求項7】 請求項2において、 互いに並列接続された第2の抵抗と第2のトランジスタ
とからなり、互いに並列接続された容量素子とアンテナ
コイルとからなる前記共振回路の前記容量素子とグラン
ド間に配設されるとともに、前記第2のトランジスタが
前記制御信号に基づき非導通となる減衰振動防止回路を
設けたことを特徴とする変調回路。 - 【請求項8】 請求項2において、 前記変調部と整合回路間に接続されるとともに、前記制
御信号に基づき開放される第2のスイッチを設けたこと
を特徴とする変調回路。 - 【請求項9】 請求項3において、 前記変調部と整合回路間に接続されるとともに、前記制
御信号に基づき開放される第2のスイッチを設けたこと
を特徴とする変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35845999A JP3482555B2 (ja) | 1999-12-17 | 1999-12-17 | 変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35845999A JP3482555B2 (ja) | 1999-12-17 | 1999-12-17 | 変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001177584A true JP2001177584A (ja) | 2001-06-29 |
JP3482555B2 JP3482555B2 (ja) | 2003-12-22 |
Family
ID=18459427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35845999A Expired - Fee Related JP3482555B2 (ja) | 1999-12-17 | 1999-12-17 | 変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3482555B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366908A (ja) * | 2001-06-11 | 2002-12-20 | Hitachi Maxell Ltd | リーダライタ及びそれを用いた通信システム |
JP2010519818A (ja) * | 2007-02-15 | 2010-06-03 | メド−エル エレクトロメディジニシェ ゲラテ ゲーエムベーハー | クラスdおよび振幅偏移キーイングに基づいた誘導電力およびデータの伝送システム |
US7898354B2 (en) | 2006-06-28 | 2011-03-01 | Panasonic Corporation | Pulse generation circuit and modulator |
JP2013162402A (ja) * | 2012-02-07 | 2013-08-19 | Denso Corp | 送信装置 |
JP2015197687A (ja) * | 2014-03-31 | 2015-11-09 | 日本電産サンキョー株式会社 | 磁界発生装置、磁気記録媒体処理装置および磁気記録媒体処理装置の制御方法 |
JP2020043429A (ja) * | 2018-09-07 | 2020-03-19 | 株式会社東芝 | 変調器及び信号伝送システム |
-
1999
- 1999-12-17 JP JP35845999A patent/JP3482555B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002366908A (ja) * | 2001-06-11 | 2002-12-20 | Hitachi Maxell Ltd | リーダライタ及びそれを用いた通信システム |
JP4738641B2 (ja) * | 2001-06-11 | 2011-08-03 | 日立マクセル株式会社 | リーダライタ及びそれを用いた通信システム |
US7898354B2 (en) | 2006-06-28 | 2011-03-01 | Panasonic Corporation | Pulse generation circuit and modulator |
JP2010519818A (ja) * | 2007-02-15 | 2010-06-03 | メド−エル エレクトロメディジニシェ ゲラテ ゲーエムベーハー | クラスdおよび振幅偏移キーイングに基づいた誘導電力およびデータの伝送システム |
JP2013162402A (ja) * | 2012-02-07 | 2013-08-19 | Denso Corp | 送信装置 |
JP2015197687A (ja) * | 2014-03-31 | 2015-11-09 | 日本電産サンキョー株式会社 | 磁界発生装置、磁気記録媒体処理装置および磁気記録媒体処理装置の制御方法 |
JP2020043429A (ja) * | 2018-09-07 | 2020-03-19 | 株式会社東芝 | 変調器及び信号伝送システム |
JP7021033B2 (ja) | 2018-09-07 | 2022-02-16 | 株式会社東芝 | 変調器及び信号伝送システム |
Also Published As
Publication number | Publication date |
---|---|
JP3482555B2 (ja) | 2003-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10560156B2 (en) | Method and device for modulating an active load | |
US9305193B2 (en) | Contactless communication device and user device including the same | |
KR101147250B1 (ko) | 적응적으로 펄스 폭 변조 신호를 복조하는 복조기 및 복조방법 | |
WO2005101304A1 (ja) | 半導体集積回路、及びこれを搭載した非接触型情報システム | |
EP3451546A1 (en) | Driving circuit for nfc antenna | |
JP3531477B2 (ja) | 非接触カードの通信方法及び該通信に用いる集積回路 | |
JP3607585B2 (ja) | 非接触応答装置 | |
JP2001177584A (ja) | 変調回路 | |
US8111140B2 (en) | Transponder load modulation | |
JPH03209589A (ja) | 送受信方式 | |
JP2005535211A (ja) | 制御可能パワーオンリセット回路付き中継器 | |
EP1527411A1 (en) | Transponder with two supply voltages | |
JP3482925B2 (ja) | 変調回路 | |
US7400874B2 (en) | Integrated circuit comprising a clock-signal generator, smart card comprising an integrated circuit of this kind and associated method for the generation of clock signals | |
JP2001127814A (ja) | 変調回路 | |
JP3509663B2 (ja) | 変調回路 | |
JP3494482B2 (ja) | データ送受信システム | |
KR102708355B1 (ko) | Hf 대역 태그의 다 표준 변조 신호를 위한 복조 회로 | |
JP3961215B2 (ja) | 半導体記憶装置 | |
JP2003333112A (ja) | 復調装置 | |
US20060006985A1 (en) | Transponder having a clock supply unit | |
JP2000227951A (ja) | 電子回路の管理方法 | |
JP2001127815A (ja) | 変調回路 | |
JP2004046345A (ja) | 非接触型icカードリーダライタ装置 | |
JP3480395B2 (ja) | 変調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3482555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |