JP2001176828A

JP2001176828A - 半導体基板及び半導体装置の製造方法

Info

Publication number: JP2001176828A
Application number: JP35658699A
Authority: JP
Inventors: Hiroe Kawamura; 宏枝川村; Naoyoshi Tamura; 直義田村; Masanobu Hatanaka; 正信畠中; Masataka Kase; 正隆加勢
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1999-12-15
Filing date: 1999-12-15
Publication date: 2001-06-29
Anticipated expiration: 2019-12-15
Also published as: JP4580488B2

Abstract

(57)【要約】【課題】フォトリソグラフィ工程の増加を伴うことな
く、かつ研磨残りの生じにくい研磨方法を用いて半導体
装置を製造する方法を提供する。【解決手段】半導体基板の表面のうねりを検査する。
検査工程の結果を基準値と比較し、半導体基板の合否を
判断する。合否を判断する工程で合格となった半導体基
板の表面上に誘電体膜を形成する。その後、誘電体膜を
研磨する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体基板を研磨する工程を含む半導
体装置の製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置の微細化に伴い、シリ
コン局所酸化（ＬＯＣＯＳ）法を用いた素子分離に代わ
り、シャロートレンチを用いた素子分離が注目されてい
る。以下、シャロートレンチを用いた素子分離について
簡単に説明する。

【０００３】シリコン基板の表面のうち素子形成領域
を、酸化シリコン膜と窒化シリコン膜との２層構造を有
するマスクパターンで覆う。このマスクパターンをエッ
チングマスクとして、シリコン基板の表面に浅い溝を形
成する。シリコン基板上に酸化シリコン膜を形成して浅
い溝を埋め込む。このとき、幅の広い溝内が酸化シリコ
ン膜で埋め込まれる条件で埋め込みを行うと、酸化シリ
コン膜は、広い素子形成領域上において厚くなり、狭い
素子形成領域上において薄くなる傾向にある。

【０００４】酸化シリコン膜を研磨して、マスクパター
ンの窒化シリコン膜を露出させるとともに、溝内に酸化
シリコン膜を残す。マスクパターンを除去し、シリコン
基板の素子形成領域を露出させる。ここまでの工程で、
浅い溝に埋め込まれた酸化シリコンにより、複数の素子
形成領域が電気的に分離される。この方法では、酸化シ
リコン膜の厚さにばらつきが生じているため、研磨後に
酸化シリコン膜の厚い部分が残りやすい。

【０００５】酸化シリコン膜の厚い部分が完全に除去さ
れるまで十分な研磨を行うと、浅い溝内に埋め込まれた
酸化シリコン膜の上面が下方に湾曲し、いわゆるディッ
シングが発生してしまう。

【０００６】酸化シリコン膜の研磨残りを防止するため
に、研磨の前に酸化シリコン膜の厚い部分を一部除去す
る方法が知られている。酸化シリコン膜の部分的な除去
は、厚い部分以外をレジストパターンで覆い、酸化シリ
コン膜の厚い部分をドライエッチングすることにより行
うことができる。

【０００７】

【発明が解決しようとする課題】研磨の前に酸化シリコ
ン膜の厚い部分を除去する方法では、酸化シリコン膜を
部分的に除去するために、フォトリソグラフィ工程とド
ライエッチング工程が新たに追加される。このため、製
造コストの上昇につながる。

【０００８】本発明の目的は、フォトリソグラフィ工程
の増加を伴うことなく、かつ研磨残りの生じにくい研磨
方法を用いて半導体装置を製造する方法を提供すること
である。

【０００９】

【課題を解決するための手段】本発明の一観点による
と、半導体基板の表面のうねりを検査する工程と、前記
検査工程で検査された半導体基板の表面上に誘電体、半
導体、もしくは導電体からなる薄膜を形成する工程と、
前記薄膜を研磨する工程とを有する半導体装置の製造方
法が提供される。

【００１０】うねり検査工程で合格となった基板を用い
ると、薄膜を研磨した後の膜厚の面内のうねりを少なく
することができる。

【００１１】

【発明の実施の形態】シリコン基板の表面上に形成した
酸化シリコン膜を、ある厚さだけ研磨した後の酸化シリ
コン膜の表面の凹凸が、下地のシリコン基板の表面の凹
凸の影響を受けることが報告されている（C. Shan Xu e
t al., "Effect of Silicon Front Surface Topography
on Silicon Oxide Chemical Planarization", ECS Let
ters,1 (4) pp.181-183, 1998）。本願発明者らは、シ
リコン基板の表面のうねりが、研磨後の酸化シリコン膜
の膜厚に影響を及ぼしているのではないかと考えた。シ
リコン基板の表面のうねりと、研磨後の酸化シリコン膜
の膜厚のばらつきとの関係を明確にするために評価実験
を行った。本発明の実施例を説明する前に、本願発明者
らの行った評価実験について説明する。

【００１２】まず、異なる製造会社から入手した２種類
のシリコン基板Ｗ１とＷ２を準備し、両者の表面の凹凸
を、光学式平坦度測定法により測定した。ここでは、シ
リコン基板の表面に測定光を照射し、シリコン基板を前
後左右にチルトさせた時の反射光量の変動から基板表面
の傾斜を検出する方法を用いた。測定は、シリコン基板
表面のひとつの直径上の４２０点について行った。

【００１３】このようにして測定した基板表面のうねり
のうち、ある周期（評価対称うねり周期の上限値）以上
のうねりを除去して得られたうねりの標準偏差の６倍
（６σ）により、うねりの大きさを評価した。６σでう
ねりの大きさを評価することとしたのは、６σがうねり
の最大振幅にほぼ対応すると考えられるからである。

【００１４】図１（Ａ）に、うねりの６σを、評価対称
うねり周期の上限値の関数として示す。横軸は評価対称
うねり周期の上限値を単位「ｍｍ」で表し、縦軸はうね
りの６σを単位「μｍ」で表す。図中の黒丸記号及び白
丸記号は、それぞれシリコン基板Ｗ１及びＷ２のうねり
の６σを示す。なお、シリコン基板の縁から５ｍｍまで
の外周近傍領域は、評価対称から除いた。

【００１５】評価対称うねり周期の上限値をｘ（ｍｍ）
とし、うねりの６σをｙ（μｍ）とすると、シリコン基
板Ｗ１のうねりの６σは、ほぼｙ＝０．００３１ｘの直
線に沿う。また、シリコン基板Ｗ２のうねりの６σは、
ほぼｙ＝０．００８４ｘの直線に沿う。

【００１６】シリコン基板Ｗ１及びＷ２の表面上に、プ
ラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）により厚さ
１μｍの酸化シリコン膜を形成した。この酸化シリコン
膜を６０秒間研磨し、表面を平坦化した。このときの平
均研磨量は３５０ｎｍであった。

【００１７】研磨後の酸化シリコン膜の膜厚を、光干渉
式膜厚測定法によって測定した。測定個所は、シリコン
基板のうねりを測定した個所とほぼ同一である。

【００１８】図１（Ｂ）に、酸化シリコン膜の膜厚のう
ねりの６σを、評価対称うねり周期の上限値の関数とし
て示す。横軸は、評価対称うねり周期の上限値を単位
「ｍｍ」で表し、縦軸は、膜厚のうねりの６σを単位
「μｍ」で表す。

【００１９】シリコン基板Ｗ１の表面上に形成した酸化
シリコン膜の膜厚の、周期５〜２０ｍｍのうねりが、シ
リコン基板Ｗ２のそれに比べて小さい。この結果から、
シリコン基板表面のうねりのうち周期が５〜２０ｍｍの
ものが、研磨後の酸化シリコンの膜厚のうねりに影響を
及ぼしていると考えることができる。

【００２０】図１（Ａ）では、シリコン基板の表面内の
ひとつの直径に沿った方向に関するうねりについてのみ
評価した。次に、ひとつの直径に沿った方向に関するう
ねりが、基板全面のうねりの様子を代表していると考え
られる根拠を示す。

【００２１】シリコン基板の面内のうねりを測定し、う
ねり周期が２０ｍｍ以上のうねりを除去した。基板面内
を一定の大きさの複数のサイトに分割し、サイトの各々
について、表面の高さの最高値と最低値との差の最大値
（以下、うねりの最大振幅と呼ぶ）を求めた。このサイ
トの大きさを種々変化させて、サイトの大きさごとに最
大振幅を求めた。

【００２２】図２は、サイトごとに求めた最大振幅のう
ち最も大きな最大振幅を、サイトの直径の関数としてプ
ロットしたグラフである。図中の黒丸記号及び白丸記号
は、それぞれシリコン基板Ｗ１及びＷ２に関する測定値
である。図２に示すように、シリコン基板Ｗ１のうねり
の最大振幅の最大値が、シリコン基板Ｗ２のそれよりも
小さい。これは、シリコン基板の表面内のひとつの直径
に沿った方向に関して測定したうねりの結果と対応す
る。すなわち、ひとつの直径に沿った方向に関するうね
りを測定することにより、面内のうねりの様子を推測す
ることができる。

【００２３】次に、シリコン基板Ｗ１及びＷ２を用い
て、シャロートレンチ型の素子分離構造を形成した結果
について説明する。まず、図３〜図５を参照して、シャ
ロートレンチ型の素子分離構造の形成方法について説明
する。

【００２４】図３（Ａ）に示すように、直径８インチ
（約２０ｃｍ）のシリコン基板１の表面内に、複数の広
い素子形成領域４及び複数の狭い素子形成領域５が画定
されている。広い素子分形成域４同士は、広い素子分離
領域６により分離され、狭い素子形成領域５同士は、狭
い素子分離領域７によって分離されている。

【００２５】シリコン基板１の表面上に、厚さ約１０ｎ
ｍの酸化シリコン（ＳｉＯ₂）膜２及び厚さ約１００〜
２５０ｎｍの窒化シリコン（ＳｉＮ）膜３を成長させ
る。なお、窒化シリコン膜３の代わりに、酸化窒化シリ
コン（ＳｉＯＮ）膜を用いてもよい。

【００２６】図３（Ｂ）に示すように、素子分離領域６
及び７上の酸化シリコン膜２及び窒化シリコン膜３を除
去する。

【００２７】図３（Ｃ）に示すように、窒化シリコン膜
３をエッチングマスクとして、シリコン基板１の表面層
をエッチングし、深さが０．２〜０．５μｍの溝６ａ及
び７ａを形成する。

【００２８】図３（Ｄ）に示すように、溝６ａ及び７ａ
の内面に露出したシリコン基板１の表面を熱酸化し、厚
さ１０ｎｍの酸化シリコン膜１０を形成する。基板の全
面を覆うように、厚さ７３０ｎｍ程度の酸化シリコン膜
１１を堆積する。酸化シリコン膜１１の堆積は、誘導結
合あるいは電子サイクロトロン共鳴により生ずる高密度
プラズマを用いたＣＶＤにより行われる。原料ガスとし
て、例えばシラン（ＳｉＨ₄）と酸素（Ｏ₂）とをヘリウ
ム（Ｈｅ）で希釈したガスが用いられる。このとき、シ
ランの流量を１５０ｓｃｃｍ、酸素の流量を３００ｓｃ
ｃｍ、ヘリウムの流量を４００ｓｃｃｍとする。溝６ａ
及び７ａ内が、酸化シリコン膜１１で埋め込まれる。酸
化シリコン膜１１を、フォスフォシリケートガラス（Ｐ
ＳＧ）やボロフォスフォシリケートガラス（ＢＰＳＧ）
やボロシリケートガラス（ＢＳＧ）等で形成してもよ
い。

【００２９】酸化シリコン膜１１の表面に、凹凸が現れ
る。広い素子形成領域４の上の酸化シリコン膜１１の膜
厚が、狭い素子形成領域５の上の酸化シリコン膜１１の
膜厚よりも厚くなる。また、狭い溝７ａ内の酸化シリコ
ン膜１１の厚さｔ₂は、広い溝６ａ内の酸化シリコン膜
１１の厚さｔ₁よりも厚くなる。例えば、溝の深さが
０．４μｍ、狭い溝７ａの幅が０．２５μｍ、広い素子
形成領域４の上の酸化シリコン膜１１の膜厚が７３０ｎ
ｍである場合、厚さｔ₂がｔ₁の約１．１倍になる。

【００３０】図４（Ｅ）に示すように、第１回目の研磨
を行い、酸化シリコン膜１１の表面を平坦化する。１回
目の研磨では、比較的硬い研磨布、例えばロデール社製
のＩＣ−１０００を用いる。研磨布ＩＣ−１０００の圧
縮荷重に対する圧縮歪みの量は、湿潤状態で約０．０２
μｍ・ｃｍ²／ｇである。また、スラリーとして、水酸
基を有する分散剤もしくはアミン系の分散剤中に、シリ
カ系物質もしくは酸化セシウムからなる砥粒を含むもの
を用いることができる。このようなスラリーとして、例
えばフジミ社製のＰＬＡＮＥＲＬＩＴＥ−６１０３、キ
ャボット社製のＳＳ−２５、あるいはロデール社製のロ
デール２３７１が挙げられる。ＰＬＡＮＥＲＬＩＴＥ−
６１０３、あるいはＳＳ−２５を用いる場合には、これ
らを純水で希釈して用いる。

【００３１】図５に、研磨装置の概略断面図を示す。基
台２５の上面に研磨布２４が貼り付けられている。基板
保持台２１の下面に弾性部材２０が取り付けられ、その
下面に被研磨基板１が、被研磨面を下に向けるようにし
て保持されている。基板保持台２１は、基台２５の支持
軸２６からずれた位置に配置される。基板保持台２１の
支持軸２７は、基台２５の支持軸２６と平行である。

【００３２】基台２５及び基板保持台２１を、それぞれ
支持軸２６及び２７を中心として回転させ、スラリー供
給口３０から研磨布２４の上にスラリーを供給する。ス
ラリーの供給量は、例えば３５０ｃｃ／分である。基板
保持台２１を下降させて被研磨基板１を研磨布２４に押
しつけ、研磨を行う。弾性部材２０は、被研磨面に加わ
る圧力を基板面内で一様に分布させる。弾性部材２０の
ヤング率の好適な範囲は、１×１０⁴Ｎ／ｍ²〜１×１０
¹⁰Ｎ／ｍ²であり、より好適な範囲は、１×１０⁵Ｎ／ｍ
²〜１×１０⁷Ｎ／ｍ²である。

【００３３】第１回目の研磨工程では、比較的硬い研磨
布を用いているため、広い素子形成領域４の上の厚い酸
化シリコン膜１１に加わる研磨圧が大きくなり、その部
分が優先的に研磨される。なお、研磨布として、圧縮荷
重に対する圧縮歪み量の比が０．０６μｍ・ｃｍ²／ｇ
以下のものを用いることが好ましい。

【００３４】図４（Ｆ）に示すように、第１回目の研磨
で用いた研磨布よりも柔らかい研磨布、例えばロデール
社製のＩＣ−１４００を用いて第２回目の研磨を行う。
スラリーとして、例えばキャボット社製のＳＳ−２５を
純水で１：１に薄めたものを用いることができる。スラ
リーの供給量は、例えば３００ｃｃ／分とする。窒化シ
リコン膜３が露出した時点で研磨を停止する。

【００３５】第２回目の研磨では、柔らかい研磨布を使
用するため、凸部に加わる圧力と凹部に加わる圧力との
差が小さくなる。このため、凸部の研磨速度と凹部の研
磨速度との差が小さくなる。

【００３６】素子形成領域４及び５上に残った酸化シリ
コン膜２及び窒化シリコン膜３を除去し、シリコン基板
１の表面を露出させる。このようにして、シャロートレ
ンチ型素子分離構造が形成される。

【００３７】シリコン基板Ｗ１及びＷ２の表面上に、図
３及び図４に示した方法でシャロートレンチ型素子分離
構造を形成した。図４（Ｆ）に示す窒化シリコン膜３の
除去工程を行った後、窒化シリコン膜３が残っているか
否かを検査し、窒化シリコン膜３が残っている基板を不
合格とした。シリコン基板Ｗ１を用いた場合には、不良
率が０％であったのに対し、シリコン基板Ｗ２を用いた
場合には、不良率が３５％であった。

【００３８】シリコン基板Ｗ２を用いた場合には、図３
（Ｄ）に示した酸化シリコン膜１１の厚い部分のうち、
基板表面のうねりにより低くなっている部分に位置する
ものが研磨されにくい。特に、第１回目の研磨は、硬い
研磨布を用いて行われるため、低い部分に位置する酸化
シリコン膜１１が研磨されにくい。

【００３９】第２回目の研磨は、柔らかい研磨布を用い
て行われるため、第１回目の研磨で残された素子形成領
域４上の酸化シリコン膜１１の厚い部分は、完全には除
去されない。素子形成領域４の上に酸化シリコン膜１１
が残ると、その下の窒化シリコン膜３が除去されず、最
後まで残ってしまう。

【００４０】シリコン基板Ｗ１は、表面のうねりが小さ
いため、第１回目の研磨において、酸化シリコン膜１１
の厚い部分の研磨不足が発生しにくい。このため、シリ
コン基板１１を用いた場合には、不良率が少ないと考え
られる。

【００４１】従来の方法では、図３（Ｄ）に示す状態か
ら、フォトリソグラフィ技術を用いて、酸化シリコン膜
１１の厚い部分を予め除去しておく。図３及び図４で説
明した方法では、このフォトリソグラフィ工程が不要で
あるため、工程数の削減を図ることが可能になる。

【００４２】次に、本発明の実施例による半導体装置の
製造方法について説明する。まず、ウエハプロセスに入
る前に、シリコン基板の表面のうねりを検査する。シリ
コン基板の製造者と半導体装置の製造者とが異なる場合
には、うねりの検査は、いずれの製造者が行ってもよ
い。うねりがある基準値を超えているシリコン基板を不
合格とし、うねりが基準値以下のものを合格とする。不
合格のシリコン基板を除き、合格のシリコン基板の表面
に、図３及び図４で説明した方法によりシャロートレン
チ型の素子分離構造を形成する。予めうねりの大きなシ
リコン基板を除いているため、シャロートレンチ型素子
分離構造の不良発生率を少なくすることができる。

【００４３】例えば、うねりを検査する工程において、
評価対象うねり周期の上限値をｘ（ｍｍ）とし、うねり
の６σをｙ（μｍ）としたとき、評価対象うねり周期の
上限値が５ｍｍ〜２０ｍｍの範囲において、ｙ≦０．０
０３１ｘを満たすものを合格とし、満たさないものを不
合格とすればよい。これは、うねりの標準偏差σ（μ
ｍ）が、評価対象うねり周期の上限値５ｍｍ〜２０ｍｍ
の範囲において、０．０００５２ｘ以下であることと等
価である。この基準を用いると、上述のシリコン基板Ｗ
１が合格となり、シリコン基板Ｗ２が不合格となる。

【００４４】なお、実施例では、５ｍｍ〜２０ｍｍの範
囲内の複数ポイントにおいて、うねりを評価したが、図
１（Ａ）を見ると、評価対象うねり周期の上限値が７ｍ
ｍ〜２０ｍｍの範囲内の一つのポイントでうねりを評価
しても、シリコン基板Ｗ１とＷ２とを区別することが可
能であることがわかる。なお、標準偏差σの合否の判定
基準は、０．０００５２ｘに限らず、その後の工程で歩
留まりが低下しない程度の基準としてもよい。

【００４５】また、うねりを検査する工程において、図
２で説明したように、基板面内を複数のサイトに分割
し、各サイトごとにうねりの最大振幅を求め、求められ
た最大振幅の最大値を、基準値と比較してもよい。

【００４６】次に、図６を参照して、うねりの検査工程
における他の合否判断手法について説明する。

【００４７】図６（Ａ）は、上述のシリコン基板Ｗ１の
表面のうねりの６σを、評価対象うねり周期の上限値の
関数として示す。図中の三角記号、丸記号、及び四角記
号は、それぞれ基板の縁から５ｍｍ、３０ｍｍ、及び５
０ｍｍまでの外周近傍領域を評価対象外とした場合のう
ねりの６σを示す。評価対象うねり周期の上限値が２０
ｍｍ〜４０ｍｍの範囲において、うねりの６σに差が生
じていることがわかる。

【００４８】図６（Ｂ）は、シリコン基板Ｗ１の表面に
形成した酸化シリコン膜の研磨後の膜厚のうねりの６σ
を、評価対象うねり周期の上限値の関数として示す。図
中の三角記号、丸記号、及び四角記号は、それぞれ基板
の縁から５ｍｍ、３０ｍｍ、及び５０ｍｍまでの外周近
傍領域を評価対象外とした場合のうねりの６σを示す。
外周から３０ｍｍ及び５０ｍｍまでの領域を除外した場
合に、評価対象うねり周期の上限値が２５ｍｍ近傍で６
σが極大値を示しているが、これは、周波数解析による
見かけ上の問題と思われる。

【００４９】評価対象うねり周期の上限値が２０ｍｍ〜
４０ｍｍの範囲において、評価対象から除外した領域の
幅が異なると、うねりの６σも大きく異なっている。こ
れは、もとのシリコン基板の外周近傍に、周期２０〜４
０ｍｍのうねりが存在するためと考えられる。

【００５０】この結果から、うねり周期が２０ｍｍ〜４
０ｍｍの範囲のうねりも、シリコン基板表面に形成され
た酸化シリコン膜の研磨後の膜厚のうねりに影響を与え
ていると考えられる。本願発明者らの実験結果による
と、評価対象うねり周期の上限値が２０ｍｍ〜４０ｍｍ
の範囲において、表面のうねりの６σの好適値が０．１
μｍ以下であることが確認された。すなわち、評価対象
うねり周期の上限値が２０ｍｍ〜４０ｍｍの範囲におい
て、表面のうねりの６σの好適値が０．１μｍ以下のも
のを合格とすればよい。これは、うねりの標準偏差σが
０．０１７μｍ以下であることと等価である。

【００５１】上記実施例では、評価対象うねり周期の上
限値を２０ｍｍ〜４０ｍｍの範囲内で変化させて６σを
求めたが、評価対象うねり周期の上限値を、２０ｍｍ〜
４０ｍｍの範囲内でひとつに定めてもよい。この場合に
は、定められた評価対象うねり周期の上限値以上の周期
のうねりを除去した波形の標準偏差を求める。求められ
た標準偏差が、０．０１７μｍ以下であれば、半導体基
板を合格とすればよい。なお、標準偏差の基準は、０．
０１７μｍに限らず、その後の工程で歩留まりが低下し
ない程度の基準を定めてもよい。

【００５２】上記実施例では、シリコン基板の表面にシ
ャロートレンチ型の素子分離構造を形成する場合を例に
とって実施例を説明したが、シリコン以外の半導体基板
を用いた場合にも同様の効果が期待される。また、シャ
ロートレンチ型の素子分離構造を形成する場合のみなら
ず、半導体基板の表面上に誘電体膜、半導体膜、あるい
は導体膜を堆積し、その堆積した膜を研磨する場合に、
予め基板表面のうねりを検査しておくことにより、堆積
された後、研磨された膜の膜厚のうねりを少なくするこ
とができる。

【００５３】上記実施例を、下記のように、より一般化
させてもよい。まず、半導体基板の表面を、最小２乗法
を用いて１つの仮想平面で代表させる。この仮想平面を
基準とした半導体基板の表面の起伏波形を周波数解析す
る。この周波数解析結果から、半導体基板の合否を判定
することができる。また、うねりが２次元的である場合
には、基板表面を、最小２乗法を用いて１つの仮想直線
で代表させ、この仮想直線を基準として表面の起伏波形
を求めてもよい。

【００５４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
うねりの少ない基板を用いることになる。これにより、
製品の歩留まりを向上させることが可能になる。

【図面の簡単な説明】

【図１】シリコン基板の表面のうねりの６σ、及びその
基板上に形成し研磨した酸化シリコン膜の膜厚のうねり
の６σを表すグラフである。

【図２】シリコン基板の表面のうねりの、サイトごとの
最大振幅の最大値を示すグラフである。

【図３】実施例で用いられるシャロートレンチ型素子分
離構造の形成方法を説明するための基板の断面図（その
１）である。

【図４】実施例で用いられるシャロートレンチ型素子分
離構造の形成方法を説明するための基板の断面図（その
２）である。

【図５】研磨装置の概略断面図である。

【図６】シリコン基板の表面のうねりの６σ、及びその
基板上に形成し研磨した酸化シリコン膜の膜厚のうねり
の６σを表すグラフである。

【符号の説明】

１シリコン基板２酸化シリコン膜３窒化シリコン膜４広い素子形成領域５狭い素子形成領域６広い素子分離領域７狭い素子分離領域１０、１１酸化シリコン膜２０弾性部材２１基板保持台２４研磨布２５基台２６、２７支持軸３０スラリー供給口

───────────────────────────────────────────────────── フロントページの続き (72)発明者田村直義神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者畠中正信愛知県春日井市高蔵寺町二丁目1844番地２富士通ヴィエルエスアイ株式会社内 (72)発明者加勢正隆神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 3C058 AA09 AC02 BA01 BA07 BB09 CB05 CB10 DA17

Claims

【特許請求の範囲】

【請求項１】検査前の半導体基板の表面のうねりを測
定する工程と、周期が第１の周期以上のうねりを除去したうねりの大き
さを検査する工程とを有する半導体基板の製造方法。
【請求項２】前記検査工程が、前記第１の周期以上のうねりを除去した波形の標準偏差
を求める工程と、求められた標準偏差を、標準偏差の基準値と比較し、該
半導体基板の合否を判断する工程とを含む請求項１に記
載の半導体基板の製造方法。
【請求項３】前記検査工程において、前記第１の周期
が、７ｍｍ以上２０ｍｍ以下であり、求められた標準偏
差をσ（μｍ）とし、前記第１の周期をｘ（ｍｍ）とし
たとき、σが０．０００５２ｘ以下である半導体基板を
合格とする請求項２に記載の半導体基板の製造方法。
【請求項４】前記検査工程において、前記第１の周期
が、２０ｍｍ以上４０ｍｍ以下であり、求められた標準
偏差が０．０１７μｍ以下であるとき、半導体基板を合
格とする請求項２に記載の半導体基板の製造方法。
【請求項５】前記検査工程が、前記半導体基板の表面を、最小２乗法を用いて１つの仮
想平面もしくは１つの仮想直線で代表させる工程と、前記仮想平面もしくは仮想直線を基準とした前記半導体
基板の表面の起伏波形を周波数解析する工程とを有する
請求項１に記載の半導体基板の製造方法。
【請求項６】表面のうねりが測定され、周期が第１の
周期以上のうねりを除去したうねりの大きさが検査され
た半導体基板を準備する工程と、前記半導体基板の表面上に誘電体、半導体、もしくは導
電体からなる薄膜を形成する工程と、前記薄膜を研磨する工程とを有する半導体装置の製造方
法。
【請求項７】前記誘電体膜を形成する工程の前に、さ
らに、前記半導体基板の表面に溝を形成する工程を含
み、前記薄膜を形成する工程において、前記溝を誘電体
からなる前記薄膜で埋め込み、前記研磨する工程におい
て、前記溝内に該薄膜が残り、前記溝の形成されていな
い領域上の該薄膜が除去されるように研磨する請求項６
に記載の半導体装置の製造方法。
【請求項８】前記研磨工程において、圧縮荷重に対す
る圧縮歪み量の比が０．０６μｍ・ｃｍ²／ｇ以下の硬
い研磨布を用いて研磨する請求項６または７に記載の半
導体装置の製造方法。
【請求項９】前記研磨工程が、第１の研磨布を用いて研磨する第１回目の研磨工程と、前記第１回目の研磨工程の後、前記第１の研磨布よりも
柔らかい研磨布を用いて研磨する第２回目の研磨工程と
を含む請求項６または７に記載の半導体装置の製造方
法。