JP2001175237A - 階調制御方式および階調制御装置 - Google Patents

階調制御方式および階調制御装置

Info

Publication number
JP2001175237A
JP2001175237A JP35864199A JP35864199A JP2001175237A JP 2001175237 A JP2001175237 A JP 2001175237A JP 35864199 A JP35864199 A JP 35864199A JP 35864199 A JP35864199 A JP 35864199A JP 2001175237 A JP2001175237 A JP 2001175237A
Authority
JP
Japan
Prior art keywords
gradation
pixels
pixel
digital signal
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35864199A
Other languages
English (en)
Inventor
Akira Tobiie
章 飛家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP35864199A priority Critical patent/JP2001175237A/ja
Publication of JP2001175237A publication Critical patent/JP2001175237A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Processing Of Color Television Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 表示デバイスにおいて、他の色に与える影響
を少なくして高階調領域の階調を制御し、画面上のぎら
つきを抑える。 【解決手段】 入力したRGB信号をA/D変換するA
/D変換部1と、A/D変換部にてA/D変換されたR
GB各々のディジタル信号を記憶するデータ記憶手段2
と、A/D変換部から入力されるディジタル信号と制御
部5から入力される基準値を比較して比較結果を出力す
る階調比較手段3と、階調比較手段から入力される比較
結果及び制御部5から入力される階調データを用いてデ
ータ記憶手段から入力されるディジタル信号の階調制御
を画素単位で行う階調変換手段4とで構成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は画像表示装置におけ
る、映像信号の階調制御処理に関するものである。
【0002】
【従来の技術】図6は、画像表示装置などにおける従来
の階調制御装置のブロック図である。1はA/D変換部
で、入力されたRGB信号を画素毎に標本化しR(赤)、
G(緑)、B(青)のディジタル信号(それぞれ8ビットに
量子化された0〜255の値)に変換する。5は階調変
換用ルックアップテーブル(以下、LUTとする)の切
替制御を行う制御部、4は階調変換手段、9はLUTを
記憶するLUT記憶用ROMである。
【0003】次に従来の階調制御装置の動作を説明す
る。A/D変換部1は、入力されたRGB信号をそれぞ
れ8bitのディジタル信号(以下、Rd,Gd,Bdとす
る)に変換し、階調変換手段4に対して出力する。いう
までもなくディジタル信号のビット構成は何ビットでも
よいが、ここでは説明のため8ビットにしている。
【0004】制御部5では、LUT記憶用ROM9から
入出力特性変換データを選択し、その入出力特性を制御
部5を介して階調変換手段4に設定する。このようにし
て、階調変換手段4では、制御部5によって選択され、
LUT記憶用ROM9から出力されるR,G,B各色毎
の入力階調対出力階調のLUT(R_T,G_T,B_T)に応
じて、A/D変換部1から入力されるディジタル信号を
変換して出力する。
【0005】たとえば、図7のように入力階調と出力階
調が等しい関係にあるLUTが階調変換手段4に設定さ
れた場合、入力されたディジタル信号と出力されるディ
ジタル信号は同じ階調データとなる。また、図8のよう
な入出力特性を示すLUTが設定された場合、階調変換
手段4において240階調以上のディジタル信号は全て
240階調deに変換されるため、入力ディジタル信号に
対して、出力ディジタル信号は高階調部が抑えられた階
調データのディジタル信号となる。
【0006】
【発明が解決しようとする課題】TFT−LCDに代表される
ように、表示デバイスの中には、画像表示領域中の高階
調(白色に近い階調を有する)画素表示領域の占める割
合が大きい場合、その高階調表示領域がぎらついてしま
い、画像表示部を長時間連続して視認したときの疲労感
が非常に大きいものが存在する。
【0007】図6に示す従来の階調制御装置の動作原理
にしたがって、上記の高階調領域がぎらついてしまうと
いう問題を解決しようとすると、白色に近い色を有する
画素(R,G,B3色ともに高階調なデータを有する画
素)だけの階調を抑えるためには、R,G,B3色とも
に、図8のような高階調部を抑えるように設定されたL
UTからなる階調変換手段を用いなければならない。こ
の場合、G単色で255階調を有している画素など、白
色とは異なる色だが高階調データを有する画素もこのL
UTに沿って階調変換されてしまうため、白以外の画素
の階調にも影響を与えてしまうという問題がある。
【0008】この発明は上記のような問題点を解決する
ためになされたものであって、他の色に与える影響を極
力小さくして白色に近い色のみ階調を制御することが可
能な装置、および画像表示領域における白色に近い色を
有する画素の占める割合を判定し、前記階調制御装置の
使用/不使用を切り替える装置を提供することを目的と
する。
【0009】
【課題を解決するための手段】第1の発明に係る階調制
御方式は、入力されるR,G,B信号を画素ごとに標本
化して、ディジタル信号に変換し、この変換されたR,
G,B信号の各画素の量子化された値から3色共に高階
調と判定したときのみ、これら各画素の階調を下げるよ
うに階調制御を行なうものである。
【0010】第2の発明に係る階調制御方式において、
階調制御は、1フレーム期間内における全画素数に対し
て、R,G,B共に高階調である画素が占める割合に応
じて、R,G,B共に高階調である画素の階調を下げる
ように制御を行なう。
【0011】第3の発明に係る階調制御手段は、入力さ
れるR,G,B信号を画素ごとに標本化し、ディジタル
信号に変換するA/D変換手段と、このA/D変換手段
でA/D変換されたディジタル信号を記憶するデータ記
憶手段と、上記A/D変換手段から出力される各色の画
素ごとのディジタル信号の階調値と最高階調に近い値と
して設定された第1の基準値との大小を比較する階調比
較手段と、この階調比較手段の出力結果が、R,G,B
3色の画素すべての階調が第1の基準値より大きいこと
を示すときのみ、データ比較手段から入力されるデジタ
ル信号に代えて、上記デジタル信号より低い階調の画素
ごとの階調データを出力して階調制御を行なう階調変換
手段とを備えたものである。
【0012】第4の発明に係る階調制御装置において、
基準値は、各色の画素ごとに最高階調に近い値としてそ
れぞれ設定されていることを特徴とする。
【0013】第5の発明に係る階調制御装置は、階調比
較手段により画素ごとの比較を行なった結果、第1の基
準値より階調が高いと判定された画素の数を1フレーム
ごとに検出し、所定の階調以上の画素が1フレーム中に
占める数を示す第2の基準値と上記検出された画素数と
の比較を行ない、上記画素数が第2の基準値より大きい
ときは階調制御手段による階調制御を行なわせる画素数
比較検出手段とを備えたものである。
【0014】第6の発明に係る階調制御装置は、データ
記憶手段から出力されるディジタル信号を、階調変換手
段による階調制御を行なうか否かを決めるのに必要とさ
れる時間だけ遅延させてから、上記階調変換手段に出力
する遅延手段とを備えたものである。
【0015】
【発明の実施の形態】以下に、本発明をその実施例を示
す図面に基づいて説明する。
【0016】実施の形態1.図1は、本実施の形態に係
る階調制御装置のブロック図である。図において、1は
A/D変換部で、入力されたRGB信号を画素毎に標本
化しR(赤)、G(緑)、B(青)のディジタル信号(それぞ
れ、たとえば8ビットに量子化された0〜255の値)
に変換する。2はデータ記憶手段で、A/D変換部1よ
り入力されるディジタル信号を記憶する。3は階調比較
手段で、A/D変換部1から入力されるディジタル信号
と制御部5より入力される基準値(Ref_R、Ref_G、Ref_
B)とにより色ごとに階調の比較を行なう。そして、比
較した結果として、A/D変換部1から入力されたR,
G,Bのディジタル信号が3色ともそれぞれの基準値よ
り大きいか、もしくは1色でも基準値より小さいかを示
す比較結果信号を出力する。具体的には、たとえば、3
色とも基準値より大きいときはHighの信号を出力し、1
色でも基準値より小さいときはLowの信号を出力させて
も良い。
【0017】4は階調変換手段で、階調比較手段3から
入力される比較結果信号(Res1)に応じて、データ記
憶手段2から入力されるディジタル信号を制御部5から
入力される変換データ(以下、R'd、G'd、B'dとする)
に置き換えて出力する。具体的には、階調変換手段4は
入力されたディジタル信号が基準値より大きい場合は、
入力されたディジタル信号より階調が抑えられた、制御
部5から入力される変換データを出力する。また、入力
されたディジタル信号が基準値より小さい場合は、入力
されたディジタル信号をそのまま出力する。
【0018】ここで、基準値は、制御部5から出力され
る画素の階調が高階調であるか否かを判定するために設
定された値である。この基準値は、R,G,B共に等し
い基準値でも良く、また、R,G,Bそれぞれ自由に基
準値を設定することもできる。さらに、2色を同じ基準
値とし、1色だけ異なる基準値にしても良い。R,G,
Bそれぞれの基準値は自由に設定することができるの
で、基準値設定に際し、微調整が可能である。基準値
は、たとえば、最高階調の85%より大きい値に設定す
ると良い(85%以上のいずれかの値に設定可能)。ま
た、表示デバイス(CRT,TFT,PDPなど)の違いや同種
のデバイスにおける輝度特性のばらつきなどに合わせ
て、基準値の設定を変えることができる。また、変換デ
ータは高階調と判定された画素の階調データを、階調を
抑えたデータに変換するためのものである。変換データ
は、最高階調の80〜85%ぐらいの値で、基準値より
も低い値に設定しておくと良い。基準値と同じ値に設定
しても構わない。
【0019】次に本実施の形態による階調制御装置の動
作を説明する。A/D変換部1は、入力されたRGB信
号をそれぞれ8bitのディジタル信号(以下、Rd,G
d,Bdとする)に変換し、2本のデータラインに分岐し
て出力する。分岐されたデータラインのうち1ラインは
データ記憶手段2へ接続されており、データ記憶手段2
へ入力されたデータはメモリ等に記憶される。分岐した
もう一方のデータラインは階調比較手段3に接続されて
おり、階調比較手段3にRd、Gd、Bdを入力する。階
調比較手段3では、制御部5から入力される基準値(以
下Ref_R、Ref_G、Ref_B)とA/D変換部1から入力さ
れたRd、Gd、Bdを色ごとおよび画素ごとに比較し、
その比較結果(以下、Res1とする)を階調変換手段4
へ出力する。
【0020】ここで、階調比較手段3の動作を例をあげ
て説明する。A/D変換部1から入力される画素データ
がRd=250、Gd=255、Bd=247、制御部5
から入力される基準値が、Ref_R=240、Ref_G=24
5、Ref_B=240の場合、Rd(250)>Ref_R(2
40)、Gd(255)>Ref_G(245)、Bd(24
7)>Ref_B(240)となる。したがって、入力され
る画素データの3色すべてが基準値を上回っているの
で、階調比較手段3から出力されるRes1をHighレベル
にして、階調変換手段4に入力する。もし1色でも基準
値を下回っている場合(たとえばRd=220のとき)
にはRes1をLowレベルにする。
【0021】次に、階調比較手段3からの比較結果Res
1を受けた階調変換手段4では、階調比較処理にかかる
時間分遅延されてデータ記憶手段2から入力されるディ
ジタル信号Rd、Gd、Bdを、Res1がHighレベルの場合
にのみ制御部5から入力される変換データR'd、G'd、B'
dに置き換えて出力する。ここでは、R'd=240、G'd
=245、B'd=240とする。Res1がLowレベルのと
きはデータ記憶手段2から出力される信号をそのまま出
力する。たとえば、Res1がHighレベルの場合は、Rd_ou
t=R'd,Gd_out=G'd,Bd_out=B'dとなる。また、Res1
がLowレベルの場合は、Rd_out=Rd,Gd_out=Gd,Bd_ou
t=Bdとなる。
【0022】以上のように、本実施の形態によれば、入
力された信号に対して、画素単位で階調制御を行なうこ
とが可能となり、さらに、RGBすべてが高階調を有す
る画素(白色に近い色の画素)に対してのみ階調を制御
することが可能であり、単色で高階調を有する画素、お
よび、それらの混色で白色に近い色ではないが、高階調
を有する画素等に与える影響を減少させることが可能と
なる。したがって、他の色に影響を与えることなく、R
GBすべてが高階調な画素に対してのみ、階調を抑える
ように制御することができ、画面上のぎらつきを減らす
ことができる。
【0023】実施の形態2.図2は本実施の形態に係る
階調制御装置のブロック図である。図において、6は画
素数検出手段であり、7は階調制御切替手段である。画
素数比較検出手段6では、階調比較手段3の比較結果で
あるRes1がHighレベルとなった画素の数を1フレーム
期間カウントし、その画素数を制御部5から入力される
基準値(以下、Ref_countとする)と比較し、画素数比
較結果(以下、Res2とする)を階調制御切替手段7に
対して出力する。制御部5から入力される基準値(Ref_
count)は1フレーム中に占める高階調の画素の数を示
すものである。基準値(Ref_count)は1フレーム中の
画素数に対して、7〜8割を示す値であれば良い。10
は遅延手段で、階調比較手段3からのRes1を所定時間遅
延させ、画素数比較検出手段6からRes2が階調制御切替
手段7へ出力されるタイミングと合わせるようにしてい
る。遅延手段は、画素数比較検出手段6で1フレームご
との画素数を検出するのに必要とされる時間分、遅延さ
せられれば良い。
【0024】画素数比較検出手段6で、Res2=Highとな
るときは、1フレーム中の高階調の画素数が基準値より
大きいことを示し、1フレーム中に占める高階調の画素
の割合が高いことが分かる。また、Res2=Lowとなるとき
は、1フレーム中に占める高階調の画素の割合が低いこ
とが分かる。階調制御切替手段7では、Res1がHighレ
ベルであり、Res2もHighレベルである場合に、Res3を
Highレベルにして階調変換手段4に出力する。階調変換
手段4ではRes3がHighレベルのときのみデータ記憶手
段2から入力されるディジタル信号Rd、Gd、Bdを制
御部5から入力される階調データR'd、G'd、B'dにデー
タ変換して出力する。階調制御切替手段7は、Res1,R
es2の両方がHighとならないときは、階調変換手段4で
行なわれるディジタル信号Rd,Gd,Bdの階調を抑える動
作を非動作とし、データ記憶手段2から入力されるディ
ジタル信号Rd,Gd,Bdをそのまま出力する。
【0025】次に、動作について説明する。A/D変換
部1は、入力されたRGB信号をそれぞれ8bitのディ
ジタル信号(以下、Rd,Gd,Bdとする)に変換し、2本
のデータラインに分岐して出力する。分岐されたデータ
ラインのうち1ラインはデータ記憶手段2へ接続されて
おり、データ記憶手段2へ入力されたデータはメモリ等
に記憶される。分岐したもう一方のデータラインは階調
比較手段3に接続されており、階調比較手段3にRd、G
d、Bdが入力される。
【0026】階調比較手段3には、入力されるディジタ
ル信号(Rd,Gd,Bd)の各色、各画素と階調を比較する
ための基準となる基準値(Ref_R、Ref_G、Ref_B)が入
力される。この基準値とディジタル信号(Rd,Gd,Bd)
の比較を行ない、その比較結果Res1を遅延手段10を
介して階調制御切替手段4へ出力する。具体的には、基
準値よりディジタル信号(Rd,Gd,Bd)が大きいときは
Res1=Highを出力し、また、基準値よりディジタル信
号(Rd,Gd,Bd)が小さいときはRes1=Lowを出力す
る。
【0027】階調比較手段3から出力されるRes1は画
素数比較検出手段6へは直接入力される。画素数比較検
出手段6では、1フレームごとにRes1=Highとなる画
素の数をカウントする。高階調となる画素のカウントに
ついて説明する。まず、高階調の画素が不連続で検出さ
れた場合について説明する。高階調の画素を検出すると
Res1=Highの信号が出力されるので、1フレーム期間
内でRes1=Highとなる信号の立ち上がりを検出してい
けば、高階調となる画素の数が求められる。次に、高階
調となる画素が連続して検出された場合について説明す
る。1画素分についてのRes1がHighとなるclk数が分か
れば、連続してRes1=Highとなる信号のclk数から、高
階調となる画素の数を求めることができる。たとえば、
水平周波数を画素数で割れば、1画素分のclk数が求め
られる。Res1がHighとなるclk数をカウントして分周す
ることで、連続してRes1=Highとなる期間の画素数を
求めることができる。
【0028】画素数比較検出手段6には、1フレーム中
における高階調の画素が占める割合の大小を判定するた
めの基準となる基準値(Ref_count)が制御部5から入
力される。画素数検出手段5では、基準値(Ref_coun
t)と上記カウントされた画素数とを比較し、比較結果
としてRes2を階調制御切替手段7に出力する。具体的
には、基準値(Ref_count)より上記カウントされた画
素数が大きいときはRes2=Highとなる。また、基準値
(Ref_count)より上記カウントされた画素数が小さい
ときはRes2=Lowとなる。これによって、1フレーム中
に占める高階調の画素の割合が高いか否かを判定するこ
とができる。基準値(Ref_count)は、画素数を示すも
のであっても良いし、1フレーム中に占める高階調の画
素の割合を示すものであっても良い。
【0029】階調比較手段3からのRes1と画素数比較
検出手段6からのRes2は階調制御切替手段7に入力さ
れる。階調制御切替手段7は、階調変換手段4による高
階調の画素の階調を抑えるか否かを決める。階調制御切
替手段7は、階調比較手段3と画素数比較検出手段6か
ら入力されるRes1,Res2が共にHighのときに、階調変
換手段4で高階調の画素の階調を抑える動作をさせるた
めの信号Res3を出力する。ここで、階調比較手段から
のRes1は、遅延手段10を介して階調切替手段10に
入力される。したがって、遅延手段10により、画素数
比較検出手段6で行なわれる1フレーム期間内で高階調
の画素が占める割合を求めるのに必要な時間分だけ遅延
させることができ、画素数比較検出手段6の検出タイミ
ングに合わせて、階調比較手段3からのRes1を階調制御
切替手段7に出力することができる。画素数比較検出手
段6から出力されるRes2は、次のフレームについてのR
es2が検出されるまでは、前のフレームについての検出
結果が出力されている。
【0030】階調制御の動作は具体的には、Res1,Res
2が共にHighのときは、データ記憶手段2から階調変換
手段4に入力されたディジタル信号(Rd,Gd,Bd)に代
えて、制御部5から入力されるR'd,G'd,B'dを階調変
換手段4から出力する。R'd,G'd,B'dは入力されたデ
ィジタル信号(Rd,Gd,Bd)の階調よりも低い階調値と
なっている。Res1,Res2が共にHighのときは、1フレ
ーム中にR,G,B3色が高階調の画素が占める割合が
高いことを表している。Res1,Res2が共にHigh以外の
ときは、データ記憶手段2からのディジタル信号(Rd,
Gd,Bd)を階調変換手段4からそのまま出力する。
【0031】本実施の形態では以上の構成により、実施
の形態1で示した階調制御手段の使用/不使用(階調制
御手段を動作させるか、非動作とするか)を1フレーム
期間内における白色に近い色を有する画素の占有率に応
じて、自動的に切替えることができる。たとえば、上記
画素の占有率が1フレームで、7〜8割、あるいはそれ
以上を占めるときは階調制御手段を動作させるようにし
たら良い。このように制御することで、1フレーム期間
内における白色に近い色を有する画素(R,G,B3色
共に高階調の画素)が占める割合が高いときに、その画
素の階調を抑えることができ、画面上のぎらつきを減ら
すことができる。この場合、高階調の部分があっても、
その割合が低いときは階調制御は行なわれない。また、
たとえばパソコンなどを使用しているとき、ワープロや
表計算ソフトなどを起動して、画面上の高階調領域が広
くなった場合、自動的に階調制御機能(高階調部分の階
調を下げる)を働かせて、画面のぎらつきを抑えること
が可能となる。ここで、画面上の高階調領域が広くなっ
た場合とは、たとえば、画面の背景などに高階調領域の
部分が多くなったことが考えられる。
【0032】実施の形態3.図3は本実施の形態3に係
る階調制御装置のブロック図を示したものである。図に
おいて、8はフレームメモリである。本実施の形態は、
第2の実施の形態で示した図2の階調制御装置にフレー
ムメモリ8を追加したものである。このフレームメモリ
8により階調変換手段4に入力されるディジタル信号
は、階調比較手段3での階調比較処理にかかる時間と画
素数比較検出手段6での画素数検出処理にかかる時間と
の合計分だけ遅延されることになる。
【0033】本実施の形態によれば、階調変換手段4で
はRes3がHighレベルのときのみ、階調比較処理にかか
る時間分遅延されてフレームメモリ8から出力されるデ
ィジタル信号Rd、Gd、Bdを、制御部5から入力され
る階調データR'd、G'd、B'dにデータ変換して出力して
いる。したがって、1フレーム期間内において、白色に
近い色を有する画素が基準値Ref_countを超えることを
検出したと同時に階調制御を行うことが可能となる。上
記のように、検出と同時に階調制御を行なう、すなわち
検出と階調制御のタイミングを一致させることにより、
VTR,DVDなどにより動画を表示した場合でも、高階調領
域が広いと判定されたフレームに対して正確に階調制御
処理を行なうことができる。
【0034】実施の形態4.図4は本実施の形態4に係
る階調制御方式のフローチャートを示したものである。
以下、図4のフローチャートにしたがって階調制御方式
について説明する。階調制御装置に入力されたR,G,
B信号は、ステップ1(以下、S1とする)で、R,
G,Bしんごうの階調値を各色の各画素ごとに求める。
ここでは、たとえば、入力されたR,G,B信号をディ
ジタル信号に変換し、量子化された値から階調値を求め
ることができる。
【0035】ステップ2(以下、S2とする)では、
R,G,B信号が3色共に高階調となる画素を判定して
いる。ここでは、各色各画素ごとに基準値(高階調かを
判断するための所定の階調値)と比較して判定してい
る。3色の画素が高階調となるときはステップ3(以
下、S3とする)に進み、高階調と判定されたR,G,
B信号の各画素の階調値を下げる。S2で高階調と判定
されなかったときは、ステップ4(以下、S4とする)
に進み、入力されたR,G,B信号の各画素の階調値を
保つ。ステップ5では、S3からの階調値の下げられた
R,G,B信号、あるいはS4からの階調値の保たれた
R,G,B信号が出力される。このように、S1〜5の
ステップにしたがって、階調制御を行なうことで、他の
色に与える影響を少なくして、階調値の高い白色(ある
いは、白色に近い色)の階調を下げることができる。
【0036】実施の形態5.図5は、本実施の形態5に
係る階調制御方式のフローチャートを示したものであ
る。以下、図5のフローチャートにしたがって階調制御
方式について説明する。階調制御装置に入力されたR,
G,B信号は、ステップ6(以下、S6とする)で、
R,G,B信号の階調値を各色の各画素ごとに求める。
ここでは、たとえば、入力されたR,G,B信号をディ
ジタル信号に変換し、量子化された値から階調値を求め
ることができる。
【0037】ステップ7(以下、S7とする)では、
R,G,B信号の各画素が3色共に高階調となるかを判
定している。ここでは、各色各画素ごとに基準値(高階
調かを判断するための所定の階調値)と比較して判定し
ている。3色の画素が高階調となるときはステップ8
(以下、S8とする)に進み、1フレーム期間ごとに、
高階調と判定されたR,G,B信号の画素の割合を検出
する。ここでは、たとえば、1フレーム期間内で高階調
となる画素数を検出し、第2の基準値と比較を行ない、
1フレーム期間内で全画素数に対して高階調となる画素
が占める割合が高いか、低いかを求めている。
【0038】1フレーム期間内で高階調となる画素が占
める割合が高い場合は、ステップ10に進み、R,G,
B3色とも高階調となる画素の階調値を下げる。また、
1フレーム期間内で全画素数に対して高階調となる画素
が占める割合が低いときは、ステップ11(以下、S1
1とする)に進み、階調変換は行なわずに入力された
R,G,B信号の各画素の階調値を保つ。この場合は、
R,G,B3色とも高階調となる画素についても階調変
換は行なわれない。また、S7でR,G,B信号の各画
素が3色共に高階調でないときは、S11に進み、階調
変換は行なわれずに、入力されたR,G,B信号の各画
素の階調値を保つ。そして、ステップ12では、S10
からの階調値の下げられたR,G,B信号を出力する。
さらに、S12ではS11からの装置に入力されたとき
の階調が保たれたR,G,B信号が出力される。
【0039】このように、S6からS12のフローにし
たがって、処理を行なうことで1フレーム期間内に高階
調の画素が占める割合が高いときに(すなわち、画面中
で高階調領域が広いとき。たとえば、背景が高階調とな
っているときなど)、他の色に与える影響を少なくして
高階調領域の階調を下げることができ、画面のぎらつき
を減らすことができる。
【0040】
【発明の効果】第1の発明によれば、入力されるR,
G,B信号を画素ごとに標本化して、ディジタル信号に
変換し、この変換されたR,G,B信号の各画素の量子
化された値から3色共に高階調と判定したときのみ、こ
れら各画素の階調を下げるように階調制御を行なうこと
により、ディジタル信号の階調制御を画素単位で行うこ
とができ、他の色に与える影響を少なくして、R,G,
B3色とも高階調となる画素の階調を下げることができ
る。
【0041】第2の発明によれば、階調制御は、1フレ
ーム期間内における全画素数に対して、R,G,B共に
高階調である画素が占める割合に応じて、R,G,B共
に高階調である画素の階調を下げるようにしているの
で、R,G,B共に高階調となる画素の割合に応じた適
切な階調の制御を行なうことができる。
【0042】第3の発明によれば、入力されるR,G,
B信号を画素ごとに標本化し、ディジタル信号に変換す
るA/D変換手段と、このA/D変換手段でA/D変換
されたディジタル信号を記憶するデータ記憶手段と、上
記A/D変換手段から出力される各色の画素ごとのディ
ジタル信号の階調値と 最高階調に近い値として設定さ
れた第1の基準値との大小を比較する階調比較手段と、
この階調比較手段の出力結果が、R,G,B3色の画素
すべての階調が第1の基準値より大きいことを示すとき
のみ、データ比較手段から入力されるデジタル信号に代
えて、上記デジタル信号より低い階調の画素ごとの階調
データを出力して階調制御を行なう階調変換手段とを備
えたことにより、入力されたR,G,B信号の階調制御
を画素単位で行うことができ、他の色に与える影響を少
なくして、最高階調に近い各色の画素の階調を下げるこ
とができる。
【0043】第4の発明によれば、基準値は、各色の画
素ごとに最高階調に近い値としてそれぞれ設定されてい
るので、各色ごとに基準値を設定することができる。
【0044】第5の発明によれば、階調比較手段により
画素ごとの比較を行なった結果、第1の基準値より階調
が高いと判定された画素の数を1フレームごとに検出
し、所定の階調以上の画素が1フレーム中に占める数を
示す第2の基準値と上記検出された画素数との比較を行
ない、上記画素数が第2の基準値より大きいときは階調
制御手段による階調制御を行なわせる画素数比較検出手
段とを備えたことにより、1フレーム中で高階調となる
画素が占める割合の高いときに、R,G,B3色とも高
階調の画素に対して、階調を抑えるための階調制御を行
なうことができる。
【0045】第6の発明によれば、データ記憶手段から
出力されるディジタル信号を、階調変換手段による階調
制御を行なうか否かを決めるのに必要とされる時間だけ
遅延させてから、上記階調変換手段に出力する遅延手段
とを備えたことにより、上記ディジタル信号に対して階
調制御を行なうか否かの判定に必要な時間を考慮して、
その判定対象となった上記ディジタル信号に適切な階調
制御を行なうことができる。
【図面の簡単な説明】
【図1】 実施の形態1に係る階調制御装置のブロック
図である。
【図2】 実施の形態2に係る階調制御装置のブロック
図である。
【図3】 実施の形態3に係る階調制御装置のブロック
図である。
【図4】 実施の形態4に係る階調制御方式のフローチ
ャートである。
【図5】 実施の形態5に係る階調制御方式のフローチ
ャートである。
【図6】 従来の階調制御装置のブロック図である。
【図7】 入力階調に対する出力階調の特性を示した図
である。
【図8】 入力階調に対する出力階調の特性を示した図
である。
【符号の説明】
1 A/D変換部、 2 データ記憶手段、 3
階調比較手段、4 階調変換手段、 5 制御部、
6 画素数検出手段 7 階調制御切替手段、 8 フレームメモリ、
9 LUT記憶用ROM、10 遅延手段
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5C058 AA06 BA08 BB04 BB13 BB21 5C060 AA00 BA03 BA04 BA09 BD02 5C066 AA03 BA20 CA17 EA03 GA01 GA26 GB01 KA12 KC11 KD02 KD06 LA02 5C080 AA10 BB05 CC03 DD01 EE29 EE30 JJ02 JJ05 JJ07 KK43 5C082 BA34 BA35 BB16 BB51 CB01 DA51 MM10

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力されるR,G,B信号を画素ごとに
    標本化して、ディジタル信号に変換し、この変換された
    R,G,B信号の各画素の量子化された値から3色共に
    高階調と判定したときのみ、これら各画素の階調を下げ
    るように階調制御を行なうことを特徴とする階調制御方
    式。
  2. 【請求項2】 階調制御は、1フレーム期間内における
    全画素数に対して、R,G,B共に高階調である画素が
    占める割合に応じて、R,G,B共に高階調である画素
    の階調を下げるように制御を行なうことを特徴とする請
    求項1記載の階調制御方式。
  3. 【請求項3】 入力されるR,G,B信号を画素ごとに
    標本化し、それぞれの画素に応じた量子化値を有するデ
    ィジタル信号に変換するA/D変換手段と、このA/D
    変換手段から出力されるディジタル信号に変換された各
    画素の量子化値を記憶するデータ記憶手段と、 ディジタル信号に変換された上記R,G,B各画素の量
    子化値にもとづく階調値と最高階調に近い値として設定
    された第1の基準値との大小を比較する階調比較手段
    と、 この階調比較手段の出力結果が、R,G,B3色の画素
    すべての階調が第1の基準値より大きいことを示すとき
    のみ、上記データ記憶手段から入力されるディジタル信
    号に代えて、上記ディジタル信号より低い階調の画素か
    らなるR,G,Bのディジタル信号を出力して階調制御
    を行なう階調変換手段とを備えたことを特徴とする階調
    制御装置。
  4. 【請求項4】 第1の基準値は、各色の画素ごとに最高
    階調に近い値としてそれぞれ設定されていることを特徴
    とする請求項3記載の階調制御装置。
  5. 【請求項5】 階調比較手段により画素ごとの比較を行
    なった結果、第1の基準値より階調が高いと判定された
    画素の数を1フレームごとに検出し、 所定の階調以上の画素が1フレーム中に占める数を示す
    第2の基準値と上記検出された画素数との比較を行な
    い、 上記画素数が第2の基準値より大きいときは階調制御手
    段による階調制御を行なわせる画素数比較検出手段とを
    備えたことを特徴とする請求項3、または4記載の階調
    制御装置。
  6. 【請求項6】 データ記憶手段から出力されるディジタ
    ル信号を、 階調変換手段による階調制御を行なうか否かを決めるの
    に必要とされる時間だけ遅延させてから、上記階調変換
    手段に出力する遅延手段とを備えたことを特徴とする請
    求項3ないし5のいずれか一つに記載の階調制御装置。
JP35864199A 1999-12-17 1999-12-17 階調制御方式および階調制御装置 Pending JP2001175237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35864199A JP2001175237A (ja) 1999-12-17 1999-12-17 階調制御方式および階調制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35864199A JP2001175237A (ja) 1999-12-17 1999-12-17 階調制御方式および階調制御装置

Publications (1)

Publication Number Publication Date
JP2001175237A true JP2001175237A (ja) 2001-06-29

Family

ID=18460368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35864199A Pending JP2001175237A (ja) 1999-12-17 1999-12-17 階調制御方式および階調制御装置

Country Status (1)

Country Link
JP (1) JP2001175237A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581866B1 (ko) 2003-10-15 2006-05-22 삼성에스디아이 주식회사 화이트 밸런스 조정 방법, 장치, 및 이를 구비한디스플레이 패널
WO2006112108A1 (ja) * 2005-03-31 2006-10-26 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法
WO2006112110A1 (ja) * 2005-03-31 2006-10-26 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法
KR100945584B1 (ko) 2003-06-02 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치
KR101131265B1 (ko) 2004-12-31 2012-03-30 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 구동방법
KR20140047299A (ko) * 2012-10-12 2014-04-22 엘지디스플레이 주식회사 액정표시장치

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945584B1 (ko) 2003-06-02 2010-03-08 삼성전자주식회사 액정 표시 장치의 구동 장치
KR100581866B1 (ko) 2003-10-15 2006-05-22 삼성에스디아이 주식회사 화이트 밸런스 조정 방법, 장치, 및 이를 구비한디스플레이 패널
KR101131265B1 (ko) 2004-12-31 2012-03-30 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 구동방법
JP4515503B2 (ja) * 2005-03-31 2010-08-04 シャープ株式会社 液晶表示装置の駆動方法
JPWO2006112110A1 (ja) * 2005-03-31 2008-11-27 シャープ株式会社 液晶表示装置の駆動方法
JPWO2006112108A1 (ja) * 2005-03-31 2008-11-27 シャープ株式会社 液晶表示装置の駆動方法
WO2006112110A1 (ja) * 2005-03-31 2006-10-26 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法
JP4574676B2 (ja) * 2005-03-31 2010-11-04 シャープ株式会社 液晶表示装置の駆動方法
WO2006112108A1 (ja) * 2005-03-31 2006-10-26 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法
US8217880B2 (en) 2005-03-31 2012-07-10 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
US8264441B2 (en) 2005-03-31 2012-09-11 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
US8462091B2 (en) 2005-03-31 2013-06-11 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
US8723775B2 (en) 2005-03-31 2014-05-13 Sharp Kabushiki Kaisha Method for driving liquid crystal display apparatus
KR20140047299A (ko) * 2012-10-12 2014-04-22 엘지디스플레이 주식회사 액정표시장치
KR102003253B1 (ko) * 2012-10-12 2019-07-24 엘지디스플레이 주식회사 액정표시장치

Similar Documents

Publication Publication Date Title
US7719551B2 (en) Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith
JP4490044B2 (ja) 色特性補償機能と応答速度補償機能を有する液晶表示装置
US7973973B2 (en) Display device, display panel driver and method of driving display panel
US20040246537A1 (en) Video signal processing circuit, video display apparatus, and video display method
US6310659B1 (en) Graphics processing device and method with graphics versus video color space conversion discrimination
US7554557B2 (en) Device and method for image compression and decompression
JP2919278B2 (ja) マルチシンク対応液晶ディスプレイ装置の表示制御装置及び表示制御方法
JPH08317250A (ja) ダイナミック映像制御回路
US7684638B2 (en) Dynamic image contrast enhancement device
US7511766B2 (en) Video signal processing device and method for processing gradation step
JPH08251515A (ja) 表示器の焼付防止方法
JP2001175237A (ja) 階調制御方式および階調制御装置
JPH07334123A (ja) 液晶表示装置
JP2000020013A (ja) 映像信号処理装置
JP4910254B2 (ja) 画像処理装置及び方法
JP2001119715A (ja) 表示装置の映像信号処理回路及び方法
JP2807569B2 (ja) 液晶表示装置
JP3867386B2 (ja) 映像表示装置
JP3801189B2 (ja) ビットリダクション装置
JP3253268B2 (ja) 階調補正装置
JP2002218493A (ja) 輪郭補正回路及び方法
KR100612518B1 (ko) 영상 처리속도와 화질을 향상시키기 위한 플라스마디스플레이 패널의 영상 처리 회로 및 그 방법.
JPH05108026A (ja) 多階調表示装置
JPH08190363A (ja) 映像信号処理装置
JPH11122510A (ja) 映像信号の輪郭補正回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018