JP2001168704A - インピーダンス調整機能付き制御回路 - Google Patents
インピーダンス調整機能付き制御回路Info
- Publication number
- JP2001168704A JP2001168704A JP34978499A JP34978499A JP2001168704A JP 2001168704 A JP2001168704 A JP 2001168704A JP 34978499 A JP34978499 A JP 34978499A JP 34978499 A JP34978499 A JP 34978499A JP 2001168704 A JP2001168704 A JP 2001168704A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- control circuit
- circuit
- output buffer
- impedance adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】伝送線路特性インピーダンスとの不整合により
生じる出力バッファの反射ノイズを防止する。 【解決手段】制御回路内部に、タイマー回路、論理活性
化回路を内蔵し、電子回路の駆動により温度が上昇した
場合の高温に近い状態でインピーダンスを調整すること
を可能とし、更に、インピーダンス変動検知回路によ
り、インピーダンス値が変動した場合にも、インピーダ
ンス値を常に最適化することで、伝送線路特性インピー
ダンスとの不整合を防止して、出力バッファの反射ノイ
ズを防止する。
生じる出力バッファの反射ノイズを防止する。 【解決手段】制御回路内部に、タイマー回路、論理活性
化回路を内蔵し、電子回路の駆動により温度が上昇した
場合の高温に近い状態でインピーダンスを調整すること
を可能とし、更に、インピーダンス変動検知回路によ
り、インピーダンス値が変動した場合にも、インピーダ
ンス値を常に最適化することで、伝送線路特性インピー
ダンスとの不整合を防止して、出力バッファの反射ノイ
ズを防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報記録再生装置
等の制御回路に関し、特にインピーダンス調整機能を有
する出力バッファと、当該出力バッファのインピーダン
スの調整を行うインピーダンス調整部とを備えた制御回
路、及び当該制御回路を搭載した電子基板に関する。
等の制御回路に関し、特にインピーダンス調整機能を有
する出力バッファと、当該出力バッファのインピーダン
スの調整を行うインピーダンス調整部とを備えた制御回
路、及び当該制御回路を搭載した電子基板に関する。
【０００２】
【従来の技術】近年は、計算機の性能向上がめざまし
く、それに伴い周辺装置にも高速、高性能、高機能化が
要求されてきている。また、装置の大きさも年々小型化
が要求されている。
く、それに伴い周辺装置にも高速、高性能、高機能化が
要求されてきている。また、装置の大きさも年々小型化
が要求されている。
【０００３】現在、計算機や磁気ディスク装置等の周辺
装置には、半導体集積回路が搭載されているが、高速、
高性能化に伴い、そのバス・インタフェースも小振幅、
高速化している。一般に、半導体集積回路(以下「制御
回路」と称す)は、電子基板に搭載され、送端と受端が
１対１接続された外部との信号伝送線路の特性インピー
ダンスに送端出力バッファのインピーダンスを合せて受
端への反射ノイズを防いだ状態で高速のデータ転送を行
う。
装置には、半導体集積回路が搭載されているが、高速、
高性能化に伴い、そのバス・インタフェースも小振幅、
高速化している。一般に、半導体集積回路(以下「制御
回路」と称す)は、電子基板に搭載され、送端と受端が
１対１接続された外部との信号伝送線路の特性インピー
ダンスに送端出力バッファのインピーダンスを合せて受
端への反射ノイズを防いだ状態で高速のデータ転送を行
う。
【０００４】このインピーダンスの調整方法は、制御回
路外部より論理値で出力バッファのインピーダンスを設
定するタイプと、制御回路外部に取り付けた伝送線路の
特性インピーダンスに等しい抵抗値に出力バッファのイ
ンピーダンスを合わせる制御回路内蔵のインピーダンス
調整部を使って前記論理値を設定するタイプがあり、一
般には、インピーダンス調整部を用いる方が制御回路の
製造バラツキ、電圧変動、温度変動等のインピーダンス
変動要因を吸収したインピーダンス調整が可能な為、イ
ンピーダンス調整方法の主流である。
路外部より論理値で出力バッファのインピーダンスを設
定するタイプと、制御回路外部に取り付けた伝送線路の
特性インピーダンスに等しい抵抗値に出力バッファのイ
ンピーダンスを合わせる制御回路内蔵のインピーダンス
調整部を使って前記論理値を設定するタイプがあり、一
般には、インピーダンス調整部を用いる方が制御回路の
製造バラツキ、電圧変動、温度変動等のインピーダンス
変動要因を吸収したインピーダンス調整が可能な為、イ
ンピーダンス調整方法の主流である。
【０００５】尚、前述のインピーダンス調整機能を有し
た例としては、ＧＴＬに関連した技術が記載された例と
して、特開平６−１０４７２５号公報が知られている。
た例としては、ＧＴＬに関連した技術が記載された例と
して、特開平６−１０４７２５号公報が知られている。
【０００６】また、通常動作中のＬＳＩの温度で出力抵
抗値を自動調整する技術として、特開平１１−３１９６
０号公報がある。
抗値を自動調整する技術として、特開平１１−３１９６
０号公報がある。
【０００７】
【発明が解決しようとする課題】制御回路の有する出力
バッファのインピーダンス特性は、装置電源投入時や制
御回路を搭載した電子基板を駆動中に挿入した時の比較
的低温状態と、電子回路の駆動により温度が上昇した高
温状態とでは、変動する特性を持っている。且つ、製造
ロット、電源電圧変動による変動も大きいことが知られ
ている。
バッファのインピーダンス特性は、装置電源投入時や制
御回路を搭載した電子基板を駆動中に挿入した時の比較
的低温状態と、電子回路の駆動により温度が上昇した高
温状態とでは、変動する特性を持っている。且つ、製造
ロット、電源電圧変動による変動も大きいことが知られ
ている。
【０００８】この様な特性を持つ制御回路の出力バッフ
ァのインピーダンスの設定は、従来、電子基板への電源
投入時、即ち周囲温度が低く、且つ、制御回路も殆ど動
作していない時にインピーダンスの調整を行っていた。
この為、従来技術に於いては、その後の装置、及び制御
回路が動作し、温度の上昇により、出力バッファのイン
ピーダンスも上昇し、伝送線路特性インピーダンスと不
整合を生じて、反射ノイズが受端にも発生し、高速伝送
の妨げになると言う不具合があった。
ァのインピーダンスの設定は、従来、電子基板への電源
投入時、即ち周囲温度が低く、且つ、制御回路も殆ど動
作していない時にインピーダンスの調整を行っていた。
この為、従来技術に於いては、その後の装置、及び制御
回路が動作し、温度の上昇により、出力バッファのイン
ピーダンスも上昇し、伝送線路特性インピーダンスと不
整合を生じて、反射ノイズが受端にも発生し、高速伝送
の妨げになると言う不具合があった。
【０００９】本発明の目的は、前述の従来技術による不
具合を除去し、受端側での反射ノイズの発生を防止し
て、高速データ伝送を行うことが可能な情報記録再生装
置等の制御回路を提供することである。
具合を除去し、受端側での反射ノイズの発生を防止し
て、高速データ伝送を行うことが可能な情報記録再生装
置等の制御回路を提供することである。
【００１０】
【課題を解決するための手段】上記問題を解決する為
に、本発明の制御回路は、インピーダンス調整機能を有
する出力バッファと、該出力バッファのインピーダンス
の調整を行うインピーダンス調整部と、所定所時刻をカ
ウントするタイマーとを有する制御回路において、装置
電源投入時や装置駆動中に該制御回路を搭載した電子基
板を挿入した時の低温（第１の温度）状態でのインピー
ダンス値と、電子回路の駆動により温度が上昇した時の
高温（第２の温度）状態でのインピーダンス値との差を
調整する手段と、前記の低温状態で、一旦、初期のイン
ピーダンス調整を行い、一定時間経過後の高温状態にな
った時点で、再度インピーダンスの調整を行う為、前記
の高温になる迄の設定時間をカウントする為のタイマー
機能を備えていることを特徴とする。
に、本発明の制御回路は、インピーダンス調整機能を有
する出力バッファと、該出力バッファのインピーダンス
の調整を行うインピーダンス調整部と、所定所時刻をカ
ウントするタイマーとを有する制御回路において、装置
電源投入時や装置駆動中に該制御回路を搭載した電子基
板を挿入した時の低温（第１の温度）状態でのインピー
ダンス値と、電子回路の駆動により温度が上昇した時の
高温（第２の温度）状態でのインピーダンス値との差を
調整する手段と、前記の低温状態で、一旦、初期のイン
ピーダンス調整を行い、一定時間経過後の高温状態にな
った時点で、再度インピーダンスの調整を行う為、前記
の高温になる迄の設定時間をカウントする為のタイマー
機能を備えていることを特徴とする。
【００１１】また、本発明の制御回路は、インピーダン
ス調整機能を有する出力バッファと、該出力バッファの
インピーダンスの調整を行うインピーダンス調整部とを
有する制御回路において、装置電源投入時や装置駆動中
に該制御回路を搭載した電子基板を挿入した後、１分程
度の短時間で、該制御回路内部の温度を、電子基板を挿
入した時の低温（第１の温度）電子回路の通常動作中の
温度と等価な温度（第２の温度）まで上昇させることが
可能な機能を備えていることを特徴とする。
ス調整機能を有する出力バッファと、該出力バッファの
インピーダンスの調整を行うインピーダンス調整部とを
有する制御回路において、装置電源投入時や装置駆動中
に該制御回路を搭載した電子基板を挿入した後、１分程
度の短時間で、該制御回路内部の温度を、電子基板を挿
入した時の低温（第１の温度）電子回路の通常動作中の
温度と等価な温度（第２の温度）まで上昇させることが
可能な機能を備えていることを特徴とする。
【００１２】また更に、本発明の制御回路は、インピー
ダンス調整機能を有する出力バッファと、該出力バッフ
ァのインピーダンスの調整を行うインピーダンス調整部
とを有する制御回路に於いて、電子基板を駆動中の該制
御回路部に供給される電源電圧変動、該制御回路部自身
の温度変動によるインピーダンスの変動をインピーダン
ス変動値として検知する機能を備えていることを特徴と
する。
ダンス調整機能を有する出力バッファと、該出力バッフ
ァのインピーダンスの調整を行うインピーダンス調整部
とを有する制御回路に於いて、電子基板を駆動中の該制
御回路部に供給される電源電圧変動、該制御回路部自身
の温度変動によるインピーダンスの変動をインピーダン
ス変動値として検知する機能を備えていることを特徴と
する。
【００１３】
【発明の実施の形態】以下に、本発明の実施形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１４】図１は、本発明の第１の実施形態によるイ
ンピーダンス調整機能付き制御回路１００を説明する為
の図である。
ンピーダンス調整機能付き制御回路１００を説明する為
の図である。
【００１５】本実施形態によるインピーダンス調整機能
付き制御回路１００は、図１に示す如く、回路外部の伝
送線路１０６と接続され、高速信号を出力する出力バッ
ファ１０２と、外部の抵抗１０５に基ずき出力バッファ
１０２のインピーダンス値を複数ビットの論理値により
指示するインピーダンス調整部１０４と、当該インピー
ダンス調整部１０４にある設定時間経過後にインピーダ
ンス値の再調整の指示を行う為のタイマー回路１０１と
を備えている。
付き制御回路１００は、図１に示す如く、回路外部の伝
送線路１０６と接続され、高速信号を出力する出力バッ
ファ１０２と、外部の抵抗１０５に基ずき出力バッファ
１０２のインピーダンス値を複数ビットの論理値により
指示するインピーダンス調整部１０４と、当該インピー
ダンス調整部１０４にある設定時間経過後にインピーダ
ンス値の再調整の指示を行う為のタイマー回路１０１と
を備えている。
【００１６】前述インピーダンス調整部１０４からのイ
ンピーダンス調整ビットを、例えば３ビットと仮定する
と、その３ビットの論理値は図２に示す如く、例えば論
理値が“０００”の時の出力バッファ１０２のインピー
ダンス値を４０Ωとし、論理値が“００１”の時のイン
ピーダンス値を４４Ωとし、論理値が“１１１”の時の
出力バッファ１０２のインピーダンス値を６５Ωにする
ことを表わしたものである。この３ビットの論理値によ
り出力バッファ１０２のインピーダンス値が設定され
る。
ンピーダンス調整ビットを、例えば３ビットと仮定する
と、その３ビットの論理値は図２に示す如く、例えば論
理値が“０００”の時の出力バッファ１０２のインピー
ダンス値を４０Ωとし、論理値が“００１”の時のイン
ピーダンス値を４４Ωとし、論理値が“１１１”の時の
出力バッファ１０２のインピーダンス値を６５Ωにする
ことを表わしたものである。この３ビットの論理値によ
り出力バッファ１０２のインピーダンス値が設定され
る。
【００１７】また、上述と同様にインピーダンス調整ビ
ットを、例えば３ビットと仮定すると、インピーダンス
調整回路部は図５に示す如く、インピーダンス調整時に
は、リセット信号５０７によりカウンタ回路５０１のカ
ウンタ信号５０３がクリア(“０００”)される。次に調
整回路のカウンタ値制御信号５０５により、カウント信
号が“０００”、“００１”、“０１０”の如く、“１
１１”迄１ずつカウントアップし、カウントアップ動作
後にカウントダウンした時点で、外付け抵抗１０５の抵
抗値と略一致したことを認識し、インピーダンス調整を
を停止する。そのカウント値をメモリ回路５０８に格納
し保持するものとする。例えば、外付け抵抗値１０５が
５０Ωとすると、カウンタ回路５０１が“０１１”で停
止し、その値がメモリ回路５０８に格納される。このメ
モリ回路に格納された３ビットの論理値により、出力バ
ッファのインピーダンス値が設定される。
ットを、例えば３ビットと仮定すると、インピーダンス
調整回路部は図５に示す如く、インピーダンス調整時に
は、リセット信号５０７によりカウンタ回路５０１のカ
ウンタ信号５０３がクリア(“０００”)される。次に調
整回路のカウンタ値制御信号５０５により、カウント信
号が“０００”、“００１”、“０１０”の如く、“１
１１”迄１ずつカウントアップし、カウントアップ動作
後にカウントダウンした時点で、外付け抵抗１０５の抵
抗値と略一致したことを認識し、インピーダンス調整を
を停止する。そのカウント値をメモリ回路５０８に格納
し保持するものとする。例えば、外付け抵抗値１０５が
５０Ωとすると、カウンタ回路５０１が“０１１”で停
止し、その値がメモリ回路５０８に格納される。このメ
モリ回路に格納された３ビットの論理値により、出力バ
ッファのインピーダンス値が設定される。
【００１８】この様に構成された制御回路１００は、起
動時に於いて、初期インピーダンス調整指示信号１０９
が論理値“Ｈ”になることにより、インピーダンス調整
部１０４が、出力バッファ１０２に接続された伝送線路
１０６の特性インピーダンスに等しい値の外部抵抗１０
５の値を基準として、駆動中の一番近い出力インピーダ
ンスの調整ビットの論理値を選択し、出力バッファ１０
２のインピーダンス値の調整を行う。
動時に於いて、初期インピーダンス調整指示信号１０９
が論理値“Ｈ”になることにより、インピーダンス調整
部１０４が、出力バッファ１０２に接続された伝送線路
１０６の特性インピーダンスに等しい値の外部抵抗１０
５の値を基準として、駆動中の一番近い出力インピーダ
ンスの調整ビットの論理値を選択し、出力バッファ１０
２のインピーダンス値の調整を行う。
【００１９】次に、電子回路の駆動により制御回路１０
０の温度が上昇した高温状態では、出力バッファ１０２
のインピーダンス値も変動(上昇)する。そこで、一定時
間経過後にインピーダンス値の再調整指示を行う為のタ
イマー回路１０１で、制御回路１００の温度がある程度
上昇する時間を予め設定しておき、装置の起動時からそ
の設定時間経過後に、インピーダンス値の再調整指示信
号１０７の論理値が“Ｈ”になることにより、インピー
ダンス調整部１０４が、出力バッファ１０２に接続され
た伝送線路１０６の特性インピーダンスに等しい値の外
部抵抗１０５の値を基準として、駆動中の一番近い出力
インピーダンスの調整ビットの論理値を選択し、出力バ
ッファ１０２のインピーダンス値の再調整を行う。次い
で、インピーダンス調整完了すると信号１０８が論理値
“Ｈ”になることにより、制御回路１００の外部から、
インピーダンスの調整が完了したことを検知することが
できる。
０の温度が上昇した高温状態では、出力バッファ１０２
のインピーダンス値も変動(上昇)する。そこで、一定時
間経過後にインピーダンス値の再調整指示を行う為のタ
イマー回路１０１で、制御回路１００の温度がある程度
上昇する時間を予め設定しておき、装置の起動時からそ
の設定時間経過後に、インピーダンス値の再調整指示信
号１０７の論理値が“Ｈ”になることにより、インピー
ダンス調整部１０４が、出力バッファ１０２に接続され
た伝送線路１０６の特性インピーダンスに等しい値の外
部抵抗１０５の値を基準として、駆動中の一番近い出力
インピーダンスの調整ビットの論理値を選択し、出力バ
ッファ１０２のインピーダンス値の再調整を行う。次い
で、インピーダンス調整完了すると信号１０８が論理値
“Ｈ”になることにより、制御回路１００の外部から、
インピーダンスの調整が完了したことを検知することが
できる。
【００２０】これにより、本実施形態による制御回路１
００は、受端側の伝送線路１０６からの反射ノイズの発
生を防止して高速データ伝送を行うことができ、更に電
子回路の駆動により制御回路１００の温度が上昇した高
温状態になった際にも、インピーダンス値の再調整を行
うことなく、受端側の反射ノイズの発生を防止して高速
データ伝送を行うことができる。
００は、受端側の伝送線路１０６からの反射ノイズの発
生を防止して高速データ伝送を行うことができ、更に電
子回路の駆動により制御回路１００の温度が上昇した高
温状態になった際にも、インピーダンス値の再調整を行
うことなく、受端側の反射ノイズの発生を防止して高速
データ伝送を行うことができる。
【００２１】図３は、本発明の第２の実施形態によるイ
ンピーダンス調整機能付き制御回路３００を説明する為
の図である。
ンピーダンス調整機能付き制御回路３００を説明する為
の図である。
【００２２】本実施形態によるインピーダンス調整機能
付き制御回路３００は、図１に示す如く、回路外部の伝
送線路１０６と接続され、高速信号を出力する出力バッ
ファ１０２と、外部の抵抗１０５に基ずき出力バッファ
１０２のインピーダンス値を複数ビットの論理値により
指示するインピーダンス調整部１０４と、通常の電子回
路の駆動により、制御回路３００の温度が上昇した高温
状態と同等な状態に素早く活性化する為の論理活性化回
路３０１とを備えている。
付き制御回路３００は、図１に示す如く、回路外部の伝
送線路１０６と接続され、高速信号を出力する出力バッ
ファ１０２と、外部の抵抗１０５に基ずき出力バッファ
１０２のインピーダンス値を複数ビットの論理値により
指示するインピーダンス調整部１０４と、通常の電子回
路の駆動により、制御回路３００の温度が上昇した高温
状態と同等な状態に素早く活性化する為の論理活性化回
路３０１とを備えている。
【００２３】また、制御回路３００は、装置電源投入時
や装置駆動中に制御回路を搭載した電子基板を活線挿入
した時は、低温状態にあり、電子回路を駆動した時は、
温度が上昇し高温状態となる。通常、制御回路３００
は、後記の高温状態で動作している。
や装置駆動中に制御回路を搭載した電子基板を活線挿入
した時は、低温状態にあり、電子回路を駆動した時は、
温度が上昇し高温状態となる。通常、制御回路３００
は、後記の高温状態で動作している。
【００２４】この論理活性化回路３０１は、短時間、例
えば、１分程度の間に制御回路３００を、活性化させ、
電子回路の駆動した時と同等な高温状態にする機能を有
する。
えば、１分程度の間に制御回路３００を、活性化させ、
電子回路の駆動した時と同等な高温状態にする機能を有
する。
【００２５】論理活性化回路３０１の回路活性化方法と
しては、テスト容易化設計手法であるスキャン方式と、
バウンダリスキャン方式を利用すことである。制御回路
の内部回路部を活性化する手段としては、前記のスキャ
ン方式を使用してフリップフロップにクロック、及び入
力データ“Ｈ”または、“Ｌ”を与え、フリップフロッ
プの出力データを“Ｈ”または、“Ｌ”に交互に切り換
えることにより実施可能である。また、制御回路の出力
バッファ部（外部回路部）を活性化する手段としては、
後記のバウンダリスキャン方式を使用して、出力バッフ
ァ部からの出力データを“Ｈ”または、“Ｌ”に交互に
切り換えることにより実施可能である。前述では出力バ
ッファとしたが、双方向バッファの場合には、出力イネ
ーブル信号により出力モードにしておくことにより、同
様に実施可能である。この様にして、制御回路の内部回
路部、及び入出力バッファ部を活性化することにより、
短時間で制御回路３００を、活性化させ、電子回路の駆
動した時と同等な高温状態にすることが可能である。
しては、テスト容易化設計手法であるスキャン方式と、
バウンダリスキャン方式を利用すことである。制御回路
の内部回路部を活性化する手段としては、前記のスキャ
ン方式を使用してフリップフロップにクロック、及び入
力データ“Ｈ”または、“Ｌ”を与え、フリップフロッ
プの出力データを“Ｈ”または、“Ｌ”に交互に切り換
えることにより実施可能である。また、制御回路の出力
バッファ部（外部回路部）を活性化する手段としては、
後記のバウンダリスキャン方式を使用して、出力バッフ
ァ部からの出力データを“Ｈ”または、“Ｌ”に交互に
切り換えることにより実施可能である。前述では出力バ
ッファとしたが、双方向バッファの場合には、出力イネ
ーブル信号により出力モードにしておくことにより、同
様に実施可能である。この様にして、制御回路の内部回
路部、及び入出力バッファ部を活性化することにより、
短時間で制御回路３００を、活性化させ、電子回路の駆
動した時と同等な高温状態にすることが可能である。
【００２６】この様に構成された制御回路３００は、起
動時に於いて、論理活性化回路３０１により、電子回路
の駆動した時と同等な高温状態になり、高温状態になっ
たことを示す信号３０７が論理値“Ｈ”になることによ
り、インピーダンス調整部１０４が、前述の第１の実施
形態と同様に、出力バッファ１０２に接続された伝送線
路１０６の特性インピーダンスに等しい値の外部抵抗１
０５の値を基準として、駆動中の一番近い出力インピー
ダンスの調整ビットの論理値を選択し、出力バッファ１
０２のインピーダンス値の調整を行う。次いで、インピ
ーダンス調整完了すると信号１０８が論理値“Ｈ”にな
ることにより、制御回路３００の外部から、インピーダ
ンスの調整が完了したことを検知することができる。
動時に於いて、論理活性化回路３０１により、電子回路
の駆動した時と同等な高温状態になり、高温状態になっ
たことを示す信号３０７が論理値“Ｈ”になることによ
り、インピーダンス調整部１０４が、前述の第１の実施
形態と同様に、出力バッファ１０２に接続された伝送線
路１０６の特性インピーダンスに等しい値の外部抵抗１
０５の値を基準として、駆動中の一番近い出力インピー
ダンスの調整ビットの論理値を選択し、出力バッファ１
０２のインピーダンス値の調整を行う。次いで、インピ
ーダンス調整完了すると信号１０８が論理値“Ｈ”にな
ることにより、制御回路３００の外部から、インピーダ
ンスの調整が完了したことを検知することができる。
【００２７】これにより、本実施形態による制御回路３
００は、受端側の伝送線路１０６からの反射ノイズの発
生を防止して、高速データ伝送を行うことができ、更に
電子回路の駆動により制御回路３００の温度が上昇した
高温状態になった際にも、インピーダンス値の再調整を
行うことなく、受端側の反射ノイズの発生を防止して高
速データ伝送を行うことができる。
００は、受端側の伝送線路１０６からの反射ノイズの発
生を防止して、高速データ伝送を行うことができ、更に
電子回路の駆動により制御回路３００の温度が上昇した
高温状態になった際にも、インピーダンス値の再調整を
行うことなく、受端側の反射ノイズの発生を防止して高
速データ伝送を行うことができる。
【００２８】図４は、本発明の第３の実施形態によるイ
ンピーダンス調整機能付き制御回路４００を説明する為
の図である。
ンピーダンス調整機能付き制御回路４００を説明する為
の図である。
【００２９】本実施形態によるインピーダンス調整機能
付き制御回路４００は、図４に示す如く、回路外部の伝
送線路１０６と接続され、高速信号を出力する出力バッ
ファ１０２と、外部の抵抗１０５に基ずき出力バッファ
１０２のインピーダンス値を複数ビットの論理値により
指示するインピーダンス調整部１０４と、当該インピー
ダンス調整部で設定したインピーダンスが変動したか否
かを検知する為の回路４０１とを備えている。
付き制御回路４００は、図４に示す如く、回路外部の伝
送線路１０６と接続され、高速信号を出力する出力バッ
ファ１０２と、外部の抵抗１０５に基ずき出力バッファ
１０２のインピーダンス値を複数ビットの論理値により
指示するインピーダンス調整部１０４と、当該インピー
ダンス調整部で設定したインピーダンスが変動したか否
かを検知する為の回路４０１とを備えている。
【００３０】この様に構成された制御回路４００は、起
動時において初期インピーダンス調整指示信号１０３が
論理値“Ｈ”になることにより、インピーダンス調整部
１０４が、出力バッファ１０２に接続された伝送線路１
０６の特性インピーダンスに等しい値の外部抵抗１０５
の値を基準として、駆動中の一番近い出力インピーダン
スの調整ビットの論理値を選択し、出力バッファ１０２
のインピーダンス値の調整を行う。また、その調整した
インピーダンス値は、インピーダンス調整回路内のメモ
リにより保持される。ここで言うメモリとは、フリップ
・フロップ、フリップ・フロップで構成されたレジス
タ、ＳＲＡＭ等が考えられる。また、インピーダンス調
整が完了すると信号１０８が論理値“Ｈ”になることに
より、制御回路４００の外部から、インピーダンスの調
整が完了したことを検知することができる。
動時において初期インピーダンス調整指示信号１０３が
論理値“Ｈ”になることにより、インピーダンス調整部
１０４が、出力バッファ１０２に接続された伝送線路１
０６の特性インピーダンスに等しい値の外部抵抗１０５
の値を基準として、駆動中の一番近い出力インピーダン
スの調整ビットの論理値を選択し、出力バッファ１０２
のインピーダンス値の調整を行う。また、その調整した
インピーダンス値は、インピーダンス調整回路内のメモ
リにより保持される。ここで言うメモリとは、フリップ
・フロップ、フリップ・フロップで構成されたレジス
タ、ＳＲＡＭ等が考えられる。また、インピーダンス調
整が完了すると信号１０８が論理値“Ｈ”になることに
より、制御回路４００の外部から、インピーダンスの調
整が完了したことを検知することができる。
【００３１】次に、インピーダンス変動検知回路４０１
は、出力バッファ１０２に接続された伝送線路１０６の
特性インピーダンスに等しい値の外部抵抗１０５の値を
基準として、駆動中の一番近い出力インピーダンスの調
整ビットの論理値を選択し、更に、その論理値とインピ
ーダンス調整回路１０４で設定されたインピーダンス調
整ビット４０９の値とを比較し、異なっていた場合に
は、前述のインピーダンス調整回路内のメモリに保持し
たインピーダンス調整ビット値を更新することにより、
出力バッファ１０２のインピーダンス値も更新される。
は、出力バッファ１０２に接続された伝送線路１０６の
特性インピーダンスに等しい値の外部抵抗１０５の値を
基準として、駆動中の一番近い出力インピーダンスの調
整ビットの論理値を選択し、更に、その論理値とインピ
ーダンス調整回路１０４で設定されたインピーダンス調
整ビット４０９の値とを比較し、異なっていた場合に
は、前述のインピーダンス調整回路内のメモリに保持し
たインピーダンス調整ビット値を更新することにより、
出力バッファ１０２のインピーダンス値も更新される。
【００３２】図２に於いて、例えば、インピーダンス調
整回路１０４で設定されたインピーダンス調整ビットの
値が“０１０”で、インピーダンス変動検知回路４０１
が示す出力インピーダンスの調整ビットの論理値が“０
１１”の場合、インピーダンス調整回路内のメモリに保
持したインピーダンス調整ビット値を“０１１”に更新
することにより、出力バッファ１０２のインピーダンス
値も“０１１”に更新される。
整回路１０４で設定されたインピーダンス調整ビットの
値が“０１０”で、インピーダンス変動検知回路４０１
が示す出力インピーダンスの調整ビットの論理値が“０
１１”の場合、インピーダンス調整回路内のメモリに保
持したインピーダンス調整ビット値を“０１１”に更新
することにより、出力バッファ１０２のインピーダンス
値も“０１１”に更新される。
【００３３】これにより、本実施形態による制御回路４
００は、受端側の伝送線路１０６からの反射ノイズの発
生を防止して高速データ伝送を行うことができ、更に制
御回路に供給される電源電圧変動、制御回路部自身の温
度変動により、インピーダンス値が変動した場合にも、
インピーダンス値を常に最適にすることが可能となり、
受端側の反射ノイズの発生を防止して高速データ伝送を
行うことができる。
００は、受端側の伝送線路１０６からの反射ノイズの発
生を防止して高速データ伝送を行うことができ、更に制
御回路に供給される電源電圧変動、制御回路部自身の温
度変動により、インピーダンス値が変動した場合にも、
インピーダンス値を常に最適にすることが可能となり、
受端側の反射ノイズの発生を防止して高速データ伝送を
行うことができる。
【００３４】
【発明の効果】上記発明により、制御回路に供給される
電源電圧変動、制御回路部自身の温度変動によるインピ
ーダンス変動を極力抑制することが可能となる為、受端
側の反射ノイズの発生を防止して、高速データ伝送を行
うことができる。
電源電圧変動、制御回路部自身の温度変動によるインピ
ーダンス変動を極力抑制することが可能となる為、受端
側の反射ノイズの発生を防止して、高速データ伝送を行
うことができる。
【図１】本発明の第１の実施形態による制御回路を説明
する為の図。
する為の図。
【図２】本実施形態による出力バッファの出力インピー
ダンスと３ビット論理値の関係を示す図。
ダンスと３ビット論理値の関係を示す図。
【図３】本発明の第２実施形態による制御回路を説明す
る為の図。
る為の図。
【図４】本発明の第３実施形態による制御回路を説明す
る為の図。
る為の図。
【図５】本発明の第１実施形態によるインピーダンス調
整回路部の内部の構成を説明する為の図。
整回路部の内部の構成を説明する為の図。
１００、３００、４００…制御回路 １０１…タイマー回路 １０２…出力バッファ １０３…タイマー回路用クロック信号 １０４…インピーダンス調整回路 １０５…外部抵抗 １０６…伝送線路 １０７…インピーダンス値の再調整信号 １０８…インピーダンス調整完了信号 １０９…初期インピーダンス調整指示信号 ３０１…論理活性化回路 ３０７…高温状態を示す信号 ４０１…インピーダンス変動検知回路 ４０７…インピーダンス調整信号 ４０９、５０４…インピーダンス調整ビット ５００…インピーダンス調整回路 ５０１…カウンタ回路 ５０２…調整回路 ５０３…カウント信号 ５０５…カウンタ値制御信号 ５０６…クロック信号 ５０７…リセット信号 ５０８…メモリ回路
Claims (3)
- 【請求項１】インピーダンス調整機能を有する出力バッ
ファと、該出力バッファのインピーダンスの調整を行う
インピーダンス調整部と、所定の時間をカウントするタ
イマーとを有する制御回路において、 前記制御回路の動作開始直後の第１の温度状態でインピ
ーダンス調整を行い、電子回路の駆動により第２の温度
状態に温度が上昇するまでの時間を前記タイマーでカウ
ントし、該第２の温度状態で再度インピーダンス調整を
行うことを特徴とする制御回路。 - 【請求項２】インピーダンス調整機能を有する出力バッ
ファと、該出力バッファのインピーダンスの調整を行う
インピーダンス調整部とを有する制御回路において、 前記制御回路の動作開始後に、動作開始直後の第１の温
度状態から、前記制御回路の通常動作中の第２の温度状
態まで温度を上昇させる手段を有することを特徴とする
制御回路。 - 【請求項３】インピーダンス調整機能を有する出力バッ
ファと、該出力バッファのインピーダンス値の調整を行
うインピーダンス調整部とを有する制御回路において、 前記制御回路を駆動中に該制御回路部に供給される電源
の電圧変動または／及び該制御回路部の温度の変動によ
るインピーダンスの変動を検知する手段を有することを
特徴とする制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34978499A JP3557974B2 (ja) | 1999-12-09 | 1999-12-09 | インピーダンス調整機能付き制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34978499A JP3557974B2 (ja) | 1999-12-09 | 1999-12-09 | インピーダンス調整機能付き制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168704A true JP2001168704A (ja) | 2001-06-22 |
| JP3557974B2 JP3557974B2 (ja) | 2004-08-25 |
Family
ID=18406100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34978499A Expired - Lifetime JP3557974B2 (ja) | 1999-12-09 | 1999-12-09 | インピーダンス調整機能付き制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3557974B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494356A1 (en) * | 2003-06-30 | 2005-01-05 | Nec Corporation | Impedance adjustment circuit, impedance adjustment method, and semiconductor device |
| JP2005065249A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体集積回路装置及び半導体メモリ装置 |
| US7495453B2 (en) | 2005-01-19 | 2009-02-24 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| WO2011021359A1 (ja) * | 2009-08-18 | 2011-02-24 | パナソニック株式会社 | 半導体装置 |
| US9484075B2 (en) | 2012-09-14 | 2016-11-01 | Ps4 Luxco S.A.R.L. | Semiconductor device |
-
1999
- 1999-12-09 JP JP34978499A patent/JP3557974B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1494356A1 (en) * | 2003-06-30 | 2005-01-05 | Nec Corporation | Impedance adjustment circuit, impedance adjustment method, and semiconductor device |
| US7084663B2 (en) | 2003-06-30 | 2006-08-01 | Nec Corporation | Impedance adjustment circuit, impedance adjustment method, and semiconductor device |
| JP2005065249A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体集積回路装置及び半導体メモリ装置 |
| JP4532195B2 (ja) * | 2003-08-19 | 2010-08-25 | 三星電子株式会社 | 半導体集積回路装置及び半導体メモリ装置 |
| US7495453B2 (en) | 2005-01-19 | 2009-02-24 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| US7808270B2 (en) | 2005-01-19 | 2010-10-05 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| US8198911B2 (en) | 2005-01-19 | 2012-06-12 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| US9047986B2 (en) | 2005-01-19 | 2015-06-02 | Ps4 Luxco S.A.R.L. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| WO2011021359A1 (ja) * | 2009-08-18 | 2011-02-24 | パナソニック株式会社 | 半導体装置 |
| US9484075B2 (en) | 2012-09-14 | 2016-11-01 | Ps4 Luxco S.A.R.L. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3557974B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4061231B2 (ja) | 半導体集積回路、オンチップターミネーション装置、及び、オンチップターミネータ制御方法 | |
| US7034565B2 (en) | On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same | |
| JP4939327B2 (ja) | キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール | |
| US5732027A (en) | Memory having selectable output strength | |
| EP1430673B1 (en) | Apparatus and method for power efficient line driver | |
| KR100500921B1 (ko) | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 | |
| KR20050019453A (ko) | 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치 | |
| JP5008054B2 (ja) | 出力駆動回路及び出力駆動方法 | |
| US7368937B2 (en) | Input termination circuits and methods for terminating inputs | |
| US7619444B1 (en) | Circuit technique to prevent device overstress | |
| US5777488A (en) | Integrated circuit I/O node useable for configuration input at reset and normal output at other times | |
| JP3144374B2 (ja) | 信号変化加速バス駆動回路 | |
| US5751978A (en) | Multi-purpose peripheral bus driver apparatus and method | |
| US7541835B1 (en) | Circuit technique to achieve power up tristate on a memory bus | |
| JP2001168704A (ja) | インピーダンス調整機能付き制御回路 | |
| KR100649975B1 (ko) | 온-다이 터미네이션 제어 장치 | |
| US6794893B2 (en) | Pad circuit and method for automatically adjusting gain for the same | |
| JP3702227B2 (ja) | 半導体装置 | |
| JP4413327B2 (ja) | 半導体デバイス、複数の半導体デバイスを搭載したモジュール、及びそのモジュールを複数搭載したシステム | |
| US11798635B2 (en) | Semiconductor integrated circuit | |
| JP2000332591A (ja) | 半導体集積回路及び該半導体集積回路を搭載した電子基板 | |
| JPH06208428A (ja) | 高速単一端バス用のｃｍｏｓドライバ | |
| JP3744709B2 (ja) | 磁気記録再生装置及びそのドライブ用半導体集積回路装置 | |
| KR20010003657A (ko) | 플래시 메모리 장치의 데이터 출력 구동 회로 | |
| KR20050041570A (ko) | 풀업/풀다운 저항을 가지는 3상 버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040510 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3557974 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |