JP2000332591A - 半導体集積回路及び該半導体集積回路を搭載した電子基板 - Google Patents
半導体集積回路及び該半導体集積回路を搭載した電子基板Info
- Publication number
- JP2000332591A JP2000332591A JP11140440A JP14044099A JP2000332591A JP 2000332591 A JP2000332591 A JP 2000332591A JP 11140440 A JP11140440 A JP 11140440A JP 14044099 A JP14044099 A JP 14044099A JP 2000332591 A JP2000332591 A JP 2000332591A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- output buffer
- semiconductor integrated
- integrated circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 伝送線路特性インピーダンスとの不整合によ
り生じる出力バッファの反射ノイズの防止。 【解決手段】 インピーダンス調整部２０１に不揮発メ
モリ２０４を接続し、この不揮発メモリ２０４に装置動
作時温度に近い温度で前もって出力バッファ２０２のイ
ンピーダンス調整を行って記憶しておき、起動時及び基
板の活栓挿抜時にも伝送線路特性インピーダンスとの不
整合を防止して出力バッファの反射ノイズを防止した半
導体集積回路２００及び該半導体集積回路２００を搭載
した電子基板。
り生じる出力バッファの反射ノイズの防止。 【解決手段】 インピーダンス調整部２０１に不揮発メ
モリ２０４を接続し、この不揮発メモリ２０４に装置動
作時温度に近い温度で前もって出力バッファ２０２のイ
ンピーダンス調整を行って記憶しておき、起動時及び基
板の活栓挿抜時にも伝送線路特性インピーダンスとの不
整合を防止して出力バッファの反射ノイズを防止した半
導体集積回路２００及び該半導体集積回路２００を搭載
した電子基板。
Description
【０００１】
【発明の属する技術分野】本発明は、インピーダンス調
整部及び該インピーダンス調整部によりＧＴＬ(Gunning
transceiver logic)レベルの微小振幅信号を出力する
出力バッファ（以下、無終端ＧＴＬと略す）を備えた半
導体集積回路及び該半導体集積回路を搭載した電子基板
に関する。
整部及び該インピーダンス調整部によりＧＴＬ(Gunning
transceiver logic)レベルの微小振幅信号を出力する
出力バッファ（以下、無終端ＧＴＬと略す）を備えた半
導体集積回路及び該半導体集積回路を搭載した電子基板
に関する。
【０００２】
【従来の技術】一般に半導体集積回路は、電子基板に搭
載され、送端と受端が１対１接続された外部との信号伝
送線路の特性インピーダンスに送端出力バッファのイン
ピーダンスを合わして受端への反射ノイズ発生を防いだ
状態で高速のデータ転送を行うため、送端出力バッファ
である無終端ＧＴＬのインピーダンス値を調整すること
が行われている。
載され、送端と受端が１対１接続された外部との信号伝
送線路の特性インピーダンスに送端出力バッファのイン
ピーダンスを合わして受端への反射ノイズ発生を防いだ
状態で高速のデータ転送を行うため、送端出力バッファ
である無終端ＧＴＬのインピーダンス値を調整すること
が行われている。
【０００３】このインピーダンスの調整方法は、半導体
集積回路外部より論理値で出力バッファのインピーダン
スを設定するタイプと、半導体集積回路外部に取り付け
た伝送線路の特性インピーダンスに等しい抵抗の値に出
力バッファのインピーダンスを合わせる半導体集積回路
内蔵のインピーダンス調整部を使って前記論理値を設定
するタイプがあり、一般にはインピーダンス調整部を用
いる方が半導体集積回路の製造バラツキや電圧変動など
のインピーダンス変動要因を吸収したインピーダンス調
整が可能なため、インピーダンス調整方法の主流であ
る。尚、従来のインピーダンス調整部は、電源無通電時
の設定値保持機能はないため電源通電時必ず再設定が必
要であった。尚、前述のＧＴＬに関連する技術が記載さ
れた文献としては、例えば特開平６−１０４７２５号公
報が挙げられる。
集積回路外部より論理値で出力バッファのインピーダン
スを設定するタイプと、半導体集積回路外部に取り付け
た伝送線路の特性インピーダンスに等しい抵抗の値に出
力バッファのインピーダンスを合わせる半導体集積回路
内蔵のインピーダンス調整部を使って前記論理値を設定
するタイプがあり、一般にはインピーダンス調整部を用
いる方が半導体集積回路の製造バラツキや電圧変動など
のインピーダンス変動要因を吸収したインピーダンス調
整が可能なため、インピーダンス調整方法の主流であ
る。尚、従来のインピーダンス調整部は、電源無通電時
の設定値保持機能はないため電源通電時必ず再設定が必
要であった。尚、前述のＧＴＬに関連する技術が記載さ
れた文献としては、例えば特開平６−１０４７２５号公
報が挙げられる。
【０００４】
【発明が解決しようとする課題】ここで前記無終端ＧＴ
Ｌである出力バッファの製造ロット別（ロット１及び
２）のインピーダンス温度特性は、図１に示す如く、初
期の装置立ち上がり時や半導体集積回路を搭載した電子
基板を駆動中に活栓挿抜自在した時の温度が例えば０度
Ｃのときのインピーダンス値が５０Ωとした場合、電子
回路の駆動により温度が２５度Ｃ〜１００度Ｃへと上昇
するにつれて上昇、例えばロット１においては７０Ωま
で、ロット２においては５８Ωまで上昇する特性を持っ
ている。この特性は、最悪の場合０．４％／℃の温度変
動があり、且つ製造ロットによる変動が大きいことも知
られている。
Ｌである出力バッファの製造ロット別（ロット１及び
２）のインピーダンス温度特性は、図１に示す如く、初
期の装置立ち上がり時や半導体集積回路を搭載した電子
基板を駆動中に活栓挿抜自在した時の温度が例えば０度
Ｃのときのインピーダンス値が５０Ωとした場合、電子
回路の駆動により温度が２５度Ｃ〜１００度Ｃへと上昇
するにつれて上昇、例えばロット１においては７０Ωま
で、ロット２においては５８Ωまで上昇する特性を持っ
ている。この特性は、最悪の場合０．４％／℃の温度変
動があり、且つ製造ロットによる変動が大きいことも知
られている。
【０００５】この様な特性を持つ半導体集積回路の無終
端ＧＴＬのインピーダンスの設定は、従来、電子基板へ
の電源投入時、即ち周囲温度が低くかつ半導体集積回も
ほとんど動作していない時にインピーダンスの調整を行
っていた。このため従来技術においては、その後装置及
び半導体集積回路が動作して温度が上昇した時に比べ半
導体集積回路のジャンクション温度が約１００℃異な
り、このとき無終端ＧＴＬ出力バッファのインピーダン
スが４０％も上昇し、伝送線路特性インピーダンスと不
整合を生じて反射ノイズが受端にも発生し、高速データ
転送の妨げになると言う不具合があった。
端ＧＴＬのインピーダンスの設定は、従来、電子基板へ
の電源投入時、即ち周囲温度が低くかつ半導体集積回も
ほとんど動作していない時にインピーダンスの調整を行
っていた。このため従来技術においては、その後装置及
び半導体集積回路が動作して温度が上昇した時に比べ半
導体集積回路のジャンクション温度が約１００℃異な
り、このとき無終端ＧＴＬ出力バッファのインピーダン
スが４０％も上昇し、伝送線路特性インピーダンスと不
整合を生じて反射ノイズが受端にも発生し、高速データ
転送の妨げになると言う不具合があった。
【０００６】尚、前記温度特性の変化を考慮してインピ
ーダンス値を最初から調整することも考えられるもの
の、製造ロットによる変動が大きいために実用に適さな
いものであった。また装置動作時にインピーダンス値の
再調整を行うことも考えられるが、装置の使用状態を中
断しての調整が必要なために無終端ＧＴＬバスを多く持
つ装置においては装置処理性能が低下し、やはり実用に
適さないものであった。
ーダンス値を最初から調整することも考えられるもの
の、製造ロットによる変動が大きいために実用に適さな
いものであった。また装置動作時にインピーダンス値の
再調整を行うことも考えられるが、装置の使用状態を中
断しての調整が必要なために無終端ＧＴＬバスを多く持
つ装置においては装置処理性能が低下し、やはり実用に
適さないものであった。
【０００７】更に従来の半導体集積回路のインピーダン
ス調整部は、電源無通電時の設定値保持機能がないため
に、装置の電源通電時毎にインピーダンス値の再設定が
必要であると言う不具合もあった。
ス調整部は、電源無通電時の設定値保持機能がないため
に、装置の電源通電時毎にインピーダンス値の再設定が
必要であると言う不具合もあった。
【０００８】更に従来技術は、半導体集積回路を搭載し
た電子基板を多数実装した電子装置において、装置の駆
動中に電子基板を交換する活栓挿抜を行った場合、その
新たに活栓挿入を行った電子基板は半導体集積回が動作
していないため、この初期状態でインピーダンス調整部
を用いてインピーダンス値を調整する必要があり、また
前記調整を行った後に半導体集積回路の温度上昇により
インピーダンス値を再調整しなければならないと言う不
具合があった。
た電子基板を多数実装した電子装置において、装置の駆
動中に電子基板を交換する活栓挿抜を行った場合、その
新たに活栓挿入を行った電子基板は半導体集積回が動作
していないため、この初期状態でインピーダンス調整部
を用いてインピーダンス値を調整する必要があり、また
前記調整を行った後に半導体集積回路の温度上昇により
インピーダンス値を再調整しなければならないと言う不
具合があった。
【０００９】本発明の目的は、前記従来技術による不具
合を除去することであり、受端側の反射ノイズの発生を
防止して高速データ転送を行うことができる半導体集積
回路及び該半導体集積回路を搭載した電子基板を提供す
ることである。更に本発明の他の目的は、装置の電源通
電時毎及び活栓挿抜を行った際にも前記インピーダンス
値の再設定を行うことなく、受端側の反射ノイズの発生
を防止して高速データ転送を行うことができる半導体集
積回路及び該半導体集積回路を搭載した電子基板を提供
することである。
合を除去することであり、受端側の反射ノイズの発生を
防止して高速データ転送を行うことができる半導体集積
回路及び該半導体集積回路を搭載した電子基板を提供す
ることである。更に本発明の他の目的は、装置の電源通
電時毎及び活栓挿抜を行った際にも前記インピーダンス
値の再設定を行うことなく、受端側の反射ノイズの発生
を防止して高速データ転送を行うことができる半導体集
積回路及び該半導体集積回路を搭載した電子基板を提供
することである。
【００１０】
【課題を解決するための手段】前記目的を達成するため
本発明は、インピーダンス調整機能を持つ出力バッファ
と該出力バッファのインピーダンスの調整を行うインピ
ーダンス調整部とを備える半導体集積回路において、前
記インピーダンス調整部が調整する出力バッファへのイ
ンピーダンス値を不揮発に記憶する不揮発性メモリを設
けたことを第１の特徴とする。
本発明は、インピーダンス調整機能を持つ出力バッファ
と該出力バッファのインピーダンスの調整を行うインピ
ーダンス調整部とを備える半導体集積回路において、前
記インピーダンス調整部が調整する出力バッファへのイ
ンピーダンス値を不揮発に記憶する不揮発性メモリを設
けたことを第１の特徴とする。
【００１１】また本発明は、インピーダンス調整機能を
持つ出力バッファ及び該出力バッファのインピーダンス
の調整を行うインピーダンス調整部を含む半導体集積回
路を搭載した電子基板において、前記半導体集積回路
が、前記インピーダンス調整部が調整する出力バッファ
へのインピーダンス値を不揮発に記憶する不揮発性メモ
リとを含み、前記インピーダンス調整部が、電子装置の
動作状態の温度で出力バッファへのインピーダス値の調
整を行い、該インピーダス値を不揮発性メモリに記憶す
ることを第２特徴とする。
持つ出力バッファ及び該出力バッファのインピーダンス
の調整を行うインピーダンス調整部を含む半導体集積回
路を搭載した電子基板において、前記半導体集積回路
が、前記インピーダンス調整部が調整する出力バッファ
へのインピーダンス値を不揮発に記憶する不揮発性メモ
リとを含み、前記インピーダンス調整部が、電子装置の
動作状態の温度で出力バッファへのインピーダス値の調
整を行い、該インピーダス値を不揮発性メモリに記憶す
ることを第２特徴とする。
【００１２】更に本発明は、インピーダンス調整機能を
持つ出力バッファと該出力バッファのインピーダンスの
調整を行うインピーダンス調整部とを含む半導体集積回
路を搭載した活栓挿抜自在な電子基板において、前記電
子基板が、前記半導体集積回路に搭載したインピーダン
ス調整部が調整する出力バッファへのインピーダンス値
を不揮発に記憶する不揮発性メモリを持ち、前記インピ
ーダンス調整部が、電子基板の動作状態の温度で出力バ
ッファへのインピーダス値の調整を行い、該インピーダ
ス値を不揮発性メモリに記憶し、電子基板が活栓挿抜さ
れた際にも不揮発性メモリに記憶したインピーダス値に
より出力バッファのインピーダンス値の調整を行うこと
を第３の特徴とする。
持つ出力バッファと該出力バッファのインピーダンスの
調整を行うインピーダンス調整部とを含む半導体集積回
路を搭載した活栓挿抜自在な電子基板において、前記電
子基板が、前記半導体集積回路に搭載したインピーダン
ス調整部が調整する出力バッファへのインピーダンス値
を不揮発に記憶する不揮発性メモリを持ち、前記インピ
ーダンス調整部が、電子基板の動作状態の温度で出力バ
ッファへのインピーダス値の調整を行い、該インピーダ
ス値を不揮発性メモリに記憶し、電子基板が活栓挿抜さ
れた際にも不揮発性メモリに記憶したインピーダス値に
より出力バッファのインピーダンス値の調整を行うこと
を第３の特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳細に説明する。図２は本発明の第１の実施
形態による半導体集積回路２００を説明するための図で
ある。本実施形態による半導体集積回路２００は、図２
に示す如く、回路外部の伝送線路２０６と接続され、Ｇ
ＴＬ(Gunning transceiver logic)レベルの微小振幅信
号を出力する出力バッファ２０２と、外部の抵抗２０５
に基づき出力バッファ２０２のインピーダンス値の調整
を３ビットの論理値により指示するインピーダンス調整
部２０１と、該インピーダンス調整部２０１からの３ビ
ットの論理値を不揮発に記憶し、且つ出力バッファ２０
２に伝える不揮発性メモリ２０４とを備え、これら回路
は図示しない電子基板に搭載される。
を参照して詳細に説明する。図２は本発明の第１の実施
形態による半導体集積回路２００を説明するための図で
ある。本実施形態による半導体集積回路２００は、図２
に示す如く、回路外部の伝送線路２０６と接続され、Ｇ
ＴＬ(Gunning transceiver logic)レベルの微小振幅信
号を出力する出力バッファ２０２と、外部の抵抗２０５
に基づき出力バッファ２０２のインピーダンス値の調整
を３ビットの論理値により指示するインピーダンス調整
部２０１と、該インピーダンス調整部２０１からの３ビ
ットの論理値を不揮発に記憶し、且つ出力バッファ２０
２に伝える不揮発性メモリ２０４とを備え、これら回路
は図示しない電子基板に搭載される。
【００１４】前記インピーダンス調整部２０１からの３
ビットの論理値は、図３に示す如く、例えば論理値が”
０００”のときの出力バッファ２０２のインピーダンス
値を４０Ωとし、論理値が”００１”のときのインピー
ダンス値を４４Ωとし、論理値が”１１１”のときの出
力バッファ２０２のインピーダンス値を６５Ωとするこ
とを表しているものであり、この３ビットの論理値によ
り出力バッファ２０２のインピーダンス値が設定され
る。
ビットの論理値は、図３に示す如く、例えば論理値が”
０００”のときの出力バッファ２０２のインピーダンス
値を４０Ωとし、論理値が”００１”のときのインピー
ダンス値を４４Ωとし、論理値が”１１１”のときの出
力バッファ２０２のインピーダンス値を６５Ωとするこ
とを表しているものであり、この３ビットの論理値によ
り出力バッファ２０２のインピーダンス値が設定され
る。
【００１５】特に本実施形態による不揮発性メモリ２０
４には初期状態において前記図３に示した論理値、例え
ば温度変動によりインピーダンス値変化のほぼ中間の値
である”０１１”が記憶されており、この論理値に対応
するインピーダンス値５０Ωが設定されている。
４には初期状態において前記図３に示した論理値、例え
ば温度変動によりインピーダンス値変化のほぼ中間の値
である”０１１”が記憶されており、この論理値に対応
するインピーダンス値５０Ωが設定されている。
【００１６】この様に構成された半導体集積回路２００
は、起動時においては前記不揮発性メモリ２０４に記憶
された論理値”０１１”により出力バッファ２０２のイ
ンピーダンス値が５０Ωに設定された状態で起動し、装
置の起動後の所定時間経過後に前記外部からの読取制御
信号２０３が論理値”Ｈ”になることにより、インピー
ダンス調整部２０１が、出力バッファ２０２に接続され
た伝送線路２０６の特性インピーダンスに等しい値の外
部抵抗２０５の値を基準として駆動中の一番近い出力イ
ンピーダンスの３ｂｉｔの論理値を再選択し、その値を
不揮発メモリ２０４に記憶すると共に出力バッファ２０
２のインピーダンス値の調整を行う。
は、起動時においては前記不揮発性メモリ２０４に記憶
された論理値”０１１”により出力バッファ２０２のイ
ンピーダンス値が５０Ωに設定された状態で起動し、装
置の起動後の所定時間経過後に前記外部からの読取制御
信号２０３が論理値”Ｈ”になることにより、インピー
ダンス調整部２０１が、出力バッファ２０２に接続され
た伝送線路２０６の特性インピーダンスに等しい値の外
部抵抗２０５の値を基準として駆動中の一番近い出力イ
ンピーダンスの３ｂｉｔの論理値を再選択し、その値を
不揮発メモリ２０４に記憶すると共に出力バッファ２０
２のインピーダンス値の調整を行う。
【００１７】次いで、装置の電源断後の再起動又は電子
基板の電源通電時毎及び活栓挿抜を行った際、本半導体
集積回路２００は、前記起動中に設定し記憶した論理値
を不揮発性メモリ２０４から読み出して出力バッファ２
０２のインピーダンス値を設定することにより、装置起
動状態に最も近い値に出力バッファ２０２のインピーダ
ンス値を設定することができる。
基板の電源通電時毎及び活栓挿抜を行った際、本半導体
集積回路２００は、前記起動中に設定し記憶した論理値
を不揮発性メモリ２０４から読み出して出力バッファ２
０２のインピーダンス値を設定することにより、装置起
動状態に最も近い値に出力バッファ２０２のインピーダ
ンス値を設定することができる。
【００１８】これにより本実施形態による半導体集積回
路２００は、受端側の伝送路２０６からの反射ノイズの
発生を防止して高速データ転送を行うことができ、更に
装置の電源通電時毎及び活栓挿抜を行った際にも前記イ
ンピーダンス値の再設定を行うことなく、受端側の反射
ノイズの発生を防止して高速データ転送を行うことがで
きる。
路２００は、受端側の伝送路２０６からの反射ノイズの
発生を防止して高速データ転送を行うことができ、更に
装置の電源通電時毎及び活栓挿抜を行った際にも前記イ
ンピーダンス値の再設定を行うことなく、受端側の反射
ノイズの発生を防止して高速データ転送を行うことがで
きる。
【００１９】前記図２を参照して説明した実施形態にお
いては不揮発性メモリを半導体集積回路に内蔵した例を
説明したが、本発明は、これに限られるものではなく、
電子基板上の半導体集積回路の外部に配置しても良い。
この他の実施形態による半導体集積回路及び電子基板を
図４を参照して説明する。図４に示した半導体集積回路
２００は、回路外部の伝送線路２０６と接続され、ＧＴ
Ｌ(Gunning transceiver logic)レベルの微小振幅信号
を出力する出力バッファ２０２と、外部の抵抗２０５に
基づき出力バッファ２０２のインピーダンス値の調整を
３ビットの論理値により指示するインピーダンス調整部
２０１とを備え、前記インピーダンス調整部２０１から
の３ビットの論理値を不揮発に記憶し、且つ出力バッフ
ァ２０２に伝える外部不揮発性メモリ４０４を電子基板
に搭載する。即ち、本実施形態は、前述の実施形態と比
して不揮発性メモリ４０４を半導体集積回路２００の外
部に配置したものである。
いては不揮発性メモリを半導体集積回路に内蔵した例を
説明したが、本発明は、これに限られるものではなく、
電子基板上の半導体集積回路の外部に配置しても良い。
この他の実施形態による半導体集積回路及び電子基板を
図４を参照して説明する。図４に示した半導体集積回路
２００は、回路外部の伝送線路２０６と接続され、ＧＴ
Ｌ(Gunning transceiver logic)レベルの微小振幅信号
を出力する出力バッファ２０２と、外部の抵抗２０５に
基づき出力バッファ２０２のインピーダンス値の調整を
３ビットの論理値により指示するインピーダンス調整部
２０１とを備え、前記インピーダンス調整部２０１から
の３ビットの論理値を不揮発に記憶し、且つ出力バッフ
ァ２０２に伝える外部不揮発性メモリ４０４を電子基板
に搭載する。即ち、本実施形態は、前述の実施形態と比
して不揮発性メモリ４０４を半導体集積回路２００の外
部に配置したものである。
【００２０】またインピーダンス調整部２０１からの３
ビットの論理値は、前述の実施形態同様に図３に示した
論理値対応のインピーダンス値が格納され、この３ビッ
トの論理値により出力バッファ２０２のインピーダンス
値が設定される。本実施形態による外部不揮発メモリ４
０４としては、ＥＥＰＲＯＭ，フラッシュメモリ、バッ
テリバックアップされたＳＲＡＭ，磁気記憶装置などが
考えられる。
ビットの論理値は、前述の実施形態同様に図３に示した
論理値対応のインピーダンス値が格納され、この３ビッ
トの論理値により出力バッファ２０２のインピーダンス
値が設定される。本実施形態による外部不揮発メモリ４
０４としては、ＥＥＰＲＯＭ，フラッシュメモリ、バッ
テリバックアップされたＳＲＡＭ，磁気記憶装置などが
考えられる。
【００２１】本実施形態による半導体集積回路２００及
び電子基板は、起動時においては前記外部不揮発性メモ
リ４０４に記憶された論理値”０１１”により出力バッ
ファ２０２のインピーダンス値が５０Ωに設定された状
態で起動し、装置の起動後の所定時間経過後に前記外部
からの読取制御信号２０３が論理値”Ｈ”になることに
より、インピーダンス調整部２０１が、出力バッファ２
０２に接続された伝送線路２０６の特性インピーダンス
に等しい値の外部抵抗２０５の値を基準として駆動中の
一番近い出力インピーダンスの３ｂｉｔの論理値を再選
択し、その値を不揮発メモリ４０４に記憶すると共に出
力バッファ２０２のインピーダンス値の調整を行う。
び電子基板は、起動時においては前記外部不揮発性メモ
リ４０４に記憶された論理値”０１１”により出力バッ
ファ２０２のインピーダンス値が５０Ωに設定された状
態で起動し、装置の起動後の所定時間経過後に前記外部
からの読取制御信号２０３が論理値”Ｈ”になることに
より、インピーダンス調整部２０１が、出力バッファ２
０２に接続された伝送線路２０６の特性インピーダンス
に等しい値の外部抵抗２０５の値を基準として駆動中の
一番近い出力インピーダンスの３ｂｉｔの論理値を再選
択し、その値を不揮発メモリ４０４に記憶すると共に出
力バッファ２０２のインピーダンス値の調整を行う。
【００２２】次いで、装置の電源断後の再起動又は電子
基板の電源通電時毎及び活栓挿抜を行った際、本半導体
集積回路２００は、前記起動中に設定し記憶した論理値
を外部不揮発性メモリ４０４から読み出して出力バッフ
ァ２０２のインピーダンス値を設定することにより、装
置起動状態に最も近い値に出力バッファ２０２のインピ
ーダンス値を設定することができる。
基板の電源通電時毎及び活栓挿抜を行った際、本半導体
集積回路２００は、前記起動中に設定し記憶した論理値
を外部不揮発性メモリ４０４から読み出して出力バッフ
ァ２０２のインピーダンス値を設定することにより、装
置起動状態に最も近い値に出力バッファ２０２のインピ
ーダンス値を設定することができる。
【００２３】これにより本実施形態による半導体集積回
路２００は、受端側の伝送路２０６からの反射ノイズの
発生を防止して高速データ転送を行うことができ、更に
装置の電源通電時毎及び活栓挿抜を行った際にも前記イ
ンピーダンス値の再設定を行うことなく、受端側の反射
ノイズの発生を防止して高速データ転送を行うことがで
きる。
路２００は、受端側の伝送路２０６からの反射ノイズの
発生を防止して高速データ転送を行うことができ、更に
装置の電源通電時毎及び活栓挿抜を行った際にも前記イ
ンピーダンス値の再設定を行うことなく、受端側の反射
ノイズの発生を防止して高速データ転送を行うことがで
きる。
【００２４】前記実施形態による半導体集積回路及び該
半導体集積回路を搭載した電子基板は、特定温度でのイ
ンピーダンス設定が完了しかつ電源が切れてもその設定
を保持するため、実動作時における半導体集積回路２０
０のジャンクション温度の最高点が１００℃で、最低点
が０℃とした場合、ユーザ納入前にジャンクション温度
５０℃で本発明を使って出力インピーダンス調整行え
ば、図１に示す出力バッファの製造ロット別のインピー
ダンス温度特性の最悪値で０．４％／℃の温度変動であ
っても出力インピーダンス温度変動を（０．４％／℃）
×（±５０℃）＝±２０％の変動に抑制する事ができ
る。同様に従来技術であれば、最悪０℃でインピーダン
ス調整して、システム動作時の半導体集積回路ジャンク
ション温度が１００℃になった時（０．４％／℃）×
（＋１００℃）＝＋４０％となる。よって、本実施形態
によれば、インピーダンスの最大変動を５０％以下に出
来る。尚、実動作時における半導体集積回路２００のジ
ャンクション温度範囲が上記より狭い場合は、より少な
い温度変動に抑制可能となる。
半導体集積回路を搭載した電子基板は、特定温度でのイ
ンピーダンス設定が完了しかつ電源が切れてもその設定
を保持するため、実動作時における半導体集積回路２０
０のジャンクション温度の最高点が１００℃で、最低点
が０℃とした場合、ユーザ納入前にジャンクション温度
５０℃で本発明を使って出力インピーダンス調整行え
ば、図１に示す出力バッファの製造ロット別のインピー
ダンス温度特性の最悪値で０．４％／℃の温度変動であ
っても出力インピーダンス温度変動を（０．４％／℃）
×（±５０℃）＝±２０％の変動に抑制する事ができ
る。同様に従来技術であれば、最悪０℃でインピーダン
ス調整して、システム動作時の半導体集積回路ジャンク
ション温度が１００℃になった時（０．４％／℃）×
（＋１００℃）＝＋４０％となる。よって、本実施形態
によれば、インピーダンスの最大変動を５０％以下に出
来る。尚、実動作時における半導体集積回路２００のジ
ャンクション温度範囲が上記より狭い場合は、より少な
い温度変動に抑制可能となる。
【００２５】更に本実施形態は、前記半導体集積回路を
搭載した電子基板を電子装置、例えばＲＡＩＤシステム
に使用した場合、ＲＡＩＤシステムに必須の活栓挿抜に
よる急激な電圧印加や温度上昇があっても、事前に装置
動作状態の温度でインピーダンス調整を行ってその値を
保持しているため、再度インピーダンス調整が不要にな
り、システム立ち上げ時間の短縮および性能の安定化を
図ることが容易に実現できる。
搭載した電子基板を電子装置、例えばＲＡＩＤシステム
に使用した場合、ＲＡＩＤシステムに必須の活栓挿抜に
よる急激な電圧印加や温度上昇があっても、事前に装置
動作状態の温度でインピーダンス調整を行ってその値を
保持しているため、再度インピーダンス調整が不要にな
り、システム立ち上げ時間の短縮および性能の安定化を
図ることが容易に実現できる。
【００２６】尚、本発明は次に述べる実施形態としても
表すことができる。 ＜実施形態１＞ インピーダンス調整部を有するＧＴＬ
(Gunning transceiver logic)レベルの微小振幅信号を
出力する出力バッファをもつ半導体集積回路において、
インピーダンス調整設定値を不揮発記憶回路に保持し、
半導体集積回路の電源が切れてもインピーダンス調整設
定値を記憶、再生できることを特徴とする半導体集積回
路を用いて、事前に装置動作状態の温度でインピーダス
調整を行うことを特徴とするＲＡＩＤシステム。
表すことができる。 ＜実施形態１＞ インピーダンス調整部を有するＧＴＬ
(Gunning transceiver logic)レベルの微小振幅信号を
出力する出力バッファをもつ半導体集積回路において、
インピーダンス調整設定値を不揮発記憶回路に保持し、
半導体集積回路の電源が切れてもインピーダンス調整設
定値を記憶、再生できることを特徴とする半導体集積回
路を用いて、事前に装置動作状態の温度でインピーダス
調整を行うことを特徴とするＲＡＩＤシステム。
【００２７】＜実施形態２＞ 前記実施形態１記載のイ
ンピーダンス調整を行うＲＡＩＤシステムにおいて、活
栓挿抜による急激な電圧印加、および温度上昇があって
も、事前に装置動作状態の温度でインピーダンス調整を
行ってその値を保持しているため、再度インピーダンス
調整が必要でないことを特徴とするＲＡＩＤシステム。
ンピーダンス調整を行うＲＡＩＤシステムにおいて、活
栓挿抜による急激な電圧印加、および温度上昇があって
も、事前に装置動作状態の温度でインピーダンス調整を
行ってその値を保持しているため、再度インピーダンス
調整が必要でないことを特徴とするＲＡＩＤシステム。
【００２８】＜実施形態３＞ 前記実施形態１及び２記
載のＲＡＩＤシステムを搭載したことを特徴とする電子
装置。
載のＲＡＩＤシステムを搭載したことを特徴とする電子
装置。
【００２９】＜実施形態４＞ 前記実施形態１記載のの
半導体集積回路の不揮発記憶回路を、半導体集積回路の
外部に持つことを特長とした論理回路を用いて、事前に
装置動作状態の温度でインピーダス調整を行うことを特
徴とするＲＡＩＤシステム。
半導体集積回路の不揮発記憶回路を、半導体集積回路の
外部に持つことを特長とした論理回路を用いて、事前に
装置動作状態の温度でインピーダス調整を行うことを特
徴とするＲＡＩＤシステム。
【００３０】＜実施形態５＞ 前記実施形態４記載のイ
ンピーダンス調整を行うＲＡＩＤシステムにおいて、活
栓挿抜による急激な電圧印加、および温度上昇があって
も、事前にインピーダンス調整を行ってその値を保持し
ているため、再度インピーダンス調整が必要でないこと
を特徴とするＲＡＩＤシステム。
ンピーダンス調整を行うＲＡＩＤシステムにおいて、活
栓挿抜による急激な電圧印加、および温度上昇があって
も、事前にインピーダンス調整を行ってその値を保持し
ているため、再度インピーダンス調整が必要でないこと
を特徴とするＲＡＩＤシステム。
【００３１】＜実施形態６＞ 前記実施形態４及び５
記載のＲＡＩＤシステムを搭載したことを特徴とする電
子装置。
記載のＲＡＩＤシステムを搭載したことを特徴とする電
子装置。
【００３２】
【発明の効果】以上述べた如く本発明によれば、特定温
度でのインピーダンス設定が完了しかつ電源が切れても
その設定を不揮発性メモリに保持するため、受端側の反
射ノイズの発生を防止して高速データ転送を行うことが
でき、更に装置の電源通電時毎及び活栓挿抜を行った際
にも前記インピーダンス値の再設定を行うことなくシス
テム立ち上げ時間を短縮し、受端側の反射ノイズの発生
を防止して高速データ転送を行うことができる。
度でのインピーダンス設定が完了しかつ電源が切れても
その設定を不揮発性メモリに保持するため、受端側の反
射ノイズの発生を防止して高速データ転送を行うことが
でき、更に装置の電源通電時毎及び活栓挿抜を行った際
にも前記インピーダンス値の再設定を行うことなくシス
テム立ち上げ時間を短縮し、受端側の反射ノイズの発生
を防止して高速データ転送を行うことができる。
【図１】本発明の対象となる出力バッファの製造ロット
別のインピーダンス温度特性を示す図。
別のインピーダンス温度特性を示す図。
【図２】本発明の一実施形態による半導体集積回路を説
明するための図。
明するための図。
【図３】本実施形態による出力バッファの出力インピー
ダンスと３ｂｉｔ論理値の関係を示す図。
ダンスと３ｂｉｔ論理値の関係を示す図。
【図４】本発明の他の実施形態による半導体集積回路を
説明するための図。
説明するための図。
２００・・・半導体集積回路構、２０１・・・インピー
ダンス調整部、２０２・・・ ＧＴＬレベルの微小振幅
信号を出力する出力バッファ、２０３・・・読み取り制
御信号、２０４・・・内蔵不揮発メモリ、２０５・・・
外部抵抗、２０６・・・伝送線路、４０４・・・外部不
揮発メモリ。
ダンス調整部、２０２・・・ ＧＴＬレベルの微小振幅
信号を出力する出力バッファ、２０３・・・読み取り制
御信号、２０４・・・内蔵不揮発メモリ、２０５・・・
外部抵抗、２０６・・・伝送線路、４０４・・・外部不
揮発メモリ。
Claims (3)
- 【請求項１】 インピーダンス調整機能を持つ出力バッ
ファと該出力バッファのインピーダンスの調整を行うイ
ンピーダンス調整部とを備える半導体集積回路におい
て、前記インピーダンス調整部が調整する出力バッファ
へのインピーダンス値を不揮発に記憶する不揮発性メモ
リを設けたことを特徴とする半導体集積回路。 - 【請求項２】 インピーダンス調整機能を持つ出力バッ
ファ及び該出力バッファのインピーダンスの調整を行う
インピーダンス調整部を含む半導体集積回路を搭載した
電子基板において、前記半導体集積回路が、前記インピ
ーダンス調整部が調整する出力バッファへのインピーダ
ンス値を不揮発に記憶する不揮発性メモリを含み、前記
インピーダンス調整部が、電子装置の動作状態の温度で
出力バッファへのインピーダス値の調整を行い、該イン
ピーダス値を不揮発性メモリに記憶することを特徴とす
る電子基板。 - 【請求項３】 インピーダンス調整機能を持つ出力バッ
ファと該出力バッファのインピーダンスの調整を行うイ
ンピーダンス調整部とを含む半導体集積回路を搭載した
活栓挿抜自在な電子基板において、前記電子基板が、前
記半導体集積回路に搭載したインピーダンス調整部が調
整する出力バッファへのインピーダンス値を不揮発に記
憶する不揮発性メモリを持ち、前記インピーダンス調整
部が、電子基板の動作状態の温度で出力バッファへのイ
ンピーダス値の調整を行い、該インピーダス値を不揮発
性メモリに記憶し、電子基板が活栓挿抜された際にも不
揮発性メモリに記憶したインピーダス値により出力バッ
ファのインピーダンス値の調整を行うことを特徴とする
電子基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140440A JP2000332591A (ja) | 1999-05-20 | 1999-05-20 | 半導体集積回路及び該半導体集積回路を搭載した電子基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11140440A JP2000332591A (ja) | 1999-05-20 | 1999-05-20 | 半導体集積回路及び該半導体集積回路を搭載した電子基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332591A true JP2000332591A (ja) | 2000-11-30 |
Family
ID=15268703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11140440A Pending JP2000332591A (ja) | 1999-05-20 | 1999-05-20 | 半導体集積回路及び該半導体集積回路を搭載した電子基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000332591A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060629A (ja) * | 2006-08-29 | 2008-03-13 | Elpida Memory Inc | キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法 |
| JP2008244729A (ja) * | 2007-03-27 | 2008-10-09 | Nec Corp | 終端抵抗調整方法および終端抵抗調整回路 |
| US7777517B2 (en) | 2007-11-29 | 2010-08-17 | Elpida Memory, Inc. | Signal transmission circuit and characteristic adjustment method thereof, memory module, and manufacturing method of circuit board |
-
1999
- 1999-05-20 JP JP11140440A patent/JP2000332591A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060629A (ja) * | 2006-08-29 | 2008-03-13 | Elpida Memory Inc | キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法 |
| US7755366B2 (en) | 2006-08-29 | 2010-07-13 | Elpida Memory, Inc. | Calibration circuit, semiconductor device including the same, and method of adjusting output characteristics of semiconductor device |
| JP2008244729A (ja) * | 2007-03-27 | 2008-10-09 | Nec Corp | 終端抵抗調整方法および終端抵抗調整回路 |
| US7777517B2 (en) | 2007-11-29 | 2010-08-17 | Elpida Memory, Inc. | Signal transmission circuit and characteristic adjustment method thereof, memory module, and manufacturing method of circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7342411B2 (en) | Dynamic on-die termination launch latency reduction | |
| US20170288669A1 (en) | Calibration circuit and calibration apparatus including the same | |
| US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
| EP2586028B1 (en) | A method and apparatus for dynamic memory termination | |
| US7616473B2 (en) | Devices and methods for controlling active termination resistors in a memory system | |
| US20110258403A1 (en) | Memory hub with integrated non-volatile memory | |
| JP2005285125A (ja) | Ｏｄｔを効果的に制御するメモリモジュールシステム | |
| KR100932806B1 (ko) | 바이트 레인마다의 동적 온-다이(ｏｎ－ｄｉｅ) 종단 | |
| US9007864B2 (en) | Information processing apparatus, nonvolatile storage device, information porcessing system and nonvolatile memory controller | |
| JP2008022574A (ja) | メモリシステムの能動終端抵抗の制御装置及び方法 | |
| JP2001156620A (ja) | プログラマブルロジックデバイス及びその設定方法 | |
| JP2009118479A (ja) | オンダイターミネーションの制御回路およびその制御方法 | |
| US20090009212A1 (en) | Calibration system and method | |
| US7484027B1 (en) | Apparatus and method for configurable device pins | |
| TWI378452B (en) | Reduced signal level support for memory devices | |
| US20200159683A1 (en) | Apparatuses for independent tuning of on-die termination impedances and output driver impedances, and related methods, semiconductor devices, and systems | |
| US7733680B2 (en) | Non-volatile memory module for preventing system failure and system including the same | |
| JP2010282617A (ja) | 接続バス、電子装置及びシステム | |
| EP2234113B1 (en) | Semiconductor storage device, electronic apparatus, and mode setting method | |
| US7459929B2 (en) | Semiconductor integrated circuit device and on-die termination circuit | |
| JP2019160238A (ja) | メモリインタフェース及びメモリシステム | |
| CN113113943B (zh) | 用于双端口通信和电力输送的系统和方法 | |
| JP2000332591A (ja) | 半導体集積回路及び該半導体集積回路を搭載した電子基板 | |
| US10164634B2 (en) | Impedance calibration circuit and semiconductor apparatus including the same | |
| EP4130990A1 (en) | Storage system |