JP2001155904A - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法Info
- Publication number
- JP2001155904A JP2001155904A JP34085499A JP34085499A JP2001155904A JP 2001155904 A JP2001155904 A JP 2001155904A JP 34085499 A JP34085499 A JP 34085499A JP 34085499 A JP34085499 A JP 34085499A JP 2001155904 A JP2001155904 A JP 2001155904A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- chip resistor
- electrode
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 1005などのチップ抵抗器においては、抵抗器
自体のサイズが小さいことから、抵抗値が高い範囲のチ
ップ抵抗器を製作することは比較的容易であるが、抵抗
値が低い範囲の抵抗器を製作することは難しい。 【解決手段】 基板11の一面に内部電極13を形成し、内
部電極13の間に抵抗体14を形成し、抵抗体14が形成され
た二枚の基板11を、抵抗体11を内包するように接合した
後、分割溝12に沿って分割し、実装用の電極17を形成す
る。
自体のサイズが小さいことから、抵抗値が高い範囲のチ
ップ抵抗器を製作することは比較的容易であるが、抵抗
値が低い範囲の抵抗器を製作することは難しい。 【解決手段】 基板11の一面に内部電極13を形成し、内
部電極13の間に抵抗体14を形成し、抵抗体14が形成され
た二枚の基板11を、抵抗体11を内包するように接合した
後、分割溝12に沿って分割し、実装用の電極17を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明はチップ抵抗器および
その製造方法に関し、とくに、高密度実装用のチップ抵
抗器およびその製造方法に関するものである。
その製造方法に関し、とくに、高密度実装用のチップ抵
抗器およびその製造方法に関するものである。
【０００２】
【従来の技術】電子機器の高密度実装に対応する、1005
などと呼ばれる、辺の長さが1mm以下と極めて小さい角
形チップ抵抗器（以下「チップ抵抗器」と呼ぶ）が普及
している。
などと呼ばれる、辺の長さが1mm以下と極めて小さい角
形チップ抵抗器（以下「チップ抵抗器」と呼ぶ）が普及
している。
【０００３】
【発明が解決しようとする課題】1005などのチップ抵抗
器においては、抵抗器自体のサイズが小さいことから、
その抵抗体の幅や厚さを広くしたり厚くすることは困難
を伴う。このため、抵抗値が高い範囲（高抵抗値範囲）
のチップ抵抗器を製作することは比較的容易であるが、
抵抗値が低い範囲（低抵抗値範囲）の抵抗器を製作する
ことは難しい。
器においては、抵抗器自体のサイズが小さいことから、
その抵抗体の幅や厚さを広くしたり厚くすることは困難
を伴う。このため、抵抗値が高い範囲（高抵抗値範囲）
のチップ抵抗器を製作することは比較的容易であるが、
抵抗値が低い範囲（低抵抗値範囲）の抵抗器を製作する
ことは難しい。
【０００４】そのため、低い抵抗値が必要な場合は、複
数のチップ抵抗器が並列接続されることになる。しか
し、このようなチップ抵抗器の使用方法は、実装密度を
低下させることになり、低抵抗値範囲をカバーできるチ
ップ抵抗器が望まれている。
数のチップ抵抗器が並列接続されることになる。しか
し、このようなチップ抵抗器の使用方法は、実装密度を
低下させることになり、低抵抗値範囲をカバーできるチ
ップ抵抗器が望まれている。
【０００５】また、チップ部品をその搭載位置にシュー
トする方式の実装機が使用される場合、所謂シュータか
ら排出されるチップ抵抗器は、抵抗体および保護膜が形
成されている上面が上を向く場合もあれば、その反対面
の下面が上を向く場合もある。このため、チップ抵抗器
が上面を下にしてプリント板にはんだ付けされることが
あるが、本来、チップ抵抗器の上面を下にしてはんだ付
けするのは好ましくない。何故ならば、保護膜とプリン
ト板とが接触することになり、チップ抵抗器の一方の電
極を支点にプリント板からチップ抵抗器が浮き上がる所
謂チップ立ちが発生し易いからである。
トする方式の実装機が使用される場合、所謂シュータか
ら排出されるチップ抵抗器は、抵抗体および保護膜が形
成されている上面が上を向く場合もあれば、その反対面
の下面が上を向く場合もある。このため、チップ抵抗器
が上面を下にしてプリント板にはんだ付けされることが
あるが、本来、チップ抵抗器の上面を下にしてはんだ付
けするのは好ましくない。何故ならば、保護膜とプリン
ト板とが接触することになり、チップ抵抗器の一方の電
極を支点にプリント板からチップ抵抗器が浮き上がる所
謂チップ立ちが発生し易いからである。
【０００６】本発明は、上述の問題を解決するためのも
のであり、低抵抗値範囲をカバーできるチップ抵抗器お
よびその製造方法を提供することを目的とする。
のであり、低抵抗値範囲をカバーできるチップ抵抗器お
よびその製造方法を提供することを目的とする。
【０００７】また、実装方式に影響されず信頼性の高い
実装が可能なチップ抵抗器およびその製造方法を提供す
ることを他の目的とする。
実装が可能なチップ抵抗器およびその製造方法を提供す
ることを他の目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記の目的を
達成する一手段として、以下の構成を備える。
達成する一手段として、以下の構成を備える。
【０００９】本発明にかかるチップ抵抗器は、表面実装
用のチップ抵抗器であって、少なくとも一方の基板の一
面に抵抗体が形成された二つの基板を有し、前記基板は
前記抵抗体を内包するように接合されていることを特徴
とする。
用のチップ抵抗器であって、少なくとも一方の基板の一
面に抵抗体が形成された二つの基板を有し、前記基板は
前記抵抗体を内包するように接合されていることを特徴
とする。
【００１０】本発明にかかる製造方法は、表面実装用の
チップ抵抗器の製造方法であって、基板の一面に複数の
第一の電極を形成し、前記複数の第一の電極間に抵抗体
を形成し、前記抵抗体の抵抗値を調整し、少なくとも一
方の基板に前記抵抗体が形成された二つの基板を、前記
抵抗体を内包するように接合し、前記基板の両端部に、
前記第一の電極に電気的に接続された第二の電極を形成
することを特徴とする。
チップ抵抗器の製造方法であって、基板の一面に複数の
第一の電極を形成し、前記複数の第一の電極間に抵抗体
を形成し、前記抵抗体の抵抗値を調整し、少なくとも一
方の基板に前記抵抗体が形成された二つの基板を、前記
抵抗体を内包するように接合し、前記基板の両端部に、
前記第一の電極に電気的に接続された第二の電極を形成
することを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明にかかる一実施形態
のチップ抵抗器を図面を参照して詳細に説明する。
のチップ抵抗器を図面を参照して詳細に説明する。
【００１２】さて、低抵抗値範囲をカバーするチップ抵
抗器として、表裏二面に抵抗体を形成し、両抵抗体を並
列接続する構成が考えられる。この構造を採用すれば、
抵抗体が一つの場合の抵抗値範囲が例えば10Ωから1MΩ
であれば、同一サイズかつ同一抵抗体材料で5Ωから500
kΩの抵抗値範囲をカバーするチップ抵抗器を製造する
ことが可能になる。
抗器として、表裏二面に抵抗体を形成し、両抵抗体を並
列接続する構成が考えられる。この構造を採用すれば、
抵抗体が一つの場合の抵抗値範囲が例えば10Ωから1MΩ
であれば、同一サイズかつ同一抵抗体材料で5Ωから500
kΩの抵抗値範囲をカバーするチップ抵抗器を製造する
ことが可能になる。
【００１３】しかし、この構成を採用する場合、次の問
題を解決しなくてはならない。第一に、絶縁基板の両面
に抵抗体を形成するとともに、必要ならば両面の抵抗体
の抵抗値をトリミングしなければならない。
題を解決しなくてはならない。第一に、絶縁基板の両面
に抵抗体を形成するとともに、必要ならば両面の抵抗体
の抵抗値をトリミングしなければならない。
【００１４】第二に、抵抗体上には抵抗体を保護する保
護膜を形成するが、チップ抵抗器全体に亘ってこの保護
膜に均一な厚さをもたせるのは難しい。表裏二面に抵抗
体を有するチップ抵抗器の場合、プリント板にチップ抵
抗器をはんだ付けする際は、この保護膜とプリント板と
が接触することになり、上述したチップ立ちが発生し易
い。
護膜を形成するが、チップ抵抗器全体に亘ってこの保護
膜に均一な厚さをもたせるのは難しい。表裏二面に抵抗
体を有するチップ抵抗器の場合、プリント板にチップ抵
抗器をはんだ付けする際は、この保護膜とプリント板と
が接触することになり、上述したチップ立ちが発生し易
い。
【００１５】図1から図7は本実施形態におけるチップ抵
抗器の製造方法を説明するための図、図8は製造工程の
一例を示す工程図である。
抗器の製造方法を説明するための図、図8は製造工程の
一例を示す工程図である。
【００１６】まず、ステップS1で、チップ抵抗器サイズ
に分割溝12が入ったアルミナなどの基板11を用意し（図
1）、必要に応じてその表面を洗浄した後、ステップS2
で内部電極13を形成する（図2）。なお、内部電極13
は、銀パラジウムAg-Pdを印刷したり、ニッケルNi、銅C
u、クロムCrまたはそれらの合金をスパッタリングなど
により、図2に示すように分割溝12を跨ぐように形成さ
れる。なお、スパッタリング時にはメタルマスクを用い
ることもできる。
に分割溝12が入ったアルミナなどの基板11を用意し（図
1）、必要に応じてその表面を洗浄した後、ステップS2
で内部電極13を形成する（図2）。なお、内部電極13
は、銀パラジウムAg-Pdを印刷したり、ニッケルNi、銅C
u、クロムCrまたはそれらの合金をスパッタリングなど
により、図2に示すように分割溝12を跨ぐように形成さ
れる。なお、スパッタリング時にはメタルマスクを用い
ることもできる。
【００１７】次に、ステップS3で内部電極13の間に抵抗
体14を形成する（図3）。抵抗体14の形成には、スクリ
ーン印刷やスパッタリングを利用する。この際、メタル
マスクを用いてもよい。抵抗体14を形成した後、ステッ
プS4で必要であれば抵抗体14上に保護膜を形成し、ステ
ップS5で必要に応じてレーザトリマなどにより抵抗値を
調整する。
体14を形成する（図3）。抵抗体14の形成には、スクリ
ーン印刷やスパッタリングを利用する。この際、メタル
マスクを用いてもよい。抵抗体14を形成した後、ステッ
プS4で必要であれば抵抗体14上に保護膜を形成し、ステ
ップS5で必要に応じてレーザトリマなどにより抵抗値を
調整する。
【００１８】そして、ステップS6で、その表面に内部電
極13および抵抗体14が形成された二枚の基板11を貼り合
せる（図4）。具体的には、抵抗体14が形成された面に
エポキシ樹脂などの接着剤を塗布し、抵抗体14が形成さ
れた面が内側になるように、つまり抵抗体14、その保護
膜および内部電極13が内包されるように二枚の基板11を
接着する。
極13および抵抗体14が形成された二枚の基板11を貼り合
せる（図4）。具体的には、抵抗体14が形成された面に
エポキシ樹脂などの接着剤を塗布し、抵抗体14が形成さ
れた面が内側になるように、つまり抵抗体14、その保護
膜および内部電極13が内包されるように二枚の基板11を
接着する。
【００１９】次に、ステップS7で、図5に示すように、
分割溝12に沿って基板11を短冊状に分割する。続いて、
ステップS8で短冊状に分割された基板11の短手方向の両
端部に端面電極15を形成する（図6）。なお、端部電極1
5は、例えばメタルマスクを用い、ニッケルNi、銅Cu、
クロムCrまたはそれらの合金をターゲットとするスパッ
タリングなどにより形成される。なお、この手順により
内部電極13は端部電極15に電気的に接続される。
分割溝12に沿って基板11を短冊状に分割する。続いて、
ステップS8で短冊状に分割された基板11の短手方向の両
端部に端面電極15を形成する（図6）。なお、端部電極1
5は、例えばメタルマスクを用い、ニッケルNi、銅Cu、
クロムCrまたはそれらの合金をターゲットとするスパッ
タリングなどにより形成される。なお、この手順により
内部電極13は端部電極15に電気的に接続される。
【００２０】次に、ステップS9で残る分割溝12に沿って
基板11を分割すると、個別のチップ抵抗器16に分割され
る（図7）。この後、ステップS10で、チップ抵抗器16の
両端部に電極17を形成する。電極17の形成方法として
は、ニッケルNi、はんだ、銅Cuなどをめっきする方法を
用いる。そして、完成したチップ抵抗器は、ステップS1
1で抵抗値などが検査され、必要に応じて、ステップS12
でエンボステープやケースなどに収容される。なお、必
要であれば、基板11が分割される前またはチップに分割
された後、抵抗値などが印刷される。
基板11を分割すると、個別のチップ抵抗器16に分割され
る（図7）。この後、ステップS10で、チップ抵抗器16の
両端部に電極17を形成する。電極17の形成方法として
は、ニッケルNi、はんだ、銅Cuなどをめっきする方法を
用いる。そして、完成したチップ抵抗器は、ステップS1
1で抵抗値などが検査され、必要に応じて、ステップS12
でエンボステープやケースなどに収容される。なお、必
要であれば、基板11が分割される前またはチップに分割
された後、抵抗値などが印刷される。
【００２１】このように、本実施形態によれば、別個に
形成される二つのチップ抵抗器をサンドイッチ状に貼り
合せて一つのチップ抵抗器16にする。従って、二つの抵
抗器が並列接続されたことになり、抵抗体が一つの場合
の抵抗値範囲が例えば10Ωから1MΩであれば、同一サイ
ズかつ同一抵抗体材料で5Ωから500kΩの抵抗値範囲を
カバーするチップ抵抗器16を製造することができる。た
だし、貼り合わせる二つの抵抗器の抵抗値は必ずしも同
じである必要はなく、極端な場合はその一方に抵抗体を
形成しなくてもよい。従って、同一サイズかつ同一抵抗
体材料で製造できる抵抗値範囲は5Ωから1MΩになる。
形成される二つのチップ抵抗器をサンドイッチ状に貼り
合せて一つのチップ抵抗器16にする。従って、二つの抵
抗器が並列接続されたことになり、抵抗体が一つの場合
の抵抗値範囲が例えば10Ωから1MΩであれば、同一サイ
ズかつ同一抵抗体材料で5Ωから500kΩの抵抗値範囲を
カバーするチップ抵抗器16を製造することができる。た
だし、貼り合わせる二つの抵抗器の抵抗値は必ずしも同
じである必要はなく、極端な場合はその一方に抵抗体を
形成しなくてもよい。従って、同一サイズかつ同一抵抗
体材料で製造できる抵抗値範囲は5Ωから1MΩになる。
【００２２】さらに、本実施形態によれば、素子の厚さ
が増加するため耐サージ性を向上することができる。
が増加するため耐サージ性を向上することができる。
【００２３】また、チップ抵抗器16の表面には抵抗体や
その保護膜が露出しないので、どちらの面が下に配置さ
れた場合でもチップ立ちが発生し難く、信頼性の高いは
んだ付けが可能になる。つまり、実装方式に影響されず
信頼性の高い実装が可能である。
その保護膜が露出しないので、どちらの面が下に配置さ
れた場合でもチップ立ちが発生し難く、信頼性の高いは
んだ付けが可能になる。つまり、実装方式に影響されず
信頼性の高い実装が可能である。
【００２４】
【変形例】上記においては、図1に示すように予め分割
溝12が形成された基板11を用いる例を説明したが、図9
に一例を示すように、分割溝12のない基板11上にそれぞ
れ独立した電極18を形成し、二つの電極18の間に抵抗体
14を形成してもよい。
溝12が形成された基板11を用いる例を説明したが、図9
に一例を示すように、分割溝12のない基板11上にそれぞ
れ独立した電極18を形成し、二つの電極18の間に抵抗体
14を形成してもよい。
【００２５】また、上記においては、図5に示すように
分割溝12に沿って基板11を短冊状に分割し、図6に示す
ように短冊状に分割された基板11の短手方向の両端部に
端面電極15を形成する例を説明したが、図7に示すチッ
プ状に分割した後、上記の方法により端面電極15および
電極17を形成してもよい。
分割溝12に沿って基板11を短冊状に分割し、図6に示す
ように短冊状に分割された基板11の短手方向の両端部に
端面電極15を形成する例を説明したが、図7に示すチッ
プ状に分割した後、上記の方法により端面電極15および
電極17を形成してもよい。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
低抵抗値範囲をカバーするチップ抵抗器およびその製造
方法を提供することができる。
低抵抗値範囲をカバーするチップ抵抗器およびその製造
方法を提供することができる。
【００２７】また、実装方式に影響されず信頼性の高い
実装が可能なチップ抵抗器およびその製造方法を提供す
ることができる。
実装が可能なチップ抵抗器およびその製造方法を提供す
ることができる。
【図１】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図２】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図３】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図４】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図５】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図６】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図７】本実施形態におけるチップ抵抗器の製造方法を
説明するための図、
説明するための図、
【図８】本実施形態におけるチップ抵抗器の製造工程の
一例を示す工程図、
一例を示す工程図、
【図９】変形例を説明する図である。
11 基板 12 分割溝 13 内部電極 14 抵抗体 15 端面電極 16 チップ抵抗器 17 電極
Claims (5)
- 【請求項１】 表面実装用のチップ抵抗器であって、 少なくとも一方の基板の一面に抵抗体が形成された二つ
の基板を有し、 前記基板は前記抵抗体を内包するように接合されている
ことを特徴とするチップ抵抗器。 - 【請求項２】 さらに、前記抵抗体それぞれの両端に、
実装用の電極へ電気的に接続された内部電極を有するこ
とを特徴とする請求項1に記載されたチップ抵抗器。 - 【請求項３】 表面実装用のチップ抵抗器の製造方法で
あって、 基板の一面に複数の第一の電極を形成し、 前記複数の第一の電極間に抵抗体を形成し、 前記抵抗体の抵抗値を調整し、 少なくとも一方の基板に前記抵抗体が形成された二つの
基板を、前記抵抗体を内包するように接合し、 前記基板の両端部に、前記第一の電極に電気的に接続さ
れた第二の電極を形成することを特徴とする製造方法。 - 【請求項４】 前記第二の電極の形成工程は、前記基板
の端面に、前記第一の電極に電気的に接続される端面電
極を形成した後、前記端面電極を覆うように、前記基板
の両端部に前記第二の電極を形成することを特徴とする
請求項3に記載された製造方法。 - 【請求項５】 前記第二の電極は実装用の電極であるこ
とを特徴とする請求項3または請求項4に記載された製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34085499A JP2001155904A (ja) | 1999-11-30 | 1999-11-30 | チップ抵抗器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34085499A JP2001155904A (ja) | 1999-11-30 | 1999-11-30 | チップ抵抗器およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001155904A true JP2001155904A (ja) | 2001-06-08 |
Family
ID=18340931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34085499A Pending JP2001155904A (ja) | 1999-11-30 | 1999-11-30 | チップ抵抗器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001155904A (ja) |
-
1999
- 1999-11-30 JP JP34085499A patent/JP2001155904A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782173B2 (en) | Chip resistor | |
| US7089652B2 (en) | Method of manufacturing flip chip resistor | |
| JP3845030B2 (ja) | チップ抵抗器の製造方法 | |
| JP2001155904A (ja) | チップ抵抗器およびその製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JP2939425B2 (ja) | 表面実装型抵抗器とその製造方法 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2008103462A (ja) | チップ型ネットワーク抵抗器と面実装部品およびその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
| JP2775718B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2002299102A (ja) | チップ抵抗器 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JP3201118B2 (ja) | チップ抵抗器 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| CN114631157A (zh) | 芯片零件 | |
| CN114600204A (zh) | 芯片零件 | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
| JPS61193401A (ja) | チツプ形正特性サ−ミスタ | |
| JPH10321403A (ja) | 抵抗器の製造方法 | |
| JPH08330115A (ja) | ネットワーク電子部品 | |
| JPH0653003A (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061025 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090717 |