JP2001155621A - 電子放出素子および画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】大型画面の高周波駆動が可能な低抵抗化を実現
しつつ、ゲート−エミッタ間距離の均一化・近接化が可
能となり、低電圧での安定した電子放出が得られ、ディ
スプレイの大型化に対応可能な、高速かつ高信頼性の電
子放出素子を提供する。 【解決手段】ゲートラインもしくはゲート−エミッタ層
間絶縁層の膜厚が、ゲート開口端では小さく、開口端か
ら離れるに従って開口端からの距離に比例して増加し、
エミッタ直上以外の領域においてはエミッタ高さ程度で
あるように形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子放出型素子
およびこれを用いた画像表示装置に関する。

【０００２】

【従来の技術】近年、フラットパネルディスプレイとし
て、電界放出型素子を用いたFED（Field Emission Disp
lay）が注目されている。FEDに用いられる電界放出型素
子は、基板上に微細な電界放出型エミッタ(以下、単に
エミッタという）をマトリクス状に配列形成したエミッ
タアレイとして構成される。複数のエミッタは、マトリ
クスの一方向にカソードラインにより共通駆動され、他
方向にはゲートラインにより共通駆動されるように構成
される。ゲートラインとカソードラインとは絶縁膜によ
り分離され、ゲートラインの各画素領域に開口部が設け
られ、各開口部にエミッタが露出した状態に形成され
る。このようなエミッタアレイを、アノード電極と蛍光
体膜が形成されたアノード基板に対向設置し、両者の間
を真空封止することによって、線順次駆動のFEDが得ら
れる。

【０００３】上述のようなエミッタアレイの代表的な製
造法にモールド法が有る。その基本的な工程を図７を用
いて順次説明する。先ず出発基板31に凹型を形成し、こ
れをモールドとして順次絶縁層32、カソードラインを兼
ねたエミッタ層33を形成し、凹部にエミッタ材料が充填
された状態を作る(図７(a))。

【０００４】その後、エミッタ層32上に接着層34を介し
て素子基板35を貼り合わせたる(図７(b))。

【０００５】ついで、出発基板31をエッチング等により
除去する。その後、ゲート層36を堆積する（図７
(c)）。

【０００６】さらに、レジスト37を塗布し、エッチバッ
クによりエミッタ先端のレジスト37を除去する(図７
(d))。

【０００７】最後にレジスト37をマスクにエミッタ先端
直上のゲート層36および絶縁層32を順次エッチング(開
口）し、図８のような電子放出素子を形成する。

【０００８】この電子放出素子を、例えば４０インチ以
上の大型ディスプレイに適用する場合には、カソードラ
イン33およびゲートライン36のＣＲ時定数の低減が必須
である。そのための方策としては、カソードライン33お
よびゲートライン36の低抵抗化（厚膜化）、もしくは絶
縁層32の低容量化（厚膜化）が有効である。しかしなが
ら、ゲートライン36を厚膜化した場合には、開口端での
ゲート-エミッタ間距離が不均一になるため、安定した
電子放出が得られなくなるという問題点が有る。さら
に、ゲートライン36が厚膜になるに伴いゲート口のアス
ペクト比が高くなるため、エミッタ33から放出されアノ
ードに到達すべき電子が、ゲートライン36に注入される
確率が増加し、発光効率が低下するという問題が有る。
また、絶縁層32を厚膜化した場合には、開口端でのゲー
ト−エミッタ間距離が増加するために、駆動電圧が高く
なり、消費電力が増大するという問題が有る。

【０００９】

【発明が解決しようとする課題】従来の電子放出素子で
はカソードラインおよびゲートラインの低抵抗化（厚膜
化）、もしくは絶縁層の低容量化を達成することができ
ず、その為４０インチ以上の大型ディスプレイを実現す
ることができなかった。

【００１０】本発明は上記事情を考慮してなされたもの
で、ディスプレイの大型化に対応可能な電子放出素子及
び画像表示装置を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、請求項１の電子放出素子は、絶縁性基板上に形成さ
れたカソードラインと、このカソードライン上に形成さ
れた凸状先端を有するエミッタと、前記カソードライン
上に形成された絶縁層を介して形成され前記エミッタの
凸状先端が露出する開口部を有するゲートラインとを有
する電子放出素子において、前記ゲートラインの高さが
前記エミッタの凸状先端の近傍であり且つ前記ゲートラ
インの膜厚が前記開口部から前記絶縁性基板に沿う方向
の距離に比例して増加していることを特徴とする。

【００１２】請求項２の電子放出素子は、請求項１にお
いて、前記ゲートラインの膜厚が前記開口部において40
0nm以下であることを特徴とする。この膜厚は、さらに
望ましくは100nm以下であることが良い。

【００１３】請求項３の画像表示装置は、第１の絶縁性
基板上に形成されたカソードラインと、このカソードラ
イン上に形成された凸状先端を有するエミッタと、前記
カソードライン上に形成された絶縁層を介して形成され
前記エミッタの凸状先端が露出する開口部を有するゲー
トラインと、前記絶縁性基板に対向して配置され前記絶
縁性基板と対向する表面にアノードライン及び蛍光体層
が形成された第２の絶縁性基板とを有する画像表示装置
において、前記ゲートラインの高さが前記エミッタの凸
状先端の近傍であり且つ前記第１の絶縁性基板に沿う方
向の距離に比例して増加していることを特徴とする。

【００１４】請求項４の画像表示装置は、請求項３にお
いて、前記ゲートラインの膜厚が前記開口部において40
0nm以下であることを特徴とする。この膜厚は、さらに
望ましくは100nm以下であることが良い。

【００１５】さらに、上述したゲートラインの膜厚は、
開口部から離れるに従って開口部からの距離の1〜2倍ず
つ増加させること望ましい。

【００１６】ここで、カソードラインとエミッタとの関
係であるが、均一膜圧のカソードライン上にエミッタが
突出して形成される場合のほか、カソードラインとエミ
ッタが同一の膜からエミッタのみが突出する形状に一体
形成される場合を含みこの場合は一体になっているが、
要するに突出した部分がエミッタ（電子を放出するエミ
ッタとしての機能）、その台座となる層がカソードライ
ン（電子を供給するカソードとしての機能）とそれぞれ
の機能から各部分を分離することができる。本発明によ
れば、ゲートラインの厚さを開口部の端部近傍で薄く、
開口部の端部から離れるに従って厚くすることにより、
大型画面の高周波駆動が可能な低抵抗化を実現しつつ、
ゲート−エミッタ間距離の均一化および放出電子の効率
向上が可能となり、低電圧での安定した電子放出が得ら
れる。さらに、開口部端でのゲート層を薄くすることに
より、ゲート開口の際のエッチング量が少ないため、開
口径の制御性が向上し信頼性が高くなる。

【００１７】また、本発明によれば、絶縁層を開口部端
近傍で薄く、開口部端から離れるに従って厚くすること
により、大型画面の高周波駆動が可能な低容量化を実現
しつつ、低駆動電圧化すなわち低消費電力化が可能とな
る。さらに、開口部端での絶縁層を薄くすることによ
り、絶縁層開口の際のエッチング量が少ないため、開口
径の制御性が向上し信頼性が高くなる。

【００１８】

【発明の実施の形態】以下、例示的ではあるが限定的で
はない発明の具体例として実施例を挙げ図面を参照して
説明することによって本発明をより深く理解することが
できる。 （実施例１）図1は本発明の実施例１である電子放出素
子の構成を示す概略断面図である。絶縁性を有する基板
１上にストライプ状にカソードライン２が形成され、そ
の上の画素に相当する領域に例えば円錐状（これは場合
によってはピラミット状などの四角錐状でも良い）のエ
ミッタ３が形成されている。このエミッタ３は先端形状
が凸状となっている。望ましい形状は円錐状、多角錐状
であり、要するに凸状の先端であることを必要とする。
そのエミッタ３上に絶縁層４を介してゲート層５が、前
記カソードライン２と直交する方向にストライプ状に形
成されており、ゲートライン５の各画素領域にエミッタ
３の先端を中心とした略円形の開口部が設けられてい
る。ゲート層５は錐状のエミッタ３の無い領域、すなわ
ちエミッタ３間および画素間等においては、ほぼエミッ
タ３の高さと同一の高さに厚く形成されており、エミッ
タ３上ではエミッタ３の側面に添う形で薄くなり、その
開口端での膜厚は100nm以下となっている。このように
開口端でのゲート層５が薄いことにより、エミッタ−ゲ
ート間距離のばらつきが小さくなるため、低電圧で安定
した電子放出が得られる。しかしながら、その他の領域
でのゲート層５は、エミッタ３の高さ程度に厚く形成さ
れているために、ゲートライン３の抵抗値が増加するこ
となく、すなわちゲートラインのＣＲ時定数が増加する
ことなく、大画面用の大型基板でもパルス幅変調方式な
どの高周波駆動が可能である。安定した電子放出を得る
ための開口端での最も薄いゲート膜厚は、最大でも100n
m、できれば10nm以下がより好ましい。その他の領域で
のゲート層厚は、上述したＣＲ時定数の点から大きいほ
ど好ましいが、エミッタ３の高さよりも著しく大きい場
合には、その位置におけるゲート層５とアノード電極
（図示せず）間距離が小さくなるため、アーク放電が発
生し動作が不安定になる。従ってエミッタ３の円錐状先
端の頂上以外のゲート層厚は、最大エミッタ３の高さ程
度が好ましい。ここで、説明を加えるが、図１で示した
電子放出素子は最終的には第２の絶縁性基板に対向させ
て画像表示装置が完成する。第１の絶縁性基板とは電子
放出素子が形成された基板のことである。そして、この
第２の絶縁性基板表面には電子放出素子と対向する表面
にアノードライン及び蛍光体層が形成されている。この
様な絶縁性基板は、表面が絶縁層で形成されておれば良
く基板全体が絶縁性材料で形成される基板、導電性材料
例えば金属や半導体材料等の基板表面に酸化シリコン等
の絶縁性材料層が形成されたものを含む。

【００１９】また、カソードライン２の端部等、段差部
でのゲート層５の断切れを防ぐためには、エミッタ３頂
上以外での膜厚は最低300nm以上が好ましく、後で述べ
るようにゲート開口をゲート層５のエッチバックで行う
場合には、エッチバックのマージンを考慮して500nm以
上であることがより好ましい。

【００２０】次に図２に基づいて、本実施例１の製造方
法を説明する。厚さ0.6mmの単結晶シリコン基板2１上に
形成されたシリコン酸化膜を、通常のPEP工程と弗化ア
ンモニウムによるエッチング工程により、2μm角、4μm
ピッチの正方形の孔を一画素当たり４個形成する。この
酸化膜をマスクとしてシリコン基板に2μm角、4μmピッ
チ、深さ1.4μｍの四角錐状の凹型を形成した後に、一
旦酸化膜を除去し、 酸化炉により全面に酸化膜22を400
nm形成する。その上にMoを500nmスパッタ成膜してカソ
ード層兼エミッタ層23を形成する(図2(a)）。このエミ
ッタ層23上に、導電性接着層24として厚さ300nmのSiを
スパッタ成膜し、素子基板である厚さ3mmのソーダライ
ムガラス基板25を陽極接合により接合した（図２(b))
後、シリコン基板21を除去する。陽極接合条件は例えば
Siスパッタ層24側を正として、400℃で1kVの電圧を印加
する。シリコン基板21の除去工程は、フッ硝酸を用いた
化学エッチングと、引き続くEDPエッチング(エチレンジ
アミン＋カテコール＋水、114℃)とによる。このとき、
シリコン酸化膜22がEDPエッチングのストッパーとな
り、シリコン基板21を完全に除去することが出来る。

【００２１】次にエミッタ層23をストライプ状にパター
ニングしてカソードラインを形成し、カソードラインの
側面にも熱酸化膜22を形成させる。次にこのシリコン酸
化膜22上にゲート層26としてゾルーゲル法によりＩＴＯ
を厚さ最大１.3μmに形成させる。具体的には、ITO成膜
用のゾルーゲル溶液をスピンコートあるいはスプレーコ
ーティングにより塗布し、100℃で1分乾燥させる工程を
必要回数、例えば４回繰り返し、室温で乾燥させた後
に、大気中500℃で1時間焼成する。このゲート層26を王
水により全面一様にエッチバックすると、最も膜厚が小
さいエミッタ先端部のゲート層26が除去され、エミッタ
先端を中心とした略円形の孔が形成される。本実施例で
はゲート層26を0.3μmエッチバックしたところで、直径
1μmのゲート開口が形成された。このゲート層26をマス
クとして、絶縁層22をエッチングしてエミッタ層23を露
出させ、電子放出素子を得る。

【００２２】本実施例１では、絶縁層22として熱酸化膜
を用いたが、スパッタ、CVD、LPD等により形成してもよ
い。また、ゲート層26のエッチングはＲＩＥ，ＣＤＥ等
のドライエッチングで行ってもよい。また、ゲート層26
を予めエミッタ先端部の絶縁層22が露出するように、例
えば最大膜厚0.9μm程度に成膜してもよい。その場合、
ゲート層26のエッチバックを行わずに、ゲート口が得ら
れる。

【００２３】以上の実施例では、ゲート層を開口端近傍
で薄く、開口端から離れるに従って厚くすることによ
り、大型画面の高周波駆動が可能な低抵抗化を実現しつ
つ、ゲート−エミッタ間距離の均一化が可能となり、低
電圧での安定した電子放出が得られる。さらに、開口端
でのゲート層を薄くすることにより、ゲート開口の際の
エッチング量が少ないため、開口径の制御性が向上し信
頼性が高くなる。

【００２４】また、実施例の電子放出素子を表示装置の
画素構造に採用した場合には、絶縁層を開口端近傍で薄
く、開口端から離れるに従って厚くすることにより、大
型画面の高周波駆動が可能な低容量化を実現しつつ、低
駆動電圧化すなわち低消費電力化が可能となる。さら
に、開口端での絶縁層を薄くすることにより、絶縁層開
口の際のエッチング量が少ないため、開口径の制御性が
向上し高信頼性が得られる。 （実施例２）本実施例では、ゲート層26を以下の方法で
形成する以外は、実施例１と同様の電子放出素子を作製
する。以下の実施例の説明では、実施例１と同一部分は
同一番号を付し、類似部分は１０の位の番号を変えた番
号を付しその詳しい説明を省略した。

【００２５】先ず、Auペーストをスプレーコーティング
し、室温で乾燥させた後にＮ2中500℃で一時間焼成す
る。このゲート層26をウエットエッチングにより全面一
様にエッチバックすると、最も膜厚が小さいエミッタ先
端部のゲート層26が除去され、エミッタ先端を中心とし
た略円形の孔が形成される。ゲート層26のエッチングは
ＲＩＥ，ＣＤＥ等のドライエッチングで行ってもよい。 （実施例３）図３は本発明の実施例３である電子放出素
子の構成を示す概略断面図である。絶縁性を有する基板
３１上にストライプ状にカソードライン３２が形成さ
れ、その上の画素に相当する領域に例えば錐状のエミッ
タ３３が形成されている。そのエミッタ３３上に絶縁層
３４を介してゲート層３５が、カソードライン３２と直
交する方向にストライプ状に形成されており、ゲートラ
イン３５の各画素領域にエミッタ３３の先端を中心とし
た略円形の開口部が設けられている。絶縁層３４は前記
錐状のエミッタ３３の無い領域、すなわちエミッタ３３
間および画素間等においては、ほぼエミッタ３３の高さ
程度に厚く形成されており、エミッタ３３上ではエミッ
タ３３の側面に添う形で薄くなり、その開口端での膜厚
は400nm以下となっている。このように開口端での絶縁
層３４が薄いことにより、エミッタ−ゲート間距離が小
さくなるため、低電圧で安定した電子放出が得られる。
しかしながら、その他の領域での絶縁層３４は、エミッ
タ３３の高さ程度に厚く形成されているために、カソー
ドライン３２とゲートライン３３と交差点での容量値が
増加することなく、すなわちカソードライン３２とゲー
トライン３３のＣＲ時定数が増加することなく、大画面
用の大型基板でもパルス幅変調方式などの高周波駆動が
可能である。低電圧での安定した電子放出を得るための
開口端での絶縁膜厚は、最大400nm、できれば100nm以下
がより好ましい。その他の領域での絶縁層厚は、上述し
たＣＲ時定数の点から大きいほど好ましいが、エミッタ
３３の高さよりも著しく大きい場合には、その位置にお
けるゲート層３５とアノード電極（図示せず）間距離が
小さくなるため、アーク放電が発生し動作が不安定にな
る。従ってエミッタ３３直上以外のゲート層厚は、最大
エミッタ３３の高さ程度が好ましい。また、カソードラ
イン３２の端部等、段差部での絶縁層３４の断切れによ
る短絡を防ぐためには、エミッタ３３直上以外での膜厚
は最低400nm以上が好ましく、できれば1μm以上である
ことがより好ましい。

【００２６】また、この場合、ゲート層３５が厚くなる
と、従来例で上述したように、開口端でのゲート−エミ
ッタ間距離のばらつきが増大する点、エミッタから放出
された電子のゲートへの流入量が増加する点、およびゲ
ート開口径の制御性が低下する点から好ましくない。ゲ
ート層３５の厚さはゲート開口径（直径）の半分以下が
望ましい。

【００２７】次に図４に基づいて、上述した図３の構造
の変形例の製造方法を説明する。厚さ0.6mmの単結晶シ
リコン基板41上に形成されたシリコン酸化膜を、通常の
PEP工程と弗化アンモニウムによるエッチング工程によ
り、2μm角、4μmピッチの正方形の孔を一画素当たり４
個形成する。この酸化膜をマスクとしてシリコン基板に
2μm角、4μmピッチ、深さ1.4μｍの四角錐状の凹型を
形成した後に、一旦酸化膜を除去し、酸化炉により全面
に酸化膜42を400nm形成する。その上にNiをPt触媒を用
いた無電界メッキとそれに引き続く電気メッキにより10
μｍ成膜してカソード層兼エミッタ層43を形成する(図
４(a))。

【００２８】このエミッタ層43上に、導電性接着層44と
して厚さ300nmのSiをスパッタ成膜し、素子基板である
厚さ3mmのソーダライムガラス基板45を陽極接合により
接合する（図４(b)）。

【００２９】その後、熱酸化膜42付きシリコン基板41を
剥離除去する。陽極接合条件は例えばSiスパッタ層44側
を正として、400℃で1kVの電圧を印加する。こうして形
成されたNiエミッタ43上にSOG材料をスピンコートもし
くはスプレーコーティングもしくはディップ等で塗布
し、150℃と250℃で各々30秒乾燥させた後、N2中450℃3
0分焼成し、絶縁層46を形成する(図４(c))。

【００３０】この絶縁層46の上に例えばMoを400nmスパ
ッタ成膜してゲート層47を形成する(図４(d))。

【００３１】この後、レジスト48塗布、エッチバックに
よりエミッタ43先端のレジスト48を除去する(図４
(e))。

【００３２】そのレジスト48をマスクにエミッタ43先端
直上のゲート層47および絶縁層46を順次エッチング(開
口）し、図３のような電子放出素子を形成する。このよ
うに、レジストのエッチバックでエミッタ先端を露出す
るさせるためには、絶縁層厚はエミッタ高さより最低で
も100nm、より望ましくは300nm以上小さいことが好まし
い。しかし、レジストの開口を通常のPEP工程でマスク
合わせによって行ってもよく、その場合には絶縁層厚は
エミッタ高さと同程度で構わない。 （実施例４）図５は本実施例４の構造を示す断面図であ
る。実施例３と同様に形成した絶縁性基板51上のNiエミ
ッタ53の上に、第一の絶縁層54を例えばSiO2を400nmス
パッタして形成する。第一の絶縁層54上にSOG材料をス
ピンコートもしくはスプレーコーティングもしくはディ
ップ等で塗布し、150℃と250℃で各々30秒乾燥させた
後、N2中450℃30分焼成し、第二の絶縁層56を形成す
る。第二の絶縁層56上に、例えばNiをPt触媒を用いた無
電界メッキとそれに引き続く電気メッキにより400nm成
膜してゲート層55を形成する。その後、実施例３と同様
にゲート層と第一、第二絶縁層を順次開口して電子放出
素子を得る。

【００３３】本実施例では第一、第二の絶縁層材料を共
にSiO2としたが、例えば第一の絶縁層54の材料をSiN、
第二の絶縁層56の材料をSiO2とすれば、ゲート層55を成
膜する前に（第二の絶縁層56成膜後に）、第二の絶縁層
56のみを選択エッチバックすることにより、エミッタ53
先端部の第一の絶縁層54を露出させることができ、ゲー
ト−エミッタ間距離の制御性がより向上する。 （実施例５）図６は本実施例５の構造を示す断面図であ
る。実施例３と同様に形成した絶縁性基板1上のNiエミ
ッタ3の上に、SOG材料をスピンコートもしくはスプレー
コーティングもしくはディップ等で塗布し、80℃と150
℃と250℃で各々１分秒乾燥させた後、N2中400℃で30分
焼成し、絶縁層６４を形成する。その上に Auペースト
をスプレーコーティングし、室温で乾燥させた後にN2中
500℃で一時間焼成しゲート層６５を形成する。このゲ
ート層６５をウエットエッチングにより全面一様にエッ
チバックすると、最も膜厚が小さいエミッタ３先端部の
ゲート層６５が除去され、エミッタ３先端を中心とした
略円形の孔が形成される。ゲート層６５のエッチングは
ＲＩＥ，ＣＤＥ等のドライエッチングで行ってもよい。

【００３４】以上の構造によっても、実施例３と同様の
効果を奏することができる事に加えて、生産効率を向上
させることができる。

【００３５】

【発明の効果】上記構造によって、ディスプレイの大型
化が可能な電子放出素子および大型化が可能な画像表示
装置を提供できる。

【図面の簡単な説明】

【図１】 本発明の実施例１による電子放出素子の構造
を示す断面概略図。

【図２】 本発明の実施例１による電子放出素子の製造
工程を示す断面図。

【図３】 本発明の実施例３による電子放出素子の構造
を示す断面概略図。

【図４】 本発明の実施例３による電子放出素子の製造
工程を示す断面図。

【図５】 本発明の実施例４による電子放出素子の構造
を示す断面図。

【図６】 本発明の実施例５による電子放出素子の構造
を示す断面図。

【図７】 従来例による電子放出素子の製造工程を示す
断面概略図。

【図８】 従来例による電子放出素子の構造を示す断面
概略図である。

【符号の説明】

1，25，35，45，55・・・絶縁性基板、２，23，33，43，53
・・・カソードライン、3，23，33，43，53・・・エミッタ、
4，22，32，42，46・・・絶縁層、54・・・第一の絶縁層、56・
・・第二の絶縁層、5，26，36，47，55・・・ゲートライン、
21，31，41・・・シリコン基板、24，34，44・・・接着層、3
7，48・・・レジスト

フロントページの続き (72)発明者 鈴木 幸治 東京都港区芝浦一丁目１番１号株式会社東 芝本社事務所内 Ｆターム(参考） 5C031 DD17 5C036 EE03 EE04 EE19 EF01 EF06 EF09 EG12 EH08 EH23 5C094 AA04 AA13 AA14 AA43 AA48 AA55 BA32 BA34 CA19 DA13 DB01 DB04 FA01 FA02 FB12 FB15 GB10 JA08

Claims (4)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上に形成されたカソードライン
   と、このカソードライン上に形成された凸状先端を有す
   るエミッタと、前記カソードライン上に形成された絶縁
   層を介して形成され前記エミッタの凸状先端が露出する
   開口部を有するゲートラインとを有する電子放出素子に
   おいて、前記ゲートラインの高さが前記エミッタの凸状
   先端の近傍であり且つ前記ゲートラインの膜厚が前記開
   口部から前記絶縁性基板に沿う方向の距離に比例して増
   加していることを特徴とする電子放出素子。
2. 【請求項２】前記ゲートラインの膜厚が前記開口部にお
   いて400nm以下であることを特徴とする請求項１に記載
   の電子放出素子。
3. 【請求項３】第１の絶縁性基板上に形成されたカソード
   ラインと、このカソードライン上に形成された凸状先端
   を有するエミッタと、前記カソードライン上に形成され
   た絶縁層を介して形成され前記エミッタの凸状先端が露
   出する開口部を有するゲートラインと、前記絶縁性基板
   に対向して配置され前記絶縁性基板と対向する表面にア
   ノードライン及び蛍光体層が形成された第２の絶縁性基
   板とを有する画像表示装置において、前記ゲートライン
   の高さが前記エミッタの凸状先端の近傍であり且つ前記
   第１の絶縁性基板に沿う方向の距離に比例して増加して
   いることを特徴とする画像表示装置。
4. 【請求項４】前記ゲートラインの膜厚が前記開口部にお
   いて400nm以下であることを特徴とする請求項３に記載
   の画像表示装置。