JP2001145373A - 交直変換装置の制御装置 - Google Patents
交直変換装置の制御装置Info
- Publication number
- JP2001145373A JP2001145373A JP32602099A JP32602099A JP2001145373A JP 2001145373 A JP2001145373 A JP 2001145373A JP 32602099 A JP32602099 A JP 32602099A JP 32602099 A JP32602099 A JP 32602099A JP 2001145373 A JP2001145373 A JP 2001145373A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- deblocking
- signal
- state
- conversion operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
電源系統となるか又は変換器起動以前に無電圧系統とな
る場合であっても、確実に変換器起動を行うことが可能
な交直変換装置の制御装置を提供すること。 【解決手段】制御装置21,22は、パイパスペア状態
が設定可能であり、また逆変換運転する側の変換器2に
接続する交流系統92が無電源系統となるか又は変換器
起動以前に無電圧系統となる場合に、起動指令が入力さ
れ、起動条件が成立したとき、シーケンス部222aに
より、ゲートブロック状態からデブロック状態にするた
めのデブロック信号を出力し、該デブロック信号をイン
ターロック部223でインターロックし、さらにデブロ
ック信号をフリップフロップ224を通して出力する。
Description
連系のための直流送電システムや周波数変換システムに
適用される交直変換装置の制御装置に関する。
す、転流コンデンサを用いた直流送電システム又は周波
数変換システムがある。すなわち、半導体スイッチング
素子ブリッジの例としてサイリスタブリッジで構成され
た交直変換器1,2は、各々転流コンデンサ3,4を介
して変換器用変圧器5,6の2次側に接続され、変換器
用変圧器5,6の1次側は交流母線7,8に接続されて
いる。また、交流母線7,8は各々背後の交流系統9
1,92と連系している。尚、交流母線7,8には、変
換器が出力する高調波を吸収することを主目的としたフ
ィルタ93,94が設置されている。
して、他方は逆変換器として動作するが、説明の便宜
上、変換器1を順変換運転する順変換器として扱い、変
換器2を逆変換運転する逆変換器として扱う。順変換器
1は、交流電力を直流電力に変換して、直流リアクトル
10を介して逆変換器2に送り、逆変換器2は、印加さ
れた直流電力を交流電力に変換して交流母線8の背後の
交流系統92へ送っている。
装置は、次のような制御系を有する。すなわち、交直変
換器1及び2は、各々同じ構成の制御装置21,22及
び制御装置21,22を制御する共通制御装置23によ
り制御されている。ここでは特に逆変換器2について説
明する。まず検出系として、直流電流検出器11により
直流電流Idが検出され、また直流電圧検出器12によ
り直流電圧Vdが検出される。交流電圧検出器32によ
り交流電圧Vacが検出され、制御装置22に入力され
る。また、制御装置22には、共通制御装置23により
電流指令値IdPが与えられる。なお、交流電圧検出器
31は、交流母線7の交流電圧を検出し、制御装置21
に与える。
は、変換器1及び変換器2のサイリスタをゲートブロッ
ク(GB:ONできない状態)した状態から、図9に示
すように、一旦、順変換器1の同じ相に接続する上下の
サイリスタ(UとX、又はVとY、又はWとZ)をON
した状態にする。この状態をバイパスペア(BPP)と
いう。
どでは変換器1,2の起動の際、順変換側と逆変換側の
協調を取ることと、起動時の過電圧を防止するために行
う。逆変換器においても同様な操作を行い、バイパスペ
ア状態とする。
スペア状態に入ったのを確認して、デブロック(DE
B:サイリスタのゲートにON指令が入力され、サイリ
スタのアノードカソード間に順電圧がかかっている状態
であれば、サイリスタが導通する状態)となる。逆変換
運転する変換器では、順変換運転する変換器がデブロッ
クしたことを確認して、同様にバイパスペア状態からデ
ブロックする。
器がゲートブロックGB状態からからバイパスペアBP
P状態に入ったことを確認した後に、デブロックDEB
することにより、順変換器1、逆変換器2の順に変換器
が起動を完了する。
制御角αは、順変換側では90度近辺からスタートし、
ゆっくりと進ませていくのに対し、逆変換側では同じく
90度付近からスタートし、ゆっくりと遅らせる。停止
時においても、過電圧防止などの理由から、バイパスペ
アを介してからゲートブロックする。
載されており、変換器の起動停止を制御している。具体
的な制御シーケンスを図10に示す。
とも、DEB解除シーケンス部220、BPP条件判定
シーケンス部221、DEB条件判定シーケンス部22
2、インターロック部223及びフリップフロップ22
4を有する。
を受信すると、BPP条件判定シーケンス部221によ
りBPP指令が出力される。この指令により主回路がB
PP状態となると、「自端BPP状態」及び「相手端B
PP」信号がDEB条件判定シーケンス部222に入力
され、DEB指令を出力するための条件判定が行われ
る。順変換器の場合は、自端及び相手端のBPP状態信
号をDEB条件とするが、逆変換器の場合は相手端のD
EB状態をDEB条件として使用する。
し、インターロック部223をパスすれば、フリップフ
ロップ224を通って主回路にDEB指令を出力する。
らデブロック状態へ移行する。またDEB指令が出力さ
れた時点で、BPP指令はオフされる。
依頼などにより変換器を停止する場合には、DEB解除
シーケンス部220にて変換器の運転状態等を考慮し、
DEB解除信号が作成される。該DEB解除信号により
逆変換運転する変換器は、BPP条件判定シーケンス部
221によりBPP指令を出力し、かつフリップフロッ
プ224をリセットしてDEB信号をオフする。
り、また順変換運転する変換器は、逆変換器がバイパス
ペア状態となったことを確認して、DEB指令をオフす
る。これにより順変換運転する変換器がゲートブロック
状態となる。その後、逆変換運転する変換器も順変換運
転する変換器がゲートブロックしたのを確認してBPP
指令をオフし、ゲートブロック状態となる。ただし、保
護停止の場合には、停止時間の短縮や事故状況の拡大を
防止するため、バイパスペアを経由せずにゲートブロッ
クすることもある。
変圧器5と変換器1との間及び変換器用変圧器6と変換
器2との間にそれぞれ転流コンデンサ3,4を直列に挿
入した構成の交直変換装置である場合、図8の符号イで
示す交流母線の部位の交流電圧位相と、符号ロで示す変
換器1,2と転流コンデンサ3,4との間の部位の変換
器出力電圧位相とが、コンデンサ端子電圧の影響で異な
る。逆変換運転する変換器では、系統電圧位相が変換器
出力電圧位相よりも進むため、逆変換運転する変換器の
転流動作では変換器出力電圧で十分な実余裕角γ′(サ
イリスタのアノード−カソード(A−K)間逆電圧期
間)を確保することができる。さらに系統から見れば、
力率のよい運転が可能となる。このため、定常時はコン
デンサ端子電圧を考慮して、力率のよい点弧タイミング
をとっているのが一般的である。
器2側に接続する交流系統92が電源のない無電圧系統
であっても、転流コンデンサ4の端子電圧を利用して変
換器起動が考えられる。
イパスペアを介して起動しようとすると、バイパスペア
により転流コンデンサの端子間電圧が失われてしまう。
つまり逆変換器2ではバイパスペアに係わる変換器サイ
リスタ(図9ではUとX)から他相への転流(図9では
XのサイリスタをOFFしてYのサイリスタをONす
る)に必要な逆電圧が確保できなくなってしまう。
換器の起動は、逆変換運転する変換器が無電圧系統の場
合には行えないという問題がある。
なるか又は変換器起動以前に無電圧系統となる場合であ
っても、確実に変換器起動を行うことが可能な交直変換
装置の制御装置を提供することにある。
変換装置は、順変換運転と逆変換運転とが可能な第1,
第2の変換器それぞれを転流コンデンサを介して交流系
統に接続してなり、その制御装置は、前記第1,第2の
変換器を起動するに際して、前記第1,第2の変換器の
対応する相のスイッチング素子をオンとするパイパスペ
ア状態を設定可能である。
は、逆変換運転する変換器に接続する交流系統が無電源
系統となるか又は変換器起動以前に無電圧系統となる場
合に、起動指令が入力され、起動条件が成立したとき、
前記第1,第2の変換器の対応する相のスイッチング素
子がオンできないようにするゲートブロック状態から、
前記スイッチング素子がオンできるようにするデブロッ
ク状態にするためのデブロック信号を出力する手段と、
前記デブロック信号をインターロックする手段と、前記
デブロック信号を保持する手段とを備えることにより、
バイパスペア指令を出力すること無く、デブロック指令
を出力するため、バイパスペア状態を介すことなくデブ
ロック状態となる。これにより逆変換運転する変換器が
無電圧の時においても起動することが可能となる。
換器に接続する交流系統が無電源系統となるか又は変換
器起動以前に無電圧系統となる場合に、起動指令が入力
されたとき、バイパスペア状態の条件判定を行う手段
と、前記起動指令に基づく起動条件が成立した場合、バ
イパスペア状態から前記スイッチング素子がオンできる
ようにするデブロック状態にするためデブロック信号を
出力する手段と、前記手段それぞれから出力されるデブ
ロック信号を選択する手段と、この手段により選択され
たデブロック信号のインターロックを行う手段と、前記
デブロック信号を保持する手段とを備えることにより、
逆変換運転する変換器が無電圧系統となっていない時に
は、従来通り起動時の過電圧等をさけるためバイパスペ
アを介した起動を行い、逆変換運転する変換器が無電圧
系統となった場合には、無電圧起動を行うためバイパス
ペアを介さずに起動することができ、変換器の起動環境
に最適な起動方法を選択することが可能となる。
係る発明において、前記デブロック信号の立ち上がりを
一定時間遅らせる手段と、前記第1,第2の変換器のう
ち順変換運転する変換器が動作時には立ち上がりが遅れ
たデブロック信号を選択する手段とを更に備え、順変換
運転する変換器のデブロック状態を、逆変換運転する変
換器よりも遅くすることにより、逆変換運転する変換器
のデブロックのほうが早くなり、よって無電圧である逆
変換運転する変換器が先にデブロックし、直流電圧を出
力する順変換運転する変換器が遅れてデブロックする。
このため無電圧起動時にバイパスペアを介さずとも過電
圧の発生を防止可能となる。
係る発明において、前記第1,第2の変換器のうち相手
端の変換器のデブロック状態を入力する手段と、相手端
の変換器のデブロック状態を自端の変換器のデブロック
条件とする手段と、自端の変換器が、順変換運転時に相
手端の変換器のデブロック状態を自端の変換器のデブロ
ック条件とした信号を選択する手段とを更に備え、順変
換運転する変換器のデブロックを、逆変換運転する変換
器よりも遅くすることにより、無電圧である逆変換器が
先にデブロックし、直流電圧を出力する順変換運転する
変換器が遅れてデブロックする。このため無電圧起動時
にバイパスペアを介さずとも過電圧が発生することを防
止することが可能となる。
係る発明において、デブロック状態を解除する信号の立
ち上がりを遅らせる手段と、逆変換運転する変換器に
は、立ち上がりが遅れたデブロック解除信号を選択する
手段を更に備えて、逆変換運転する変換器のゲートブロ
ック状態を、順変換運転する変換器よりも遅くすること
により、順変換運転する変換器のデブロック解除のほう
が早くなり、停止時にバイパスペアを介さずとも過電圧
が発生することを防止することが可能となる。
係る発明において、相手端の変換器のゲートブロック状
態を入力する手段と、相手端の変換器のゲートブロック
状態を自端のゲートブロック条件とする手段と、自端の
変換器が逆変換運転時には相手端の変換器のゲートブロ
ック状態を自端の変換器のゲートブロック条件とした信
号を選択する手段を更に備えて、逆変換運転する変換器
のゲートブロック状態を、順変換運転する変換器よりも
遅くすることにより、直流電圧を出力する順変換運転す
る変換器が先にゲートブロックし、遅れて無電圧である
逆変換運転する変換器がゲートブロックし、このため停
止時にバイパスペアを介さずとも過電圧が発生すること
を防止することが可能となる。
換器のバイパスペア状態を考慮せずにデブロックの出力
条件を判定する手段と、該手段におけるデブロック信号
をインターロックする手段と、前記デブロック信号の繰
り返し出力又は保持する手段と、逆変換運転する変換器
のバイパスペア状態を考慮せずにデブロックの出力条件
を判定する手段と、該手段におけるデブロック信号のイ
ンターロック手段と、前記デブロック信号の出力タイミ
ングを調整して出力又はデブロック信号を保持する手段
と、前記第1,第2の変換器の起動状態を判定する手段
と、前記2つのデブロック信号を前記第1,第2の変換
器の運転状態により選択する手段とを備えて、逆変換運
転する変換器が無電圧となった場合において、順変換運
転する変換器及び逆変換運転する変換器のデブロックの
協調をとりながら、再起動が行われ、これにより1度の
起動でうまく行かなかった場合でも、再起動により確実
に変換器を起動できる。
の制御装置の実施形態を図面を参照して説明する。な
お、交直変換装置は、順変換運転と逆変換運転とが可能
な第1,第2の変換器1,2それぞれを転流コンデンサ
3,4を介して交流系統91,92に接続してなる、図
8に示すものと同様の装置であって、本発明は、第1,
第2の変換器1,2を起動するに際して、第1,第2の
変換器1,2の対応する相のスイッチング素子をオンと
するパイパスペア状態を設定可能な制御装置21,22
の構成に特徴がある。従って、以下に図示をもって説明
する各実施形態は、制御装置21,22に備わる制御シ
ーケンスの構成を示している。
直変換装置の制御装置の第1の実施形態を示す構成図で
あり、制御装置21,22は、DEB条件判定シーケン
ス部222a、インターロックを行うインターロック部
223、信号保持を行うフリップフロップ224を備え
る。
に、起動指令が入力されたDEB条件判定シーケンス部
222aはDEB条件の判定を行う。この時、BPP指
令は事前に出力されていないため、従来のようにBPP
状態は、DEB指令の条件とはならない。
2aにてDEB条件が成立すると、DEB条件判定シー
ケンス部222aからはインターロック部223に信号
が送られる。該信号がインターロック部223をパスす
ると、フリップフロップ224がセットされ、変換器1
又は変換器2へDEB指令を出力する。これにより変換
器1又は変換器2はゲートブロック状態からデブロック
状態に移行する。
直変換装置において、BPP指令を出力すること無く、
DEB指令を出力するため、主回路もバイパスペア状態
を介すことなくデブロック状態となる。これにより、図
8に示すようなコンデンサ転流型交直変換装置におい
て、逆変換運転する変換器を、無電圧状態で起動する場
合に、バイパスペアにより転流コンデンサの電圧がなく
なり、転流が正常に行えないという問題が解決する。よ
って逆変換運転する変換器が無電圧の時においても起動
することが可能となる。
本発明の第2の実施形態を説明する。
21,22は、バイパスペアの信号出力条件を判定する
BPP条件判定シーケンス部221、主回路のバイパス
ペア条件を考慮してデブロックの出力条件を判定するD
EB条件判定シーケンス部222、主回路バイパスペア
条件を考慮しないでデブロックの出力条件を判定するD
EB条件判定シーケンス部222a、デブロック信号の
インターロックを行うインターロック部223、デブロ
ック信号を保持するフリップフロップ224、切替スイ
ッチ225からなる。
に、無電圧起動信号がオフしている場合、切替スイッチ
225により、従来と同様にバイパスペアを介した起動
となる。起動指令が到来し、バイパスペアが出力可能で
あれば、BPP条件判定シーケンス部221によりBP
P指令が主回路に出力される。その後、主回路がバイパ
スペア状態となると、自端及び相手端のBPP状態信号
が入力され、条件が整えば、インターロック部223を
介して主回路にDEB指令が出力される。DEB指令が
出力されると同時にBPP指令はオフされる。
合、第1の実施形態と同様にバイパスペアを介さず起動
を行うことができる。この場合、起動指令により、DE
B条件の判定をDEB条件判定シーケンス部222aに
て行う。DEB条件判定シーケンス部222aにて、D
EB条件が成立していると判定されると、インターロッ
ク部223に信号が送られ、インターロック部223を
介してフリップフロップ224にセットされる。これに
より、変換器へDEB指令を出力する。
変換装置において、逆変換運転する変換器が無電圧系統
となっていない時には、従来通りに起動時の過電圧等を
避けるためバイパスペアを介した起動を行うようにし、
また逆変換運転する変換器が無電圧系統となった場合に
は、無電圧起動を行うためバイパスペアを介さずに起動
することができ、変換器の起動環境に最適な起動方法を
選択することが可能となる。
本発明の第3の実施形態を説明する。図3においては、
図1と同一機能部分については同一符号を付してその説
明を省略する。
に示すように、図1の構成に、オンディレー226及び
切替スイッチ227を加えた構成である。
に、フリップフロップ224までの動作は、図1に示す
第1の実施形態の作用と同様である。フリップフロップ
224がセットされると、オンディレー226はDEB
信号の立ち上がりを一定時間遅らせる。切替スイッチ2
27は、変換器が順変換運転の場合には、オンディレー
226により遅れたDEB信号を選択し、変換器が逆変
換運転の場合には、遅れの無いDEB信号を選択する。
変換装置において、逆変換運転する変換器が無電圧とな
った場合において、順変換運転する変換器のデブロック
がオンディレーにより一定時間遅れるため、逆変換運転
する変換器のデブロックのほうが早くなる。つまり無電
圧である逆変換運転する変換器が先にデブロックし、直
流電圧を出力する順変換運転する変換器が遅れてデブロ
ックする。このため無電圧起動時にバイパスペアを介さ
ずとも過電圧が発生することを防止することが可能とな
る。
本発明の第4の実施形態を説明する。
の構成に、AND228及び切替スイッチ227を加え
た構成としている。
うに、フリップフロップ224までの動作は図1に示す
実施形態の作用と同様である。フリップフロップ224
の出力がセットされ、かつ相手端がデブロック状態であ
れば、AND228が成立する。また切替スイッチ22
7は、変換器が順変換運転の場合には、AND228の
条件を考慮したDEB信号を選択し、変換器が逆変換運
転の場合には、AND条件を考慮しないDEB信号を選
択する。
変換装置において、逆変換運転する変換器が無電圧とな
った場合において、順変換運転する変換器のデブロック
は相手端、つまり逆変換器が確実にデブロックしたこと
を条件としている。つまり無電圧である逆変換運転する
変換器が先にデブロックし、直流電圧を出力する順変換
運転する変換器が遅れてデブロックする。このため無電
圧起動時にバイパスペアを介さずとも過電圧が発生する
ことを防止することが可能となる。
本発明の第5の実施形態を説明する。
いては同一符号を付し、その説明を省略する。
構成に、オンディレー229及び切替スイッチ2210
を加えた構成としている。
うに、フリップフロップ224までの動作は、図1に示
す第1の実施形態の作用と同様である。フリップフロッ
プ224がセットされている状態において、DEB解除
信号が入力されると、変換器が順変換運転の場合には、
遅れの無い信号が切替スイッチ2210により選択さ
れ、変換器が逆変換運転の場合にはオンディレー229
により一定時間遅れた信号が選択される。選択されたD
EB解除信号は、フリップフロップ224のリセットに
入力され、DEB信号がオフされる。これにより変換器
はデブロック状態からゲートブロック状態に移行する。
変換装置において、逆変換運転する変換器が無電圧とな
った場合において、逆変換運転する変換器のデブロック
解除がオンディレーにより一定時間遅れるため、順変換
運転する変換器のデブロック解除のほうが早くなる。つ
まり直流電圧を出力する順変換運転する変換器が先にゲ
ートブロックし、遅れて無電圧である逆変換運転する変
換器がゲートブロックする。このため停止時にバイパス
ペアを介さずとも過電圧が発生することを防止すること
が可能となる。
本発明の第6の実施形態を説明する。
いては同一符号を付し、その説明を省略する。
構成に、AND2211及び切替スイッチ2210を加
えた構成としている。
うに、フリップフロップ224までの動作は図1に示す
第1の実の形態の作用と同様である。フリップフロップ
2224がセットされている状態において、DEB解除
信号が入力されると、変換器が順変換運転の場合には、
遅れの無い信号が切替スイッチ2210により選択さ
れ、変換器が逆変換運転の場合にはAND2211によ
り相手端ゲートブロック状態を考慮したDEB解除信号
が選択される。選択されたDEB解除信号はフリップフ
ロップ224のリセットに入力され、DEB信号がオフ
される。これにより変換器はデブロック状態からゲート
ブロック状態に移行する。
変換装置において、逆変換運転する変換器が無電圧とな
った場合において、逆変換運転する変換器のデブロック
解除が相手端、つまり順変換運転する変換器が確実にゲ
ートブロックした状態であることを考慮している。つま
り直流電圧を出力する順変換運転する変換器が先にゲー
トブロックし、遅れて無電圧である逆変換運転する変換
器がゲートブロックする。このため停止時にバイパスペ
アを介さずとも過電圧が発生することを防止することが
可能となる。
本発明の第7の実施形態を説明する。
換運転時のデブロック条件を判定するDEB条件判定シ
ーケンス部222b、前記デブロック信号のインターロ
ック部223b、DEB再起動制御シーケンス部221
2、及び逆変換運転時のデブロック条件を判定するDE
B条件判定シーケンス部222c、前記デブロック信号
のインターロック部223c、DEBタイミング調整シ
ーケンス部2213、及び直流電圧から主回路起動状態
を判定する2214からなる。
うに、変換器が順変換運転の場合と逆変換運転の場合で
は動きが異なる。先ず、変換器が順変換運転の場合で
は、起動指令が入力されるとDEB条件判定シーケンス
部222b、及びインターロック部223bによりデブ
ロックすべきかどうか判定される。条件が成立した場
合、DEB再起動制御シーケンス部2212よりDEB
指令が主回路に出力される。一方、主回路起動状態判定
部2214により直流電圧の立ち上がりから変換器の起
動状態を判定している。この判定が起動状態となった場
合には、DEB再起動制御シーケンス部2212はDE
B信号を保持するが、起動状態とならない時には、一
旦、DEB信号をオフして、一定時間経過後に再度DE
B信号を出力する。このDEB指令の断続の仕方は、逆
変換運転する変換器のデブロック状態と協調をとり、過
電圧が発生しないように行う。またDEB解除信号が入
力された時にはDEB信号をオフする。
は、起動指令が入力されるとDEB条件判定シーケンス
部222c及びインターロック部223cによりデブロ
ックすべきかどうか判定される。条件が成立した場合、
DEBタイミング調整シーケンス部2213により、相
手端つまり順変換運転する変換器と協調を取りながらD
EB指令を主回路に出力する。このDEB指令の出力方
法は、順変換運転する変換器のデブロック状態と協調を
とり、過電圧が発生しないように行う。また自端の変換
器がバイパスペア状態となった場合には、一旦、ゲート
ブロックし、転流コンデンサの電圧が一定値以下に落ち
着いた後、再度DEB信号を出力する。DEB解除信号
が入力された時にはDEB信号をオフする。
変換装置において、逆変換運転する変換器が無電圧とな
った場合において、順変換運転する変換器及び逆変換運
転する変換器のデブロックの協調をとりながら、再起動
を行う。これにより1度の起動でうまく行かなかった場
合でも、再起動により確実に変換器を起動できる。
変換運転する変換器に接続する交流系統が無電源系統と
なるか又は変換器起動以前に無電圧系統となる場合に、
起動指令が入力され、起動条件が成立したとき、前記第
1,第2の変換器の対応する相のスイッチング素子がオ
ンできないようにするゲートブロック状態から、前記ス
イッチング素子がオンできるようにするデブロック状態
にするためのデブロック信号を出力し、該デブロック信
号をインターロックし、これを保持することにより、バ
イパスペア指令を出力すること無く、デブロック指令を
出力するため、バイパスペア状態を介すことなくデブロ
ック状態となる。これにより逆変換運転する変換器が無
電圧の時においても起動することが可能な交直変換装置
の制御装置を提供することができる。
実施形態を示すブロック図。
実施形態を示すブロック図。
実施形態を示すブロック図。
実施形態を示すブロック図。
実施形態を示すブロック図。
実施形態を示すブロック図。
実施形態を示すブロック図。
成を示す図。
説明図。
…変換器用変圧器、7,8…交流母線、91,92…交
流系統、93,94…フィルタ、10…直流リアクト
ル、11…直流電流検出器、12…直流電圧検出器、2
1,22…制御装置、23…共通制御装置、220……
DEB解除シーケンス部、221…BBP条件判定シー
ケンス部、222…DEB条件判定シーケンス部(通常
起動)、222a…DEB条件判定シーケンス部(無電
圧起動)、222b…順変換運転時DEB条件判定シー
ケンス部、222c…逆変換運転時DEB条件判定シー
ケンス部、223,223a,223b…インターロッ
ク部、224…フリップフロップ、226,229…オ
ンディレー、225,227,2215…切替スイッ
チ、228,2211…AND回路、2212…DEB
再起動制御シーケンス・保持部、2213…DEBタイ
ミング調整シーケンス・保持部、2214…主回路起動
状態判定部。
Claims (7)
- 【請求項1】 順変換運転と逆変換運転とが可能な第
1,第2の変換器それぞれを転流コンデンサを介して交
流系統に接続してなる交直変換装置における前記第1,
第2の変換器を起動するに際して、前記第1,第2の変
換器の対応する相のスイッチング素子をオンとするパイ
パスペア状態を設定可能な制御装置において、 逆変換運転する変換器に接続する交流系統が無電源系統
となるか又は変換器起動以前に無電圧系統となる場合
に、起動指令が入力され、起動条件が成立したとき、前
記第1,第2の変換器の対応する相のスイッチング素子
がオンできないようにするゲートブロック状態から、前
記スイッチング素子がオンできるようにするデブロック
状態にするためのデブロック信号を出力する手段と、 前記デブロック信号をインターロックする手段と、 前記デブロック信号を保持する手段とを具備することを
特徴とする交直変換装置の制御装置。 - 【請求項2】 順変換運転と逆変換運転とが可能な第
1,第2の変換器それぞれを転流コンデンサを介して交
流系統に接続してなる交直変換装置における前記第1,
第2の変換器を起動するに際して、前記第1,第2の変
換器の対応する相のスイッチング素子をオンとするパイ
パスペア状態を設定可能な制御装置において、 逆変換運転する変換器に接続する交流系統が無電源系統
となるか又は変換器起動以前に無電圧系統となる場合
に、起動指令が入力されたとき、バイパスペア状態の条
件判定を行う手段と、 前記起動指令に基づく起動条件が成立した場合、バイパ
スペア状態から前記スイッチング素子がオンできるよう
にするデブロック状態にするためデブロック信号を出力
する手段と、 前記手段それぞれから出力されるデブロック信号を選択
する手段と、 この手段により選択されたデブロック信号のインターロ
ックを行う手段と、 前記デブロック信号を保持する手段とを具備することを
特徴とする交直変換装置の制御装置。 - 【請求項3】 前記デブロック信号の立ち上がりを一定
時間遅らせる手段と、 前記第1,第2の変換器のうち順変換運転する変換器が
動作時には立ち上がりが遅れたデブロック信号を選択す
る手段とを更に具備することを特徴とする請求項1又は
2に記載の交直変換装置の制御装置。 - 【請求項4】 前記第1,第2の変換器のうち相手端の
変換器のデブロック状態を入力する手段と、 相手端の変換器のデブロック状態を自端の変換器のデブ
ロック条件とする手段と、 自端の変換器が、順変換運転時に相手端の変換器のデブ
ロック状態を自端の変換器のデブロック条件とした信号
を選択する手段とを更に具備することを特徴とする請求
項1又は2に記載の交直変換装置の制御装置。 - 【請求項5】 デブロック状態を解除する信号の立ち上
がりを遅らせる手段と、 逆変換運転する変換器には、立ち上がりが遅れたデブロ
ック解除信号を選択する手段とを更に具備することを特
徴とする請求項1又は2に記載の交直変換装置の制御装
置。 - 【請求項6】 相手端の変換器のゲートブロック状態を
入力する手段と、 相手端の変換器のゲートブロック状態を自端のゲートブ
ロック条件とする手段と、 自端の変換器が逆変換運転時には相手端の変換器のゲー
トブロック状態を自端の変換器のゲートブロック条件と
した信号を選択する手段とを更に具備することを特徴と
する請求項1又は2に記載の交直変換装置の制御装置。 - 【請求項7】 順変換運転と逆変換運転とが可能な第
1,第2の変換器それぞれを転流コンデンサを介して交
流系統に接続してなる交直変換装置における前記第1,
第2の変換器を起動するに際して、前記第1,第2の変
換器の対応する相のスイッチング素子をオンとするパイ
パスペア状態を設定可能な制御装置において、 順変換運転する変換器のバイパスペア状態を考慮せずに
デブロックの出力条件を判定する手段と、 該手段におけるデブロック信号をインターロックする手
段と、 前記デブロック信号の繰り返し出力又は保持する手段
と、 逆変換運転する変換器のバイパスペア状態を考慮せずに
デブロックの出力条件を判定する手段と、 該手段におけるデブロック信号のインターロック手段
と、 前記デブロック信号の出力タイミングを調整して出力又
はデブロック信号を保持する手段と、 前記第1,第2の変換器の起動状態を判定する手段と、 前記2つのデブロック信号を前記第1,第2の変換器の
運転状態により選択する手段とを具備することを特徴と
する交直変換装置の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32602099A JP4515568B2 (ja) | 1999-11-16 | 1999-11-16 | 交直変換装置の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32602099A JP4515568B2 (ja) | 1999-11-16 | 1999-11-16 | 交直変換装置の制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001145373A true JP2001145373A (ja) | 2001-05-25 |
JP4515568B2 JP4515568B2 (ja) | 2010-08-04 |
Family
ID=18183209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32602099A Expired - Fee Related JP4515568B2 (ja) | 1999-11-16 | 1999-11-16 | 交直変換装置の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4515568B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224831A (ja) * | 1985-03-29 | 1986-10-06 | 株式会社東芝 | 直流送電系統の制御装置 |
JPH0865897A (ja) * | 1994-08-19 | 1996-03-08 | Toshiba Corp | 電力変換器制御システム |
JPH08228480A (ja) * | 1994-10-13 | 1996-09-03 | Asea Brown Boveri Ab | 直列補償されたコンバータ・ステーションの制御方法及び装置 |
JPH11150859A (ja) * | 1997-11-19 | 1999-06-02 | Mitsubishi Electric Corp | 直流送電装置の運転制御方法および運転制御装置 |
JP2000253581A (ja) * | 1999-02-26 | 2000-09-14 | Gijutsu Soken:Kk | 交直変換装置の制御装置並びに回路構成 |
-
1999
- 1999-11-16 JP JP32602099A patent/JP4515568B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224831A (ja) * | 1985-03-29 | 1986-10-06 | 株式会社東芝 | 直流送電系統の制御装置 |
JPH0865897A (ja) * | 1994-08-19 | 1996-03-08 | Toshiba Corp | 電力変換器制御システム |
JPH08228480A (ja) * | 1994-10-13 | 1996-09-03 | Asea Brown Boveri Ab | 直列補償されたコンバータ・ステーションの制御方法及び装置 |
JPH11150859A (ja) * | 1997-11-19 | 1999-06-02 | Mitsubishi Electric Corp | 直流送電装置の運転制御方法および運転制御装置 |
JP2000253581A (ja) * | 1999-02-26 | 2000-09-14 | Gijutsu Soken:Kk | 交直変換装置の制御装置並びに回路構成 |
Also Published As
Publication number | Publication date |
---|---|
JP4515568B2 (ja) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4264906B2 (ja) | 誘導電動機駆動装置 | |
TWI568139B (zh) | 不斷電電源裝置 | |
JP2001145373A (ja) | 交直変換装置の制御装置 | |
JP2010220339A (ja) | 無停電電源システム | |
JP2003230275A (ja) | Pwmサイクロコンバータの保護方法 | |
JPS5943914B2 (ja) | 制御整流装置の保護方式 | |
JP2002320390A (ja) | 蓄電装置 | |
JP2001197669A (ja) | 交直変換装置の制御装置 | |
JPS5812818B2 (ja) | セイシガタインバ−タノ カフカホゴホウシキ | |
JP3700018B2 (ja) | 直流送電設備の制御装置及びその方法 | |
JPH1132485A (ja) | サイリスタ整流器の制御装置 | |
JPH08237963A (ja) | 電力変換装置の制御方法および装置 | |
JPH04289798A (ja) | 変換器故障時の交流電動機の駆動方法及び交流電動機の駆動装置 | |
JPH1094264A (ja) | 無停電電源装置 | |
JPH08237952A (ja) | 交直変換装置の制御装置 | |
JP3256557B2 (ja) | インバータ装置 | |
JPH0880057A (ja) | 交直変換装置の保護方式 | |
JPH09149647A (ja) | コンバータの制御装置 | |
JP3061464B2 (ja) | コンバータ装置 | |
JPH1127865A (ja) | ハイブリッド直流送電システムとその制御装置 | |
JPS6322130B2 (ja) | ||
JPS6323567A (ja) | コンバ−タの制御装置 | |
JPH0479766A (ja) | サイクロコンバータの位相制御装置 | |
SU1515317A1 (ru) | Вентильный электропривод | |
JP2006304440A (ja) | 無停電電源装置の切換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4515568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |