JP2001142791A - 電子制御ユニットにおける一時記憶回路のチェック方法 - Google Patents

Abstract

(57)【要約】 【課題】 制御処理前のイニシャル処理時間を短縮す
る。 【解決手段】 先頭アドレスで示されるＲＡＭ４のデー
タを読み出し、その読み出した内容を次アドレスに書き
込むようにし、この動作を最終アドレスまで繰り返した
後に、最終アドレスのＲＡＭ値と先頭アドレスのＲＡＭ
値を１度だけ比較し、同一データであれば全ＲＡＭが正
常であったと判定する。データの比較処理が最終アドレ
スデータとの比較の１回のみで済む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコンピ
ュータを用いた自動車用電子制御ユニットにおいて、当
該自動車用電子制御ユニット内の一時記憶回路の読み出
し動作及び書き込み動作をチェックする電子制御ユニッ
トにおける一時記憶回路のチェック方法に関する。

【０００２】

【従来の技術】図５は一般的なマイクロコンピュータの
内部構成の概要を示すブロック図である。自動車用電子
制御ユニットに用いられるマイクロコンピュータＭＣに
おいては、図５の如く、ＲＯＭ（リードオンリーメモ
リ）１内に予め格納されたソフトウェアプログラムや種
々のデータをレジスタ２を通じてＣＰＵ（中央制御ユニ
ット）３が読み込み、このソフトウェアプログラム及び
データに基づいてＣＰＵ３が様々な論理演算を実行する
ようになっているが、この際、ＲＯＭ１内の情報や、外
部から与えられた種々の情報、あるいはＣＰＵ３での演
算処理結果等を一時記憶回路（ＲＡＭ：ランダムアクセ
スメモリ）４に一旦格納し、このＲＡＭ４内の情報を用
いてＣＰＵ３が演算処理を行うことで全体的な処理速度
が向上するようになっている。したがって、ＲＡＭ４は
ＣＰＵ３で演算処理を行う上で欠かせないものであり、
ＲＡＭ４が正常に動作することは極めて重要である。

【０００３】ところで、ＲＡＭ４のエラーチェックは、
一般に製品出荷時に検査されることが多いが、製品出荷
後において、ノイズ等何らかの原因でＲＡＭ４の一部が
正確に動作できなくなることがあり、この場合はプログ
ラムの処理に異常が発生するおそれがある。特に、自動
車用電子機器においてはＲＡＭ４の異常による機能の誤
作動は絶対に回避しなければならないため、ＲＡＭ４が
正常であることをチェックすることは何より重要であ
る。

【０００４】このため、実際には、マイクロコンピュー
タＭＣの起動時に、レジスタ２の動作チェックと共に、
ＲＡＭ４が正常動作しているかをチェックする必要があ
る。

【０００５】このチェックを行うために、従来では、Ｒ
ＡＭ４内の全てのアドレスに所定のデータを一旦書き込
み、次に、最初のアドレスのデータを読み出し、これが
元のデータと同一であるか否かをチェックする。続い
て、アドレスを順次増加（インクリメント）していき、
ＲＡＭ４のエリア全体に対して同様のチェックを実施す
ることで、ＲＡＭ４全体が正常であることが確認でき
る。

【０００６】具体的に、ＲＡＭ４のチェック時には、図
６の如く、まずステップＳｏ１において、レジスタ２内
の１６ビット長の所定のレジスタ部分（以下「ＨＬレジ
スタ」と称す）へＲＡＭ４の先頭アドレスを設定する。
そして、ステップＳｏ２において、ＨＬレジスタと異な
る８ビット（１バイト）長の他のレジスタ部分（以下
「Ａレジスタ」と称す）に数値「００００００００」
（以下、この８ビット長の数値「００００００００」を
「００Ｈ（ヘキサ）」と略称することにする）を格納し
てリセットを行い、続いてステップＳｏ３において、予
め定められた特定のデータ（ｄａｔａ）をＡレジスタに
格納する。そして、ステップＳｏ４において、ＨＬレジ
スタの「ＨＬ」番地へＡレジスタ内のデータを書き込
み、ステップＳｏ５においてＡレジスタに数値「００
Ｈ」を格納してリセットした後、ステップＳｏ６におい
てＨＬレジスタの「ＨＬ」番地に格納されたデータをＡ
レジスタに読み込む。

【０００７】そして、ステップＳｏ７において、このと
きのＡレジスタの値が最初の「ｄａｔａ」の値と同一で
あるかどうかを比較判断し、同一であれば、ステップＳ
ｏ８において、番地「ＨＬ」がＲＡＭ４の最終アドレス
かどうかを判断する。最終アドレスでない場合には、ス
テップＳｏ９でＨＬレジスタの番地「ＨＬ」をインクリ
メントし、ステップＳｏ２に戻って処理を繰り返す。

【０００８】また、ステップＳｏ７において、Ａレジス
タの値が最初の「ｄａｔａ」の値と異なっていた場合
は、ＲＡＭ４にエラーが生じているとしてステップＳｏ
１０に進み、所定のエラー処理を実行する。

【０００９】このようにして、ステップＳｏ２以降の処
理を、番地「ＨＬ」がＲＡＭ４の最終アドレスに到達す
るまで繰り返し、到達した時点でマイクロコンピュータ
ＭＣとしての次の処理に移行する（ステップＳｏ１
１）。

【００１０】尚、図５中の符号５は外部からの信号を受
信してＣＰＵ３に入力するための入力Ｉ／Ｆ（インター
フェース）回路、符号６はＣＰＵ３で演算処理した結果
を外部へ送出する出力Ｉ／Ｆ（インターフェース）回路
をそれぞれ示している。また、上述の「ＨＬ」とは、上
位８ビット（Ｈ）と下位８ビット（Ｌ）の２個の８ビッ
ト長の単位レジスタを使用して１個の１６ビット（２バ
イト）長のデータ列として扱うことを意味している。

【００１１】

【発明が解決しようとする課題】しかし、近年では、プ
ログラム・データが巨大化してきたため、マイクロコン
ピュータＭＣ内のＲＡＭ４のエリアも巨大化していき、
ＲＡＭ４のチェックに多大な処理時間がかかる場合が多
くなっている。特に、図６中のステップＳｏ７のよう
に、ＨＬレジスタのすべての番地「ＨＬ」について、Ａ
レジスタの値が最初の「ｄａｔａ」の値と同一であるか
どうかを比較判断するようにした場合は、この処理時間
が膨大なものとなるのは必須である。このため、イニシ
ャル時間が長くなり、メインプログラムへの移行が遅れ
てしまうこととなる。その結果、制御系に遅れが生じ、
機器の動作に支障が生じる可能性がある。

【００１２】例えば、ヘッドランプ駆動処理を行う電子
制御ユニットの場合は、走行中にヘッドランプを点灯し
ている状態で電源の瞬断やリセットが発生した場合、イ
ニシャル処理が長いとヘッドランプを再点灯するまでの
時間が長くなるなどの不都合がある。

【００１３】そこで、この発明の課題は、ＲＡＭ全体の
チェック処理時間を短縮し、イニシャル処理にかかる時
間を短縮することで、制御系の遅れを低減し得る電子制
御ユニットにおける一時記憶回路のチェック方法を提供
することにある。

【００１４】

【課題を解決するための手段】上記課題を解決すべく、
請求項１に記載の発明は、中央制御ユニットが種々のデ
ータ及びソフトウェアプログラムを一時記憶回路に一旦
格納して所定の制御処理を実行する電子制御ユニットに
おいて、前記制御処理に先駆けて前記一時記憶回路の動
作チェックを実行する電子制御ユニットにおける一時記
憶回路のチェック方法であって、前記一時記憶回路の先
頭アドレスに所定のデータを書き込む第一工程と、前記
先頭アドレス内のデータを読み出して当該データを次ア
ドレス以降のアドレスに順次繰り返して書き込む第二工
程と、前記第二工程において最終アドレスに前記データ
が書き込まれた後に、当該最終アドレス内のデータと前
記先頭アドレスのデータとを１度だけ比較し、前記最終
アドレス内のデータと前記先頭アドレスのデータとが同
一データであれば前記一時記憶回路の全てのアドレスの
読み出し動作及び書き込み動作が正常であると判断する
一方、前記最終アドレス内のデータと前記先頭アドレス
のデータとが異なっていれば前記一時記憶回路の読み出
し動作及び書き込み動作が異常であると判断する第三工
程とを備えるものである。

【００１５】請求項２に記載の発明は、前記電子制御ユ
ニットは自動車に搭載される自動車用電子制御ユニット
であり、前記電子制御ユニットの前記中央制御ユニット
が実行する前記制御処理は、自動車の各種駆動系の駆動
制御であるものである。

【００１６】

【発明の実施の形態】＜構成＞この発明の一の実施の形
態に係る自動車用電子制御ユニットは、先頭アドレスで
示されるＲＡＭデータを読み出し、読み出した内容を次
アドレスに書き込むようにし、この動作を最終アドレス
まで繰り返した後に、最終アドレスのＲＡＭ値と先頭ア
ドレスのＲＡＭ値を１度だけ比較し、同一データであれ
ば全ＲＡＭが正常であったと判定することで、ＲＡＭの
チェック手順を簡素化してそのチェック処理時間を短縮
するものである。

【００１７】図１はこの発明の一の実施の形態に係る自
動車用電子制御ユニット１０及びその周辺装置を示すブ
ロック図である。この自動車用電子制御ユニット１０
は、図１の如く、イグニッションスイッチ１１、キー有
無スイッチ１２、ドア開閉スイッチ１３、ドアロック／
アンロックスイッチ１４及びヘッドランプスイッチ１５
といった各種１１〜１５からの入力信号が入力され、こ
れらの入力信号に基づいて、ルームランプ１６、ドアロ
ックモータ１７ａ〜１７ｄ、ブザーＢＺ及びヘッドラン
プ１８ａ，１８ｂを駆動切り換えするためのヘッドラン
プリレー１９といった各種駆動系１６〜１９を駆動制御
するものであり、例えば、キー有無スイッチ１２でキー
の挿入を検知しているにも拘わらずドア開閉スイッチ１
３がドアの開状態を検知したときにブザーＢＺを鳴動し
たり、ドアロック／アンロックスイッチ１４のオンオフ
切替に従ってドアロックモータ１７ａ〜１７ｄを駆動し
てドアロックまたはアンロックを行ったり、ヘッドラン
プスイッチ１５のオンオフ切替に従ってヘッドランプリ
レー１９を操作してヘッドランプ１８ａ，１８ｂを駆動
切り換えするなどの各種操作制御を行うようになってい
る。

【００１８】各種１１〜１５からの入力信号は、自動車
用電子制御ユニット１０内の入力回路２１を経てマイク
ロコンピュータ２２に入力され、このマイクロコンピュ
ータ２２で様々な分岐判断処理及び演算処理を経て出力
回路２３を通じて駆動信号が各種駆動系１６〜１９に出
力されるようになっている。尚、マイクロコンピュータ
２２は、電圧監視回路（ウオッチドッグ回路）２４によ
り正常状態であるか否かが常時監視されている。また、
図１中の符号２５はマイクロコンピュータ２２の動作ク
ロックを規律するための発振器を示している。

【００１９】マイクロコンピュータ２２の内部構成は、
図５に示した一般的なマイクロコンピュータのものと同
一であるため、その説明は省略する。

【００２０】＜動作＞図２に、この自動車用電子制御ユ
ニット１０の動作フローチャートを示す。この自動車用
電子制御ユニット１０は、その電源投入またはリセット
解除を行った後、ステップＳ１において各種初期設定を
実行する。具体的には、このステップＳ１において、発
振器２５から得られた動作クロックに対するＣＰＵ３
（図５）の動作周波数倍率の設定、入力回路２１及び出
力回路２３におけるポートの設定、割り込み処理の許可
／不許可等の設定を行っておく。また、レジスタ２のチ
ェックをもこの初期設定において実行しておく。

【００２１】次に、ステップＳ２において、マイクロコ
ンピュータ２２内のＲＡＭ４のチェックを行い、さらに
ステップＳ３においてマイクロコンピュータ２２内のＲ
ＯＭ１のチェックを行う。しかる後、ステップＳ４〜Ｓ
７において、ルームランプ処理、ドアロック処理、ヘッ
ドライト処理及びブザー処理といった各種駆動系１６〜
１９に関する処理を所定時間毎に繰り返し実行する。
尚、ステップＳ１〜Ｓ３の処理は、一般にイニシャル処
理Ｉｎと呼ばれる。

【００２２】ここで、図２中のステップＳ２について図
３のフローチャートに沿って詳述する。

【００２３】具体的に、ＲＡＭ４のチェック時には、図
３の如く、まずステップＳｍ１において、レジスタ２内
の所定の１６ビット長のＨＬレジスタへＲＡＭ４の先頭
アドレスを設定する。そして、ステップＳｍ２におい
て、ＨＬレジスタと異なる他の８ビット長のレジスタ
（Ａレジスタと称す）に数値「００Ｈ」を格納してリセ
ットを行い、続いてステップＳｍ３において、予め定め
られた特定のデータ（ｄａｔａ）をＡレジスタに格納す
る。そして、ステップＳｍ４において、ＨＬレジスタの
「ＨＬ」番地へＡレジスタ内のデータを書き込み、ステ
ップＳｍ５においてＡレジスタに数値「００Ｈ」を格納
してリセットした後、ステップＳｍ６においてＨＬレジ
スタの「ＨＬ」番地に格納されたデータをＡレジスタに
読み込む。そして、ステップＳｍ７においてＨＬレジス
タの番地「ＨＬ」をインクリメントした後、ステップＳ
ｍ８でそのインクリメントした後の「ＨＬ」番地にＡレ
ジスタ内のデータを書き込む。

【００２４】そして、ステップＳｍ５からステップＳｍ
８までの動作を、番地「ＨＬ」がＲＡＭ４の最終アドレ
スに到達するまで繰り返す（ステップＳｍ９）。そし
て、ステップＳｍ１０において、ＲＡＭ４の最終アドレ
スからひとつ手前のアドレスに格納された値（ステップ
Ｓｍ６でＡレジスタに格納されたデータ）が最初の「ｄ
ａｔａ」の値と同一であるかどうかを比較判断し、同一
であれば、さらに最終アドレスのチェック、即ち、ＲＡ
Ｍ４の最終アドレスに格納された値（ステップＳｍ６で
Ａレジスタに格納されたデータ）が最初の「ｄａｔａ」
の値と同一であるかどうかを確認してから（図３中では
図示省略）、次の工程（ステップＳｍ１１）に進む。
尚、この場合、図３中では図示していないが、ＲＡＭ４
の最終アドレスに格納された値（ステップＳｍ６でＡレ
ジスタに格納されたデータ）が最初の「ｄａｔａ」の値
と同一でない場合は、ステップＳｍ１２に進んでエラー
処理を実行する。

【００２５】一方、ステップＳｍ１０において、ＲＡＭ
４の最終アドレスからひとつ手前のアドレスに格納され
た値（ステップＳｍ６でＡレジスタに格納されたデー
タ）が最初の「ｄａｔａ」の値と異なる比較結果が得ら
れた場合は、ステップＳｍ１２でエラー処理を実行す
る。

【００２６】このように、この自動車用電子制御ユニッ
ト１０では、先頭アドレスで示されるＲＡＭ４のデータ
を読み出し、その読み出した内容を次アドレスに書き込
むようにし、この動作を最終アドレスまで繰り返した後
に、最終アドレスのＲＡＭ値と先頭アドレスのＲＡＭ値
を１度だけ比較し、同一データであれば全ＲＡＭが正常
であったと判定するようにしているので、図６に示した
従来例に比べて、データの比較処理が最終アドレスデー
タとの比較の１回のみで済み、ＲＡＭ４のチェック手順
を簡素化でき、そのチェック処理時間を大幅に短縮する
ことが可能となる。したがって、イニシャル処理Ｉｎ
（図２中のステップＳ１〜Ｓ３）にかかる時間を短縮で
き、例えば、電源瞬断やリセット発生後のヘッドランプ
１８ａ，１８ｂ等の各種駆動系１６〜１９の瞬断等の時
間を短縮できる。

【００２７】尚、図２中のステップＳ３のＲＯＭ１のチ
ェックについては、必ずしもイニシャル処理Ｉｎの中で
実行する必要はなく、例えばステップＳ４以降のメイン
ルーチン内で分散して実行することも可能である。図４
はこの場合のＲＯＭ１のチェックの動作手順を示したフ
ローチャートである。尚、ＲＯＭ１の最終アドレスに
は、チェックサムデータの正誤判断するための１６ビッ
ト（２バイト）長の基準データが予め格納されているも
のとする。

【００２８】上述の如く、ＲＯＭ１のチェックは、イニ
シャル処理Ｉｎの中で実行せずに、ステップＳ１１〜Ｓ
１４のメイン処理Ｍｎが始まった後にカウント待ちで停
止している間に分散的に実行する。

【００２９】即ち、まず図４の如く、まずステップＳｎ
１（図２中のＳ１のうちの一部の処理）において、レジ
スタ２のチェックを実行し、次いでステップＳｎ２（図
２中のＳ２）において、図３に示したＲＡＭ４について
のチェックを実行する。

【００３０】そして、ステップＳｎ３において、ＲＡＭ
４の所定の第一領域（番地「ＭＥＭ１」の領域）にＲＯ
Ｍ１の先頭アドレスを設定する。次に、ステップＳｎ４
において、番地「ＭＥＭ１」（第一領域内）のデータを
これと異なるＲＡＭ４の所定の第二領域（番地「ＭＥＭ
２」の領域）にも格納する。これにより、ＲＡＭ４の第
一領域（番地「ＭＥＭ１」の領域）と第二領域（番地
「ＭＥＭ２」の領域）の両方にＲＯＭ１の先頭アドレス
が格納される。

【００３１】そして、ステップＳ１の初期設定のうちの
残りの処理（割り込み処理の許可／不許可の設定等）を
ステップＳｎ５で実行しておく。しかる後、ステップＳ
ｎ６に進み、各種駆動系１６〜１９についてのメイン処
理Ｍｎの実行動作に移行する。

【００３２】ここで、ステップＳｎ７では、マイクロコ
ンピュータ２２内のタイマーがカウント待ちを行ってＣ
ＰＵ３が動作を停止しているかどうかを検知する。そし
て、ＣＰＵ３が動作を停止していない場合は、メイン処
理Ｍｎ（ステップＳｎ８）を行った後、再びステップＳ
ｎ７に戻り、メインタイマーのカウント待ちが発生する
までステップＳｎ７及びＳｎ８の動作を繰り返す。

【００３３】一方、ＣＰＵ３が動作を停止してタイマー
のカウント待ちが発生したときには、ステップＳｎ９に
進み、ＲＯＭ１のチェックが未完了であるかどうかを確
認する。そして、ＲＯＭ１のチェックが既に完了してい
る場合は、再びステップＳｎ７まで戻り、ステップＳｎ
７以降の処理を繰り返す。一方、ＲＯＭ１のチェックが
未完了である場合には、ＲＡＭ４の「ＭＥＭ１」（第一
領域内）に格納されたデータ（この時点ではＲＯＭ１の
先頭アドレス）の内容を読み出してＨＬレジスタに数値
「ＨＬ」として格納する（ステップＳｎ１０）ととも
に、ＲＡＭ４の「ＭＥＭ２」（第二領域内）に格納され
たデータ（この時点では「ＭＥＭ１」と同様にＲＯＭ１
の先頭アドレスが格納されている）を読み出して、レジ
スタ２のＨＬレジスタ及びＡレジスタと異なる他のレジ
スタ部分（「ＢＣレジスタ」）に数値「ＢＣ」として格
納する（ステップＳｎ１１）。この時点では、「ＭＥＭ
１」に格納されたデータと「ＭＥＭ２」に格納されたデ
ータ（ＲＯＭ１の先頭アドレス）とは同一であるため
（ステップＳｎ４参照）、ＨＬレジスタとＢＣレジスタ
には同一のデータ（ＲＯＭ１の先頭アドレス）が格納さ
れることになる。

【００３４】尚、このＢＣレジスタ内の数値「ＢＣ」
は、後述するステップＳｎ１９においてチェックサムデ
ータとして使用されるもので、ＨＬレジスタ内の数値
「ＨＬ」はそのチェックサムデータ「ＢＣ」を確定する
ため、ＲＯＭ１のアドレスを意味するものとして使用さ
れる。

【００３５】次に、ステップＳｎ１２において、ＨＬレ
ジスタの数値「ＨＬ」をインクリメントした後、ステッ
プＳｎ１３で、そのインクリメントした新たな「ＨＬ」
番地のＲＯＭ１の内容をＡレジスタ内に書き込む。

【００３６】そして、ステップＳｎ１４において、ＢＣ
レジスタとＡレジスタの値の合計を新たにＢＣレジスタ
内の数値「ＢＣ」として上書きする。

【００３７】次に、この時点での「ＨＬ」の値を「ＭＥ
Ｍ１」に、チェックサムデータ「ＢＣ」を「ＭＥＭ２」
にそれぞれ待避する。即ち、ステップＳｎ１５におい
て、ＨＬレジスタ内に格納された数値「ＨＬ」（この時
点ではＲＯＭ１の先頭から一つ後のアドレス値）をＲＡ
Ｍ４の「ＭＥＭ１」番地に書き込む。また、ステップＳ
ｎ１６において、ＢＣレジスタの内容（この時点では、
ＲＯＭ１の先頭アドレス値と数値「ＨＬ」の合計値）を
読み出してＲＡＭ４の「ＭＥＭ２」番地に書き込む。こ
れにより、ステップＳｎ７においてタイマー待ち時間が
終了し、一旦メインルーチン処理（ステップＳｎ８）を
行ってから、再度待ち時間になる時点まで、チェックサ
ムデータ「ＢＣ」をメモリの「ＭＥＭ２」へ待避してお
くことができ、またそのチェックサムデータ「ＢＣ」を
最終的に確定するためのＲＯＭ１のアドレス値「ＨＬ」
をＲＡＭ４の「ＭＥＭ１」に格納しておくことができ
る。

【００３８】そして、ステップＳｎ１７に進む。このス
テップＳｎ１７では、チェックサムデータ「ＢＣ」が最
終段階まで完了しているかどうかを判断する。具体的に
は、ＲＯＭ１の最終アドレス番地から「３」を減算し、
この減算した値と数値「ＨＬ」とを比較する。ここで、
ＲＯＭ１の最終アドレス番地から「３」を減算するのは
後述のように、ＲＯＭ１の最終アドレスの８ビット長の
領域とその前のアドレスの８ビット長の領域の２領域か
ら１つの１６ビット長の基準データを構成し、この基準
データを除外してチェックサムデータ「ＢＣ」を生成す
るためである。このステップＳｎ７において、ＲＯＭ１
の最終アドレス番地から「３」を減算した値が番地「Ｈ
Ｌ」より大きければ、累積加算処理が最終段階に至って
いないものとして再びステップＳｎ７まで戻り、ステッ
プＳｎ７以降の処理を繰り返す。この繰り返しにより、
１つずつインクリメントする「ＨＬ」番地のＲＯＭ１内
のデータを次々とチェックサムデータ「ＢＣ」に累積加
算することになる。尚、この累積加算を繰り返すうち
に、加算された数値が１６ビットを越えてオーバーフロ
ーする場合は、１６ビット長からはみ出した上位のビッ
トを無視するようにする。

【００３９】一方、ステップＳｎ１７において、ＲＯＭ
１の最終アドレス番地から「３」を減算した値が数値
「ＨＬ」以下であれば、累積加算処理が最終段階に至っ
たものとしてステップＳｎ１８に進む。このステップＳ
ｎ１８では、数値「ＨＬ」に数値「２」を加算した値を
所定の８ビット（１バイト）長のレジスタ（Ｄレジス
タ）に格納するとともに、数値「ＨＬ」に数値「１」を
加算した値を他の所定の８ビット（１バイト）長のレジ
スタ（Ｅレジスタ）に格納する。ここで、数値「ＨＬ」
に数値「２」を加算した値は、ＲＯＭ１の最終の８ビッ
ト長のデータの先頭アドレスを意味しており、数値「Ｈ
Ｌ」に数値「１」を加算した値は、ＲＯＭ１の最終より
ひとつ手前の８ビット長のデータの先頭アドレスを意味
している。そして、Ｄレジスタを上位８ビット、Ｅレジ
スタを下位８ビットの合計１６ビット（２バイト）長の
レジスタ（ＤＥレジスタ）を構成する。そして、このＤ
Ｅレジスタの値が、チェックサムデータ「ＢＣ」と照合
される基準データを構成している。

【００４０】その後、ステップＳｎ１９において、ＢＣ
レジスタの値がＤＥレジスタの値に一致しているか否か
を比較判断する。即ち、ＲＯＭ１が正常であれば、ＲＯ
Ｍ１に書かれた基準データ（ＤＥレジスタの値「Ｄ
Ｅ」）とチェックサムデータ（ＢＣレジスタの値「Ｂ
Ｃ」）が等しくなるはずであるため、一致していればＲ
ＯＭ１のチェックを終了して（ステップＳｎ２０）、ス
テップＳｎ７に戻り、このステップＳｎ７以降の処理を
繰り返す。この場合、メインタイマーのカウント待ちが
生じていない場合はステップＳｎ８のメイン処理Ｍｎが
繰り返される一方、メインタイマーのカウント待ちが生
じていない場合は、ＲＯＭ１のチェックは既に完了して
いるため、ステップＳｎ９の判断では常に「Ｎｏ」の判
断がなされ、次に電源投入またはリセット解除が行われ
るまで、ステップＳｎ１０以降の処理が行われることは
ない。

【００４１】一方、ステップＳｎ１９において、ＤＥレ
ジスタの値とＢＣレジスタの値とが不一致であれば、Ｒ
ＯＭデータが何らかの原因で変わったものと判断して、
ステップＳｎ２１のエラー処理に進む。

【００４２】このように、ＲＯＭのチェック処理をイニ
シャル処理Ｉｎで実行するのではなくメイン処理Ｍｎの
待ち時間に分散して実行しているので、イニシャル処理
Ｉｎにかかる時間を大幅に短縮でき、電源瞬断やリセッ
ト発生後のヘッドランプの瞬断等の時間を短縮できる。

【００４３】以上のように、図３のフローチャートのよ
うにＲＡＭ４のチェック動作時間を短縮化するととも
に、メイン処理の待ち時間にＲＯＭ１のチェックを実行
することで、イニシャル処理Ｉｎにかかる時間を大幅に
短縮でき、さらに、ＲＯＭ１のチェックをメイン処理Ｍ
ｎで実行することで、イニシャル処理Ｉｎの時間をさら
に短縮でき、電源瞬断やリセット発生後のヘッドランプ
の瞬断等の時間を短縮できる。

【００４４】

【発明の効果】請求項１に記載の発明によれば、先頭ア
ドレスの一時記憶回路のデータを読み出し、その読み出
した内容を次アドレスに書き込むようにし、この動作を
最終アドレスまで繰り返した後に、最終アドレスのデー
タと先頭アドレスのデータとを１度だけ比較し、同一デ
ータであれば全ＲＡＭが正常であったと判定する一方、
異なっていれば異常と判断するので、データの比較処理
が最終アドレスデータとの比較の１回のみで済み、制御
処理前のイニシャル処理時間を短縮できる。

【００４５】請求項２に記載の発明によれば、電源瞬断
やリセットが発生しやすい自動車用電子制御ユニットに
適用することで、ヘッドランプの瞬断等の各種駆動系の
動作再開に要する時間を短縮でき、走行上の安全性を向
上できるという効果がある。

【図面の簡単な説明】

【図１】自動車用電子制御ユニット及びその周辺装置を
示すブロック図である。

【図２】自動車用電子制御ユニットの全体的な動作手順
を示すフローチャートである。

【図３】この発明の一の実施の形態に係る自動車用電子
制御ユニットにおけるＲＡＭのチェック手順を示すフロ
ーチャートである。

【図４】自動車用電子制御ユニットにおけるＲＯＭのチ
ェック手順を示すフローチャートである。

【図５】一般的な自動車用電子制御ユニットの内部構成
を示すブロック図である。

【図６】従来の自動車用電子制御ユニットにおけるＲＡ
Ｍのチェック手順を示すフローチャートである。

【符号の説明】

１ ＲＯＭ ２ レジスタ ３ ＣＰＵ ４ ＲＡＭ １０ 自動車用電子制御ユニット １１〜１５ 各種入力系 １６〜１９ 各種駆動系 ２１ 入力回路 ２２ マイクロコンピュータ ２３ 出力回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 住田 芳孝 愛知県名古屋市南区菊住１丁目７番10号 株式会社ハーネス総合技術研究所内 Ｆターム(参考） 3G084 DA27 DA32 EB02 EB07 EB22 FA35 FA36 5B018 GA03 HA13 KA23 NA01 NA04 RA11 9A001 BB03 BB04 HH34 LL06

Claims (2)

【特許請求の範囲】
1. 【請求項１】 中央制御ユニットが種々のデータ及びソ
   フトウェアプログラムを一時記憶回路に一旦格納して所
   定の制御処理を実行する電子制御ユニットにおいて、前
   記制御処理に先駆けて前記一時記憶回路の動作チェック
   を実行する電子制御ユニットにおける一時記憶回路のチ
   ェック方法であって、 前記一時記憶回路の先頭アドレスに所定のデータを書き
   込む第一工程と、 前記先頭アドレス内のデータを読み出して当該データを
   次アドレス以降のアドレスに順次繰り返して書き込む第
   二工程と、 前記第二工程において最終アドレスに前記データが書き
   込まれた後に、当該最終アドレス内のデータと前記先頭
   アドレスのデータとを１度だけ比較し、前記最終アドレ
   ス内のデータと前記先頭アドレスのデータとが同一デー
   タであれば前記一時記憶回路の全てのアドレスの読み出
   し動作及び書き込み動作が正常であると判断する一方、
   前記最終アドレス内のデータと前記先頭アドレスのデー
   タとが異なっていれば前記一時記憶回路の読み出し動作
   及び書き込み動作が異常であると判断する第三工程とを
   備える電子制御ユニットにおける一時記憶回路のチェッ
   ク方法。
2. 【請求項２】 請求項１に記載の電子制御ユニットにお
   ける一時記憶回路のチェック方法であって、 前記電子制御ユニットは自動車に搭載される自動車用電
   子制御ユニットであり、 前記電子制御ユニットの前記中央制御ユニットが実行す
   る前記制御処理は、自動車の各種駆動系の駆動制御であ
   ることを特徴とする電子制御ユニットにおける一時記憶
   回路のチェック方法。