JP2001135801A - キャパシタの製造方法 - Google Patents

キャパシタの製造方法

Info

Publication number
JP2001135801A
JP2001135801A JP31809399A JP31809399A JP2001135801A JP 2001135801 A JP2001135801 A JP 2001135801A JP 31809399 A JP31809399 A JP 31809399A JP 31809399 A JP31809399 A JP 31809399A JP 2001135801 A JP2001135801 A JP 2001135801A
Authority
JP
Japan
Prior art keywords
noble metal
film
capacitor
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31809399A
Other languages
English (en)
Inventor
Akishige Yuya
明栄 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31809399A priority Critical patent/JP2001135801A/ja
Priority to US09/539,885 priority patent/US6344400B1/en
Publication of JP2001135801A publication Critical patent/JP2001135801A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高誘電体膜から成るキャパシタ誘電体膜を有
するキャパシタに関して、貴金属から成るストレージノ
ードを形成するにあたり、微細なストレージノードの形
成が可能な半導体装置の製造方法を得る。 【解決手段】 ポリシリコン膜を層間絶縁膜９上の全面
に形成した後、所定の開口パターンを有するレジストを
マスクとして、ポリシリコン膜を異方性ドライエッチン
グすることにより、プラグ層１１に接触するポリシリコ
ン膜２２ａを形成する。次に、ポリシリコン膜２２ａ内
に含まれるシリコン元素を貴金属元素に置換することに
より、少なくともその表面が貴金属元素から成り、置換
前のポリシリコン膜２２ａと同様の立体的構造を有する
ストレージノード２２を形成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、キャパシタの製
造方法に関し、特に、酸化物から成るキャパシタ誘電体
膜を備えるキャパシタの製造方法に関するものである。
【０００２】
【従来の技術】図１３〜１７は、キャパシタを備える半
導体装置の従来の製造方法を工程順に示す断面図であ
る。まず、半導体基板１０１の上面に素子分離絶縁膜１
０２を形成した後、素子形成領域における半導体基板１
０１の上面上に、ゲート酸化膜１０４及びゲート電極１
０５がこの順に積層されたゲート構造を選択的に形成す
る。次に、ゲート構造及び素子分離絶縁膜１０２をマス
クとしてイオンを注入することにより、半導体基板１０
１の上面内にソース領域１０３ｓ及びドレイン領域１０
３ｄを形成する（図１３）。
【０００３】次に、ゲート構造の側面及び上面を覆う絶
縁膜１０６を形成した後、ソース領域１０３ｓに接触す
るビット線１０７を形成する。次に、全面に絶縁膜を堆
積し、その絶縁膜をエッチバックすることにより層間絶
縁膜１０９を形成する。次に、層間絶縁膜１０９の上面
からドレイン領域１０３ｄの上面に達するコンタクトホ
ール１１０を形成した後、コンタクトホール１１０の内
部を充填するプラグ層１１１を形成する（図１４）。
【０００４】次に、全面にバリアメタル層を形成した
後、スパッタ法又は有機貴金属化合物をソースに用いた
ＣＶＤ法によって、バリアメタル層上に貴金属膜を形成
する。次に、貴金属膜上に所定の開口パターンを有する
レジストを形成する。次に、そのレジストをマスクとし
て、ガスプラズマ雰囲気中での異方性ドライエッチング
法によって貴金属膜及びバリアメタル層をこの順にエッ
チングすることにより、プラグ層１１１と接触するバリ
アメタル層１１２、及びストレージノード１１３を形成
する（図１５）。
【０００５】次に、スパッタ法又は有機貴金属化合物を
ソースに用いたＣＶＤ法によって全面に貴金属膜を形成
した後、ガスプラズマ雰囲気中での異方性ドライエッチ
ング法によって貴金属膜をエッチングすることにより、
バリアメタル層１１２及びストレージノード１１３の側
面に、サイドウォール部１１４を形成する（図１６）。
このサイドウォール部１１４は、ストレージノード１１
３と共にキャパシタの一方電極として機能する。
【０００６】次に、高誘電体膜又は強誘電体膜から成る
キャパシタ誘電体膜１１５を全面に形成した後、キャパ
シタ誘電体膜１１５上に、キャパシタの他方電極として
機能するセルプレート１１６を形成する。次に、セルプ
レート１１６上に絶縁膜を形成した後、その絶縁膜をエ
ッチバックすることにより層間絶縁膜１１７を形成す
る。その後、周知の方法によって、アルミ配線１１８、
層間絶縁膜１１９、アルミ配線１２０、及び保護膜１２
１をこの順に形成してデバイスが完成する（図１７）。
【０００７】
【発明が解決しようとする課題】しかし、このような従
来の半導体装置の製造方法には、以下のような問題があ
った。
【０００８】第１の問題点．従来の半導体装置の製造方
法によると、図１５，１６に示した工程において、異方
性ドライエッチング法によって貴金属膜が加工される。
しかし、一般的に貴金属は加工性が極めて悪い。例え
ば、図１５に示した貴金属膜のエッチング工程に関し
て、エッチングにより生じた反応生成物がストレージノ
ード１１３の側面等に付着して再付着膜を形成し、その
結果、ストレージノード１１３の側面形状がテーパ状に
なってしまう場合がある。この再付着膜を除去するため
の異物除去方法も知られているが、再付着膜の材質はス
トレージノード１１３の材質とほぼ同じであり、しかも
ストレージノード１１３への付着力が比較的強いため、
再付着膜を除去するための除去力を強く設定する必要が
ある。そのため、半導体装置の微細化に伴ってストレー
ジノード１１３のサイズも小さくなってくると、異物除
去工程によってストレージノード１１３自身も除去され
てしまう。従って、ハーフピッチ（ある構造体が等間隔
に繰り返し形成されている場合において、その構造体の
形成ピッチの半分を意味する。例えば図１５では、左側
のストレージノード１１３の左端と、右側のストレージ
ノード１１３の左端との間隔の半分に相当する。）が
０．２５μｍ以下の微細なストレージノード１１３を形
成することが非常に困難であるという問題があった。
【０００９】第２の問題点．図１５，１６に示した工程
において説明したように、貴金属膜はスパッタ法又はＣ
ＶＤ法によって形成することができるが、ステップカバ
レッジの良好性を考慮すると、ＣＶＤ法によって形成す
る方が望ましい。ＣＶＤ法による貴金属膜の堆積工程を
用いてストレージノードを形成する方法については、例
えば特開平１０−２８９９８５号公報に一例が開示され
ている。ところで、ＣＶＤ法によって貴金属膜を形成す
る場合、従来はＣＶＤのソースとして有機貴金属化合物
が用いられるのが通常であった。
【００１０】しかしながら、ＣＶＤのソースとして有機
貴金属化合物を用いると、ＣＶＤのソース中に含まれて
いた炭素又は有機分子がストレージノード１１３やサイ
ドウォール部１１４内に残留する。そして、この残留し
た炭素又は有機分子が、次の工程であるキャパシタ誘電
体膜１１５の堆積時に酸化反応を起こし、炭酸ガスや水
が発生するという問題があった。
【００１１】現状では、キャパシタ誘電体膜１１５の材
質である高誘電体膜又は強誘電体膜は全て酸化物であ
る。従って、キャパシタ誘電体膜１１５の形成時に雰囲
気を酸化性に設定することは不可欠であるため、ストレ
ージノード１１３やサイドウォール部１１４内に残留し
た炭素又は有機分子に起因する上記炭酸ガスや水の発生
を避けることはできない。しかも、一般的に貴金属は酸
化還元反応に対して強い触媒作用を有するため、上記酸
化反応がさらに生じやすい状況となっている。
【００１２】ここで、上記酸化反応により発生した炭酸
ガス及び水は、半導体装置に対してそれぞれ以下のよう
な悪影響を及ぼす。まず炭酸ガスによる悪影響に関し
て、炭酸ガスは酸性気体であるため、塩基性酸化物であ
る高誘電体膜又は強誘電体膜と容易に反応して炭酸塩を
生じる。例えば、高誘電体膜としてチタン酸バリウムス
トロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3：ＢＳＴ）を用
いた場合は、 （Ｂａ，Ｓｒ）ＴｉＯ3＋ＣＯ2→（ＢａＣＯ3＋ＳｒＣ
Ｏ3）＋ＴｉＯ2 （但し、反応係数は省略している。）の反応式で表され
る酸・塩基反応を容易に起こす。その結果、高誘電体膜
又は強誘電体膜中にアルカリ土類金属の炭酸塩が生じる
ことになり、この炭酸塩が、誘電率の低下や耐圧・信頼
性の低下を引き起こす原因になる。
【００１３】次に水による悪影響に関して、発生した水
がストレージノード１１３の表面で分解されて水素が発
生すると、この水素が高誘電体膜又は強誘電体膜を還元
して、耐圧の低下を招く。さらに、上記のように炭酸塩
が生じていれば、水が炭酸塩を溶解するため、耐圧・信
頼性の低下のみならず、膜の剥離等の深刻な悪影響を及
ぼす。
【００１４】本発明はかかる問題を解決するために成さ
れたものであり、酸化物から成るキャパシタ誘電体膜を
有するキャパシタを備える半導体装置の製造方法におい
て、貴金属から成るストレージノードを形成するにあた
り、微細なストレージノードの形成が可能であり、しか
も、有機貴金属化合物をソースに用いたＣＶＤ法による
貴金属膜の堆積工程の実行を回避し得る半導体装置の製
造方法を得ることを目的とするものである。
【００１５】
【課題を解決するための手段】この発明のうち請求項１
に記載のキャパシタの製造方法は、（ａ）下地層の主面
上において、キャパシタの一方電極の形成予定領域に、
貴金属膜よりも加工性が良い材質から成る所定の膜を加
工して構造体を形成する工程と、（ｂ）構造体内に含ま
れる所定元素を貴金属元素に置換することにより、一方
電極を形成する工程と、（ｃ）工程（ｂ）よりも後に実
行され、酸化物から成るキャパシタ誘電体膜を一方電極
上に形成する工程と、（ｄ）キャパシタ誘電体膜上にキ
ャパシタの他方電極を形成する工程とを備えるものであ
る。
【００１６】また、この発明のうち請求項２に記載のキ
ャパシタの製造方法は、請求項１に記載のキャパシタの
製造方法であって、工程（ｂ）は、一方電極を加熱しつ
つ、一方電極を貴金属ハロゲン化物の雰囲気中に晒すこ
とにより実行されることを特徴とするものである。
【００１７】また、この発明のうち請求項３に記載のキ
ャパシタの製造方法は、請求項２に記載のキャパシタの
製造方法であって、貴金属ハロゲン化物は無機貴金属ハ
ロゲン化物であることを特徴とするものである。
【００１８】また、この発明のうち請求項４に記載のキ
ャパシタの製造方法は、請求項２に記載のキャパシタの
製造方法であって、工程（ｂ）において、貴金属ハロゲ
ン化物は、キャパシタが投入された反応容器内で、貴金
属元素及びハロゲンガスを互いに反応させることにより
生成されることを特徴とするものである。
【００１９】また、この発明のうち請求項５に記載のキ
ャパシタの製造方法は、（ａ）無機貴金属ハロゲン化物
をソースに用いたＣＶＤ法を用いて、下地層の主面上に
キャパシタの一方電極を形成する工程と、（ｂ）一方電
極上に、酸化物から成るキャパシタ誘電体膜を形成する
工程と、（ｃ）キャパシタ誘電体膜上にキャパシタの他
方電極を形成する工程とを備えるものである。
【００２０】また、この発明のうち請求項６に記載のキ
ャパシタの製造方法は、請求項５に記載のキャパシタの
製造方法であって、工程（ａ）において、無機貴金属ハ
ロゲン化物は、キャパシタが投入された反応容器内で、
無機貴金属元素及びハロゲンガスを互いに反応させるこ
とにより生成されることを特徴とするものである。
【００２１】
【発明の実施の形態】実施の形態１．以下、キャパシタ
を備える半導体装置であるＤＲＡＭの製造工程を例にと
り、本発明の実施の形態１に係る半導体装置の製造方法
を説明する。
【００２２】図１〜７は、本発明の実施の形態１に係る
キャパシタの製造方法を工程順に示す断面図である。ま
ず、ＬＯＣＯＳ法又はＳＴＩ（Shallow Trench Isolati
on）法によって、シリコンから成る半導体基板１の上面
に、シリコン酸化膜から成る素子分離絶縁膜２を形成す
る。次に、素子分離絶縁膜２によって規定される素子形
成領域における半導体基板１の上面を熱酸化することに
より、シリコン酸化膜を形成する。次に、ＣＶＤ法によ
って、シリコン酸化膜上にポリシリコン膜を形成する。
次に、写真製版法及びドライエッチング法によってポリ
シリコン膜及びシリコン酸化膜をパターニングすること
により、素子形成領域における半導体基板１の上面上
に、ゲート酸化膜４及びゲート電極５がこの順に積層さ
れたゲート構造を選択的に形成する（図１）。なお、図
１において素子分離絶縁膜２上に形成されているゲート
構造は、紙面の奥又は手前に存在するメモリセルのゲー
ト構造が、図１において素子分離絶縁膜２上に延在して
現れたものである。
【００２３】次に、イオン注入法によって、ゲート構造
及び素子分離絶縁膜２をマスクとして半導体基板１の上
面内にイオンを注入することにより、ソース領域３ｓ及
びドレイン領域３ｄを形成する。ここで、イオンの注入
濃度は、１０15／ｃｍ2のオーダーである。次に、ＣＶ
Ｄ法によって、ＴＥＯＳやＢＰＴＥＯＳ等の絶縁膜を全
面に堆積する。次に、その絶縁膜上に所定の開口パター
ンを有するレジストを形成した後、そのレジストをマス
クとして異方性ドライエッチングを行うことにより、ゲ
ート構造の側面及び上面を覆う絶縁膜６を形成する（図
２）。
【００２４】次に、ＣＶＤ法によってポリシリコンやタ
ングステン等の導電性膜を全面に堆積した後、写真製版
法及びドライエッチング法によってその導電性膜をパタ
ーニングすることにより、ソース領域３ｓに接触するビ
ット線７を形成する。次に、ＣＶＤ法によりＴＥＯＳ等
の絶縁膜を全面に堆積した後、その絶縁膜をエッチバッ
クすることにより、あるいはその絶縁膜にリフロー又は
ＣＭＰを施すことにより、その絶縁膜の上面を平坦化し
て層間絶縁膜９を形成する（図３）。
【００２５】次に、写真製版法によって所定の開口パタ
ーンを有するレジストを層間絶縁膜９上に形成した後、
そのレジストをマスクとして層間絶縁膜９を異方性ドラ
イエッチングすることにより、層間絶縁膜９の上面から
ドレイン領域３ｄの上面に達するコンタクトホール１０
を形成する。次に、ＣＶＤ法又はスパッタ法によって、
コンタクトホール１０の内部を充填し、かつ層間絶縁膜
９の上面を覆うように、チタン膜や窒化チタン膜等の導
電性膜を形成する。その後、例えばＣＭＰ法によって、
層間絶縁膜９の上面が露出するまでその導電性膜の上面
を平坦化することにより、コンタクトホール１０の内部
にプラグ層１１を形成する（図４）。あるいは、ドープ
トポリシリコン上にバリアメタル層が積層された構造を
有するプラグ層をコンタクトホール１０内に形成しても
よい。
【００２６】次に、ＣＶＤ法によってポリシリコン膜を
全面に形成した後、写真製版法によって、所定の開口パ
ターンを有するレジストをポリシリコン膜上に形成す
る。次に、そのレジストをマスクとして、層間絶縁膜９
の上面が露出するまでポリシリコン膜を異方性ドライエ
ッチングすることにより、プラグ層１１に接触するポリ
シリコン膜２２ａを形成する（図５）。ポリシリコン膜
は貴金属に比べて加工性が良いため、ハーフピッチが
０．２５μｍ以下の極微細加工も比較的容易に行うこと
ができる。
【００２７】次に、ポリシリコン膜２２ａ内に含まれる
シリコン元素を、イリジウム（Ｉｒ）や白金（Ｐｔ）等
の貴金属元素に置換する。具体的には、図５に示した半
導体装置５０を反応容器内に投入し、ヒータによって半
導体装置５０を加熱しつつ、六フッ化イリジウム（Ｉｒ
Ｆ6）や六フッ化白金（ＰｔＦ6）等の貴金属ハロゲン化
物のガスを反応容器内に導入する。一般的にポリシリコ
ン膜は酸化されやすく、また、貴金属ハロゲン化物は酸
化力が極めて強い。このため、貴金属ハロゲン化物はシ
リコンと容易に反応して貴金属を析出し、またこのと
き、シリコンは蒸気圧の高いハロゲン化物となって蒸発
する。例えば貴金属ハロゲン化物の例として六フッ化イ
リジウムを用いた場合は、 ２ＩｒＦ6＋３Ｓｉ→２Ｉｒ＋３ＳｉＦ4↑ の反応式で表される酸化還元反応が、ポリシリコン膜２
２ａの表面から内部に向かって徐々に進行し、シリコン
元素がイリジウム元素に置換される。このように、ポリ
シリコン膜２２ａを加熱しつつ貴金属ハロゲン化物の雰
囲気中に晒すことにより、ポリシリコン膜２２ａ内に含
まれるシリコン元素が貴金属元素に置換され、少なくと
もその表面が貴金属元素から成り、置換前のポリシリコ
ン膜２２ａと同様の立体的構造を有するストレージノー
ド２２を形成することができる（図６）。このストレー
ジノード２２は、キャパシタの一方電極として機能す
る。
【００２８】次に、チタン酸バリウムストロンチウム等
の高誘電体膜又は強誘電体膜を、ストレージノード２２
を覆うように全面に形成することにより、キャパシタ誘
電体膜１５を形成する。次に、ＣＶＤ法によって、キャ
パシタ誘電体膜１５を覆うように貴金属膜を全面に堆積
することにより、キャパシタ誘電体膜１５を挟んでスト
レージノード２２に対向するセルプレート１６を形成す
る。このセルプレート１６は、キャパシタの他方電極と
して機能する。次に、セルプレート１６上に絶縁膜を形
成した後、例えばＣＭＰ法によってその絶縁膜の上面を
平坦化することにより、層間絶縁膜１７を形成する。そ
の後、周知の方法によって、アルミ配線１８、層間絶縁
膜１９、アルミ配線２０、及び、シリコン窒化膜やポリ
イミド等から成る保護膜２１をこの順に形成してデバイ
スが完成する（図７）。
【００２９】このように本実施の形態１に係る半導体装
置の製造方法によれば、加工性の良いポリシリコン膜を
層間絶縁膜９上に形成した後、そのポリシリコン膜を異
方性ドライエッチングすることによってポリシリコン膜
２２ａに加工し、その後、ポリシリコン膜２２ａ内に含
まれるシリコン元素を貴金属元素に置換する。従って、
少なくともその表面が貴金属元素から成るストレージノ
ード２２を、加工性の悪い貴金属膜をエッチングすると
いう工程を経ることなく形成することができる。
【００３０】また、ストレージノード２２は元素置換前
のポリシリコン膜２２ａと同様の立体的構造を有するた
め、ハーフピッチが０．２５μｍ以下の微細なストレー
ジノード２２を比較的容易に形成することもできる。
【００３１】さらに、有機貴金属化合物をソースに用い
たＣＶＤ法による貴金属膜の堆積工程の実行を回避する
ことができるため、炭酸塩や水の発生に伴う従来の半導
体装置の製造方法における諸問題を解決することもでき
る。
【００３２】実施の形態２．図８〜１１は、本発明の実
施の形態２に係る半導体装置の製造方法を工程順に示す
断面図である。まず、上記実施の形態１と同様の方法に
より、図３に示した構造と同様の構造を得る。次に、写
真製版法によって所定の開口パターンを有するレジスト
を層間絶縁膜９上に形成した後、そのレジストをマスク
として層間絶縁膜９を異方性ドライエッチングすること
により、層間絶縁膜９の上面からドレイン領域３ｄの上
面に達するコンタクトホール１０を形成する。次に、Ｃ
ＶＤ法又はスパッタ法によって、コンタクトホール１０
の内部を充填し、かつ層間絶縁膜９の上面を覆うよう
に、ドープトポリシリコン膜を形成する。その後、例え
ばＣＭＰ法によって、層間絶縁膜９の上面が露出するま
でドープトポリシリコン膜の上面を平坦化することによ
り、コンタクトホール１０の内部にプラグ層４０を形成
する（図８）。
【００３３】次に、ＣＶＤ法によって、チタンや窒化チ
タン等から成るバリアメタル層を全面に形成した後、無
機貴金属ハロゲン化物（例えば、六フッ化イリジウムや
六フッ化白金等）のガス又は蒸気圧の高い液体をソース
に用いたＣＶＤ法によって、バリアメタル層上に貴金属
膜を堆積する。次に、貴金属膜上に所定の開口パターン
を有するレジストを形成する。次に、そのレジストをマ
スクとして、ガスプラズマ雰囲気中での異方性ドライエ
ッチング法によって貴金属膜及びバリアメタル層をこの
順にエッチングすることにより、バリアメタル層１２及
びストレージノード１３を形成する（図９）。
【００３４】次に、上記無機貴金属化合物をソースに用
いたＣＶＤ法によって全面に貴金属膜を堆積した後、ガ
スプラズマ雰囲気中での異方性ドライエッチング法によ
って貴金属膜をエッチングすることにより、バリアメタ
ル層１２及びストレージノード１３の側面に、サイドウ
ォール部１４を形成する（図１０）。このサイドウォー
ル部１４は、ストレージノード１３と共にキャパシタの
一方電極として機能する。
【００３５】その後、上記実施の形態１と同様に、キャ
パシタ誘電体膜１５、セルプレート１６、層間絶縁膜１
７、アルミ配線１８、層間絶縁膜１９、アルミ配線２
０、及び保護膜２１をこの順に形成してデバイスが完成
する（図１１）。
【００３６】このように本実施の形態２に係る半導体装
置の製造方法によれば、ストレージノード１３を形成す
るために、図９に示した工程において、無機貴金属ハロ
ゲン化物をソースに用いたＣＶＤ法によってバリアメタ
ル層上に貴金属膜を堆積する。また、サイドウォール部
１４を形成するために、図１０に示した工程において、
無機貴金属ハロゲン化物をソースに用いたＣＶＤ法によ
って全面に貴金属膜を堆積する。従って、有機貴金属化
合物をソースに用いたＣＶＤ法による貴金属膜の堆積工
程の実行を回避することができるため、炭酸塩や水の発
生に伴う従来の半導体装置の製造方法における諸問題を
解決することができる。
【００３７】また、有機貴金属ガスを気化するための設
備（例えば加熱装置や溶液気化装置等）が不要となるた
め、装置の簡素化を図ることもできる。
【００３８】実施の形態３．上記実施の形態１では、ポ
リシリコン膜２２ａ内に含まれるシリコン元素を貴金属
元素に置換するための反応ガスとして、貴金属ハロゲン
化物を使用する（図６）。また、上記実施の形態２で
は、バリアメタル層上に貴金属膜を堆積する際のＣＶＤ
のソースとして、及び、サイドウォール部１４を形成す
るために貴金属膜を堆積する際のＣＶＤのソースとし
て、貴金属ハロゲン化物を使用する（図９，１０）。し
かしながら、一般的に貴金属ハロゲン化物は極めて高価
であり、しかもその強い酸化力のために取り扱いに注意
を要する。従って、原料としての貴金属ハロゲン化物の
使用を回避できればさらに望ましい。
【００３９】図１２は、本発明の実施の形態３に係る半
導体装置の製造方法において使用される、半導体製造装
置の構成を概略的に示す側面図である。以下、上記実施
の形態１に係る半導体装置の製造方法に関して、ポリシ
リコン膜２２ａ内に含まれるシリコン元素を貴金属元素
に置換する工程を、図１２に示す半導体製造装置を用い
て実行する場合を例にとり説明する。
【００４０】反応容器３０内にはヒータ３１が配置され
ており、図５に示した半導体装置５０は、反応容器内３
０内において、ポリシリコン膜２２ａの上面を下に向け
てヒータ３１の下方近傍に配置されている。また、反応
容器３０の底面には、外部から反応容器３０内にハロゲ
ンガス３６を導入するための導入口３２が設けられてお
り、導入口３２の上方近傍の反応容器３０内には貴金属
元素３５が投入されている。但し、ハロゲンガス３６の
代わりに、ハロゲンガス３６を窒素等の不活性ガスで希
釈した希釈ガスを投入してもよい。これにより、制御性
が向上して反応速度の調整が容易になる。また、貴金属
元素３５が投入されている部分の反応容器３０の外面周
囲には、貴金属元素３５及びハロゲンガス３６を加熱す
るためのヒータ３３が配置されている。また、反応容器
３０の上部には、貴金属回収用の装置（図示しない）に
繋がる排気口３４が設けられている。なお、生成される
貴金属ハロゲン化物の蒸気圧が低い場合には、反応容器
３０全体を加熱するためのヒータを周囲に配置してもよ
い。
【００４１】次に、動作について説明する。まず、ヒー
タ３１，３３を駆動した状態で、外部から導入口３２を
介して反応容器３０内にハロゲンガス３６を導入する。
すると、貴金属元素３５とハロゲンガス３６とが反応し
て貴金属ハロゲン化物が生成される。例えば貴金属元素
３５としてイリジウム元素を用い、ハロゲンガス３６と
してフッ素（Ｆ）ガスを用いた場合、ヒータ３３によっ
て３００〜４００℃の加熱を行うことにより、 Ｉｒ＋３Ｆ２→ＩｒＦ６↑ の反応式で表される化学反応が起こり、貴金属ハロゲン
化物である六フッ化イリジウムを生成することができ
る。そして、半導体装置５０がこの六フッ化イリジウム
の雰囲気中に晒され、上記実施の形態１で説明したよう
に、ポリシリコン膜２２ａ内に含まれるシリコン元素を
イリジウム元素に置換することができる。
【００４２】このように本実施の形態３に係る半導体装
置の製造方法によれば、原料としての貴金属ハロゲン化
物を外部から直接反応容器３０内に導入するのではな
く、貴金属ハロゲン化物と比較して安価かつ取り扱いの
容易な貴金属元素及びハロゲンガスを原料に用いて、両
者を反応容器３０内で反応させて貴金属ハロゲン化物を
生成する。そして、このように生成した貴金属ハロゲン
化物を、ポリシリコン膜２２ａ内に含まれるシリコン元
素を貴金属元素に置換するための反応ガスとして、ある
いは、バリアメタル層上に貴金属膜を堆積する際のＣＶ
Ｄのソースとして、あるいは、サイドウォール部１４を
形成するために貴金属膜を堆積する際のＣＶＤのソース
として使用する。従って、高価かつ取り扱いに注意を要
する貴金属ハロゲン化物の原料としての使用を回避する
ことができ、コストの低減等を図ることができる。
【００４３】
【発明の効果】この発明のうち請求項１に係るものによ
れば、加工性の悪い貴金属膜を加工するという工程を経
ることなく、貴金属元素から成る一方電極を形成するこ
とができる。また、一方電極は構造体と同様の立体的構
造を有するため、加工性が良い所定の膜を微細に加工す
ることにより、微細な一方電極を形成することもでき
る。
【００４４】また、この発明のうち請求項２に係るもの
によれば、貴金属ハロゲン化物は酸化力が極めて強いた
め、構造体内に含まれる所定元素と容易に反応して貴金
属を析出させるとともに、構造体内に含まれる所定元素
を蒸気圧の高いハロゲン化物として構造体から蒸発させ
ることができる。
【００４５】また、この発明のうち請求項３に係るもの
によれば、有機貴金属化合物をソースに用いたＣＶＤ法
による貴金属膜の堆積工程の実行を回避することができ
るため、炭酸塩や水の発生に伴う従来のキャパシタの製
造方法における諸問題を解決することができる。
【００４６】また、この発明のうち請求項４に係るもの
によれば、原料としての貴金属ハロゲン化物を直接反応
容器内に導入するのではなく、貴金属ハロゲン化物と比
較して安価かつ取り扱いの容易な貴金属元素及びハロゲ
ンガスを原料に用いて、両者を反応容器内で反応させて
貴金属ハロゲン化物を生成する。従って、高価かつ取り
扱いに注意を要する貴金属ハロゲン化物の原料としての
使用を回避することができ、コストの低減等を図ること
ができる。
【００４７】また、この発明のうち請求項５に係るもの
によれば、有機貴金属化合物をソースに用いたＣＶＤ法
による貴金属膜の堆積工程の実行を回避することができ
るため、炭酸塩や水の発生に伴う従来のキャパシタの製
造方法における諸問題を解決することができる。
【００４８】また、この発明のうち請求項６に係るもの
によれば、原料としての無機貴金属ハロゲン化物を直接
反応容器内に導入するのではなく、無機貴金属ハロゲン
化物と比較して安価かつ取り扱いの容易な無機貴金属元
素及びハロゲンガスを原料に用いて、両者を反応容器内
で反応させて無機貴金属ハロゲン化物を生成する。従っ
て、高価かつ取り扱いに注意を要する無機貴金属ハロゲ
ン化物の原料としての使用を回避することができ、コス
トの低減等を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図２】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図３】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図４】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図５】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図６】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図７】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。
【図８】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に示す断面図である。
【図９】 本発明の実施の形態２に係る半導体装置の製
造方法を工程順に示す断面図である。
【図１０】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１１】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。
【図１２】 本発明の実施の形態３に係る半導体装置の
製造方法において使用される、半導体製造装置の構成を
概略的に示す側面図である。
【図１３】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１４】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１５】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１６】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【図１７】 従来の半導体装置の製造方法を工程順に示
す断面図である。
【符号の説明】
１ 半導体基板、９ 層間絶縁膜、１０ コンタクトホ
ール、１１，４０ プラグ層、１２ バリアメタル層、
１３，２２ ストレージノード、１４ サイドウォール
部、１５ キャパシタ誘電体膜、１６ セルプレート、
２２ａ ポリシリコン膜、３０ 反応容器、３１，３３
ヒータ、３５ 貴金属元素、３６ ハロゲンガス、５
０ 半導体装置。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）下地層の主面上において、キャパ
    シタの一方電極の形成予定領域に、貴金属膜よりも加工
    性が良い材質から成る所定の膜を加工して構造体を形成
    する工程と、 （ｂ）前記構造体内に含まれる所定元素を貴金属元素に
    置換することにより、前記一方電極を形成する工程と、 （ｃ）前記工程（ｂ）よりも後に実行され、酸化物から
    成るキャパシタ誘電体膜を前記一方電極上に形成する工
    程と、 （ｄ）前記キャパシタ誘電体膜上に前記キャパシタの他
    方電極を形成する工程とを備える、キャパシタの製造方
    法。
  2. 【請求項２】 前記工程（ｂ）は、前記一方電極を加熱
    しつつ、前記一方電極を貴金属ハロゲン化物の雰囲気中
    に晒すことにより実行される、請求項１に記載のキャパ
    シタの製造方法。
  3. 【請求項３】 前記貴金属ハロゲン化物は無機貴金属ハ
    ロゲン化物である、請求項２に記載のキャパシタの製造
    方法。
  4. 【請求項４】 前記工程（ｂ）において、前記貴金属ハ
    ロゲン化物は、前記キャパシタが投入された反応容器内
    で、貴金属元素及びハロゲンガスを互いに反応させるこ
    とにより生成される、請求項２に記載のキャパシタの製
    造方法。
  5. 【請求項５】 （ａ）無機貴金属ハロゲン化物をソース
    に用いたＣＶＤ法を用いて、下地層の主面上にキャパシ
    タの一方電極を形成する工程と、 （ｂ）前記一方電極上に、酸化物から成るキャパシタ誘
    電体膜を形成する工程と、 （ｃ）前記キャパシタ誘電体膜上に前記キャパシタの他
    方電極を形成する工程とを備える、キャパシタの製造方
    法。
  6. 【請求項６】 前記工程（ａ）において、前記無機貴金
    属ハロゲン化物は、前記キャパシタが投入された反応容
    器内で、無機貴金属元素及びハロゲンガスを互いに反応
    させることにより生成される、請求項５に記載のキャパ
    シタの製造方法。
JP31809399A 1999-11-09 1999-11-09 キャパシタの製造方法 Pending JP2001135801A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31809399A JP2001135801A (ja) 1999-11-09 1999-11-09 キャパシタの製造方法
US09/539,885 US6344400B1 (en) 1999-11-09 2000-03-31 Method of manufacturing capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31809399A JP2001135801A (ja) 1999-11-09 1999-11-09 キャパシタの製造方法

Publications (1)

Publication Number Publication Date
JP2001135801A true JP2001135801A (ja) 2001-05-18

Family

ID=18095416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31809399A Pending JP2001135801A (ja) 1999-11-09 1999-11-09 キャパシタの製造方法

Country Status (2)

Country Link
US (1) US6344400B1 (ja)
JP (1) JP2001135801A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1302441B1 (en) * 2001-10-10 2007-01-03 Rohm And Haas Company An improved method for making lithium borohydride
JP2003234410A (ja) * 2002-02-08 2003-08-22 Fujitsu Ltd キャパシタ及びその製造方法並びに半導体装置
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
WO2019055510A1 (en) 2017-09-12 2019-03-21 Applied Materials, Inc. LOW TEMPERATURE DEPOSITION OF IRIDIUM-CONTAINING FILM
WO2020086175A1 (en) * 2018-10-25 2020-04-30 Applied Materials, Inc. Methods for depositing metallic iridium and iridium silicide

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703205A1 (de) * 1997-01-29 1998-07-30 Siemens Ag Verfahren zum Erzeugen einer edelmetallhaltigen Struktur auf einer Unterlage und Halbleiterbauelement mit einer solchen edelmetallhaltigen Struktur
AU7357798A (en) * 1997-04-03 1998-10-22 U.S. Department Of Commerce Method of forming metallic and ceramic thin film structures using metal halides and alkali metals
JPH10289985A (ja) 1997-04-14 1998-10-27 Mitsubishi Electric Corp キャパシタを有する半導体装置の製造方法
US6232198B1 (en) * 1999-05-27 2001-05-15 Ting-Chang Chang Method for fabricating electrode

Also Published As

Publication number Publication date
US6344400B1 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
JP3655113B2 (ja) 半導体記憶装置の製造方法
JP2802262B2 (ja) 半導体素子のキャパシター製造方法
JPH09289296A (ja) 強誘電体キャパシタ及びその製造方法
US6838330B2 (en) Method of forming a contact hole of a semiconductor device
US20020024093A1 (en) Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same
JP2006173558A (ja) 半導体素子のキャパシタ製造方法
JPH09129850A (ja) 半導体素子の高誘電率キャパシター及びその製造方法
US7115468B2 (en) Semiconductor device and method for fabricating the same
JP5215552B2 (ja) 強誘電体メモリ装置の製造方法
JP2001135801A (ja) キャパシタの製造方法
US5918123A (en) Method for fabricating capacitor of semiconductor device
JPH09162369A (ja) 半導体メモリ素子の製造方法
EP0847083B1 (en) A method for manufacturing a capacitor for a semiconductor device
US20080179645A1 (en) Semiconductor device and method of producing the same
JPH09232427A (ja) 半導体装置の製造方法
JPH11289055A (ja) 半導体素子のキャパシタ製造方法
JP2001223345A (ja) 半導体装置とその製造方法
JPH1050951A (ja) 半導体装置およびその製造方法
JPH11150245A (ja) 半導体装置の製造方法
JP3929743B2 (ja) 容量素子の製造方法
JP4162879B2 (ja) 半導体装置の製造方法
JP4632620B2 (ja) 半導体装置の製造方法
JP4357146B2 (ja) 酸化物誘電体膜の成膜方法及び半導体装置の製造方法
JP2007067336A (ja) 半導体装置の製造方法及び半導体装置
US20030203588A1 (en) Method for fabricating capacitor using electrochemical deposition