JP2001135736A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 バンド間電流を抑制することができ，またト
ンネル窓の膜の劣化を低減することができ，更にセルを
縮小でき，容易に容量比を上げることができる不揮発性
半導体記憶装置及びその製造方法を提供することを目的
とする。 【解決手段】 ソース５領域とドレイン４領域とが上層
部の一部に設けられるＰ型シリコン基板７と，Ｐ型シリ
コン基板７上に熱酸化膜６を介して設けられるフローテ
ィングゲート３と，フローティングゲート３上に熱酸化
膜６を介して設けられるコントロールゲート２と，フロ
ーティングゲート３とコントロールゲート２との間の一
部分に設けられるトンネル領域１と，から成り，トンネ
ル領域１周辺でのコントロールゲート２とフローティン
グゲート３との距離に対してトンネル領域１が設けられ
る場所でのコントロールゲート２とフローティングゲー
ト３との距離が小に設定されることによる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，不揮発性半導体記
憶装置及びその製造方法において，特にトンネル電流を
通過し易くする領域を有する不揮発性半導体記憶装置及
びその製造方法に関する。

【０００２】

【従来の技術】従来の不揮発性半導体記憶装置は，基板
とフローティングゲートとの間にトンネル電流を通過し
易くする領域（以下トンネル領域と略す）を作る。その
トンネル領域を用いて電荷のやりとりをすることによ
り，その記憶装置に情報を記憶させたり，その記憶装置
から情報を読み出したりしている。

【０００３】従来の不揮発性半導体記憶装置の一例であ
るＦＬＯＴＯＸ（ＦＬＯａｔｉｎｇｇａｔｅ Ｔｕｎｎ
ｅｌ ＯＸｉｄｅ）を図６から図８を参照して説明す
る。図６は，従来の不揮発性半導体記憶装置の平面図で
ある。また図７は，従来の不揮発性半導体記憶装置の図
６のＢ−Ｂ’での断面図である。図８は従来の不揮発性
半導体記憶装置の製造方法を示す工程図である。Ｐ型シ
リコン基板７の表面に間隔を置いてＮ型のソース５領域
とＮ型のドレイン４領域とが設けられる。ソース５領域
とドレイン４領域との間のＰ型シリコン基板７表面であ
るチャネル形成領域の上には絶縁膜６１を介してフロー
ティングゲート３５が設けられる。フローティングゲー
ト３５の上には絶縁膜を介してコントロールゲート２５
が設けられている。絶縁膜は通常，熱酸化膜が用いられ
る。またフローティングゲート３５上の絶縁膜は，ＯＮ
Ｏ（オキサイド・ナイトライド・オキサイド）構造９で
絶縁膜を設けることもある。フローティングゲート３５
上の絶縁膜をＯＮＯ構造９にすると，不揮発性半導体記
憶装置の容量が大きくなるという効果がある。

【０００４】不揮発性半導体記憶装置から情報を読み出
すには，不揮発性半導体記憶装置のしきい値電圧がフロ
ーティングゲート３５の電荷量によって変化することを
利用して行われる。また不揮発性半導体記憶装置に情報
を書き込む又は不揮発性半導体記憶装置から情報を消去
するには，トンネル領域１５を兼ねているドレイン４領
域又はコントロールゲート２５に高電圧を印加すること
により，非常に浅いトンネル絶縁膜にトンネル電流を流
して行う。すなわち，情報を書き込む（フローティング
ゲート３５から電子を抜き取る）場合はコントロールゲ
ート２５をアースにし，ドレイン４を１０数Ｖに，ソー
ス５をオープン又はアースにし，基板７をアースする。
情報を消去する（フローティングゲート３５に電子を打
ち込む）場合にはコントロールゲート２５を１０数Ｖに
し，ドレイン４をアースし，ソース５をオープン又はア
ースにし，基板７をアースする。書き込み及び消去時以
外は，フローティングゲート３５のまわりが全て絶縁膜
（６１及び９）で覆われているために，その中の電荷量
は一定に保持される。このようにして，不揮発性半導体
記憶装置は動作する。

【０００５】つぎに従来の不揮発性半導体記憶装置の製
造方法を説明する。上層の一部分にドレイン４領域とソ
ース５領域とが設けられるＰ型シリコン基板７上に絶縁
膜となる熱酸化膜６１を通常の熱酸化法により形成す
る。（図８（１）） つぎに，ドレイン４とフローティングゲート３５との距
離がドレイン４上付近において相対的小となる様に，熱
酸化膜６１上の所定部分にレジスト８５をパターンニン
グして，フォトリソグラフィー技術を用いて露光して現
像する。その後，熱酸化膜６１の所定部分だけをエッチ
ングし，開孔する（図８（２））。つぎにレジスト８５
を除去し，この開孔部分にトンネル領域１５となりうる
薄い熱酸化膜６５を形成する（図８（３））。つぎに，
熱酸化膜６上にＤＯＰＯＳ（ドープドポリシリコン）を
形成する，又は熱酸化膜６上にポリシリコンを形成し燐
又は砒素をイオン注入する。又はイオン注入の代わりに
拡散してもよい。つぎに，フローティングゲート３５の
形状にレジストをパターンニングして，フォトリソグラ
フィー技術を用いて露光して現像する。その後，ポリシ
リコンの所定領域をエッチングしてレジストを除去し，
フローティングゲート３５を形成する。（図８（４）） つぎに，ＣＶＤを使用してＯＮＯ構造９又は通常の熱酸
化法を用いて熱酸化膜を形成し絶縁膜を形成する。つぎ
に，その絶縁膜（図８ではＯＮＯ構造９とする）上にＤ
ＯＰＯＳ（ドープドポリシリコン）を形成する，又は絶
縁膜（図８ではＯＮＯ構造９とする）上にポリシリコン
を形成し燐又は砒素をイオン注入する。又はイオン注入
の代わりに拡散してもよい。（図８（５）） つぎに，コントロールゲート２５の形状にレジストをパ
ターンニングして，フォトリソグラフィー技術を用いて
露光して現像する。その後，ポリシリコンの所定領域を
エッチングし，コントロールゲート２５を形成し（図８
（６）），不揮発性半導体記憶装置を製造する。

【０００６】

【発明が解決しようとする課題】しかし以上の従来の不
揮発性半導体記憶装置では，ゲート近傍のドレイン上部
は，バンドの曲がりによりバンド間電流が発生しやす
い。また，フローティングゲートから電子を抜き取る場
合はドレインに高電圧を印可するためホットキャリアが
発生する。そのため，トンネル領域１が基板とフローテ
ィングゲートとの間に存在すると，バンド間電流及びホ
ットキャリアがトンネル領域１に悪影響を及ぼす可能性
がある。すなわち，フローティングゲートから電子を抜
き取る場合にドレインで発生するバンド間電流及びホッ
トキャリヤがトンネル領域に到達する。これによりトン
ネル領域の絶縁膜劣化が発生し，そのため書込消去特性
へ悪影響を与え，ついにはトンネル領域が破壊されると
いう問題がある。また従来の不揮発性半導体記憶装置で
は，トンネル領域がドレイン上にあるので，その領域と
接続しているフローティングゲートもドレインの多くの
部分を覆うようにドレイン上に設けられる。このため，
フローティングゲートをソース−ドレイン間距離程度に
さえ縮小することができない。このように，不揮発性半
導体記憶装置のセルを縮小化することが困難である。更
に，フローティングゲートと基板（チャネル領域）との
間の距離を大きくするとソース−ドレイン間に流れる電
流の低下を生じるため，フローティングゲートと基板
（チャネル領域）との間の距離を大きくすることはでき
ない。そのため，トンネル領域の容量とそれ以外の不揮
発性半導体記憶装置の容量との容量比を大きくすること
も困難である。

【０００７】以上の従来技術における問題に鑑み本発明
は，バンド間電流を抑制することができ，またトンネル
窓の膜の劣化を低減することができ，更にセルを縮小で
き，容易に容量比を上げることができる不揮発性半導体
記憶装置及びその製造方法を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】前記課題を解決する本出
願第１の発明の不揮発性半導体記憶装置は，ソース領域
とドレイン領域とが上層部の一部に設けられるシリコン
基板と，このシリコン基板上に絶縁膜を介して設けられ
るフローティングゲートと，このフローティングゲート
上に絶縁膜を介して設けられるコントロールゲートと，
から成り，所定位置周辺のコントロールゲートとフロー
ティングゲートとの距離に対してその所定位置でのコン
トロールゲートとフローティングゲートとの距離が小に
設定されることを特徴とする。

【０００９】したがって，本出願第１の発明の不揮発性
半導体記憶装置によれば，コントロールゲートとフロー
ティングゲートとの間の所定位置において電荷の移動を
することにより，基板で発生するホットキャリアがコン
トロールゲートとフローティングゲートとの間の電荷の
移動をする所定位置に到達しなくなり，電荷の移動をす
る所定位置の劣化を低減することができる。また，ドレ
イン上にトンネル領域が存在していた従来のＦＬＯＴＯ
Ｘセルとは異なり，基板とフローティングゲートとの間
には電荷の移動をする領域は設けられず，電荷の移動を
する領域はコントロールゲートとフローティングゲート
との間の所定位置に設けられている。したがって，ソー
ス−ドレイン間距離程度にフローティングゲートを小さ
く設けることが可能になり，従来の電荷の移動をする領
域面積分セルを縮小することができる。更に，コントロ
ールゲートの不純物濃度を上げることにより，バンド間
電流を抑制することができ，電荷の移動をする領域の劣
化を低減できる。また，電荷の移動をする所定位置以外
のフローティングゲートとコントロールゲートとの間の
熱酸化膜を厚くすることができ，容量比を上げることが
できる。これによりコントロールゲートとフローティン
グゲートとの間の所定位置を通じて電流を効率よく流す
ことができる。しかもこの場合，フローティングゲート
と基板との熱酸化膜厚は変わらないためソース−ドレイ
ン間に流れる電流の低下を生じさせないことが可能であ
る。ここで所定位置とは，コントロールゲートとフロー
ティングゲートとが対面しているコントロールゲート及
びフローティングゲートの面領域中の一部分の位置を示
す。例えば所定位置としては，コントロールゲートとフ
ローティングゲートとが対面するそれぞれの面上の中央
の位置等がある。

【００１０】本出願第２の発明の不揮発性半導体記憶装
置は，本出願第１の発明の不揮発性半導体記憶装置にお
いて，前記コントロールゲートの一部分が，フローティ
ングゲート側に突出して設けられて成ることを特徴とす
る。又は，本出願第３の発明の不揮発性半導体記憶装置
は，本出願第１の発明の不揮発性半導体記憶装置におい
て，前記フローティングゲートの一部分が，コントロー
ルゲート側に突出して設けられて成ることを特徴とす
る。

【００１１】したがって，本出願第２の発明又は本出願
第３の不揮発性半導体記憶装置によれば，コントロール
ゲートの突出している部分とフローティングゲートとの
間（本出願第２の発明の場合）又はコントロールゲート
とフローティングゲートの突出している部分との間（本
出願第３の発明の場合）を通じて電荷の移動をすること
により，基板で発生するホットキャリアがコントロール
ゲートの電荷を移動させる突出する部分に到達しなくな
り，電荷を移動させる突出する部分の劣化を低減するこ
とができる。また，ドレイン上に電荷を移動させる突出
する部分が存在していた従来のＦＬＯＴＯＸセルとは異
なり，基板とフローティングゲートとの間には電荷を移
動させる領域は設けられず，電荷を移動させる領域はコ
ントロールゲートの突出している部分とフローティング
ゲートとの間（本出願第２の発明の場合）又はコントロ
ールゲートとフローティングゲートの突出している部分
との間（本出願第３の発明の場合）に設けられている。
したがって，ソース−ドレイン間距離程度にフローティ
ングゲートを小さく設けることが可能になり，従来のト
ンネル領域面積分セルを縮小することができる。更に，
コントロールゲートの不純物濃度を上げることにより，
バンド間電流を抑制することができ，電荷を移動させる
突出する部分の劣化を低減できる。また，電荷を移動さ
せる突出する部分以外のフローティングゲートとコント
ロールゲートとの間の熱酸化膜を厚くすることができ，
容量比を上げることができる。これにより電荷を移動さ
せる突出する部分を通じて電流を効率よく流すことがで
きる。しかもこの場合，フローティングゲートと基板と
の熱酸化膜厚は変わらないためソース−ドレイン間に流
れる電流の低下も生じない。

【００１２】本出願第４の発明の不揮発性半導体記憶装
置は，本出願第１の発明の不揮発性半導体記憶装置にお
いて，ソース領域とドレイン領域とが上層部の一部に設
けられるシリコン基板と，このシリコン基板上に絶縁膜
を介して設けられるフローティングゲートと，このフロ
ーティングゲート上に絶縁膜を介して設けられるコント
ロールゲートと，フローティングゲートとコントロール
ゲートとの間の一部分に設けられるトンネル領域と，か
ら成り，前記トンネル領域周辺でのコントロールゲート
とフローティングゲートとの距離に対してトンネル領域
が設けられる場所でのコントロールゲートとフローティ
ングゲートとの距離が小に設定されることを特徴とす
る。

【００１３】したがって，本出願第４の発明の不揮発性
半導体記憶装置によれば，コントロールゲートとフロー
ティングゲートとの間でトンネル領域を通じて電荷の移
動をすることにより，基板で発生するホットキャリアが
トンネル領域に到達しなくなり，トンネル領域の劣化を
低減することができる。また，ドレイン上にトンネル領
域が存在していた従来のＦＬＯＴＯＸセルとは異なり，
基板とフローティングゲートとの間にはトンネル領域は
設けられず，トンネル領域はコントロールゲートとフロ
ーティングゲートとの間に設けられている。したがっ
て，ソース−ドレイン間距離程度にフローティングゲー
トを小さく設けることが可能になり，従来のトンネル領
域面積分セルを縮小することができる。更に，コントロ
ールゲートの不純物濃度を上げることにより，バンド間
電流を抑制することができ，トンネル領域の劣化を低減
できる。また，トンネル領域以外のフローティングゲー
トとコントロールゲートとの間の熱酸化膜を厚くするこ
とができ，容量比を上げることができる。これによりト
ンネル領域を通じてトンネル電流を効率よく流すことが
できる。しかもこの場合，フローティングゲートと基板
との熱酸化膜厚は変わらないためソース−ドレイン間に
流れる電流の低下を生じさせないことが可能である。

【００１４】本出願第５の発明の不揮発性半導体記憶装
置は，本出願第１から本出願第４のいずれか一の発明の
不揮発性半導体記憶装置において，フローティングゲー
トとコントロールゲートとの間で電荷の移動が生じるこ
とをすることを特徴とする。

【００１５】したがって，本出願第５の発明の不揮発性
半導体記憶装置によれば，コントロールゲートとフロー
ティングゲートとの間で電荷のやりとりをすることによ
り，基板で発生するホットキャリアがトンネル領域に到
達しなくなり，トンネル領域の劣化を低減することがで
きる。また，ドレイン上にトンネル領域が存在していた
従来のＦＬＯＴＯＸセルとは異なり，基板とフローティ
ングゲートとの間にはトンネル領域は設けられず，電荷
のやりとりはコントロールゲートとフローティングゲー
トとの間で行われる。したがって，ソース−ドレイン間
距離程度にフローティングゲートを小さく設けることが
可能になり，従来のトンネル領域面積分セルを縮小する
ことができる。更に，トンネル領域以外のフローティン
グゲートとコントロールゲートとの間の熱酸化膜を厚く
することができ，容量比を上げることができる。これに
よりトンネル領域を通じてトンネル電流を効率よく流す
ことができる。しかもこの場合，フローティングゲート
と基板との熱酸化膜厚は変わらないためソース−ドレイ
ン間に流れる電流の低下を生じさせないことが可能であ
る。

【００１６】本出願第６の発明の不揮発性半導体記憶装
置は，本出願第１から本出願第５のいずれか一の発明の
不揮発性半導体記憶装置において，前記フローティング
ゲートは半導体基板上に絶縁膜を介して設けられ，この
フローティングゲートの所定両端部の一端部はソース領
域の少なくとも一部分の上方に設けられ，他端部はドレ
イン領域の少なくとも一部分の上方に設けられて成るこ
とを特徴とする。

【００１７】したがって，本出願第６の発明の不揮発性
半導体記憶装置によれば，ドレイン上にトンネル領域が
存在していた従来のＦＬＯＴＯＸセルとは異なり，基板
とフローティングゲートとの間には電荷の移動をする領
域は設けない。するとソース−ドレイン間距離程度にフ
ローティングゲートを小さく設けることが可能になる。
すなわち，フローティングゲートの所定両端部はそれぞ
れソース領域境界近傍の一部分とドレイン領域境界近傍
の一部分との上方に設けることが可能になるので，従来
の電荷の移動をする領域面積分セルを縮小することがで
きる。ここで所定両端部とは，半導体基板上層のドレイ
ン領域とソース領域とを結ぶ直線方向でのフローティン
グゲートの両端部を示す。

【００１８】本出願第７の発明の不揮発性半導体記憶装
置の製造方法は，ソース領域とドレイン領域とが設けら
れたシリコン基板上に絶縁膜を形成する工程と，この絶
縁膜上にポリシリコン又はドープドシリコンから成るフ
ローティングゲートを形成する工程と，このフローティ
ングゲート上に絶縁膜を形成する工程と，絶縁膜上にポ
リシリコン又はドープドシリコンから成るコントロール
ゲートを形成する工程と，を有して，更にフローティン
グゲート上に絶縁膜を形成する工程とコントロールゲー
トを形成する工程との間に，フローティングゲート上の
絶縁膜の所定部分だけをフローティングゲートまで開孔
し，コントロールゲートとフローティングゲートとの距
離が所定位置付近において相対的小となる様に，この開
孔部分及びフローティングゲート上の絶縁膜上に薄い絶
縁膜を形成する工程，若しくは，開孔部分上にポリシリ
コン又はドープドシリコンを形成し，この開孔部のみに
ポリシリコン又はドープドシリコンが残存するように表
面をエッチバックし，コントロールゲートとフローティ
ングゲートとの距離が所定位置付近において相対的小と
なる様に，この表面上及びフローティングゲート上の絶
縁膜上に薄い絶縁膜を形成する工程，を有することを特
徴とする。

【００１９】したがって，本出願第７の発明の不揮発性
半導体記憶装置の製造方法によれば，基板で発生するホ
ットキャリアがコントロールゲートとフローティングゲ
ートとの間の電荷の移動をする所定位置に到達しなくな
り，電荷の移動をする所定位置の劣化を低減することが
できる不揮発性半導体記憶装置を製造することが可能に
なる。また，ドレイン上にトンネル領域が存在していた
従来のＦＬＯＴＯＸセルとは異なり，基板とフローティ
ングゲートとの間には電荷の移動をする領域は設けられ
ず，電荷の移動をする領域はコントロールゲートとフロ
ーティングゲートとの間の所定位置に設けることができ
る。したがって，ソース−ドレイン間距離程度にフロー
ティングゲートを小さく設けることが可能になり，従来
の電荷の移動をする領域面積分セルを縮小することがで
きる不揮発性半導体記憶装置を製造することが可能にな
る。更に，容量比を上げるために，電荷の移動をする所
定位置以外のフローティングゲートとコントロールゲー
トとの間の熱酸化膜を厚くすることができる。これによ
りコントロールゲートとフローティングゲートとの間の
所定位置を通じて電流を効率よく流すことができ，しか
もこの場合フローティングゲートと基板との熱酸化膜厚
は変わらないためソース−ドレイン間に流れる電流の低
下を生じさせないことが可能である不揮発性半導体記憶
装置を製造することができる。

【００２０】

【発明の実施の形態】第一の実施の形態 本発明における第一の実施の形態の不揮発性半導体記憶
装置及びその製造方法を図１から図３を参照して説明す
る。本実施の形態の不揮発性半導体記憶装置を図１及び
図２を参照して説明する。図１は，本発明における第一
の実施の形態の不揮発性半導体記憶装置の平面図であ
る。図２は，本発明における第一の実施の形態の不揮発
性半導体記憶装置の図１のＡ−Ａ’での断面図である。
Ｐ型シリコン基板７の表面に間隔を置いてＮ型のソース
５領域とＮ型のドレイン４領域とが設けられる。ソース
５領域とドレイン４領域との間のＰ型シリコン基板７表
面であるチャネル形成領域の上には熱酸化膜６を介して
フローティングゲート３が設けられる。更にフローティ
ングゲート３の上には熱酸化膜６を介してコントロール
ゲート２が設けられる。所定位置周辺のコントロールゲ
ート２とフローティングゲート３との距離に対してその
所定位置でのコントロールゲート２とフローティングゲ
ート３との距離が小に設定される。

【００２１】ここで所定位置とは，コントロールゲート
２とフローティングゲート３とが対面しているコントロ
ールゲート２及びフローティングゲート３の面領域中の
一部分の位置である。本実施の形態では所定位置は，コ
ントロールゲート２とフローティングゲート３とが対面
するそれぞれの面上の中央とするが，所定位置がこれに
限定されることはない。所定位置は，コントロールゲー
ト２とフローティングゲート３とが対面するそれぞれの
面上であればよい。更に，本実施の形態では，フローテ
ィングゲート３と対面するコントロールゲート２面上中
央部分が，フローティングゲート３側に突出して設けら
れる。これによって，フローティングゲート３と対面す
るコントロールゲート２平坦部中央にフローティングゲ
ート３側に突出して凸部が設けられることになる。この
凸部周辺のフローティングゲート３とコントロールゲー
ト２との距離は，この凸部でのフローティングゲート３
とコントロールゲート２との距離と比較して長くなる。
また，この凸部はトンネル領域１である。

【００２２】このようにコントロールゲート２とフロー
ティングゲート３との間でトンネル領域１を通じて電荷
の移動をすることにより，Ｐ型シリコン基板７で発生す
るホットキャリアがトンネル領域１に到達しなくなり，
トンネル領域１の劣化を低減することができる。また，
ドレイン上にトンネル領域１が存在していた従来のＦＬ
ＯＴＯＸセルとは異なり，基板７とフローティングゲー
ト３との間にはトンネル領域１は設けられず，トンネル
領域１はコントロールゲート２とフローティングゲート
３との間に設けられる。したがって，フローティングゲ
ート３をソース−ドレイン間距離程度に小さく設けるこ
とが可能になり，従来のトンネル領域面積分セルを縮小
することができる。更に，コントロールゲート２の不純
物濃度を上げることにより，バンド間電流を抑制するこ
とができ，トンネル領域１の劣化を低減できる。また，
トンネル領域１以外のフローティングゲート３とコント
ロールゲート２との間の熱酸化膜６を厚くすることによ
り，容量比を上げることができる。これによりトンネル
領域１を通じてトンネル電流を効率よく流すことができ
る。しかもこの場合，フローティングゲート３と基板７
との間の熱酸化膜６の膜厚は変わらないためソース−ド
レイン間に流れる電流の低下も生じない。

【００２３】本実施の形態の不揮発性半導体記憶装置製
造方法を図３を参照して説明する。図３は，本発明にお
ける第一の実施の形態の不揮発性半導体記憶装置の製造
方法を示す工程図である。上層の一部分にドレイン４領
域とソース５領域とが設けられるＰ型シリコン基板７上
に絶縁膜となる熱酸化膜６１を通常の熱酸化法により約
１５０Åの膜厚で形成する。つぎに，熱酸化膜６１上に
ＤＯＰＯＳ（ドープドポリシリコン）３１を形成する，
又は熱酸化膜６１上にポリシリコン３１を形成し燐又は
砒素をイオン注入する，又はイオン注入の代わりに拡散
してもよい（５×１０^１４ｃｍ^−２程度）。このとき，
ＤＯＰＯＳ又はポリシリコン３１の膜厚は約１５００Å
とする。（図３（１）） つぎに，フローティングゲート３の形状にレジスト８１
をパターンニングして，フォトリソグラフィー技術を用
いて露光して現像する。その後，ポリシリコン３１の所
定領域をエッチングし，フローティングゲート３を形成
する。（図３（２）） つぎにレジスト８１を除去後，通常の熱酸化法により熱
酸化膜６１をフローティングゲート３上で約３００Åと
なるように形成する（図３（３））。つぎに，コントロ
ールゲート２とフローティングゲート３との距離が所定
位置付近において相対的小となる様に，熱酸化膜６１上
の所定部分にレジスト８２をパターンニングして，フォ
トリソグラフィー技術を用いて露光して現像する。その
後，熱酸化膜６１の所定部分だけをエッチングし，開孔
する（図３（４））。つぎにレジスト８２を除去し，こ
の開孔部分にトンネル領域１となりうる薄い熱酸化膜６
２を形成する（図３（５））。トンネル領域１を通じて
電荷のやりとりをするには，このトンネル領域１である
熱酸化膜６２の厚さは１００Å程度以下に薄くする必要
がある。つぎに，熱酸化膜６２上にＤＯＰＯＳ（ドープ
ドポリシリコン）を形成する，又は熱酸化膜６２上にポ
リシリコンを形成し燐又は砒素をイオン注入する（５×
１０^１４ｃｍ^−２程度）。又はイオン注入の代わりに拡
散してもよい。このとき，ＤＯＰＯＳ又はポリシリコン
の膜厚は約１５００Åとする。つぎに，コントロールゲ
ート２の形状にレジストをパターンニングして，フォト
リソグラフィー技術を用いて露光して現像する。その
後，ポリシリコンの所定領域をエッチングしレジストを
除去して，コントロールゲート２を形成し（図３
（６）），不揮発性半導体記憶装置を製造する。

【００２４】不揮発性半導体記憶装置から情報を読み出
す方法は従来の技術と同様に，不揮発性半導体記憶装置
のしきい値電圧がフローティングゲート３の電荷量によ
って変化することを利用して行われる。また不揮発性半
導体記憶装置に情報を書き込む又は不揮発性半導体記憶
装置から情報を消去するには，ドレイン４領域又はコン
トロールゲート２に高電圧を印加することにより，トン
ネル領域１にトンネル電流を流して行う。しかし従来の
技術とは異なり本発明はコントロールゲート２とフロー
ティングゲート３との間で電荷のやりとりを行うため，
電圧のかけ方が従来とは異なる。すなわち，情報を書き
込む（フローティングゲート３から電子を抜き取る）場
合はコントロールゲート２を１０数Ｖにし，ドレイン４
及びソース５及び基板７をアースする。情報を消去する
（フローティングゲート３に電子を打ち込む）場合には
コントロールゲート２及び基板７をアースし，ドレイン
４及びソース５を１０数Ｖにする。書き込み及び消去時
以外は，フローティングゲート３のまわり全て絶縁膜６
で覆われているために，その中の電荷量は一定に保持さ
れる。このようにして，不揮発性半導体記憶装置は動作
する。

【００２５】以上本発明の一実施の形態の不揮発性半導
体記憶装置によれば，ソース５領域とドレイン４領域と
が上層部の一部に設けられるＰ型シリコン基板７と，Ｐ
型シリコン基板７上に熱酸化膜６を介して設けられるフ
ローティングゲート３と，フローティングゲート３上に
熱酸化膜６を介して設けられるコントロールゲート２
と，フローティングゲート３とコントロールゲート２と
の間の一部分に設けられるトンネル領域１と，から成
り，トンネル領域１周辺でのコントロールゲート２とフ
ローティングゲート３との距離に対してトンネル領域１
が設けられる場所でのコントロールゲート２とフローテ
ィングゲート３との距離が小に設定されることにより，
コントロールゲート２とフローティングゲート３との間
でトンネル領域１を通じて電荷の移動をすることによ
り，Ｐ型シリコン基板７で発生するホットキャリアがト
ンネル領域１に到達しなくなり，トンネル領域１の劣化
を低減することができる。また，ドレイン４上にトンネ
ル領域１が存在していた従来のＦＬＯＴＯＸセルとは異
なり，Ｐ型シリコン基板７とフローティングゲート３と
の間にはトンネル領域１は設けられず，トンネル領域１
はコントロールゲート２とフローティングゲート３との
間に設けられている。したがって，ソース−ドレイン間
距離程度にフローティングゲート３を小さく設けること
が可能になり，従来のトンネル領域面積分セルを縮小す
ることができる。更に，コントロールゲート２の不純物
濃度を上げることにより，バンド間電流を抑制すること
ができ，トンネル領域１の劣化を低減できる。また，ト
ンネル領域１以外のフローティングゲート３とコントロ
ールゲート２との間の熱酸化膜６を厚くすることがで
き，容量比を上げることができる。これによりトンネル
領域１を通じてトンネル電流を効率よく流すことができ
る。しかもこの場合，フローティングゲート３とＰ型シ
リコン基板７との間の熱酸化膜６の膜厚は変わらないた
めソース−ドレイン間に流れる電流の低下も生じない。

【００２６】第二の実施の形態 本発明における第二の実施の形態の不揮発性半導体記憶
装置及びその製造方法を図４及び図５を参照して説明す
る。図４は，本発明における第二の実施の形態の不揮発
性半導体記憶装置の図１のＡ−Ａ’での断面図である。
本実施の形態では，コントロールゲート２と対面するフ
ローティングゲート３面上中央部分が，コントロールゲ
ート２側に突出して設けられる。これによって，コント
ロールゲート２と対面するフローティングゲート３平坦
部中央にコントロールゲート２側に突出してフローティ
ングゲート３の凸部が設けられることになる。この凸部
周辺のフローティングゲート３とコントロールゲート２
との距離は，この凸部でのフローティングゲート３とコ
ントロールゲート２との距離と比較して長くなる。ま
た，この凸部はトンネル領域１である。このほかの本実
施の形態の不揮発性半導体記憶装置の構成は，第一の実
施の形態の不揮発性半導体記憶装置の構成と同様であ
る。

【００２７】第一の実施の形態と同様に，コントロール
ゲート２とフローティングゲート３との間でトンネル領
域１を通じて電荷の移動をすることにより，Ｐ型シリコ
ン基板７で発生するホットキャリアがトンネル領域１に
到達しなくなり，トンネル領域１の劣化を低減すること
ができる。また，ドレイン４上にトンネル領域１が存在
していた従来のＦＬＯＴＯＸセルとは異なり，Ｐ型シリ
コン基板７とフローティングゲート３との間にはトンネ
ル領域１は設けられず，トンネル領域１はコントロール
ゲート２とフローティングゲート３との間に設けられ
る。したがって，フローティングゲート３をソース−ド
レイン間距離程度に小さく設けることが可能になり，従
来のトンネル領域面積分セルを縮小することができる。
更に，コントロールゲート２の不純物濃度を上げること
により，バンド間電流を抑制することができ，トンネル
領域１の劣化を低減できる。また，トンネル領域１以外
のフローティングゲート３とコントロールゲート２との
間の熱酸化膜６を厚くすることにより，容量比を上げる
ことができる。これによりトンネル領域１を通じてトン
ネル電流を効率よく流すことができる。しかもこの場
合，フローティングゲート３と基板７との間の熱酸化膜
６の膜厚は変わらないためソース−ドレイン間に流れる
電流の低下も生じない。

【００２８】本実施の形態の不揮発性半導体記憶装置製
造方法を図５を参照して説明する。図５は，本発明にお
ける第二の実施の形態の不揮発性半導体記憶装置の製造
方法を示す工程図である。本実施の形態の不揮発性半導
体記憶装置製造方法は，第一の実施の形態でのフローテ
ィングゲート３を形成して熱酸化膜６１の所定部分だけ
をエッチングし開孔する工程（図３（４））までは同様
である。そのつぎに，熱酸化膜６１上のレジストを除去
し（図５（１）），熱酸化膜６１上にＤＯＰＯＳ（ドー
プドポリシリコン）２１を形成する，又は熱酸化膜６１
上にポリシリコン２１を形成し燐又は砒素をイオン注入
する（５×１０^１４ｃｍ ^−２程度）。又はイオン注入の
代わりに拡散してもよい。（図５（２）） つぎに，熱酸化膜６１の開孔部にのみＤＯＰＯＳ又はポ
リシリコン２１が残るように表面をエッチバックする。
（図５（３）） つぎに，トンネル領域１となりうる薄い熱酸化膜６３
を，熱酸化膜６１及びＤＯＰＯＳ又はポリシリコン２１
表面上に形成する（図５（４））。トンネル領域１を通
じて電荷のやりとりをするには，このトンネル領域１で
ある熱酸化膜６３の厚さは１００Å程度以下に薄くする
必要がある。つぎに，熱酸化膜６３上にＤＯＰＯＳ（ド
ープドポリシリコン）を形成する，又は熱酸化膜６３上
にポリシリコンを形成し燐又は砒素をイオン注入する
（５×１０^１４ｃｍ^−２程度）。又はイオン注入の代わ
りに拡散してもよい。このとき，ＤＯＰＯＳ又はポリシ
リコンの膜厚は約１５００Åとする。つぎに，コントロ
ールゲート２の形状にレジストをパターンニングして，
フォトリソグラフィー技術を用いて露光して現像する。
その後，ポリシリコンの所定領域をエッチングし，コン
トロールゲート２を形成し（図５（５）），不揮発性半
導体記憶装置を製造する。

【００２９】不揮発性半導体記憶装置から情報を読み出
す方法は従来の技術と同様に，不揮発性半導体記憶装置
のしきい値電圧がフローティングゲート３の電荷量によ
って変化することを利用して行われる。また不揮発性半
導体記憶装置に情報を書き込む又は不揮発性半導体記憶
装置から情報を消去する具体的な方法は，第一の実施の
形態と同様である。その他の本実施の形態の不揮発性半
導体記憶装置及びその製造方法は，第一の実施の形態の
不揮発性半導体記憶装置及びその製造方法と同様であ
る。

【００３０】

【発明の効果】本発明の不揮発性半導体記憶装置によれ
ば，コントロールゲートとフローティングゲートとの間
でトンネル領域を通じて電荷の移動をすることにより，
基板で発生するホットキャリアがトンネル領域に到達し
なくなり，トンネル領域の劣化を低減することができ
る。

【００３１】また，ドレイン上にトンネル領域が存在し
ていた従来のＦＬＯＴＯＸセルとは異なり，基板とフロ
ーティングゲートとの間にはトンネル領域は設けられ
ず，トンネル領域はコントロールゲートとフローティン
グゲートとの間に設けられている。したがって，ソース
−ドレイン間距離程度にフローティングゲートを小さく
設けることが可能になり，従来のトンネル領域面積分セ
ルを縮小することができる。

【００３２】更に，コントロールゲートの不純物濃度を
上げることにより，バンド間電流を抑制することがで
き，トンネル領域の劣化を低減できる。また，トンネル
領域以外のフローティングゲートとコントロールゲート
との間の熱酸化膜を厚くすることができ，容量比を上げ
ることができる。これによりトンネル領域を通じてトン
ネル電流を効率よく流すことができる。しかもこの場
合，フローティングゲートと基板との間の熱酸化膜厚は
変わらないためソース−ドレイン間に流れる電流の低下
も生じない。

【図面の簡単な説明】

【図１】 本発明における第一の実施の形態の不揮発性
半導体記憶装置の平面図である。

【図２】 本発明における第一の実施の形態の不揮発性
半導体記憶装置の図１のＡ−Ａ’での断面図である。

【図３】 本発明における第一の実施の形態の不揮発性
半導体記憶装置の製造方法を示す工程図である。

【図４】 本発明における第二の実施の形態の不揮発性
半導体記憶装置の図１のＡ−Ａ’での断面図である。

【図５】 本発明における第二の実施の形態の不揮発性
半導体記憶装置の製造方法を示す工程図である。

【図６】 従来の不揮発性半導体記憶装置の平面図であ
る。

【図７】 従来の不揮発性半導体記憶装置の図６のＢ−
Ｂ’での断面図である。

【図８】 従来の不揮発性半導体記憶装置の製造方法を
示す工程図である。

【符号の説明】

１ トンネル領域 ２ コントロールゲート ３ フローティングゲート ４ ドレイン ５ ソース ６ 熱酸化膜 ７ Ｐ型シリコン基板

フロントページの続き Ｆターム(参考） 5F001 AA09 AA21 AA25 AA33 AB02 AD12 AE02 AE08 AG28 5F083 EP03 EP08 EP14 EP15 EP22 EP27 EP43 EP53 ER07 ER17 GA21 GA22 PR39 5F101 BA03 BA07 BA15 BA24 BB02 BD02 BE05 BE07 BH13

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ソース領域とドレイン領域とが上層部の
   一部に設けられるシリコン基板と，このシリコン基板上
   に絶縁膜を介して設けられるフローティングゲートと，
   このフローティングゲート上に絶縁膜を介して設けられ
   るコントロールゲートと，から成り，所定位置周辺の前
   記コントロールゲートと前記フローティングゲートとの
   距離に対してその所定位置での前記コントロールゲート
   と前記フローティングゲートとの距離が小に設定される
   ことを特徴とする不揮発性半導体記憶装置。
2. 【請求項２】 前記コントロールゲートの一部分が，フ
   ローティングゲート側に突出して設けられて成ることを
   特徴とする請求項１に記載の不揮発性半導体記憶装置。
3. 【請求項３】 前記フローティングゲートの一部分が，
   コントロールゲート側に突出して設けられて成ることを
   特徴とする請求項１に不揮発性半導体記憶装置。
4. 【請求項４】 ソース領域とドレイン領域とが上層部の
   一部に設けられるシリコン基板と，このシリコン基板上
   に絶縁膜を介して設けられるフローティングゲートと，
   このフローティングゲート上に絶縁膜を介して設けられ
   るコントロールゲートと，前記フローティングゲートと
   前記コントロールゲートとの間の一部分に設けられるト
   ンネル領域と，から成り，前記トンネル領域周辺での前
   記コントロールゲートと前記フローティングゲートとの
   距離に対して前記トンネル領域が設けられる場所での前
   記コントロールゲートと前記フローティングゲートとの
   距離が小に設定されることを特徴とする不揮発性半導体
   記憶装置。
5. 【請求項５】 前記フローティングゲートと前記コント
   ロールゲートとの間で電荷の移動が生じることを特徴と
   する請求項１から請求項４のいずれか一に記載の不揮発
   性半導体記憶装置。
6. 【請求項６】 前記フローティングゲートは絶縁膜を介
   して半導体基板上に設けられ，このフローティングゲー
   トの所定両端部の一端部はソース領域の少なくとも一部
   分の上方に設けられ，他端部はドレイン領域の少なくと
   も一部分の上方に設けられて成ることを特徴とする請求
   項１から請求項５のいずれか一に記載の不揮発性半導体
   記憶装置。
7. 【請求項７】 ソース領域とドレイン領域とが設けられ
   たシリコン基板上に絶縁膜を形成する工程と，この絶縁
   膜上にポリシリコン又はドープドシリコンから成るフロ
   ーティングゲートを形成する工程と，このフローティン
   グゲート上に絶縁膜を形成する工程と，絶縁膜上にポリ
   シリコン又はドープドシリコンから成るコントロールゲ
   ートを形成する工程と，を有して，更にフローティング
   ゲート上に絶縁膜を形成する工程とコントロールゲート
   を形成する工程との間に，フローティングゲート上の絶
   縁膜の所定部分だけをフローティングゲートまで開孔
   し，コントロールゲートとフローティングゲートとの距
   離が所定位置付近において相対的小となる様に，この開
   孔部分及びフローティングゲート上の絶縁膜上に薄い絶
   縁膜を形成する工程，若しくは，開孔部分上にポリシリ
   コン又はドープドシリコンを形成し，この開孔部のみに
   ポリシリコン又はドープドシリコンが残存するように表
   面をエッチバックし，コントロールゲートとフローティ
   ングゲートとの距離が所定位置付近において相対的小と
   なる様に，この表面上及びフローティングゲート上の絶
   縁膜上に薄い絶縁膜を形成する工程，を有することを特
   徴とする不揮発性半導体記憶装置の製造方法。