JP2001135734A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2001135734A JP2001135734A JP31383799A JP31383799A JP2001135734A JP 2001135734 A JP2001135734 A JP 2001135734A JP 31383799 A JP31383799 A JP 31383799A JP 31383799 A JP31383799 A JP 31383799A JP 2001135734 A JP2001135734 A JP 2001135734A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- intermediate layer
- manufacturing
- effect transistor
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 229910009580 YMnO Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 238000005530 etching Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 7
- 238000001459 lithography Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 38
- 238000010438 heat treatment Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】通常の加工装置で、パターニングし、強誘電体
がダメージを受けない、パターンの微細化ができる電界
効果トランジスタの製造方法を提供する。 【解決手段】シリコン基板１上に中間層３を成膜し、ぞ
の上の層間絶縁膜４を異方性エッチングで、シリコン基
板１に対して垂直に加工し、開口部１１を形成し
（ｄ）、強誘電体５をその開口部１１に形成する
（ｅ）。
がダメージを受けない、パターンの微細化ができる電界
効果トランジスタの製造方法を提供する。 【解決手段】シリコン基板１上に中間層３を成膜し、ぞ
の上の層間絶縁膜４を異方性エッチングで、シリコン基
板１に対して垂直に加工し、開口部１１を形成し
（ｄ）、強誘電体５をその開口部１１に形成する
（ｅ）。
Description
【０００１】
【発明の属する技術分野】この発明は、電界効果トラン
ジスタに関し、特に、ゲートの層構成が金属電極／強誘
電体／中間層の三層からなっている電界効果トランジス
タの製造方法に関する。
ジスタに関し、特に、ゲートの層構成が金属電極／強誘
電体／中間層の三層からなっている電界効果トランジス
タの製造方法に関する。
【０００２】
【従来の技術】半導体メモリ・デバイスとして、ゲート
に強誘電体の層を成膜し、強誘電体の分極現象によりオ
ン・オフ動作を行うＭＦＳ（Ｍｅｔａｌ ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）−電
界効果トランジスタ（ＦＥＴ）が知られている。このタ
イプの電界効果トランジスタは、シリコン基板上に直接
強誘電体の薄膜を成長させ、その上に金属電極を形成し
て、ゲート電極を構成し、さらに、そのゲート電極の両
側のシリコン基板上にドレインおよびソースの拡散領域
を形成し、それぞれに金属電極を形成してドレイン電極
およびソース電極としている。
に強誘電体の層を成膜し、強誘電体の分極現象によりオ
ン・オフ動作を行うＭＦＳ（Ｍｅｔａｌ ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）−電
界効果トランジスタ（ＦＥＴ）が知られている。このタ
イプの電界効果トランジスタは、シリコン基板上に直接
強誘電体の薄膜を成長させ、その上に金属電極を形成し
て、ゲート電極を構成し、さらに、そのゲート電極の両
側のシリコン基板上にドレインおよびソースの拡散領域
を形成し、それぞれに金属電極を形成してドレイン電極
およびソース電極としている。
【０００３】シリコン基板上に、強誘電体を直接形成す
ることは、それぞれの結晶の格子定数の違いなどの理由
から困難であり、また、強誘電体を結晶化するために、
熱処理を行うが、その際にシリコン基板と強誘電体との
間で元素の相互拡散が生じ、結晶性が崩れることにより
所望の特性を得ることができないことがある。さらに、
シリコン基板と強誘電体との界面に不要な準位ができ
て、動作不良の原因となるということが一般に言われて
いる。
ることは、それぞれの結晶の格子定数の違いなどの理由
から困難であり、また、強誘電体を結晶化するために、
熱処理を行うが、その際にシリコン基板と強誘電体との
間で元素の相互拡散が生じ、結晶性が崩れることにより
所望の特性を得ることができないことがある。さらに、
シリコン基板と強誘電体との界面に不要な準位ができ
て、動作不良の原因となるということが一般に言われて
いる。
【０００４】そのために、シリコン基板と強誘電体との
間に緩衝層として、酸化膜より誘電率の大きな中間層を
設ける構造が採用されている。図３は、従来の電界効果
トランジスタのゲートを形成する製造方法で、同図
（ａ）から同図（ｇ）は工程順に示した要部製造工程断
面図である。まず、シリコン基板５１にイオン注入を行
い、ソース領域５２ａとドレイン領域５２ｂを形成す
る。（同図（ａ））。
間に緩衝層として、酸化膜より誘電率の大きな中間層を
設ける構造が採用されている。図３は、従来の電界効果
トランジスタのゲートを形成する製造方法で、同図
（ａ）から同図（ｇ）は工程順に示した要部製造工程断
面図である。まず、シリコン基板５１にイオン注入を行
い、ソース領域５２ａとドレイン領域５２ｂを形成す
る。（同図（ａ））。
【０００５】つぎに、中間層５３を成膜し、その上にス
ピンコーティングにより強誘電体５５のゾル・ゲル液
（ゾル・ゲル法で用いられる溶液）を塗布し乾燥する。
これを数回繰り返し、所望の膜厚にして、最終的に熱処
理を行う（同図（ｂ））。つぎに、強誘電体５５と中間
層５３をドライエッチングによりパターニングする（同
図（ｃ））。
ピンコーティングにより強誘電体５５のゾル・ゲル液
（ゾル・ゲル法で用いられる溶液）を塗布し乾燥する。
これを数回繰り返し、所望の膜厚にして、最終的に熱処
理を行う（同図（ｂ））。つぎに、強誘電体５５と中間
層５３をドライエッチングによりパターニングする（同
図（ｃ））。
【０００６】つぎに、層間絶縁膜５４を成膜する（同図
（ｄ））。つぎに、コンタクト孔７ａを形成する。（同
図（ｅ））。つぎに、金属膜５６を成膜する（同図
（ｆ））。つぎに、金属膜５６をパターニングし、ソー
ス電極５８ａ、ドレイン電極５８ｂ、ゲート電極５８ｃ
を形成する（同図（ｇ））。
（ｄ））。つぎに、コンタクト孔７ａを形成する。（同
図（ｅ））。つぎに、金属膜５６を成膜する（同図
（ｆ））。つぎに、金属膜５６をパターニングし、ソー
ス電極５８ａ、ドレイン電極５８ｂ、ゲート電極５８ｃ
を形成する（同図（ｇ））。
【０００７】
【発明が解決しようとする課題】この製造方法におけ
る、強誘電体５５のパターニングには、特殊で高価な加
工装置（ドライエッチャー）が必要となり、また、加工
した後の形状は、図４に示すように、側面はテーパー状
６１となる。そのため、パターンの微細化は困難とな
る。
る、強誘電体５５のパターニングには、特殊で高価な加
工装置（ドライエッチャー）が必要となり、また、加工
した後の形状は、図４に示すように、側面はテーパー状
６１となる。そのため、パターンの微細化は困難とな
る。
【０００８】また、エッチングで強誘電体５５がダメー
ジを受けるためにダメージ回復処理が必要となる。この
発明の目的は、前記の課題を解決して、通常の加工装置
で、パターニングし、強誘電体がダメージを受けない、
パターンの微細化ができる電界効果トランジスタの製造
方法を提供することにある。
ジを受けるためにダメージ回復処理が必要となる。この
発明の目的は、前記の課題を解決して、通常の加工装置
で、パターニングし、強誘電体がダメージを受けない、
パターンの微細化ができる電界効果トランジスタの製造
方法を提供することにある。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、半導体基板の表面上に形成された中間層をマスク
として、ソース領域とドレイン領域を前記半導体基板の
表面層に形成する工程と、前記半導体基板の表面上全面
に層間絶縁膜を形成し、ソース領域とドレイン領域に挟
まれた前記半導体基板上の前記層間絶縁膜を除去する工
程と、前記層間絶縁膜が除去された箇所の前記中間層上
に前記強誘電体を積層する工程とを含む製造工程とす
る。
めに、半導体基板の表面上に形成された中間層をマスク
として、ソース領域とドレイン領域を前記半導体基板の
表面層に形成する工程と、前記半導体基板の表面上全面
に層間絶縁膜を形成し、ソース領域とドレイン領域に挟
まれた前記半導体基板上の前記層間絶縁膜を除去する工
程と、前記層間絶縁膜が除去された箇所の前記中間層上
に前記強誘電体を積層する工程とを含む製造工程とす
る。
【００１０】半導体基板の表面上に形成された中間層を
マスクとして、ソース領域とドレイン領域を前記半導体
基板の表面層に形成する工程と、前記半導体基板表面に
半導体熱酸化膜を成長させる工程と、前記半導体熱酸化
膜が成長しない前記中間層上に前記強誘電体を積層する
工程とを含む製造工程とする。前記強誘電体が、ＹＭｎ
Ｏ3 で前記中間層がＹ2 Ｏ3 であるか、または、前記強
誘電体がＢｉ4 Ｔｉ3 Ｏ12で、前記中間層がＢｉ2 Ｓｉ
Ｏ5 であるとよい。
マスクとして、ソース領域とドレイン領域を前記半導体
基板の表面層に形成する工程と、前記半導体基板表面に
半導体熱酸化膜を成長させる工程と、前記半導体熱酸化
膜が成長しない前記中間層上に前記強誘電体を積層する
工程とを含む製造工程とする。前記強誘電体が、ＹＭｎ
Ｏ3 で前記中間層がＹ2 Ｏ3 であるか、または、前記強
誘電体がＢｉ4 Ｔｉ3 Ｏ12で、前記中間層がＢｉ2 Ｓｉ
Ｏ5 であるとよい。
【００１１】前記のように、中間層上の層間絶縁膜を除
去し、中間層が露出した井戸状にし、その井戸の中に強
誘電体を堆積させることで、強誘電体をドライエッチで
加工する必要がなくなる。そのため、ドライエッチによ
る強誘電体がダメージを受けることがない。また、加工
のために高価な加工装置も不要となる。また、熱酸化膜
を層間絶縁膜とする場合は、中間層上には酸化膜が成長
せず、前記の井戸に当たる箇所が自然に形成される。そ
のため、層間絶縁膜をパターニングする必要はない。
去し、中間層が露出した井戸状にし、その井戸の中に強
誘電体を堆積させることで、強誘電体をドライエッチで
加工する必要がなくなる。そのため、ドライエッチによ
る強誘電体がダメージを受けることがない。また、加工
のために高価な加工装置も不要となる。また、熱酸化膜
を層間絶縁膜とする場合は、中間層上には酸化膜が成長
せず、前記の井戸に当たる箇所が自然に形成される。そ
のため、層間絶縁膜をパターニングする必要はない。
【００１２】
【発明の実施の形態】図１は、この発明の第１実施例の
電界効果トランジスタの製造方法で、同図（ａ）から同
図（ｈ）は工程順に示した要部製造工程断面図である。
この一連のプロセスにおいて、強誘電体５にＹＭｎＯ3
を用い、中間層３にＹ 2 Ｏ3 を用いた場合である。
電界効果トランジスタの製造方法で、同図（ａ）から同
図（ｈ）は工程順に示した要部製造工程断面図である。
この一連のプロセスにおいて、強誘電体５にＹＭｎＯ3
を用い、中間層３にＹ 2 Ｏ3 を用いた場合である。
【００１３】まず、シリコン基板１上に中間層３をレー
ザーアブレーション（ＬａｓｅｒＡｂｌａｔｉｏｎ：レ
ーザー光を固体原料（ターゲット）に照射し、放出した
粒子を基板上に堆積させて成膜する方法で、ＰＬＤ（Ｐ
ｕｌｓｅｄ ＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）法のこ
と）で成膜し、パターニングする（同図（ａ））。
ザーアブレーション（ＬａｓｅｒＡｂｌａｔｉｏｎ：レ
ーザー光を固体原料（ターゲット）に照射し、放出した
粒子を基板上に堆積させて成膜する方法で、ＰＬＤ（Ｐ
ｕｌｓｅｄ ＬａｓｅｒＤｅｐｏｓｉｔｉｏｎ）法のこ
と）で成膜し、パターニングする（同図（ａ））。
【００１４】つぎに、中間層３をマスクにして、イオン
注入を行い、ソース領域２ａ、ドレイン領域２ｂを形成
する（同図（ｂ））。これにより、セルフアラインでソ
ース領域２ａ、ドレイン領域２ｂが形成される。つぎ
に、層間絶縁膜４となるＳｉＯ2 を減圧ＣＶＤで堆積成
膜させ、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌ Ｐｏｌｉｓｈｉｎｇ）でエッチバックで層間絶縁
膜４を平坦化する（同図（ｃ））。
注入を行い、ソース領域２ａ、ドレイン領域２ｂを形成
する（同図（ｂ））。これにより、セルフアラインでソ
ース領域２ａ、ドレイン領域２ｂが形成される。つぎ
に、層間絶縁膜４となるＳｉＯ2 を減圧ＣＶＤで堆積成
膜させ、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃ
ａｌ Ｐｏｌｉｓｈｉｎｇ）でエッチバックで層間絶縁
膜４を平坦化する（同図（ｃ））。
【００１５】つぎに、パターニングし、層間絶縁膜４を
異方性エッチングする。エッチングは異方的に進行する
ため、層間絶縁膜４はシリコン基板１に対して垂直に加
工され、壁面が垂直となる開口部１１が形成される（同
図（ｄ））。つぎに、スピンコーティングにより、強誘
電体５のゾル・ゲル液を数回塗布する。この塗布で開口
部１１にゾル・ゲル液を堆積する（同図（ｅ））。
異方性エッチングする。エッチングは異方的に進行する
ため、層間絶縁膜４はシリコン基板１に対して垂直に加
工され、壁面が垂直となる開口部１１が形成される（同
図（ｄ））。つぎに、スピンコーティングにより、強誘
電体５のゾル・ゲル液を数回塗布する。この塗布で開口
部１１にゾル・ゲル液を堆積する（同図（ｅ））。
【００１６】つぎに、３５０℃から４５０℃の範囲（４
００℃程度が望ましい）で熱処理し、層間絶縁膜４上に
残っている図示されていない強誘電体を、ＣＭＰまたは
エッチングを全面に行なって除去する。その後、ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用い
て酸素雰囲気中で８００℃で１分間熱処理を行う。その
後、コンタクト孔７を形成する（同図（ｆ））。
００℃程度が望ましい）で熱処理し、層間絶縁膜４上に
残っている図示されていない強誘電体を、ＣＭＰまたは
エッチングを全面に行なって除去する。その後、ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用い
て酸素雰囲気中で８００℃で１分間熱処理を行う。その
後、コンタクト孔７を形成する（同図（ｆ））。
【００１７】つぎに、金属膜６を形成する（同図
（ｇ））。つぎに、金属膜６をパターニングし、ソース
電極８ａ、ドレイン電極８ｂおよびゲート電極８ｃを形
成する（同図（ｈ））。この第１実施例の製造方法で
は、層間絶縁膜４に開けた開口部１１の側壁は垂直にな
るために、この開口部１１を枠として形成された強誘電
体５の側面は垂直になる。そのため、微細化が可能とな
る。また、強誘電体５をエッチングしないために、エッ
チングのための特殊な加工装置は不要となり、また強誘
電体５はダメージを受けない。
（ｇ））。つぎに、金属膜６をパターニングし、ソース
電極８ａ、ドレイン電極８ｂおよびゲート電極８ｃを形
成する（同図（ｈ））。この第１実施例の製造方法で
は、層間絶縁膜４に開けた開口部１１の側壁は垂直にな
るために、この開口部１１を枠として形成された強誘電
体５の側面は垂直になる。そのため、微細化が可能とな
る。また、強誘電体５をエッチングしないために、エッ
チングのための特殊な加工装置は不要となり、また強誘
電体５はダメージを受けない。
【００１８】尚、前記の強誘電体５にＢｉ4 Ｔｉ
3 Ｏ3 、中間層３にＢｉ2 ＳｉＯ5 を用いても構わな
い。図２は、この発明の第２実施例の電界効果トランジ
スタの製造方法で、同図（ａ）から同図（ｇ）は工程順
に示した要部製造工程断面図である。この一連のプロセ
スにおいて、強誘電体にＹＭｎＯ3 を用い、中間層にＹ
2 Ｏ 3 を用いた場合である。
3 Ｏ3 、中間層３にＢｉ2 ＳｉＯ5 を用いても構わな
い。図２は、この発明の第２実施例の電界効果トランジ
スタの製造方法で、同図（ａ）から同図（ｇ）は工程順
に示した要部製造工程断面図である。この一連のプロセ
スにおいて、強誘電体にＹＭｎＯ3 を用い、中間層にＹ
2 Ｏ 3 を用いた場合である。
【００１９】まず、シリコン基板１上に中間層３をレー
ザーアブレーションで成膜し、パターニングする（同図
（ａ））。つぎに、中間層３をマスクがわりとして、イ
オン注入を行い、ソース領域２ａ、ドレイン領域２ｂを
形成する。（同図（ｂ））。つぎに、層間絶縁膜４ａを
熱酸化膜で成膜する。このとき、中間層３であるＹ 2 Ｏ
3 は酸化されず、シリコン基板１のみ酸化されるため
に、中間層３上には、酸化膜が形成されず、中間層３以
外のシリコン基板１上に熱酸化膜が成長する。そのため
に、中間層３上には天井が広い井戸のような開口部１１
ａが形成される（同図（ｃ））。
ザーアブレーションで成膜し、パターニングする（同図
（ａ））。つぎに、中間層３をマスクがわりとして、イ
オン注入を行い、ソース領域２ａ、ドレイン領域２ｂを
形成する。（同図（ｂ））。つぎに、層間絶縁膜４ａを
熱酸化膜で成膜する。このとき、中間層３であるＹ 2 Ｏ
3 は酸化されず、シリコン基板１のみ酸化されるため
に、中間層３上には、酸化膜が形成されず、中間層３以
外のシリコン基板１上に熱酸化膜が成長する。そのため
に、中間層３上には天井が広い井戸のような開口部１１
ａが形成される（同図（ｃ））。
【００２０】つぎに、スピンコーティングにより、強誘
電体５ａのゾル・ゲル液を数回塗布する。この塗布で開
口部１１ａにゾル・ゲル液が堆積する（同図（ｄ））。
つぎに、３５０℃から４５０℃の範囲（４００℃程度が
望ましい）で熱処理し、層間絶縁膜４ａ上に残っている
図示されていない強誘電体を、ＣＭＰまたはエッチング
を全面に行って除去する。その後、ＲＴＡを用いて酸素
雰囲気中で８００℃で１分間熱処理を行う。その後、コ
ンタクト孔７を形成する（同図（ｅ））。
電体５ａのゾル・ゲル液を数回塗布する。この塗布で開
口部１１ａにゾル・ゲル液が堆積する（同図（ｄ））。
つぎに、３５０℃から４５０℃の範囲（４００℃程度が
望ましい）で熱処理し、層間絶縁膜４ａ上に残っている
図示されていない強誘電体を、ＣＭＰまたはエッチング
を全面に行って除去する。その後、ＲＴＡを用いて酸素
雰囲気中で８００℃で１分間熱処理を行う。その後、コ
ンタクト孔７を形成する（同図（ｅ））。
【００２１】つぎに、金属膜６を形成する（同図
（ｆ））。つぎに、金属膜６をパターニングし、ソース
電極８ａ、ドレイン電極８ｂおよびゲート電極８ｃを形
成する。（同図（ｇ））。この第２実施例の製造方法で
は、第１実施例の製造方法より、強誘電体５ａの形状は
好ましくないが、従来のテーパー状の形状よりは強誘電
体の側壁は垂直になっている。また、この第２実施例で
は、中間層３上の層間絶縁膜４ａのエッチング工程は不
要となるために、製造コストを低減できる。また、強誘
電体５をエッチングしないために、エッチングのための
特殊な加工装置は不要となり、また強誘電体５はダメー
ジを受けない。尚、前記の強誘電体５にＢｉ4 Ｔｉ3 Ｏ
3 、中間層３にＢｉ2 ＳｉＯ5 を用いても構わない。
（ｆ））。つぎに、金属膜６をパターニングし、ソース
電極８ａ、ドレイン電極８ｂおよびゲート電極８ｃを形
成する。（同図（ｇ））。この第２実施例の製造方法で
は、第１実施例の製造方法より、強誘電体５ａの形状は
好ましくないが、従来のテーパー状の形状よりは強誘電
体の側壁は垂直になっている。また、この第２実施例で
は、中間層３上の層間絶縁膜４ａのエッチング工程は不
要となるために、製造コストを低減できる。また、強誘
電体５をエッチングしないために、エッチングのための
特殊な加工装置は不要となり、また強誘電体５はダメー
ジを受けない。尚、前記の強誘電体５にＢｉ4 Ｔｉ3 Ｏ
3 、中間層３にＢｉ2 ＳｉＯ5 を用いても構わない。
【００２２】
【発明の効果】この発明によれば、強誘電体をエッチン
グすることなく、電界効果トランジスタを製作できる。
そのために、従来必要とした強誘電体を加工する特殊で
高価な加工装置は不要となる。また、強誘電体はエッチ
ングされないので、従来のようなエッチングによるダメ
ージも受けず、従って回復処理も不要となる。また、中
間層をマスクにセルフアラインでソース領域およびドレ
イン領域を形成するのでパターンの微細化ができる。さ
らに、強誘電体の側面の形状が垂直またはそれに近くな
るために、微細化ができる。また、熱酸化膜を層間絶縁
膜に用いることで、中間層上の層間層上の層間絶縁膜の
エッチング工程を不要にできる。
グすることなく、電界効果トランジスタを製作できる。
そのために、従来必要とした強誘電体を加工する特殊で
高価な加工装置は不要となる。また、強誘電体はエッチ
ングされないので、従来のようなエッチングによるダメ
ージも受けず、従って回復処理も不要となる。また、中
間層をマスクにセルフアラインでソース領域およびドレ
イン領域を形成するのでパターンの微細化ができる。さ
らに、強誘電体の側面の形状が垂直またはそれに近くな
るために、微細化ができる。また、熱酸化膜を層間絶縁
膜に用いることで、中間層上の層間層上の層間絶縁膜の
エッチング工程を不要にできる。
【００２３】つまり、本発明の製造工程を用いること
で、通常の加工装置で、パターニングし、強誘電体がダ
メージを受けない、パターンの微細化ができる。また、
製造コストの低減を図ることができる。
で、通常の加工装置で、パターニングし、強誘電体がダ
メージを受けない、パターンの微細化ができる。また、
製造コストの低減を図ることができる。
【図１】この発明の第１実施例の電界効果トランジスタ
の製造方法で、（ａ）から（ｈ）は工程順に示した要部
製造工程断面図
の製造方法で、（ａ）から（ｈ）は工程順に示した要部
製造工程断面図
【図２】この発明の第２実施例の電界効果トランジスタ
の製造方法で、（ａ）から（ｇ）は工程順に示した要部
製造工程断面図
の製造方法で、（ａ）から（ｇ）は工程順に示した要部
製造工程断面図
【図３】従来の電界効果トランジスタのゲートを形成す
る製造方法で、（ａ）から（ｇ）は工程順に示した要部
製造工程断面図
る製造方法で、（ａ）から（ｇ）は工程順に示した要部
製造工程断面図
【図４】従来のゲートの層構造の拡大図
１ シリコン基板 ２ａ ソース領域 ２ｂ ドレイン領域 ３ 中間層 ４、４ａ 層間絶縁膜 ５、５ａ 強誘電体 ６ 金属膜 ７ コンタクト孔 ８ａ ソース電極 ８ｂ ドレイン領域 ８ｃ ゲート電極 １１、１１ａ 開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242
Claims (3)
- 【請求項１】ゲートの層構成が金属電極／強誘電体／中
間層からなる電界効果トランジスタの製造方法におい
て、 半導体基板の表面上に形成された中間層をマスクとし
て、ソース領域とドレイン領域を前記半導体基板の表面
層に形成する工程と、前記半導体基板の表面上全面に層
間絶縁膜を形成し、ソース領域とドレイン領域に挟まれ
た前記半導体基板上の前記層間絶縁膜を除去する工程
と、前記層間絶縁膜が除去された箇所の前記中間層上に
前記強誘電体を積層する工程とを含むことを特徴とする
電界効果トランジスタの製造方法。 - 【請求項２】ゲートの層構成が金属電極／強誘電体／中
間層からなる電界効果トランジスタの製造方法におい
て、 半導体基板の表面上に形成された中間層をマスクとし
て、ソース領域とドレイン領域を前記半導体基板の表面
層に形成する工程と、前記半導体基板表面に半導体熱酸
化膜を成長させる工程と、前記半導体熱酸化膜が成長し
ない前記中間層上に前記強誘電体を積層する工程とを含
むことを特徴とする電界効果トランジスタの製造方法。 - 【請求項３】前記強誘電体が、ＹＭｎＯ3 で前記中間層
がＹ2 Ｏ3 であるか、または、前記強誘電体がＢｉ4 Ｔ
ｉ3 Ｏ12で、前記中間層がＢｉ2 ＳｉＯ5 であることを
特徴とする請求項１または２に記載の電界効果トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31383799A JP2001135734A (ja) | 1999-11-04 | 1999-11-04 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31383799A JP2001135734A (ja) | 1999-11-04 | 1999-11-04 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135734A true JP2001135734A (ja) | 2001-05-18 |
Family
ID=18046118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31383799A Pending JP2001135734A (ja) | 1999-11-04 | 1999-11-04 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001135734A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7144791B2 (en) | 2003-09-26 | 2006-12-05 | E. I. Du Pont De Nemours And Company | Lamination through a mask |
| US11045267B2 (en) | 2012-06-21 | 2021-06-29 | Globus Medical, Inc. | Surgical robotic automation with tracking markers |
| US11253327B2 (en) | 2012-06-21 | 2022-02-22 | Globus Medical, Inc. | Systems and methods for automatically changing an end-effector on a surgical robot |
| US11298196B2 (en) | 2012-06-21 | 2022-04-12 | Globus Medical Inc. | Surgical robotic automation with tracking markers and controlled tool advancement |
| US11317971B2 (en) | 2012-06-21 | 2022-05-03 | Globus Medical, Inc. | Systems and methods related to robotic guidance in surgery |
| US11399900B2 (en) | 2012-06-21 | 2022-08-02 | Globus Medical, Inc. | Robotic systems providing co-registration using natural fiducials and related methods |
| US11589771B2 (en) | 2012-06-21 | 2023-02-28 | Globus Medical Inc. | Method for recording probe movement and determining an extent of matter removed |
| US11786324B2 (en) | 2012-06-21 | 2023-10-17 | Globus Medical, Inc. | Surgical robotic automation with tracking markers |
| US11793570B2 (en) | 2012-06-21 | 2023-10-24 | Globus Medical Inc. | Surgical robotic automation with tracking markers |
| US11801097B2 (en) | 2012-06-21 | 2023-10-31 | Globus Medical, Inc. | Robotic fluoroscopic navigation |
| US11819365B2 (en) | 2012-06-21 | 2023-11-21 | Globus Medical, Inc. | System and method for measuring depth of instrumentation |
| US11857149B2 (en) | 2012-06-21 | 2024-01-02 | Globus Medical, Inc. | Surgical robotic systems with target trajectory deviation monitoring and related methods |
| US11857266B2 (en) | 2012-06-21 | 2024-01-02 | Globus Medical, Inc. | System for a surveillance marker in robotic-assisted surgery |
| US11864839B2 (en) | 2012-06-21 | 2024-01-09 | Globus Medical Inc. | Methods of adjusting a virtual implant and related surgical navigation systems |
| US11864745B2 (en) | 2012-06-21 | 2024-01-09 | Globus Medical, Inc. | Surgical robotic system with retractor |
| US11883217B2 (en) | 2016-02-03 | 2024-01-30 | Globus Medical, Inc. | Portable medical imaging system and method |
| US11896446B2 (en) | 2012-06-21 | 2024-02-13 | Globus Medical, Inc | Surgical robotic automation with tracking markers |
| US11963755B2 (en) | 2012-06-21 | 2024-04-23 | Globus Medical Inc. | Apparatus for recording probe movement |
| US11974822B2 (en) | 2012-06-21 | 2024-05-07 | Globus Medical Inc. | Method for a surveillance marker in robotic-assisted surgery |
| US12004905B2 (en) | 2012-06-21 | 2024-06-11 | Globus Medical, Inc. | Medical imaging systems using robotic actuators and related methods |
-
1999
- 1999-11-04 JP JP31383799A patent/JP2001135734A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7144791B2 (en) | 2003-09-26 | 2006-12-05 | E. I. Du Pont De Nemours And Company | Lamination through a mask |
| US11819283B2 (en) | 2012-06-21 | 2023-11-21 | Globus Medical Inc. | Systems and methods related to robotic guidance in surgery |
| US11399900B2 (en) | 2012-06-21 | 2022-08-02 | Globus Medical, Inc. | Robotic systems providing co-registration using natural fiducials and related methods |
| US11819365B2 (en) | 2012-06-21 | 2023-11-21 | Globus Medical, Inc. | System and method for measuring depth of instrumentation |
| US11857266B2 (en) | 2012-06-21 | 2024-01-02 | Globus Medical, Inc. | System for a surveillance marker in robotic-assisted surgery |
| US11857149B2 (en) | 2012-06-21 | 2024-01-02 | Globus Medical, Inc. | Surgical robotic systems with target trajectory deviation monitoring and related methods |
| US11589771B2 (en) | 2012-06-21 | 2023-02-28 | Globus Medical Inc. | Method for recording probe movement and determining an extent of matter removed |
| US11786324B2 (en) | 2012-06-21 | 2023-10-17 | Globus Medical, Inc. | Surgical robotic automation with tracking markers |
| US11793570B2 (en) | 2012-06-21 | 2023-10-24 | Globus Medical Inc. | Surgical robotic automation with tracking markers |
| US11801097B2 (en) | 2012-06-21 | 2023-10-31 | Globus Medical, Inc. | Robotic fluoroscopic navigation |
| US11045267B2 (en) | 2012-06-21 | 2021-06-29 | Globus Medical, Inc. | Surgical robotic automation with tracking markers |
| US11298196B2 (en) | 2012-06-21 | 2022-04-12 | Globus Medical Inc. | Surgical robotic automation with tracking markers and controlled tool advancement |
| US11253327B2 (en) | 2012-06-21 | 2022-02-22 | Globus Medical, Inc. | Systems and methods for automatically changing an end-effector on a surgical robot |
| US11317971B2 (en) | 2012-06-21 | 2022-05-03 | Globus Medical, Inc. | Systems and methods related to robotic guidance in surgery |
| US11864839B2 (en) | 2012-06-21 | 2024-01-09 | Globus Medical Inc. | Methods of adjusting a virtual implant and related surgical navigation systems |
| US11864745B2 (en) | 2012-06-21 | 2024-01-09 | Globus Medical, Inc. | Surgical robotic system with retractor |
| US12070285B2 (en) | 2012-06-21 | 2024-08-27 | Globus Medical, Inc. | Systems and methods for automatically changing an end-effector on a surgical robot |
| US11896446B2 (en) | 2012-06-21 | 2024-02-13 | Globus Medical, Inc | Surgical robotic automation with tracking markers |
| US11963755B2 (en) | 2012-06-21 | 2024-04-23 | Globus Medical Inc. | Apparatus for recording probe movement |
| US11974822B2 (en) | 2012-06-21 | 2024-05-07 | Globus Medical Inc. | Method for a surveillance marker in robotic-assisted surgery |
| US12004905B2 (en) | 2012-06-21 | 2024-06-11 | Globus Medical, Inc. | Medical imaging systems using robotic actuators and related methods |
| US11883217B2 (en) | 2016-02-03 | 2024-01-30 | Globus Medical, Inc. | Portable medical imaging system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001135734A (ja) | 電界効果トランジスタの製造方法 | |
| US5384729A (en) | Semiconductor storage device having ferroelectric film | |
| JPH10335582A (ja) | 半導体装置およびその製造方法 | |
| JP2001035841A (ja) | ペロブスカイト強誘電性材料のウェット・エッチング・プロセスと溶液 | |
| US5920453A (en) | Completely encapsulated top electrode of a ferroelectric capacitor | |
| JPH09293869A (ja) | 半導体装置およびその製造方法 | |
| JP4303389B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| JP3159561B2 (ja) | 結晶性薄膜用電極 | |
| JPH11126878A (ja) | 強誘電体メモリの製造方法及び強誘電体メモリ | |
| JPH11307736A (ja) | 半導体メモリ素子の製造方法 | |
| JP3921401B2 (ja) | 容量素子の製造方法 | |
| KR0155866B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP2002270791A (ja) | 強誘電体メモリトランジスタの製造方法 | |
| JPS59144174A (ja) | 半導体装置 | |
| KR20000014361A (ko) | 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JP4551725B2 (ja) | 半導体装置の製造方法 | |
| JP2000243953A (ja) | 半導体装置及びその製造方法 | |
| KR100326434B1 (ko) | 강유전체막을 사용한 비휘발성 반도체기억장치 및 그의 제조방법 | |
| JPH10189922A (ja) | フラッシュメモリ素子の製造方法 | |
| JPH02288368A (ja) | 半導体装置の製造方法 | |
| JP2003243628A (ja) | 強誘電体薄膜、強誘電体キャパシタ、及び強誘電体メモリ素子の製造方法 | |
| KR100300877B1 (ko) | 백금 하부전극과 에스비티 강유전체막의 화학반응을 억제할 수있는 캐패시터 제조 방법 | |
| KR100418722B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR100471400B1 (ko) | 비스무스계 강유전체막의 형성 방법 |