JP2001133517A - 集積回路におけるスキャンテスト回路 - Google Patents
集積回路におけるスキャンテスト回路Info
- Publication number
- JP2001133517A JP2001133517A JP31744899A JP31744899A JP2001133517A JP 2001133517 A JP2001133517 A JP 2001133517A JP 31744899 A JP31744899 A JP 31744899A JP 31744899 A JP31744899 A JP 31744899A JP 2001133517 A JP2001133517 A JP 2001133517A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- flip
- scan
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 スキャンテスト時に制御性および観測性の双
方の低下がない上に、双方向端子に起因するテスト信号
のループの発生がないこと。 【解決手段】 組み合わせ回路１と組み合わせ回路２と
の間にフリップフロップ３、４は配置され、このフリッ
プフロップ３、４はチェーン接続されている。組み合わ
せ回路２には、出力バッファ１０と入力バッファ１９を
含む双方向端子１２が接続されている。組み合わせ回路
２から双方向端子に向けて出力されるテストデータを記
憶するフリップフロップ２１が設けられている。双方向
端子１２は、スキャンテスト時には入力固定にして使用
される。
方の低下がない上に、双方向端子に起因するテスト信号
のループの発生がないこと。 【解決手段】 組み合わせ回路１と組み合わせ回路２と
の間にフリップフロップ３、４は配置され、このフリッ
プフロップ３、４はチェーン接続されている。組み合わ
せ回路２には、出力バッファ１０と入力バッファ１９を
含む双方向端子１２が接続されている。組み合わせ回路
２から双方向端子に向けて出力されるテストデータを記
憶するフリップフロップ２１が設けられている。双方向
端子１２は、スキャンテスト時には入力固定にして使用
される。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路の各部の
機能を検証する際の集積回路におけるスキャンテスト回
路に関する。
機能を検証する際の集積回路におけるスキャンテスト回
路に関する。
【０００２】
【従来の技術】例えば、特定用途向けＩＣ（ＡＳＩＣ）
などの集積回路では、論理ゲートなどの組み合わせ回路
により形成される所定機能のモジュール毎に、それらの
出力をラッチして次段のモジュールにその出力を供給す
るフリップフロップなどの順序回路を含んでいる。
などの集積回路では、論理ゲートなどの組み合わせ回路
により形成される所定機能のモジュール毎に、それらの
出力をラッチして次段のモジュールにその出力を供給す
るフリップフロップなどの順序回路を含んでいる。
【０００３】このような集積回路をテストする場合に
は、集積回路中のフリップフロップを外部から書き込み
および読み出し自在に接続したスキャンフリップフロッ
プとして形成し、これらにＡＴＰＧ（自動テストパター
ン生成器）などにて生成した所定のテストパターンを供
給してその結果を検証し、各部の機能をテストするスキ
ャン法が知られている。
は、集積回路中のフリップフロップを外部から書き込み
および読み出し自在に接続したスキャンフリップフロッ
プとして形成し、これらにＡＴＰＧ（自動テストパター
ン生成器）などにて生成した所定のテストパターンを供
給してその結果を検証し、各部の機能をテストするスキ
ャン法が知られている。
【０００４】図２は、従来の集積回路におけるスキャン
テスト回路の一例である。この集積回路は、入力側の組
み合わせ回路１と、出力側の組み合わせ回路２と、それ
らの間に接続された複数のフリップフロップ３、４とを
含んでいる。
テスト回路の一例である。この集積回路は、入力側の組
み合わせ回路１と、出力側の組み合わせ回路２と、それ
らの間に接続された複数のフリップフロップ３、４とを
含んでいる。
【０００５】入力側の組み合わせ回路１は、複数の論理
ゲートの組み合わせにより形成された所定の機能を有す
る論理回路であり、その入力側が入力バッファ５、６を
介して入力端子７、８に接続されている。また、この組
み合わせ回路１は、その出力側がフリップフロップ３、
４のデータ入力端子Ｄに接続されている。
ゲートの組み合わせにより形成された所定の機能を有す
る論理回路であり、その入力側が入力バッファ５、６を
介して入力端子７、８に接続されている。また、この組
み合わせ回路１は、その出力側がフリップフロップ３、
４のデータ入力端子Ｄに接続されている。
【０００６】出力側の組み合わせ回路２は、入力側と同
様に、複数の論理ゲートの組み合わせにより形成された
所定の機能を有する論理回路であり、その入力側がフリ
ップフロップ３、４のデータ出力端子Ｑに接続されてい
る。また、この組み合わせ回路２は、その出力側が出力
バッファ９を介して出力端子１１に接続されている。さ
らに、組み合わせ回路２からの出力データが出力バッフ
ァ１０を経由して双方向端子１２に出力されるととも
に、外部データが双方向端子１２および入力バッファ１
９を経由して組み合わせ回路２に入力可能となってい
る。
様に、複数の論理ゲートの組み合わせにより形成された
所定の機能を有する論理回路であり、その入力側がフリ
ップフロップ３、４のデータ出力端子Ｑに接続されてい
る。また、この組み合わせ回路２は、その出力側が出力
バッファ９を介して出力端子１１に接続されている。さ
らに、組み合わせ回路２からの出力データが出力バッフ
ァ１０を経由して双方向端子１２に出力されるととも
に、外部データが双方向端子１２および入力バッファ１
９を経由して組み合わせ回路２に入力可能となってい
る。
【０００７】フリップフロップ３、４は、組み合わせ回
路１からの出力データを順次ラッチし、所定のタイミン
グでラッチしたデータを組み合わせ回路２に出力する順
序回路である。さらに、このフリップフロップ３、４
は、シフトレジスタとなるようにチェーン接続されて、
外部からの所定のデータを書き込みおよび読み出し自在
に形成されたスキャンフリップフロップを形成する。
路１からの出力データを順次ラッチし、所定のタイミン
グでラッチしたデータを組み合わせ回路２に出力する順
序回路である。さらに、このフリップフロップ３、４
は、シフトレジスタとなるようにチェーン接続されて、
外部からの所定のデータを書き込みおよび読み出し自在
に形成されたスキャンフリップフロップを形成する。
【０００８】さらに詳述すると、フリップフロップ３、
４の各データ入力端子Ｄには、組み合わせ回路１からの
通常の出力データが入力されるようになっている。フリ
ップフロップ３、４の各データ出力端子Ｑからの通常の
出力データは、組み合わせ回路２に入力されるようにな
っている。
４の各データ入力端子Ｄには、組み合わせ回路１からの
通常の出力データが入力されるようになっている。フリ
ップフロップ３、４の各データ出力端子Ｑからの通常の
出力データは、組み合わせ回路２に入力されるようにな
っている。
【０００９】フリップフロップ３のスキャン入力端子Ｓ
Ｉには、外部のデータがスキャン入力端子１３および入
力バッファ１４を経由して入力され、フリップフロップ
３のデータ出力端子Ｑからのシフトデータは、フリップ
フロップ４のスキャン入力端子ＳＩに入力されるように
なっている。フリップフロップ４のデータ出力端子Ｑか
らのシフトデータは、出力バッファ１５を介してスキャ
ン出力端子１６から出力されるようになっている。
Ｉには、外部のデータがスキャン入力端子１３および入
力バッファ１４を経由して入力され、フリップフロップ
３のデータ出力端子Ｑからのシフトデータは、フリップ
フロップ４のスキャン入力端子ＳＩに入力されるように
なっている。フリップフロップ４のデータ出力端子Ｑか
らのシフトデータは、出力バッファ１５を介してスキャ
ン出力端子１６から出力されるようになっている。
【００１０】さらに、フリップフロップ３、４の各セレ
クト入力端子ＳＥには、セレクト端子１７に入力される
スキャンイネーブル信号ＳＣＡＮＥＮが供給されるよう
になっている。フリップフロップ３、４の各クロック入
力端子Ｃには、クロック端子１８に入力されるスキャン
クロック信号ＳＣＡＮＣＬＫが供給されるようになって
いる。
クト入力端子ＳＥには、セレクト端子１７に入力される
スキャンイネーブル信号ＳＣＡＮＥＮが供給されるよう
になっている。フリップフロップ３、４の各クロック入
力端子Ｃには、クロック端子１８に入力されるスキャン
クロック信号ＳＣＡＮＣＬＫが供給されるようになって
いる。
【００１１】次に、このような構成からなる従来回路に
おいて、スキャンテストの動作について説明する。
おいて、スキャンテストの動作について説明する。
【００１２】まず、組み合わせ回路１をテストする場合
には、スキャンイネーブル信号ＳＣＡＮＥＮを「Ｌ」レ
ベルとし、入力端子７、８に所定のテストデータ（テス
トパターン）を入力して組み合わせ回路１からの出力デ
ータをスキャンフリップフロップ３、４でラッチする。
次に、スキャンイネーブル信号ＳＣＡＮＥＮを「Ｈ」レ
ベルとし、スキャンクロックＳＣＡＮＣＬＫによりスキ
ャンフリップフロップ３、４にラッチされるデータをシ
フトさせてスキャン出力端子１６から取り出し、この取
り出したデータを順次モニタする。
には、スキャンイネーブル信号ＳＣＡＮＥＮを「Ｌ」レ
ベルとし、入力端子７、８に所定のテストデータ（テス
トパターン）を入力して組み合わせ回路１からの出力デ
ータをスキャンフリップフロップ３、４でラッチする。
次に、スキャンイネーブル信号ＳＣＡＮＥＮを「Ｈ」レ
ベルとし、スキャンクロックＳＣＡＮＣＬＫによりスキ
ャンフリップフロップ３、４にラッチされるデータをシ
フトさせてスキャン出力端子１６から取り出し、この取
り出したデータを順次モニタする。
【００１３】一方、組み合わせ回路２をテストする場合
には、スキャンイネーブル信号ＳＣＡＮＥＮを「Ｈ」レ
ベルとし、スキャンクロックＳＣＡＮＣＬＫによりスキ
ャン入力端子１３からテストデータをスキャンフリップ
フロップ３、４に格納する。次に、組み合わせ回路２か
らの出力データを出力端子１１と双方向端子１２から取
り出し、この取り出したデータをモニタする。
には、スキャンイネーブル信号ＳＣＡＮＥＮを「Ｈ」レ
ベルとし、スキャンクロックＳＣＡＮＣＬＫによりスキ
ャン入力端子１３からテストデータをスキャンフリップ
フロップ３、４に格納する。次に、組み合わせ回路２か
らの出力データを出力端子１１と双方向端子１２から取
り出し、この取り出したデータをモニタする。
【００１４】
【発明が解決しようとする課題】ところが、上記のよう
に双方向端子１２を有する場合には、スキャンテストモ
ード時に、その双方向端子１２の機能が入力または出力
となるように強制的に固定していた。
に双方向端子１２を有する場合には、スキャンテストモ
ード時に、その双方向端子１２の機能が入力または出力
となるように強制的に固定していた。
【００１５】例えば、双方向端子１２を入力固定にした
場合には、組み合わせ回路２は、双方向端子１２を入力
端子として使用できるので制御性は上がる。しかし、組
み合わせ回路２は、双方向端子１２を出力端子として使
用できないので観測性が下がるという不都合が生じてい
た。
場合には、組み合わせ回路２は、双方向端子１２を入力
端子として使用できるので制御性は上がる。しかし、組
み合わせ回路２は、双方向端子１２を出力端子として使
用できないので観測性が下がるという不都合が生じてい
た。
【００１６】一方、双方向端子１２を出力固定にした場
合には、組み合わせ回路２は、双方向端子１２を出力端
子として使用できるので観測性は上がる。しかし、組み
合わせ回路２は、双方向端子１２を入力端子として使用
できないので制御性が下がるという不都合が生じてい
た。
合には、組み合わせ回路２は、双方向端子１２を出力端
子として使用できるので観測性は上がる。しかし、組み
合わせ回路２は、双方向端子１２を入力端子として使用
できないので制御性が下がるという不都合が生じてい
た。
【００１７】さらに、例えば双方向端子を複数有するよ
うな場合には、双方向端子１２に向けて出力されるテス
トデータの一部が入力バッファ１９を経由して組み合わ
せ回路２に入力され、この回り込みのデータが他の双方
端子（図示せず）の出力バッファ（図示せず）に出力さ
れ、この回り込みデータの一部が組み合わせ回路２の双
方向端子１２に向けて出力されることにより、ループが
形成されるという不都合があった。
うな場合には、双方向端子１２に向けて出力されるテス
トデータの一部が入力バッファ１９を経由して組み合わ
せ回路２に入力され、この回り込みのデータが他の双方
端子（図示せず）の出力バッファ（図示せず）に出力さ
れ、この回り込みデータの一部が組み合わせ回路２の双
方向端子１２に向けて出力されることにより、ループが
形成されるという不都合があった。
【００１８】そこで、本発明の目的は、スキャンテスト
時に制御性および観測性の双方の低下がない上に、双方
向端子に起因するテスト信号のループの発生がない集積
回路におけるスキャンテスト回路を提供することにあ
る。
時に制御性および観測性の双方の低下がない上に、双方
向端子に起因するテスト信号のループの発生がない集積
回路におけるスキャンテスト回路を提供することにあ
る。
【００１９】
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１から請求項４に記
載の各発明は以下のように構成した。
明の目的を達成するために、請求項１から請求項４に記
載の各発明は以下のように構成した。
【００２０】請求項１に記載の発明は、集積回路内のフ
リップフロップを外部から書き込みおよび読み出し自在
に接続し、前記フリップフロップのデータを順次走査し
て集積回路内の各部の機能をテストする集積回路におけ
るスキャンテスト回路であって、前記フリップフロップ
は、それぞれ保持したデータを他のフリップフロップに
シフト可能に順次チェーン接続され、そのチェーン接続
された最初のフリップフロップに所定のテストパターン
を外部から供給するようにし、チェーン接続された最後
のフリップフロップからシフトしたデータをスキャン出
力端子から順次出力するようにし、前記集積回路の出力
端子のうちの少なくとも１つの出力端子を、データの入
力と出力とが選択可能な双方向端子として形成し、前記
集積回路から前記双方向端子に向けて出力されるテスト
データを保持するラッチ回路を設けるようにしたことを
特徴とするものである。
リップフロップを外部から書き込みおよび読み出し自在
に接続し、前記フリップフロップのデータを順次走査し
て集積回路内の各部の機能をテストする集積回路におけ
るスキャンテスト回路であって、前記フリップフロップ
は、それぞれ保持したデータを他のフリップフロップに
シフト可能に順次チェーン接続され、そのチェーン接続
された最初のフリップフロップに所定のテストパターン
を外部から供給するようにし、チェーン接続された最後
のフリップフロップからシフトしたデータをスキャン出
力端子から順次出力するようにし、前記集積回路の出力
端子のうちの少なくとも１つの出力端子を、データの入
力と出力とが選択可能な双方向端子として形成し、前記
集積回路から前記双方向端子に向けて出力されるテスト
データを保持するラッチ回路を設けるようにしたことを
特徴とするものである。
【００２１】請求項２に記載の発明は、請求項１に記載
の集積回路におけるスキャンテスト回路において、前記
ラッチ回路は、前記チェーン上に設けるようにしたこと
を特徴とするものである。
の集積回路におけるスキャンテスト回路において、前記
ラッチ回路は、前記チェーン上に設けるようにしたこと
を特徴とするものである。
【００２２】請求項３に記載の発明は、請求項１または
請求項２に記載の集積回路におけるスキャンテスト回路
において、前記双方向端子は、スキャンテスト時に入力
固定として使用するようにしたことを特徴とするもので
ある。
請求項２に記載の集積回路におけるスキャンテスト回路
において、前記双方向端子は、スキャンテスト時に入力
固定として使用するようにしたことを特徴とするもので
ある。
【００２３】請求項４に記載の発明は、請求項１、請求
項２または請求項３に記載の集積回路におけるスキャン
テスト回路において、前記集積回路と前記双方向端子と
の間には、入力バッファと出力バッファとがそれぞれ設
けられ、前記出力バッファに入力されるテストデータを
前記ラッチ回路が保持するようになっていることを特徴
するものである。
項２または請求項３に記載の集積回路におけるスキャン
テスト回路において、前記集積回路と前記双方向端子と
の間には、入力バッファと出力バッファとがそれぞれ設
けられ、前記出力バッファに入力されるテストデータを
前記ラッチ回路が保持するようになっていることを特徴
するものである。
【００２４】このように本発明によれば、集積回路から
双方向端子に向けて出力されるデータを保持するラッチ
回路を設けるようにしたので、集積回路の各部のスキャ
ンテスト時に観測性が下がることがない。
双方向端子に向けて出力されるデータを保持するラッチ
回路を設けるようにしたので、集積回路の各部のスキャ
ンテスト時に観測性が下がることがない。
【００２５】また、本発明において、ラッチ回路をチェ
ーン上に設ける場合には、スキャン出力端子を増加させ
ることなく、集積回路の各部のスキャンテスト時に観測
性が下がることがない。
ーン上に設ける場合には、スキャン出力端子を増加させ
ることなく、集積回路の各部のスキャンテスト時に観測
性が下がることがない。
【００２６】さらに、本発明では、スキャンテスト時に
双方向端子を入力固定として使用する場合には、観測性
の低下がない上に、集積回路の各部のスキャンテスト時
に制御性が下がることがない。
双方向端子を入力固定として使用する場合には、観測性
の低下がない上に、集積回路の各部のスキャンテスト時
に制御性が下がることがない。
【００２７】また、本発明によれば、ラッチ回路を備え
た上に、スキャンテスト時に双方向端子を入力固定とし
て使用できるので、双方向端子に起因してテスト信号が
帰還ループを形成するという不都合がなく、もってスキ
ャンテストの信頼性を確保できる。
た上に、スキャンテスト時に双方向端子を入力固定とし
て使用できるので、双方向端子に起因してテスト信号が
帰還ループを形成するという不都合がなく、もってスキ
ャンテストの信頼性を確保できる。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２９】図１は、本発明による集積回路におけるス
キャンテスト回路の実施形態を示す回路図である。
キャンテスト回路の実施形態を示す回路図である。
【００３０】この実施形態にかかる集積回路におけるス
キャンテスト回路は、図１に示すように、入力側の組み
合わせ回路１と、出力側の組み合わせ回路２と、それら
の間に接続された複数のフリップフロップ３、４と、ス
キャンテスト時に組み合わせ回路２からのテストデータ
を記憶するラッチ回路であるフリップフロップ２１とを
少なくとも備えている。
キャンテスト回路は、図１に示すように、入力側の組み
合わせ回路１と、出力側の組み合わせ回路２と、それら
の間に接続された複数のフリップフロップ３、４と、ス
キャンテスト時に組み合わせ回路２からのテストデータ
を記憶するラッチ回路であるフリップフロップ２１とを
少なくとも備えている。
【００３１】ここで、この実施形態にかかる集積回路に
おけるスキャンテスト回路は、組み合わせ回路１、２や
フリップフロップ３、４などの構成要素が図２に示す従
来回路の構成要素と同一であるので、その同一部分につ
いてはその構成の説明を適宜省略または簡略化し、その
異なる構成要素について主に説明する。
おけるスキャンテスト回路は、組み合わせ回路１、２や
フリップフロップ３、４などの構成要素が図２に示す従
来回路の構成要素と同一であるので、その同一部分につ
いてはその構成の説明を適宜省略または簡略化し、その
異なる構成要素について主に説明する。
【００３２】フリップフロップ２１は、フリップフロッ
プ４とチェーン接続されてスキャンフリップフロップを
形成し、そのスキャンデータを出力バッファ１５を経由
してスキャン出力端子１６に出力し、または、出力段で
ある組み合わせ回路２からのテストデータ（テスト信
号）をラッチしてこのラッチしたテストデータを出力バ
ッファ１５を経由してスキャン出力端子１６に出力する
ようになっている。
プ４とチェーン接続されてスキャンフリップフロップを
形成し、そのスキャンデータを出力バッファ１５を経由
してスキャン出力端子１６に出力し、または、出力段で
ある組み合わせ回路２からのテストデータ（テスト信
号）をラッチしてこのラッチしたテストデータを出力バ
ッファ１５を経由してスキャン出力端子１６に出力する
ようになっている。
【００３３】さらに詳述すると、フリップフロップ２１
は、フリップフロップ３、４と同様にデータ入力端子
Ｄ、データ出力端子Ｑ、スキャン入力端子ＳＩ、セレク
ト入力端子ＳＥ、クロック入力端子Ｃを備えている。
は、フリップフロップ３、４と同様にデータ入力端子
Ｄ、データ出力端子Ｑ、スキャン入力端子ＳＩ、セレク
ト入力端子ＳＥ、クロック入力端子Ｃを備えている。
【００３４】フリップフロップ２１のデータ入力端子Ｄ
には、組み合わせ回路２から出力バッファ１０に出力さ
れるテストデータが入力され、そのデータ出力端子Ｑは
出力バッファ１５を経由してスキャン出力端子１６に接
続されている。フリップフロップ２１のスキャン入力端
子ＳＩは、フリップフロップ４のデータ出力端子Ｑに接
続されている。フリップフロップ２１のセレクト入力端
子ＳＥは、スキャンイネーブル信号ＳＣＡＮＥＮが入力
されるようにセレクト端子１７に接続されている。フリ
ップフロップ２１のクロック入力端子Ｃは、スキャンク
ロック信号ＳＣＡＮＣＬＫが入力されるようにクロック
端子１８に接続されている。
には、組み合わせ回路２から出力バッファ１０に出力さ
れるテストデータが入力され、そのデータ出力端子Ｑは
出力バッファ１５を経由してスキャン出力端子１６に接
続されている。フリップフロップ２１のスキャン入力端
子ＳＩは、フリップフロップ４のデータ出力端子Ｑに接
続されている。フリップフロップ２１のセレクト入力端
子ＳＥは、スキャンイネーブル信号ＳＣＡＮＥＮが入力
されるようにセレクト端子１７に接続されている。フリ
ップフロップ２１のクロック入力端子Ｃは、スキャンク
ロック信号ＳＣＡＮＣＬＫが入力されるようにクロック
端子１８に接続されている。
【００３５】次に、このような構成からなるこの実施形
態のスキャンテストの動作について、図１を参照して説
明する。このスキャンテストでは、双方向端子１２が入
力固定で行われる。
態のスキャンテストの動作について、図１を参照して説
明する。このスキャンテストでは、双方向端子１２が入
力固定で行われる。
【００３６】まず、組み合わせ回路１をスキャンテスト
する場合には、スキャンイネーブル信号ＳＣＡＮＥＮを
「Ｌ」レベルとし、入力端子７、８および双方向端子１
２に所定のテストデータを入力して、組み合わせ回路１
から出力される出力データをスキャンフリップフロップ
３、４でラッチする。次に、スキャンイネーブル信号Ｓ
ＣＡＮＥＮを「Ｈ」レベルとし、スキャンクロックＳＣ
ＡＮＣＬＫによりスキャンフリップフロップ３、４にラ
ッチされているデータを順次シフトさせてスキャン出力
端子１６から取り出し、この取り出したシリアル形態の
データを順次モニタする。
する場合には、スキャンイネーブル信号ＳＣＡＮＥＮを
「Ｌ」レベルとし、入力端子７、８および双方向端子１
２に所定のテストデータを入力して、組み合わせ回路１
から出力される出力データをスキャンフリップフロップ
３、４でラッチする。次に、スキャンイネーブル信号Ｓ
ＣＡＮＥＮを「Ｈ」レベルとし、スキャンクロックＳＣ
ＡＮＣＬＫによりスキャンフリップフロップ３、４にラ
ッチされているデータを順次シフトさせてスキャン出力
端子１６から取り出し、この取り出したシリアル形態の
データを順次モニタする。
【００３７】一方、組み合わせ回路２をスキャンテスト
する場合には、スキャンイネーブル信号ＳＣＡＮＥＮを
「Ｈ」レベルとし、スキャンクロックＳＣＡＮＣＬＫに
よりスキャン入力端子１３からテストデータをスキャン
フリップフロップ３、４にそれぞれ格納する。この格納
されたデータは組み合わせ回路２に並列に入力され、こ
れと同時に、双方向端子１２からもテストデータが組み
合わせ回路２に入力される。この結果、組み合わせ回路
２からは、その入力されたテストデータに応じたデータ
が出力され、この出力データは出力端子１１から取り出
すと同時に、フリップフロップ２１にラッチされてこの
ラッチされたデータが出力バッファ１５を経由してスキ
ャン出力端子１６から取り出される。これら取り出され
たデータをモニタする。
する場合には、スキャンイネーブル信号ＳＣＡＮＥＮを
「Ｈ」レベルとし、スキャンクロックＳＣＡＮＣＬＫに
よりスキャン入力端子１３からテストデータをスキャン
フリップフロップ３、４にそれぞれ格納する。この格納
されたデータは組み合わせ回路２に並列に入力され、こ
れと同時に、双方向端子１２からもテストデータが組み
合わせ回路２に入力される。この結果、組み合わせ回路
２からは、その入力されたテストデータに応じたデータ
が出力され、この出力データは出力端子１１から取り出
すと同時に、フリップフロップ２１にラッチされてこの
ラッチされたデータが出力バッファ１５を経由してスキ
ャン出力端子１６から取り出される。これら取り出され
たデータをモニタする。
【００３８】以上説明したように、この実施形態によれ
ば、スキャンテスト時に組み合わせ回路２から出力され
るテストデータをラッチするフリップフロップ２１を設
けるようにしたので、組み合わせ回路１、２の観測性が
下がることがない。
ば、スキャンテスト時に組み合わせ回路２から出力され
るテストデータをラッチするフリップフロップ２１を設
けるようにしたので、組み合わせ回路１、２の観測性が
下がることがない。
【００３９】また、この実施形態によれば、フリップフ
ロップ２１をスキャンフリップフロップに含ませるよう
にしたので、スキャン出力端子を増加させることなく、
組み合わせ回路１、２の観測性が下がることがない。
ロップ２１をスキャンフリップフロップに含ませるよう
にしたので、スキャン出力端子を増加させることなく、
組み合わせ回路１、２の観測性が下がることがない。
【００４０】また、この実施形態によれば、スキャンテ
スト時に双方向端子１２を入力固定として使用するよう
にしたので、組み合わせ回路１、２のスキャンテスト時
に、その制御性が下がることがない。
スト時に双方向端子１２を入力固定として使用するよう
にしたので、組み合わせ回路１、２のスキャンテスト時
に、その制御性が下がることがない。
【００４１】さらに、この実施形態によれば、フリップ
フロップ２１を備えた上に、スキャンテスト時に双方向
端子１２を入力固定として使用するようにしたので、双
方向端子１２に起因してテスト信号が帰還ループを形成
するという不都合がないので、スキャンテストの信頼性
を確保できる。
フロップ２１を備えた上に、スキャンテスト時に双方向
端子１２を入力固定として使用するようにしたので、双
方向端子１２に起因してテスト信号が帰還ループを形成
するという不都合がないので、スキャンテストの信頼性
を確保できる。
【００４２】なお、この実施形態では、フリップフロッ
プ２１をフリップフロップ３、４とチェーン接続するよ
うにしたが、本発明はこれに限定されるものではなく、
フリップフロップ２１をフリップフロップ３、４とは独
立させ、その出力端子をスキャン出力端子１６に接続す
るようにしても良い。
プ２１をフリップフロップ３、４とチェーン接続するよ
うにしたが、本発明はこれに限定されるものではなく、
フリップフロップ２１をフリップフロップ３、４とは独
立させ、その出力端子をスキャン出力端子１６に接続す
るようにしても良い。
【００４３】また、この実施形態では、双方向端子１２
が１つの場合について説明したが、本発明はこれに限定
されるものではなく、出力段である組み合わせ回路２の
双方向端子１２が複数の場合には２以上であっても良
く、この場合には双方向端子ごとにフリップフロップが
設けられる。
が１つの場合について説明したが、本発明はこれに限定
されるものではなく、出力段である組み合わせ回路２の
双方向端子１２が複数の場合には２以上であっても良
く、この場合には双方向端子ごとにフリップフロップが
設けられる。
【００４４】
【発明の効果】以上述べたように、本発明によれば、出
力段のテストデータをラッチできるラッチ回路を設ける
ようにしたので、集積回路の各部のスキャンテスト時に
観測性が下がることがない。
力段のテストデータをラッチできるラッチ回路を設ける
ようにしたので、集積回路の各部のスキャンテスト時に
観測性が下がることがない。
【００４５】また、本発明において、ラッチ回路をチェ
ーン上に設ける場合には、スキャン出力端子を増加させ
ることなく、集積回路の各部のスキャンテスト時に観測
性が下がることがない。
ーン上に設ける場合には、スキャン出力端子を増加させ
ることなく、集積回路の各部のスキャンテスト時に観測
性が下がることがない。
【００４６】さらに、本発明では、スキャンテスト時に
双方向端子を入力固定として使用する場合には、観測性
の低下がない上に、集積回路の各部のスキャンテスト時
に制御性が下がることがない。
双方向端子を入力固定として使用する場合には、観測性
の低下がない上に、集積回路の各部のスキャンテスト時
に制御性が下がることがない。
【００４７】また、本発明によれば、ラッチ回路を備え
た上に、スキャンテスト時に双方向端子を入力固定とし
て使用できるので、双方向端子に起因してテスト信号が
帰還ループを形成するという不都合がなく、もってスキ
ャンテストの信頼性を確保できる。
た上に、スキャンテスト時に双方向端子を入力固定とし
て使用できるので、双方向端子に起因してテスト信号が
帰還ループを形成するという不都合がなく、もってスキ
ャンテストの信頼性を確保できる。
【図１】本発明による集積回路におけるスキャンテスト
回路の実施形態を示す回路図である。
回路の実施形態を示す回路図である。
【図２】従来のスキャンテスト回路の例を示す回路図で
ある。
ある。
１、２ 組み合わせ回路 ３、４ フリップフロップ ７、８ 入力端子 １０ 出力バッファ １１ 出力端子 １２ 双方向端子 １３ スキャン入力端子 １５ 出力バッファ １６ スキャン出力端子 １７ セレクト端子 １８ クロック端子 ２１ フリップフロップ
Claims (4)
- 【請求項１】 集積回路内のフリップフロップを外部か
ら書き込みおよび読み出し自在に接続し、前記フリップ
フロップのデータを順次走査して集積回路内の各部の機
能をテストする集積回路におけるスキャンテスト回路で
あって、 前記フリップフロップは、それぞれ保持したデータを他
のフリップフロップにシフト可能に順次チェーン接続さ
れ、そのチェーン接続された最初のフリップフロップに
所定のテストパターンを外部から供給するようにし、 チェーン接続された最後のフリップフロップからシフト
したデータをスキャン出力端子から順次出力するように
し、 前記集積回路の出力端子のうちの少なくとも１つの出力
端子を、データの入力と出力とが選択可能な双方向端子
として形成し、 前記集積回路から前記双方向端子に向けて出力されるテ
ストデータを保持するラッチ回路を設けるようにしたこ
とを特徴とする集積回路におけるスキャンテスト回路。 - 【請求項２】 前記ラッチ回路は、前記チェーン上に設
けるようにしたことを特徴とする請求項１に記載の集積
回路におけるスキャンテスト回路。 - 【請求項３】 前記双方向端子は、スキャンテスト時に
入力固定として使用するようにしたことを特徴とする請
求項１または請求項２に記載の集積回路におけるスキャ
ンテスト回路。 - 【請求項４】 前記集積回路と前記双方向端子との間に
は、入力バッファと出力バッファとがそれぞれ設けら
れ、 前記出力バッファに入力されるテストデータを前記ラッ
チ回路が保持するようになっていることを特徴する請求
項１、請求項２または請求項３に記載の集積回路におけ
るスキャンテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31744899A JP2001133517A (ja) | 1999-11-08 | 1999-11-08 | 集積回路におけるスキャンテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31744899A JP2001133517A (ja) | 1999-11-08 | 1999-11-08 | 集積回路におけるスキャンテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001133517A true JP2001133517A (ja) | 2001-05-18 |
Family
ID=18088345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31744899A Withdrawn JP2001133517A (ja) | 1999-11-08 | 1999-11-08 | 集積回路におけるスキャンテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001133517A (ja) |
-
1999
- 1999-11-08 JP JP31744899A patent/JP2001133517A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617426A (en) | Clocking mechanism for delay, short path and stuck-at testing | |
| US5463338A (en) | Dual latch clocked LSSD and method | |
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| JP3612336B2 (ja) | Ｊｔａｇを用いたｉ／ｏトグル試験方法及び装置 | |
| US5574731A (en) | Set/reset scan flip-flops | |
| JP4627118B2 (ja) | スキャンテスト用回路 | |
| US7380185B2 (en) | Reduced pin count scan chain implementation | |
| JPS59501640A (ja) | デジタルシステムのための診断回路 | |
| US20080270863A1 (en) | Methods of synchronous digital operation and scan based testing of an integrated circuit using negative edge flip-flops for muxscan and edge clock compatible lssd | |
| JPH0627776B2 (ja) | 半導体集積回路装置 | |
| US7484154B2 (en) | Semiconductor integrated circuit, method for testing semiconductor integrated circuit, and computer readable medium for the same | |
| KR100582807B1 (ko) | 아날로그 회로 및 디지털 회로를 구비하는 검사 가능한 집적 회로 | |
| US6380724B1 (en) | Method and circuitry for an undisturbed scannable state element | |
| US7284174B2 (en) | Enhanced JTAG interface | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| US6381720B1 (en) | Test circuit and method for system logic | |
| JP2001133517A (ja) | 集積回路におけるスキャンテスト回路 | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JP4416469B2 (ja) | 半導体集積回路およびその設計方法 | |
| JP2785506B2 (ja) | スキャン用回路 | |
| JP2001153928A (ja) | バウンダリスキャン回路 | |
| JPH1048290A (ja) | 半導体集積回路およびその動作試験方法 | |
| JP2924521B2 (ja) | 並列パタン圧縮器 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH0358143A (ja) | Ｌｓｉのスキャンイン／スキャンアウト論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |