JP2001133492A

JP2001133492A - ジッタ測定器

Info

Publication number: JP2001133492A
Application number: JP31389999A
Authority: JP
Inventors: Osamu Sugiyama; 杉山　　修; Hisafumi Naruse; 尚史成瀬
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1999-11-04
Filing date: 1999-11-04
Publication date: 2001-05-18

Abstract

(57)【要約】【課題】ジッタ測定器に組込まれたデジタルフィルタ
を簡素化する。【解決手段】ジッタ測定器に組込まれたデジタルフィ
ルタを、入力された位相誤差信号から１サンプリング前
の帰還信号を減算する第１の加算器３１と、フィルタ定
数ｇ₀を第１の加算器の出力信号に乗算して新たな出力
信号としてジッタ量検出回路１０へ送出する乗算器３２
と、第１の加算器の出力信号を１サンプリング分遅延さ
せる遅延器３４と、遅延器に入力される第１の加算器の
出力信号に遅延器で１サンプリング分遅延された出力信
号を加算する第２の加算器３３と、フィルタ定数α₀に
対応した各ビット数だけビットシフトさせる複数のビッ
トシフト回路３５，３６と、各ビットシフト回路の各出
力信号を加算して１サンプリング前の帰還信号として第
１の加算器へ送出する第３の加算器３７とで構成してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力された被測定
信号のジッタ（位相揺らぎ）量を測定するジッタ測定器
に係わり、特にこのジッタ測定器に組込まれたデジタル
フィルタの改良に関する。

【０００２】

【従来の技術】例えば、デジタル信号を伝送するデジタ
ル伝送路では、デジタル信号を再生して出力する中継器
によって伝送路を延長しているが、このような中継器で
は、入力信号の位相揺らぎ（ジッタ）が大きくなると元
の信号を再生することができない。このため、中継器の
ジッタに対する耐力や、中継器自身によって発生するジ
ッタ量を予め測定しておく必要がある。

【０００３】このような測定を行うために従来からジッ
タ測定器が用いられる。図３はジッタ測定器の概略構成
を示すブロック図である。

【０００４】入力端子１から入力された数Ｍ〜数百Ｍｂ
ｐｓ（ビットレート）の被測定信号ａはＰＬＬ回路２内
の位相比較器３へ入力される。位相比較器３は、被測定
信号ａと分周器４から入力された参照信号ｂ₁との間の
位相差を算出して、位相差に対応する信号レベルを有す
る位相差信号ｃを次のＬＰＦ（ローパスフィルタ）５へ
送出する。

【０００５】ＬＰＦ５は、位相差信号ｃに含まれる被測
定信号ａにおけるデータのビットレートに対応する周波
数成分と、この周波数成分に等しい周波数成分を有する
参照信号ｂ₁の周波数成分とを除去する。ＬＰＦ５は、
位相差信号ｃから被測定信号ａと参照信号ｂ₁との高周
波成分を除去した信号を位相誤差信号ｄとして出力す
る。

【０００６】ＬＰＦ５から出力された位相誤差信号ｄは
アクティブフィルタ６へ入力される。アクティブフィル
タ６は、入力された位相誤差信号ｄに含まれる直流成分
を抽出しかつ増幅して制御電圧ｅとして電圧制御発振器
７へ送出する。電圧制御発振器７は入力された制御電圧
ｅに比例した周波数を有する参照信号ｂを分周器４へ送
出する。分周器４は、参照信号ｂを１／Ｎに分周して新
たな参照信号ｂ₁として、位相比較器３へ入力する。

【０００７】したがって、位相比較器３、ＬＰＦ５、電
圧制御発振器７及び分周器４とで形成されるＰＬＬ回路
２においては、参照信号ｂ₁と入力された被測定信号aと
の位相と周波数が定常的にずれている場合は、位相比較
器３から出力される位相差信号ｃには、この位相差及び
周波数差に対応する直流成分が含まれる。この直流成分
はアクティブフィルタ６で制御電圧ｅとして、電圧制御
発振器７へ印加される。したがって、最終的には参照信
号ｂ₁の位相と周波数とは被測定信号ａの位相と周波数
に同期する。

【０００８】この状態で、被測定信号ａに位相揺らぎ
（ジッタ）が発生するとする。この位相揺らぎ（ジッ
タ）の周波数は、前述した参照信号ｂ₁と被測定信号ａ
との定常的な位相差に起因する変化の周波数に比較して
格段に高いので、位相差信号ｃに含まれる位相揺らぎ
（ジッタ）に起因する周波数成分（ジッタ周波数帯域）
を区別できる。

【０００９】したがって、参照信号ｂ₁と被測定信号ａ
が同期した状態において、被測定信号ａに位相揺らぎ
（ジッタ）が発生するとＬＰＦ５から出力される位相誤
差信号ｄの電圧が変化することになる。ジッタ量検出部
１０はこの位相誤差信号ｄの電圧変化をジッタ量として
測定してジッタ量表示器１１へ表示する。

【００１０】しかしながら、参照信号ｂ₁と被測定信号
ａが完全に同期した理想状態は長期間継続することは不
可能であるので、この位相誤差信号ｄから同期外れに起
因する直流に近い低周波数成分を遮断するハイパスフィ
ルタをＬＰＦ５とジッタ量検出器１０との間に介在させ
ている。しかし、この低周波数成分を遮断するハイパス
フィルタの周波数特性はＩＴＵ―ＴＯ．１７２に勧告さ
れているように非常に高い精度が要求される。通常のア
ナログのハイパスフィルタにおいては、周囲温度の変化
等により精度を保障しにくい。

【００１１】したがって、図３に示すように、位相誤差
信号ｄをＡ／Ｄ変換するＡ／Ｄ変換器８と、このＡ／Ｄ
変換器８でＡ／Ｄ変換されたデジタルの位相誤差信号ｄ
₁の低周波数成分を除去するデジタルフィルタ９とが採
用されている。ジッタ量検出部１０はこのデジタルフィ
ルタ９で低周波数成分が除去されたデジタルの位相誤差
信号ｄ₂の電圧変化をジッタ量として検出してジッタ量
表示器１１へ表示する。

【００１２】次に、前記低周波数成分を除去するデジタ
ルフィルタ９について検証する。一般に、１次のＨＰＦ
をデジタルフィルタによって実現する場合、ラプラス演
算子を用いた伝達関数Ｈ（ｓ）は(1)式で表現できる。

【００１３】Ｈ（ｓ）＝ｓ／（ｓ＋１） …(1) これをｚ＝ｅ^sTとおいて双一次変換（ｚ変換）する
と、デジタルの伝達関数Ｈ（ｚ）が求まる。

【００１４】Ｈ（ｚ）＝ｇ₀（１―ｚ^-1）／（１―α₀ｚ^-1） …(2) 但し、ｇ₀＝ｘ／（ｘ＋１） …(3) α₀＝（ｘ―１）／（ｘ＋１） …(4) ｘ＝１／tan（πｆ_C／ｆ_S） …(5) ｆ_C ；遮断周波数ｆ_S ；サンプリング周波数（Ａ／Ｄ変換器８のサン
プリング周波数）この１次のＨＰＦを示す伝達関数Ｈ（ｚ）を有するデジ
タルフィルタ９は、一般的に図４に示すように、２個の
加算器１４、１６と、２個の乗算器１５、１７と、１個
の遅延器１８とで表現できる。

【００１５】入力されたｋビット構成の入力信号Ｘ
［n］は加算器１４へ入力される。加算器１４は、乗算
器１５から出力された１サンプリング前の帰還信号と入
力信号Ｘ［n］とを加算する。加算器１４の出力信号は
他の加算器１６へ入力されるとともに遅延器１８へ入力
される。遅延器１８は、例えばシフトレジスタからな
り、入力された加算器１４の出力信号を１サンプリング
分遅延させて出力する。

【００１６】遅延器１８から出力された１サンプリング
前の出力信号は前記加算器１６へ入力されるとともに乗
算器１５へ入力される。乗算器１５は入力された１サン
プリング前の出力信号に前述した(4)式で示すフィルタ
係数α₀［＝（ｘ―１）／（ｘ＋１）］を乗算して、１
サンプリング前の帰還信号として加算器１４へ送出す
る。

【００１７】前記加算器１６は、加算器１４の出力信号
から、遅延器１８から出力された１サンプリング前の出
力信号を減算して次の乗算器１７へ送出する。乗算器１
７は入力された乗算器１６の出力信号に前述した(3)式
で示すフィルタ係数ｇ₀［＝ｘ／（ｘ＋１）］を乗算し
て、新たなｋビット構成の出力信号Ｙ［ｎ］としてこの
デジタルフィルタ９から出力する。

【００１８】このように、デジタルフィルタ９を用いる
ことによって、位相誤差信号ｄに含まれる低周波数成分
を少ない時間遅れで除去できる。

【００１９】しかしながら、図４に示すデジタルフィル
タ９を用いて位相誤差信号ｄに含まれる低周波数成分を
除去するようにしたジッタ測定器においてもまだ次のよ
うな問題があった。

【００２０】すなわち、前述したように、ジッタ測定器
の測定対象としているデジタル通信回線を伝送される被
測定信号ａの周波数は数Ｍ〜数百Ｍｂｐｓ（ビットレー
ト）と非常に高い。したがって、この数Ｍ〜数百Ｍｂｐ
ｓの周波数に対応して抽出されるべきジッタの周波数線
分も高くなる。そこで、Ａ／Ｄ変換器８のサンプリング
周波数ｆ_Sも高い値となる。これに対して、位相誤差信
号ｄから低周波数成分を遮断するための遮断周波数ｆ_C
は例えば１０〜５００Hzと非常に低い。

【００２１】しかも、この遮断周波数ｆ_Cは被測定信号
ａの周波数（ビットレート）に応じて変更するようにI
ＴＵ―Ｔ０．１７２の勧告で規定されている。表１は、
このIＴＵ―Ｔ０．１７２の勧告における被測定信号ａ
の周波数（ビットレート）とｋの遮断周波数ｆ_Cとの関
係を示す。

【００２２】

【表１】

【００２３】表１に示すように、サンプリング周波数ｆ
_Sと遮断周波数ｆ_Cとは６桁以上の開きがある。その結
果、(5)式［ｘ＝１／tan（πｆ_C／ｆ_S）］で示されるｘ
の値が必要とする有効桁数は６桁以上となる。したがっ
て、(3)、(4)式で示すフィルタ係数ｇ₀、α₀の値が必要
とする有効桁数は６桁以上となる。これを２進法で示す
場合、２０ビット以上が必要である。

【００２４】したがって、フィルタ係数α₀と遅延器１
８から出力された１サンプリング前の出力信号とを乗算
する乗算器１５の計算量が膨大になる。その結果、乗算
器１５が大型化、複雑化するので、デジタルフィルタ９
が高価格化する。さらに、乗算器１５の演算処理時間が
長くなるので、デジタルフィルタ９全体の処理時間が長
くなる。

【００２５】ｘの値が非常に大きくなり、(3)、(4)式で
示すフィルタ係数ｇ₀、α₀の各値共に１に近くなる。す
ると、(4)式で示すフィルタ係数α₀を近似的に(6)式に
示すように展開できる。

【００２６】 α₀＝１―２／（ｘ＋１）＾ α₀＝１―［１／２^L＋ｐ／２^L+1＋ｐ'／２^L+2＋ｐ''／２^L+3 ＋ｐ'''／２^L+4＋ … ］ …(6) 但し、Ｌはフィルタ係数α₀の有効ビット長であり、
ｐ、ｐ'、ｐ''、ｐ'''、…は［１］又は［０］の値を取
り、乗算器１５の必要とする算出精度に応じて設定され
る。

【００２７】(6)式の展開された各項の計算は［２］の
各べき乗の割算である。２進表示された数字［Ｘ］を２
のべき乗［２^L］で除算することは、数字［Ｘ］を
［Ｌ］ビットシフトさせることと等価であるので、乗算
器１５を、図５のデジタルフィルタ９ａに示す等価回路
１９で置換えることができる。

【００２８】すなわち、この等価回路１９は、(6)式の
第１項の［１］に対応する帰還回路２０と、(6)式の第
２項の［１／２^L］に対応すＬビットの第１のビットシ
フト回路２１と、(6)式の第３項の［１／２^L+1］に対応
する（Ｌ＋１）ビットの第２のビットシフト回路２１
と、この第２のビットシフト回路２１への信号入力を設
定されたｐ値に応じて制御するＡＮＤ回路からなるゲー
ト回路２３と、帰還回路２０を介した遅延器１８からの
出力信号と各ビットシフト回路２１，２２の各出力信号
を加算して帰還信号として加算器１４へ送出する複数の
加算器２４、２５とで構成されている。

【００２９】なお、図５には記載していないが、(6)式
の第４項の［１／２^L+2］、(6)式の第５項の［１／２
^L+3］、(6)式の第６項の［１／２^L+4］、…、に対応す
る各ビットシフト回路及びゲート回路が設けられてい
る。

【００３０】このように、乗算器１５を並列接続された
複数のビットシフト回路２１，２２，…と、複数の加算
器２４．２５、…とで構成することが可能である。ビッ
トシフト回路は入力された入力信号のビット位置（小数
点位置）を移動させるのみであるので、図４に示した乗
算器１５に比較して、回路構成を大幅に簡素化できる。
また、演算処理速度も図４に示した乗算器１５に比較し
て大幅に上昇できる。

【００３１】さらに、サンプリング周波数ｆ_Sと遮断周
波数ｆ_Cとは６桁以上の開きがあると、実際において
は、(6)式の(6)式の第４項目［１／２^L+2］以降は無視
できるので、さらに、デジタルフィルタ９ａの回路構成
を簡素化できる。

【００３２】これに対して、図５に示すデジタルフィル
タ９ａにおいては、図４と同様に、入力信号Ｘ［ｎ］が
１２ビット構成で出力信号Ｙ［ｎ］が１２ビット構成の
場合、遅延器１８の出力信号が３２ビット、各ビットシ
フト回路２１，２２の出力信号は１２ビットとなる。

【００３３】

【発明が解決しようとする課題】しかしながら図５に示
す構成のデジタルフィルタ９ａが組込まれたジッタ測定
器においてもまた次のような課題があった。

【００３４】すなわち、図４に示すデジタルフィルタ１
５を図５に示す等価回路１９に置き換えることによっ
て、各部品をビットシフト回路２１，２２と加算器２
４，２５で置換えることが可能となり、各部品の構成を
簡素化し、演算処理速度を向上できるが、部品点数が増
加する懸念がある、本発明はこのような事情に鑑みてな
されたものであり、組込まれる各部品を簡素化でき、か
つ部品点数を減少でき、また、被測定信号のデータ伝送
速度と位相誤差信号からジッタ量を検出するときに除去
すべき低周波数成分の遮断周波数が大きく離れていたと
しても、簡単にこの低周波数成分を除去できるデジタル
フィルタが組込まれたジッタ測定器を提供することを目
的とする。

【００３５】

【課題を解決するための手段】本発明は、入力された被
測定信号と参照信号との間の位相誤差を位相誤差信号と
して検出し、この検出した位相誤差信号を所定のサンプ
リング周波数でＡ／Ｄ変換し、デジタルフィルタで前記
Ａ／Ｄ変換されたデジタルの位相誤差信号から低周波数
成分を除去し、この低周波数成分が除去された位相誤差
信号からジッタ量をジッタ量検出回路で検出するジッタ
測定器に適用される。

【００３６】そして、上記課題を解消するために、本発
明のジッタ測定器の組込まれたデジタルフィルタを、Ａ
／Ｄ変換されたデジタルの位相誤差信号から１サンプリ
ング前の帰還信号を減算する第１の加算器と、低周波数
成分の遮断周波数とサンプリング周波数とで定まるフィ
ルタ定数を、第１の加算器の出力信号乗算して新たな位
相誤差信号としてジッタ量検出回路へ送出する乗算器
と、第１の加算器の出力信号を１サンプリング分遅延さ
せる遅延器と、遅延器に入力される第１の加算器の出力
信号に遅延器で１サンプリング分遅延された出力信号を
加算する第２の加算器と、遅延器の出力信号を遮断周波
数とサンプリング周波数とで定まるフィルタ定数に対応
した各ビット数だけビットシフトさせる複数のビットシ
フト回路と、各ビットシフト回路の各出力信号を加算し
て１サンプリング前の帰還信号として第１の加算器へ送
出する第３の加算器とを備えている。

【００３７】このように構成されたジッタ測定器におけ
るデジタルフィルタにおいては、入力される第１の加算
器の出力信号に遅延器で１サンプリング分遅延された出
力信号を加算する第２の加算器は、図５に示す従来のジ
ッタ測定器のデジタルフィルタ９ａにおける帰還路２０
と加算器１６の機能をはたす。よって、第２の加算器
で、遅延器の出力信号を直接遅延器の入力信号に加算す
ることにより、帰還路２０、加算器２５，１６を省略で
きる。

【００３８】

【発明の実施の形態】以下、本発明の一実施形態を図面
を用いて説明する。図１は本発明の実施形態に係るジッ
タ測定器に組込まれたデジタルフィルタ３０概略構成を
示すブロック図である。すなわち、本発明の実施形態の
ジッタ測定器は、図３に示した従来のジッタ測定器にお
いて、デジタルフィルタ９を図１に示すデジタルフィル
タ３０に置換えたものである。

【００３９】したがって、本発明のジッタ測定器におけ
る全体構成は、図３に示した従来のジッタ測定器とほぼ
同じであるので説明を省略する。

【００４０】図１に示すデジタルフィルタ３０は、第１
の加算器３１、乗算器３２、第２の加算器３３、複数の
ビットシフト回路３５，３６、第３の加算器３７、及び
ゲート回路３８で構成されている。

【００４１】図３のＡ／Ｄ変換器８から出力されたｋビ
ット構成のデジタルの位相誤差信号ｄ₁は第１の加算器
３１へ入力される。第１の加算器３１は、入力された位
相誤差信号ｄ₁から第３の加算器３７から出力された１
サンプリング前の帰還信号ｉを減算して出力信号ｊとし
て出力する。第１の加算器３１の出力信号ｊは乗算器３
２へ入力されるとともに第２の加算器３３へ入力され
る。この第２の加算器３３は入力された第１の加算器３
１の出力信号ｊに遅延器３４から出力された１サンプリ
ング前の出力信号ｍを加算して新たな出力信号ｋとし
て、同一遅延器３４へ送出する。遅延器３４は入力され
た第２の加算器３３の出力信号ｋを１サンプリング分だ
け遅延して新たな出力信号ｍとして出力する。

【００４２】遅延器３４から出力された１サンプリング
前の出力信号ｍは第２の加算器３３へ入力する。さら
に、出力信号ｍは直接ビットシフト回路３５へ入力され
るとともにゲート回路３８を介して別のビットシフト回
路３６へ入力される。

【００４３】ビットシフト回路３５は、入力された遅延
器３４の出力信号ｍを前述した(6)式の第２項の［１／
２^L］に対応すＬビット分シフトさせる。また、ビット
シフト回路３６は、入力された遅延器３４の出力信号ｍ
を前述した(6)式の第３項の［１／２^L+1］に対応す（Ｌ
＋１）ビット分遅延させる。各ビットシフト回路３５、
３６の各出力信号は、第３の加算器３７で加算されて帰
還信号ｊとして第１の加算器３１へ入力される。

【００４４】ゲート回路３８は、例えばＡＮＤ回路から
なり、ビットシフト回路３６への信号入力を設定された
ｐ値に応じて制御する。

【００４５】なお、図１は記載していないが、(6)式の
第４項の［１／２^L+2］、(6)式の第５項の［１／
２^L+3］、(6)式の第６項の［１／２^L+4］、…、に対応
する各ビットシフト回路及びゲート回路が設けられてい
る。

【００４６】前記乗算器３２は入力された第１の加算器
３１の出力信号ｊに前述した(3)式で示すフィルタ係数
ｇ₀［＝ｘ／（ｘ＋１）］を乗算して、新たなｋビット
構成の出力信号、すなわち、低周波数成分が除去された
後の位相誤差信号ｄ₂として、図３におけるジッタ量検
出部１０へ送出する。

【００４７】このように構成された図１に示すデジタル
フィルタ３０が図５に示す従来のジッタ測定器のデジタ
ルフィルタ９ａとほぼ同一機能を有することを説明す
る。

【００４８】入力される第１の加算器３１の出力信号ｊ
に遅延器３４で１サンプリング分遅延された出力信号ｍ
を加算する第２の加算器３３は、図５に示す従来のジッ
タ測定器のデジタルフィルタ９ａにおける帰還路２０と
加算器１６の機能を有する。すなわち、図５のデジタル
フィルタ９ａにおいては、遅延器１８の入力信号には、
帰還路２０、加算器２５，２４、１４を介して、自己
（遅延器１８）が出力した１サンプリング前の加算器１
４の出力信号が入力される。そして、加算器１６は、加
算器１４の出力信号に加算された、遅延器１８が出力し
た１サンプリング前の加算器１４の出力信号を除去して
いる。

【００４９】よって、図１に示すデジタルフィルタ３０
における第２の加算器３３で、遅延器３４の出力信号ｍ
を直接同一遅延器３４の入力信号に加算することるによ
り、従来のデジタルフィルタ９ａの帰還路２０、加算器
２５，１６を除去できる。

【００５０】次に、図１に示す構成のデジタルフィルタ
３０が組込まれた実施形態のジッタ測定器の全体動作を
図３を用いて説明する。

【００５１】入力端子１から入力された被測定信号ａは
ＰＬＬ回路２内の位相比較器３で分周器４から入力され
た参照信号ｂ₁との間の位相差が算出されて、位相差信
号ｃとしてＬＰＦ５へ送出する。ＬＰＦ５は位相差信号
ｃから被測定信号ａと参照信号ｂ₁との高周波数成分を
除去した信号を位相誤差信号ｄとして出力する。

【００５２】ＰＬＬ回路２の動作によって、被測定信号
ａと参照信号ｂ₁とが周波数及び位相において定常的に
同期している状態において、被測定信号ａに位相揺らぎ
（ジッタ）が発生するとＬＰＦ５から出力される位相誤
差信号ｄの電圧が変化することになる。ＬＰＦ５から出
力される位相誤差信号ｄはＡ／Ｄ変換器８でデジタルの
位相誤差信号ｄ₁に変換された後、図１に示すデジタル
フィルタ３０で、低周波数成分が除去されて、新たなた
位相誤差信号ｄ₂としてジッタ量検出部１０へ送出され
る。ジッタ量検出部１０はこの位相誤差信号ｄ₂の電圧
変化をジッタ量として検出してジッタ量表示器１１へ表
示する。

【００５３】よって、ジッタ測定器は入力された被測定
信号aのジッタ量を、IＴＵ―Ｔ０．１７２の勧告で規定
された条件に従って高い精度で測定できる。

【００５４】さらに、このように構成された実施形態の
ジッタ測定器においては、演算精度や演算処理能率を低
下することなく、図１で示した本実施形態のデジタルフ
ィルタ３０の構成を図５に示した従来のデジタルフィル
タ９ａに比較して簡素化できる。

【００５５】図２は、本発明の応用例に係わるジッタ測
定器に組込まれたデジタルフィルタの概略構成を示すブ
ロック図である。

【００５６】すなわち、図１に示した実施形態のデジタ
ルフィルタ３０においては、再帰部の乗算器を加算器３
７及びビットシフト回路３５、３６、…のみで構成する
ようにした。この場合、分解能はビットシフト回路３
５、３６、…の数に依存するので、簡単に分解能を上げ
ることができないために、デジタルフィルタ３０の誤差
が大きくなってしまう。

【００５７】そこで、図２に示すデジタルフィルタ３０
ａにおいては、ビットシフト回路の一部を乗算器３９
（α'_O）に置き換えた。すなわち、図１に示す複数のビ
ットシフト回路３５．３６、…の代わりに、１つのビッ
トシフト回路３５ａを遅延器３４に接続し、このビット
シフト回路３５ａの出力にα'_Oを乗算する乗算器３９を
設けた。

【００５８】ビットシフト回路３５ａは、入力された遅
延器３４の出力信号を［１／２^L］に対応するＬビット
分シフトさせる。この図２に示す例においては、２０ｂ
ｉｔシフトする。次に、乗算器３９はこの信号を受け
て、１２ｂｉｔ分の乗算を行う。

【００５９】このように、ビットシフト回路３５、３
６、…のみでは分解能が粗いために誤算か大きくなって
しまうが、一部を乗算器３９にすることでこの誤差を減
少させることができた。また、乗算器３９の前に、ビッ
トシフト回路３５ａを挿入しているので、実際に乗算器
３９で計算するビット数が減ることになり、高速でも動
作させることが可能である。

【００６０】

【発明の効果】以上説明したように、本発明のジッタ測
定器に組込まれるデジタルフィルタにおいては、デジタ
ルフィルタを構成する各部品を簡素化でき、かつ部品点
数を減少できる。そして、たとえ、被測定信号中のジッ
タ成分のサンプリング周波数と位相誤差信号からジッタ
量を検出するときに除去すべき低周波数成分の遮断周波
数が大きく離れていたとしても、簡単にこの低周波数成
分を除去できる。よって、本発明のジッタ測定器全体の
構成をジッタ測定精度を低下することなく簡素化及び低
価格化できる。

【図面の簡単な説明】

【図１】本発明の実施形態に係わるジッタ測定器に組込
まれたデジタルフィルタの概略構成を示すブロック図

【図２】本発明の応用例に係わるジッタ測定器に組込ま
れたデジタルフィルタの概略構成を示すブロック図

【図３】一般的なジッタ測定器の概略構成を示すブロッ
ク図

【図４】同ジッタ測定器に組込まれた従来のデジタルフ
ィルタの概略構成を示すブロック図

【図５】同ジッタ測定器に組込まれた他の従来のデジタ
ルフィルタの概略構成を示すブロック図

【符号の説明】

２…ＰＬＬ回路３…位相比較器４…分周器５…ＬＰＦ６…アクティブフィルタ７…電圧制御発振器８…Ａ／Ｄ変換器１０…ジッタ量検出器１１…ジッタ表表示器１２…同期検出器１３…表示制御部３０…デジタルフィルタ３１…第１の加算器３２…乗算器３３…第２の加算器３４…遅延器３５，３５…ビットシフト回路３７…第３の加算器３８…ゲート回路

Claims

【特許請求の範囲】

【請求項１】入力された被測定信号と参照信号との間
の位相誤差を位相誤差信号として検出し、この検出した
位相誤差信号を所定のサンプリング周波数でＡ／Ｄ変換
し、デジタルフィルタ（３０）で前記Ａ／Ｄ変換された
デジタルの位相誤差信号から低周波数成分を除去し、こ
の低周波数成分が除去された位相誤差信号からジッタ量
をジッタ量検出回路（１０）で検出するジッタ測定器に
おいて、前記デジタルフィルタ（３０）は、前記Ａ／Ｄ変換されたデジタルの位相誤差信号から１サ
ンプリング前の帰還信号を減算する第１の加算器（３
１）と、前記低周波数成分の遮断周波数と前記サンプリング周波
数とで定まるフィルタ定数を、前記第１の加算器の出力
信号に乗算して新たな位相誤差信号として前記ジッタ量
検出回路（１０）へ送出する乗算器（３２）と、前記第１の加算器の出力信号を１サンプリング分遅延さ
せる遅延器（３４）と、前記遅延器に入力される前記第１の加算器の出力信号に
前記遅延器で１サンプリング分遅延された出力信号を加
算する第２の加算器（３３）と、前記遅延器の出力信号を前記遮断周波数と前記サンプリ
ング周波数とで定まるフィルタ定数に対応した各ビット
数だけビットシフトさせる複数のビットシフト回路（３
５，３６）と、前記各ビットシフト回路の各出力信号を加算して１サン
プリング前の帰還信号として前記第１の加算器へ送出す
る第３の加算器（３７）とを備えたことを特徴とするジ
ッタ測定器。