JP2001128473A - モータの電子ブレーキ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 制御指令とブレーキ信号間の遅延時間をなく
し、ブレーキ動作時のモータのオーバラン特性を改善
し、半導体素子間の同時オンの影響をなくす。 【解決手段】 モータ２にブレーキ電流を流す、ＡＣ電
源１に接続された半導体素子３ａ，３ｂから電源同期信
号を検出し、該電源同期信号が、ブレーキ継続時間Ｔ内
にあるとき、位相制御手段３０からの制御信号を基に、
ゲートトリガ信号を発生させて、前記半導体素子を介し
て、前記モータに電流を流してブレーキをかけるモータ
の電子ブレーキ制御装置Ａ１であり、従来、設けられて
いた遅延手段８を除去し、直接、ブレーキ指令信号を基
にしたブレーキ継続時間Ｔを発生し、前記位相制御手段
３０を、その制御信号に基づくブレーキ動作の第１回目
が、該制御信号オフ後、前記モータの進相用コンデンサ
２ａにかかる電圧の最初のゼロクロス点で行い、第２回
目以後は、前記半導体素子を位相制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータの電子ブレ
ーキ制御装置に関し、特に、ブレーキ動作時におけるモ
ータのオーバラン特性を改善し、かつ、ブレーキ制御方
法を改良して、装置内の回路構成を簡素化するととも
に、ブレーキ時のピーク電流を抑制できるモータの電子
ブレーキ制御装置に関する。

【０００２】

【従来の技術】従来、この種のモータの電子ブレーキ制
御装置としては、例えば、図３の構成ブロック図に示す
ものがある。この制御装置は、電子ブレーキ用トライア
ックに並列に接続された電源同期信号検出部により、検
出された電源同期信号を利用して、電子ブレーキを制
御、動作させる装置である。

【０００３】図３において、モータの電子ブレーキ制御
装置Ａは、ＡＣ電源１に接続された単相インダクション
モータ２のブレーキを制御するものであり、その構成
は、ＡＣ電源１に接続された前記モータ２と、該モータ
２をＣＷ（時計回り）およびＣＣＷ（反時計回り）方向
にそれぞれ運転するトライアック３ａ，３ｂを有するモ
ータ駆動部３と、ブレーキ動作のオン、オフを行うトラ
イアック４ａを内部に有するブレーキ動作部４と、該ト
ライアック４ａに並列に接続された電源同期信号検出部
５と、電源同期信号入力部６と、制御ロジック部７と、
ブレーキ制御指令と電子ブレーキ用信号との間のタイム
ラグを設ける遅延回路８と、ブレーキ時間を決定するブ
レーキ継続時間タイマ部９と、ブレーキ用信号の位相を
制御する位相制御タイマ部１０と、前記電源同期信号と
ブレーキ継続時間タイマ出力信号と位相制御タイマ出力
信号とのＡＮＤ回路１１と、該ＡＮＤ回路１１からの出
力信号により、ブレーキ動作部４の前記トライアック４
ａを動作させるゲートトリガ回路１２とからなる。な
お、前記モータ２をＣＷおよびＣＣＷ方向にそれぞれ運
転する前記トライアック３ａ，３ｂは、図示しない制御
回路からの信号により、動作する。

【０００４】前記制御装置Ａの動作を、図３および図４
により説明する。該制御装置Ａにおいて、モータ１の運
転中、ＡＣ電源１に接続されている、ブレーキ動作部４
内のトライアック４ａの両端に並列に接続された電源同
期信号検出部５により、検出された電源同期信号、すな
わち、モータ進相用コンデンサ２ａにかかる電圧から得
られた電源同期信号を電源同期信号入力部６に入力す
る。制御指令入力信号のブレーキ信号ａに基づいて、制
御ロジック部７から出力される信号は、遅延回路８によ
り約１０ｍｓ（ミリ秒）遅れて、遅延信号ｂがブレーキ
継続時間タイマ部９に出力される。この遅延回路８によ
るタイムラグ、約１０ｍｓ間に、前記モータ駆動部３に
接続されたトライアック３ａまたは３ｂは、オフ状態に
なる。

【０００５】前記遅延回路８から出力される遅延信号ｂ
によって、該ブレーキ継続時間タイマ部９から、一定時
間Ｔ、例えば３３０ｍｓ間継続するブレーキ継続信号ｃ
が出力される。この一定時間Ｔ内に、前記電源同期信号
入力部６からの電源同期信号ｄ（進相用コンデンサ２ａ
の電圧のゼロクロス点で発生）と、該電源同期信号ｄを
基に、前記位相制御タイマ部１０が発生する位相制御信
号ｅとがＡＮＤ回路１１に入力されると、該ＡＮＤ回路
１１により、前記ブレーキ動作部４のトライアック４ａ
用のゲートトリガ回路１２へ該電源同期信号ｄと位相制
御信号ｅとのＡＮＤ信号が入力される。

【０００６】そして、該ゲートトリガ回路１２から出力
されるゲートトリガ信号ｆによって、前記ブレーキ動作
部４のトライアック４ａがオンさせ、ＡＣ電源１の電圧
がゼロクロス点を過ぎて、正電圧になるのを待って、前
記トライアック４ａを動作させる。よって、ブレーキ電
流が流れて、モータ２にブレーキ動作が行われる。この
時点で、前記進相用コンデンサ２ａにかかる電圧はゼロ
になるとともに、前記電源同期信号入力部５からの電源
同期信号は、オフになる。そして、ＡＣ電源電圧が、再
び負電圧になるゼロクロス点で、前記トライアック４ａ
は動作しなくなり、ブレーキ電流が流れなくなる。以
後、このようなブレーキ動作を、前記一定時間Ｔのブレ
ーキ継続の間、繰り返す。

【０００７】

【発明が解決しようとする課題】ところで、このよう
に、前記従来のモータのブレーキ制御装置（通常、ブレ
ーキ・リバースパックともいう）Ａにあっては、電子ブ
レーキ動作時の同時オン（後記段落番号「００１０」に
て説明）防止対策として、運転用トライアック３ａまた
は３ｂが、オフ状態となってから電子ブレーキ用トライ
アック４ａがオンとなるように、制御指令と電子ブレー
キ用信号との間に約１０ｍｓのタイムラグを前記遅延回
路８に設けている。しかしながら、このタイムラグの
間、モータ２は回転を続けるため、電子ブレーキ時の停
止精度（オーバーラン特性）が悪くなるという問題点が
あった。

【０００８】また、運転用前記トライアック３ａ，３ｂ
の誤動作防止のため、運転用該トライアック３ａ，３ｂ
と並列に、例えば直列接続されたコンデンサと抵抗器に
よるスナバ回路３ｃ，３ｄをそれぞれ接続しているが、
該２個のトライアック３ａ，３ｂ使用による瞬時正逆転
を行う回路では、進相用コンデンサ２ａの端子間に電源
電圧の約１.７倍の電圧がかかるとともに、運転用トラ
イアック３ａ，３ｂの両端、すなわち、スナバ回路３
ｃ，３ｄにも印加されるため、該スナバ回路３ｃ，３ｄ
の各構成部品の電圧定格を大きくする必要がある。特
に、電圧定格の高いコンデンサは、部品外形も非常に大
型の物が必要となってしまうという問題点があった。

【０００９】このため、前記スナバ回路３ｃ，３ｄを削
除した場合、ブレーキ動作時、モータ２の進相用コンデ
ンサ２ａに電荷が貯まった状態で、運転から電子ブレー
キに切り替わると、前記トライアック３ａ，３ｂの両端
に進相用コンデンサ２ａの両端の電圧が印加されるた
め、定められているｄＶ／ｄｔ（Ｖは電圧、ｔは時間）
を越える電圧が印加され、誤動作につながってしまうと
いう問題点があった。

【００１０】さらに、従来のブレーキ・リバースパック
では、高出力用モータとの組み合わせの場合、ブレーキ
電流のピーク値を抑える必要があった。

【００１１】ここで、前記同時オンとは、運転用トライ
アック３ａまたは３ｂがオフする前に、電子ブレーキ用
トライアック４ａが、同時にオンになる状態をいい、ま
た、瞬時正逆転時、ＣＷ用、ＣＣＷ用の各トライアック
３ａ，３ｂが同時にオンになる状態をもいい、または、
運転用トライアック３ａ，３ｂがオフとなり、電子ブレ
ーキ用トライアック４ａがオンしたときに、運転用トラ
イアック３ａ，３ｂが誤動作し、同時オンになる状態を
もいう。このような同時オンのとき、モータ２の進相用
コンデンサ２ａと、運転用および電子ブレーキ用トライ
アック３ａ，３ｂ，４ａの間で、低インピーダンスの閉
ループが形成されてしまう。この閉ループを、モータ２
の進相用コンデンサ２ａに貯まった電荷が、数μｓ間に
数百Ａもの短絡電流となって流れ、前記トライアック３
ａ，３ｂ，４ａを破壊してしまう結果となる。

【００１２】本発明はかかる点に鑑みなされたもので、
その目的は前記問題点を解消し、制御指令と電子ブレー
キ用信号との間のタイムラグをなくし、ブレーキ動作時
のモータの停止精度（オーバーラン特性）を改善すると
ともに、前記半導体素子、例えばトライアックの同時オ
ンが起こっても、その影響がないモータの電子ブレーキ
制御装置を提供することにある。

【００１３】本発明の他の目的は、運転用半導体素子、
例えばトライアックのスナバ回路を削除して、回路構成
を簡素化して、小型化で、安価なモータの電子ブレーキ
制御装置を提供することにある。

【００１４】本発明のさらに他の目的は、ブレーキ動作
時に、ブレーキ電流のピーク値が、確実に抑制されるモ
ータの電子ブレーキ制御装置を提供することにある。

【００１５】

【課題を解決するための手段】前記目的を達成するため
の本発明のモータの電子ブレーキ制御装置の構成は、モ
ータにブレーキ電流を流すための、交流電源に該モータ
を介し接続された半導体素子から電源同期信号を検出
し、該電源同期信号が、ブレーキ指令信号を遅延手段を
介して遅延された信号を基づくブレーキ継続時間内にあ
るとき、位相制御手段からの制御信号により、ゲートト
リガ発生手段を介してゲートトリガ信号を発生させて、
該ゲートトリガ信号により、前記半導体素子を動作さ
せ、前記モータに電流を流してブレーキをかけるモータ
の電子ブレーキ装置において、前記遅延手段を除去し
て、直接、前記ブレーキ指令信号を基にしたブレーキ継
続時間を発生し、前記位相制御手段を、その制御信号に
基づくブレーキ動作の第１回目が、該制御信号オフ後、
前記モータの進相用コンデンサにかかる電圧の最初のゼ
ロクロス点で行い、第２回目以後は、前記半導体素子を
位相制御し得るように動作させ、前記モータに流すブレ
ーキ動作電流のピーク値を抑制するとともに、前記スナ
バ回路を除去した装置である。

【００１６】また、モータにブレーキ電流を流すため
の、交流電源に該モータを介し接続された半導体素子
と、該半導体素子から電源同期信号を検出する電源同期
信号検出部と、該検出された電源同期信号が入力される
電源同期信号入力部と、制御指令信号が入力され、ブレ
ーキ指令信号が出力される制御ロジック部と、該制御ロ
ジック部から出力されるブレーキ指令信号をある時間遅
延させる遅延回路と、該遅延回路から遅延ブレーキ指令
信号を基に、ブレーキ継続時間が設定、出力されるブレ
ーキ継続時間タイマ部と、位相制御部と、該位相制御部
から出力される制御信号と前記電源同期信号入力部から
出力される電源同期信号とが、前記タイマ部からのブレ
ーキ継続時間内にあるとき、出力信号を送出するＡＮＤ
回路と、該ＡＮＤ回路からの出力信号により、前記半導
体素子を動作させるゲートトリガ信号を出力するゲート
トリガ回路とからなり、前記モータに電流を流してブレ
ーキをかけるモータの電子ブレーキ装置において、前記
遅延回路を除去して、直接、前記ブレーキ指令信号を基
にして前記ブレーキ継続時間タイマ部からブレーキ継続
時間を発生し、前記位相制御部を、その出力制御信号に
基づくブレーキ動作の第１回目が、該制御信号オフ後、
前記モータの進相用コンデンサにかかる電圧の最初のゼ
ロクロス点で行い、第２回目以後は、前記半導体素子を
位相制御し得るように動作させ、前記モータに流すブレ
ーキ動作電流のピーク値を抑制するとともに、前記スナ
バ回路を除去した装置である。

【００１７】本発明は、以上のように構成されているの
で、その作用は、次のとおりである。前記遅延手段また
は遅延回路を除去するためには、前記半導体素子、例え
ばトライアックの同時オンの防止が必要である。同時オ
ン時の電流は、前記モータの進相用コンデンサに貯まっ
ている電荷によるものであり、該進相用コンデンサに電
荷が貯まっていない状態（すなわち、ゼロクロス点）で
電子ブレーキ用半導体素子をオンさせることにより、同
時オンが起こった場合でも、流れる電流は該半導体素子
の定格範囲内とすることが可能となる。したがって、従
来設けられていたタイムラグ用の前記遅延手段の必要は
無くなり、モータのオーバーラン特性を改善することが
できる。

【００１８】前記モータの進相用コンデンサにかかる電
圧のゼロクロス点で、電子ブレーキ用半導体をオンさせ
るため、電子ブレーキ動作時、運転用半導体素子に、そ
の素子のｄＶ／ｄｔ（Ｖは電圧、ｔは時間）の定格以上
電圧が印加されることがなくなり、該ｄＶ／ｄｔ抑制用
の前記スナバ回路の削除が可能になる。よって、回路構
成の簡素化および小型化が可能となる。

【００１９】高出力モータとの組み合わせ時の電子ブレ
ーキ動作は、ブレーキ電流を位相制御し、そのピーク電
流値を抑えているが、タイムラグ用の遅延手段の削除
と、ｄＶ／ｄｔによる誤動作防止の対策として、前記進
相用コンデンサにかかる電圧のゼロクロス点で電子ブレ
ーキ動作を行うと、ブレーキ電流ピーク値が大きくなっ
てしまうため、全ての電子ブレーキ動作を、前記ゼロク
ロス点で行うことはできない。

【００２０】そこで、電子ブレーキ動作の第１回目の
み、前記ゼロクロス点で行い、第２回目以後は位相制御
を行って、ブレーキ電流のピーク値を抑える。電子ブレ
ーキの第１回目の制動電流ピーク値は、該モータが回転
しているため抑えられ、位相制御したときのピーク値よ
りも小さい値に抑えることができる。また、前記ｄＶ／
ｄｔによる誤動作防止について、ブレーキ電流の第２回
目以後は、位相制御した場合であっても、前記進相用コ
ンデンサの端子間電圧が低く、電子ブレーキ動作時、該
運転用半導体に進相用コンデンサ両端電圧が印加された
場合でも、該素子のｄＶ／ｄｔ定格を越えることはな
く、同時オンは発生しない。よって、ブレーキ電流の第
１回目はゼロクロス点で、また第２回目以後は、位相制
御の動作により、ｄＶ／ｄｔによる誤動作防止と、ブレ
ーキ電流のピーク値の抑制をすることができる。

【００２１】

【発明の実施の形態】以下、図面に基づいて本発明の好
適な実施の形態を例示的に詳しく説明する。図１および
図２は、本発明のモータの電子ブレーキ制御装置の一実
施の形態を示し、図１は、該電子ブレーキ制御装置の構
成ブロック図、図２は、各部の動作を示すタイミングチ
ャートである。図１で、図３と同一部材には、同一符号
を付してその説明を省略する。

【００２２】図１において、前記ブレーキ制御装置Ａ１
は、図３の制御装置Ａに比べて、モータ駆動部３のモー
タ運転用トライアック３ａ，３ｂのそれぞれの両端に並
列に接続されているスナバ回路３ｃ，３ｄが削除される
とともに、遅延回路８が削除されて、制御ロジック部７
からの出力信号は、直接、ブレーキ時間を決定するブレ
ーキ継続時間タイマ部９に入力されている。（なお、２
３は、前記トライアック３ａ，３ｂのそれぞれのスナバ
回路３ｃ，３ｄが削除されたモータ駆動部とする。）ま
た、前記位相制御タイマ部１０に代えて、ブレーキ用信
号の位相を制御する位相制御部３０が設けられている。

【００２３】そこで、前記制御装置Ａ１の動作を、図１
および図２により説明する。該制御装置Ａ１において、
モータ１の運転中、交流電源に該モータ１を介し接続さ
れている、ブレーキ動作部４内のトライアック４ａの両
端に並列に接続された電源同期信号検出部５により、検
出された電源同期信号、すなわち、モータ進相用コンデ
ンサ２ａにかかる電圧から得られた電源同期信号を電源
同期信号入力部６に入力する。制御指令入力信号のブレ
ーキ信号ｍに基づいて、制御ロジック部７から出力され
る信号ｎは、直接、ブレーキ継続時間タイマ部９に出力
される。

【００２４】ここで、従来配設されていた前記遅延回路
８を削除しているので、前記モータ駆動部２３のトライ
アック３ａ，３ｂの同時オンが起こっても、その影響を
なくす必要がある。このため、前記モータ２の進相用コ
ンデンサ２ａにかかる電圧のゼロクロス点でブレーキ動
作部４のトライアック４ａをオンさせている。この場
合、同時オンが起こっても、前記トライアック３ａ，３
ｂに流れる電流は、該トライアック３ａ，３ｂの定格範
囲内とすることができる。

【００２５】前記制御ロジック部７から、直接、出力さ
れる信号ｎが、ブレーキ継続時間タイマ部９に入力され
ると、該ブレーキ継続時間タイマ部９からは、一定時間
Ｔ、例えば約３３０ｍｓ間継続するブレーキ継続信号ｐ
が出力される。この一定時間Ｔ内に、前記電源同期信号
入力部６からの電源同期信号（進相用コンデンサ２ａの
電圧のゼロクロス点で発生）と、該電源同期信号中の前
記進相用コンデンサ２ａに電圧がかかった後の最初のゼ
ロクロス信号により、前記位相制御部３０から出力され
る、第１回目の信号ｑとがＡＮＤ回路１１に入力され
る。該ＡＮＤ回路１１から前記ブレーキ動作部４のトラ
イアック４ａ用のゲートトリガ回路１２へＡＮＤ信号が
入力される。

【００２６】該ゲートトリガ回路１２から出力されるゲ
ートトリガ信号ｒによって、前記ブレーキ動作部４のト
ライアック４ａをオンさせる。しかし、この時点では、
ＡＣ電源１の電圧は負電圧であるので、該トライアック
４ａは動作しないが、該ＡＣ電源電圧がゼロクロス点を
過ぎて、正電圧になると、前記トライアック４ａは動作
してブレーキ電流が流れ、モータ２にブレーキ動作が行
われる。この時点で、前記電源同期信号入力部５からの
電源同期信号は、オフになる。そして、ＡＣ電源電圧
が、再び負電圧になるゼロクロス点で、前記トライアッ
ク４ａは動作しなくなり、ブレーキ電流が流れなくな
る。

【００２７】次いで、前記ＡＮＤ回路１１からの、ゲー
トトリガ信号ｒのオフ後、前記ＡＣ電源電圧が、負電圧
から再び正電圧になる最初のゼロクロス点で、第２回目
の前記位相制御部３０のパルス信号ｓを、前記ＡＮＤ回
路１１に出力する。該ＡＮＤ回路１１から、前記ブレー
キ動作部４のトライアック４ａ用ゲートトリガ回路１２
へＡＮＤ信号が入力される。該ブレーキ動作部４のトラ
イアック４ａを位相制御しながら動作させ、ブレーキ電
流を流す。このとき、該ブレーキ電流のピーク値を抑制
する。以後、前記ブレーキ継続時間タイマ部９から出力
される一定時間Ｔ内で、前記第２回目と同様に、前記ゲ
ートトリガ回路１２から、位相制御したゲートトリガ信
号ｔを繰り返し送出して、同様なブレーキ動作を、前記
一定時間Ｔのブレーキ継続の間、繰り返し行う。

【００２８】このように、従来設けられていたタイムラ
グ用の前記遅延回路８が除去されたため、前記モータ２
のオーバーラン特性を改善することができる。また、該
モータ２の進相用コンデンサ２ａにかかる電圧のゼロク
ロス点で、前記ブレーキ動作部４のトライアック４ａを
オンさせるため、ブレーキ動作時、該トライアック４ａ
に、該トライアック４ａのｄＶ／ｄｔ（Ｖは電圧、ｔは
時間）の定格以上電圧が印加されることがなくなり、該
ｄＶ／ｄｔ抑制用の前記スナバ回路３ｃ，３ｄを除去す
ることができる。よって、回路構成の簡素化および小型
化を図ることができる。

【００２９】さらに、ブレーキ動作の第１回目のみ、前
記モータ２の進相用コンデンサ２ａにかかる電圧のゼロ
クロス点で行い、第２回目以後は、ブレーキ動作部４の
トライアック４ａを位相制御しながら動作させ、ブレー
キ電流のピーク値を抑えている。なお、ブレーキ動作の
第１回目の制動電流ピーク値は、該モータ２が回転して
いるため抑えられ、位相制御したときのピーク値よりも
小さい値に抑えることができる。

【００３０】なお、本発明の技術は前記実施の形態にお
ける技術に限定されるものではなく、同様な機能を果た
す他の態様の手段によってもよく、また本発明の技術は
前記構成の範囲内において種々の変更、付加が可能であ
る。

【００３１】

【発明の効果】以上の説明から明らかなように本発明の
モータの電子ブレーキ制御装置によれば、従来、設けら
れる遅延手段を除去して、直接、前記ブレーキ指令信号
を基にしたブレーキ継続時間を発生し、前記位相制御手
段を、その制御信号に基づくブレーキ動作の第１回目
が、該制御信号のオフ後、前記モータの進相用コンデン
サにかかる電圧の最初のゼロクロス点で行い、第２回目
以後は、前記半導体素子を位相制御し得るように動作さ
せ、前記モータに流すブレーキ動作電流のピーク値を抑
制するとともに、前記スナバ回路が除去されるので、制
御指令と電子ブレーキ用信号との間のタイムラグをなく
し、ブレーキ動作時のモータの停止精度（オーバーラン
特性）を改善することができるとともに、前記半導体素
子、例えばトライアックの同時オンが起こっても、その
影響を受けることはない。

【００３２】また、本発明のモータの電子ブレーキ制御
装置は、モータ運転用の半導体素子、例えばトライアッ
クに並列に接続されているスナバ回路が削除できるた
め、回路構成を簡素化されて、小型化で、コストが安価
になるとともに、ブレーキ動作時に、ブレーキ電流のピ
ーク値が確実に抑制できる。このため、高出力モータに
も適用できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明のモータの電子ブレーキ制御装置の一実
施の形態を示す構成ブロック図だる。

【図２】図１の各部の動作を示すタイミングチャートで
ある。

【図３】従来のモータの電子ブレーキ制御装置を示す構
成ブロック図である。

【図４】図３の各部の動作を示すタイミングチャートで
ある。

【符号の説明】

Ａ２ 電子速度制御装置 １ ＡＣ電源 ２ インダクションモータ ２ａ 進相用コンデンサ ３，２３ モータ駆動部 ３ａ，３ｂ，４ａ トライアック ３ｃ，３ｄ スナバ回路 ４ ブレーキ動作部 ５ 電源同期信号検出部 ６ 電源同期信号入力部 ７ 制御ロジック部 ８ 遅延回路 ９ ブレーキ継続時間タイマ部 １０ 位相制御タイマ部 １１ ＡＮＤ回路 １２ ゲートトリガ回路 ３０ 位相制御部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 モータにブレーキ電流を流すための、交
   流電源に該モータを介し接続された半導体素子から電源
   同期信号を検出し、該電源同期信号が、ブレーキ指令信
   号を遅延手段を介して遅延された信号を基づくブレーキ
   継続時間内にあるとき、位相制御手段からの制御信号に
   より、ゲートトリガ発生手段を介してゲートトリガ信号
   を発生させて、該ゲートトリガ信号により、前記半導体
   素子を動作させ、前記モータに電流を流してブレーキを
   かける装置において、 前記遅延手段を除去して、直接、前記ブレーキ指令信号
   を基にしたブレーキ継続時間を発生し、前記位相制御手
   段を、その制御信号に基づくブレーキ動作の第１回目
   が、該制御信号オフ後、前記モータの進相用コンデンサ
   にかかる電圧の最初のゼロクロス点で行い、第２回目以
   後は、前記半導体素子を位相制御し得るように動作さ
   せ、前記モータに流すブレーキ動作電流のピーク値を抑
   制するとともに、前記スナバ回路を除去することを特徴
   とするモータの電子ブレーキ制御装置。
2. 【請求項２】 モータにブレーキ電流を流すための、交
   流電源に該モータを介し接続された半導体素子と、該半
   導体素子から電源同期信号を検出する電源同期信号検出
   部と、該検出された電源同期信号が入力される電源同期
   信号入力部と、制御指令信号が入力され、ブレーキ指令
   信号が出力される制御ロジック部と、該制御ロジック部
   から出力されるブレーキ指令信号をある時間遅延させる
   遅延回路と、該遅延回路から遅延ブレーキ指令信号を基
   に、ブレーキ継続時間が設定、出力されるブレーキ継続
   時間タイマ部と、位相制御部と、該位相制御部から出力
   される制御信号と前記電源同期信号入力部から出力され
   る電源同期信号とが、前記タイマ部からのブレーキ継続
   時間内にあるとき、出力信号を送出するＡＮＤ回路と、
   該ＡＮＤ回路からの出力信号により、前記半導体素子を
   動作させるゲートトリガ信号を出力するゲートトリガ回
   路とからなり、前記モータに電流を流してブレーキをか
   ける装置において、 前記遅延回路を除去して、直接、前記ブレーキ指令信号
   を基にして前記ブレーキ継続時間タイマ部からブレーキ
   継続時間を発生し、前記位相制御部を、その出力制御信
   号に基づくブレーキ動作の第１回目が、該制御信号オフ
   後、前記モータの進相用コンデンサにかかる電圧の最初
   のゼロクロス点で行い、第２回目以後は、前記半導体素
   子を位相制御し得るように動作させ、前記モータに流す
   ブレーキ動作電流のピーク値を抑制するとともに、前記
   スナバ回路を除去することを特徴とするモータの電子ブ
   レーキ制御装置。