JP2001128449A - フライバック型スイッチング電源 - Google Patents
フライバック型スイッチング電源Info
- Publication number
- JP2001128449A JP2001128449A JP30905599A JP30905599A JP2001128449A JP 2001128449 A JP2001128449 A JP 2001128449A JP 30905599 A JP30905599 A JP 30905599A JP 30905599 A JP30905599 A JP 30905599A JP 2001128449 A JP2001128449 A JP 2001128449A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- turned
- mosfet
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【課題】制御ICを使用した電流臨界動作型フライバック
コンバータにおいて、起動時の主スイッチング素子オン
タイミング誤動作を防止することにより、起動時の主ス
イッチング素子への過剰なストレスが印加されることを
防ぎ、より安全度の高いスイッチング電源を提供する。 【解決手段】電源起動時の制御巻線４電圧にはMOSFET２
オフ時のリンギング電圧は発生するが、タイマー１７に
よりMOSFET２がオフしてから一定時間の検出ブランク時
間を設けて、MOSFET２OFF時の制御巻線４リンギング電
圧による誤検出を防ぎ、主スイッチング素子への過剰な
ストレスを防止する。
コンバータにおいて、起動時の主スイッチング素子オン
タイミング誤動作を防止することにより、起動時の主ス
イッチング素子への過剰なストレスが印加されることを
防ぎ、より安全度の高いスイッチング電源を提供する。 【解決手段】電源起動時の制御巻線４電圧にはMOSFET２
オフ時のリンギング電圧は発生するが、タイマー１７に
よりMOSFET２がオフしてから一定時間の検出ブランク時
間を設けて、MOSFET２OFF時の制御巻線４リンギング電
圧による誤検出を防ぎ、主スイッチング素子への過剰な
ストレスを防止する。
Description
【０００１】
【発明の属する分野】本発明は制御ICを使用した一石式
コンバータに関するもので電流臨界動作型フライバック
コンバータと呼ばれる直流変換器の起動時誤動作を防止
する回路に関するものである。
コンバータに関するもので電流臨界動作型フライバック
コンバータと呼ばれる直流変換器の起動時誤動作を防止
する回路に関するものである。
【０００２】
【従来の技術】図４は、従来技術の回路例、図５はその
動作図を示すもので、図中１は直流電源、２はMOSFET
（主スイッチング素子）、７は巻線検出コンパレータ、
９は巻線検出保護ツェナー、８はリファレンス電圧、６
はIC制御部、５は抵抗、３は１次巻線、２０は２次巻
線、４は制御巻線、１８はトランス、１９は出力整流ダ
イオード、２１は出力コンデンサ、CONTは制御回路であ
る。又、図５において（ａ）は制御巻線４の電圧（VN
C）（ｂ）は巻線検出コンパレータ７の非反転入力電圧
（Vc）、（ｃ）はMOSFET２のゲート・ソース間電圧（V
G）、（ｄ）はMOSFET２のドレイン電流（ID）、（ｅ）
は出力整流ダイオード１９の電流波形（IF）、（ｆ）は
MOSFET２のドレイン・ソース間電圧（VDS）である。
動作図を示すもので、図中１は直流電源、２はMOSFET
（主スイッチング素子）、７は巻線検出コンパレータ、
９は巻線検出保護ツェナー、８はリファレンス電圧、６
はIC制御部、５は抵抗、３は１次巻線、２０は２次巻
線、４は制御巻線、１８はトランス、１９は出力整流ダ
イオード、２１は出力コンデンサ、CONTは制御回路であ
る。又、図５において（ａ）は制御巻線４の電圧（VN
C）（ｂ）は巻線検出コンパレータ７の非反転入力電圧
（Vc）、（ｃ）はMOSFET２のゲート・ソース間電圧（V
G）、（ｄ）はMOSFET２のドレイン電流（ID）、（ｅ）
は出力整流ダイオード１９の電流波形（IF）、（ｆ）は
MOSFET２のドレイン・ソース間電圧（VDS）である。
【０００３】図４において直流電源１の電圧がオンする
とIC制御部６よりMOSFET２をオンさせる信号が出力され
MOSFET２がオンする。これによりMOSFET２のドレイン電
流は図５（ｄ）の様に時間とともに増加しトランス１８
にエネルギーを蓄積する。ドレイン電流がある値まで増
加するとIC制御部６よりオフ信号が出力されMOSFET２は
オフする。MOSFET２がオフするとトランス１８に蓄えら
れていたエネルギーは、2次巻線２０より出力整流ダイ
オード１９を通し出力コンデンサ２１を充電しはじめ
る。電源起動時に出力電圧が上がっていない状態で制御
巻線フライバック電圧（VNC）は
とIC制御部６よりMOSFET２をオンさせる信号が出力され
MOSFET２がオンする。これによりMOSFET２のドレイン電
流は図５（ｄ）の様に時間とともに増加しトランス１８
にエネルギーを蓄積する。ドレイン電流がある値まで増
加するとIC制御部６よりオフ信号が出力されMOSFET２は
オフする。MOSFET２がオフするとトランス１８に蓄えら
れていたエネルギーは、2次巻線２０より出力整流ダイ
オード１９を通し出力コンデンサ２１を充電しはじめ
る。電源起動時に出力電圧が上がっていない状態で制御
巻線フライバック電圧（VNC）は
【数１】 Nc：制御巻線４の巻数 Ns：２次巻線２０の巻数 Vo：出力電圧 VF：ダイオード１９の順方向電圧
【０００４】であらわされるが、Voが０に近いので、制
御巻線４の電圧は非常に低い電圧となる。又、MOSFET２
がオフするタイミングでドレイン電流変化とトランス１
８のリーケージインダクタンスによりMOSFET２のドレイ
ン・ソース間電圧VDSにリンギング電圧（リンギング電
圧は、サージ電圧の振動を示す）が発生し図５（ａ）の
様に制御巻線４にもその電圧に比例した電圧が発生す
る。そのリンギング電圧は制御巻線の４フライバック電
圧に収束する様に振動が起こるので起動時制御巻線４フ
ライバック電圧が低いことによりMOSFET２OFF時に巻線
検出コンパレータ７は非反転入力端子電圧が、リファレ
ンス電圧８を下回る。よって、巻線検出コンパレータ７
よりIC制御部６へオントリガ信号が出力され制御部６よ
りオン信号が出力されることによりMOSFET２がオンす
る。
御巻線４の電圧は非常に低い電圧となる。又、MOSFET２
がオフするタイミングでドレイン電流変化とトランス１
８のリーケージインダクタンスによりMOSFET２のドレイ
ン・ソース間電圧VDSにリンギング電圧（リンギング電
圧は、サージ電圧の振動を示す）が発生し図５（ａ）の
様に制御巻線４にもその電圧に比例した電圧が発生す
る。そのリンギング電圧は制御巻線の４フライバック電
圧に収束する様に振動が起こるので起動時制御巻線４フ
ライバック電圧が低いことによりMOSFET２OFF時に巻線
検出コンパレータ７は非反転入力端子電圧が、リファレ
ンス電圧８を下回る。よって、巻線検出コンパレータ７
よりIC制御部６へオントリガ信号が出力され制御部６よ
りオン信号が出力されることによりMOSFET２がオンす
る。
【０００５】トランス１８のエネルギーが放出したのを
検出してMOSFET２をオンするのでドレイン電流IDは０Ａ
から流れ始めるが、誤動作によりMOSFET２オフ直後に再
度オンするので、MOSFET２オフ期間が短くなる。MOSFET
２再オン時の流れ始め電流値（ID）は一波前のMOSFET
ドレイン電流ピーク値（ID）からΔID分だけ下がる。
検出してMOSFET２をオンするのでドレイン電流IDは０Ａ
から流れ始めるが、誤動作によりMOSFET２オフ直後に再
度オンするので、MOSFET２オフ期間が短くなる。MOSFET
２再オン時の流れ始め電流値（ID）は一波前のMOSFET
ドレイン電流ピーク値（ID）からΔID分だけ下がる。
【数２】 Np：１次巻線３の巻数 toff：MOSFET２のoff時間 Lp：１次巻線３のインダクタンス
【０００６】よって、Voが小さくtoffが短いとMOSFET２
再オン時の流れはじめ電流はほとんど下がらずMOSFET２
は再びオンすることになるので、ドレイン電流は図５
（ｄ）の様に増加していく。ドレイン電流の増加により
仮に制御ICに過電流検出機能があり動作したとしても電
流検出用コンパレータや制御ICの動作遅れ分の時間はMO
SFET２がオンしてしまうのでドレイン電流はさらに増加
し、それに比例して図５（ｆ）の様にVDSサージ電圧も
大きくなる。しかし発振が続くと出力電圧が徐々に上昇
するので、MOSFET２オフ時の制御巻線４のフライバック
電圧も上昇し制御巻線４のリンギング電圧は、巻線検出
コンパレータ７の非反転入力端子電圧がリファレンス電
圧８を下回らない様になるので、トランス１８のエネル
ギーが放出されてからMOSFET２がオンする正常動作へと
移行する。正常な動作では、２次巻線２０によりエネル
ギーの放出が終わると、MOSFET２のオン期間に制御巻線
４に発生していたフライバック電圧が下降し、その電圧
が巻線検出コンパレータ７のリファレンス電圧８を下回
るとコンパレータ７よりIC制御部６へオントリガ信号が
出力されIC制御部６よりMOSFET２へオン信号が出力され
再びMOSFET２がオンし発振を維持する。
再オン時の流れはじめ電流はほとんど下がらずMOSFET２
は再びオンすることになるので、ドレイン電流は図５
（ｄ）の様に増加していく。ドレイン電流の増加により
仮に制御ICに過電流検出機能があり動作したとしても電
流検出用コンパレータや制御ICの動作遅れ分の時間はMO
SFET２がオンしてしまうのでドレイン電流はさらに増加
し、それに比例して図５（ｆ）の様にVDSサージ電圧も
大きくなる。しかし発振が続くと出力電圧が徐々に上昇
するので、MOSFET２オフ時の制御巻線４のフライバック
電圧も上昇し制御巻線４のリンギング電圧は、巻線検出
コンパレータ７の非反転入力端子電圧がリファレンス電
圧８を下回らない様になるので、トランス１８のエネル
ギーが放出されてからMOSFET２がオンする正常動作へと
移行する。正常な動作では、２次巻線２０によりエネル
ギーの放出が終わると、MOSFET２のオン期間に制御巻線
４に発生していたフライバック電圧が下降し、その電圧
が巻線検出コンパレータ７のリファレンス電圧８を下回
るとコンパレータ７よりIC制御部６へオントリガ信号が
出力されIC制御部６よりMOSFET２へオン信号が出力され
再びMOSFET２がオンし発振を維持する。
【０００７】
【解決すべき課題】図４従来回路において、起動時の制
御巻線検出の誤検出によりMOSFET２のドレイン電流、ド
レイン・ソース間電圧ストレスが大きくなる。これは最
悪のケースにおいてMOSFET２の破損を引き起こす要因と
もなりうるので何らかの対策が必要となる。本発明は、
制御ICを使用した電流臨界動作型フライバックコンバー
タにおいて起動時の主スイッチング素子オンタイミング
誤動作を防止し、サージ電圧によるMOSFETの破損を防止
する。
御巻線検出の誤検出によりMOSFET２のドレイン電流、ド
レイン・ソース間電圧ストレスが大きくなる。これは最
悪のケースにおいてMOSFET２の破損を引き起こす要因と
もなりうるので何らかの対策が必要となる。本発明は、
制御ICを使用した電流臨界動作型フライバックコンバー
タにおいて起動時の主スイッチング素子オンタイミング
誤動作を防止し、サージ電圧によるMOSFETの破損を防止
する。
【０００８】
【課題を解決するための本発明の手段】上記課題を解決
するため請求項１の発明は一次巻線、二次巻線および制
御巻線を有するトランスと前記一次巻線に直列接続され
た半導体スイッチと、前記半導体スイッチをオン、オフ
制御する制御回路と、前記二次巻線に接続された整流回
路を備え該半導体スイッチのオン時に前記トランスに蓄
積されたエネルギーを該半導体スイッチのオフ時に該二
次巻線より整流回路に放出するようにしたフライバック
型スイッチング電源において、前記制御回路は、該二次
巻線の放出エネルギーがゼロになるタイミング検出する
タイミング検出手段と、タイマー手段を有し、前記タイ
ミング検出手段の出力信号と前記タイマー手段のタイマ
ー信号との論理出力により該半導体スイッチをオン動作
させるようにしたことを特徴とし、この構成により、主
スイッチング素子がオフしてから一定時間の検出ブラン
ク期間をおき制御巻線電圧検出を動作させることにより
起動時の誤動作を防ぎ主スイッチング素子への過剰なス
トレスを防止する。
するため請求項１の発明は一次巻線、二次巻線および制
御巻線を有するトランスと前記一次巻線に直列接続され
た半導体スイッチと、前記半導体スイッチをオン、オフ
制御する制御回路と、前記二次巻線に接続された整流回
路を備え該半導体スイッチのオン時に前記トランスに蓄
積されたエネルギーを該半導体スイッチのオフ時に該二
次巻線より整流回路に放出するようにしたフライバック
型スイッチング電源において、前記制御回路は、該二次
巻線の放出エネルギーがゼロになるタイミング検出する
タイミング検出手段と、タイマー手段を有し、前記タイ
ミング検出手段の出力信号と前記タイマー手段のタイマ
ー信号との論理出力により該半導体スイッチをオン動作
させるようにしたことを特徴とし、この構成により、主
スイッチング素子がオフしてから一定時間の検出ブラン
ク期間をおき制御巻線電圧検出を動作させることにより
起動時の誤動作を防ぎ主スイッチング素子への過剰なス
トレスを防止する。
【０００９】上記課題を解決するための請求項２の発明
は、制御回路にスイッチング電源が起動時から定常動作
に移行したことを検出する定常検出手段を設け前記定常
検出手段の信号によりタイマー信号を解除するようにし
たことを特徴とする。この構成により起動時から定常動
作への移行を円滑にできる。
は、制御回路にスイッチング電源が起動時から定常動作
に移行したことを検出する定常検出手段を設け前記定常
検出手段の信号によりタイマー信号を解除するようにし
たことを特徴とする。この構成により起動時から定常動
作への移行を円滑にできる。
【００１０】
【実施の態様】図１は本発明の第１実施例回路図、図２
はその動作説明図で、従来型と同一符号は同等機能部分
を示す。図中１は直流電源、２はMOSFET（主スイッチン
グ素子）、７は巻線検出コンパレータ、９は巻線検出保
護ツェナー、５は抵抗、８はリファレンス電圧、１４は
ANDゲート、１７はタイマー、６はIC制御部、３は一次
巻線、４は制御巻線、２０は２次巻線、１８はトラン
ス、２次整流平滑回路として１９は出力整流ダイオー
ド、２１は出力コンデンサ、CONTは制御回路である。図
２において（ａ）は制御巻線４の電圧（VNC）、（ｂ）
は巻線検出コンパレータ７の非反転入力電圧（Vc）、
（ｃ）はタイマー１７の出力（ANDゲート１４入力）（V
T）、（ｄ）はMOSFET２のゲート・ソース間電圧（V
G）、（ｅ）はMOSFET２のドレイン電流（ID）、（ｆ）
は出力整流ダイオード１９の電流（IF）、（ｇ）はMOSF
ET２のドレイン電圧（VDS）である。
はその動作説明図で、従来型と同一符号は同等機能部分
を示す。図中１は直流電源、２はMOSFET（主スイッチン
グ素子）、７は巻線検出コンパレータ、９は巻線検出保
護ツェナー、５は抵抗、８はリファレンス電圧、１４は
ANDゲート、１７はタイマー、６はIC制御部、３は一次
巻線、４は制御巻線、２０は２次巻線、１８はトラン
ス、２次整流平滑回路として１９は出力整流ダイオー
ド、２１は出力コンデンサ、CONTは制御回路である。図
２において（ａ）は制御巻線４の電圧（VNC）、（ｂ）
は巻線検出コンパレータ７の非反転入力電圧（Vc）、
（ｃ）はタイマー１７の出力（ANDゲート１４入力）（V
T）、（ｄ）はMOSFET２のゲート・ソース間電圧（V
G）、（ｅ）はMOSFET２のドレイン電流（ID）、（ｆ）
は出力整流ダイオード１９の電流（IF）、（ｇ）はMOSF
ET２のドレイン電圧（VDS）である。
【００１１】図１において、直流電源１の電圧がオンす
るとIC制御部６よりMOSFET２をオンさせる信号が出力さ
れMOSFET２がオンする。これによりMOSFET２のドレイン
電流は図２（ｅ）の様に時間とともに増加しトランス１
８にエネルギーを蓄積する。ドレイン電流がある値まで
増加するとIC制御部６よりオフトリガ信号が出力されMO
SFET２はオフする。MOSFET２がオフするとトランス１８
に蓄えられていたエネルギーは、２次巻線２０より出力
整流ダイオ−ド１９を通し出力コンデンサ２１を充電し
はじめる。従来回路と同様に電源起動時の制御巻線４電
圧には図２（ａ）の様にMOSFET２オフ時のリンギング電
圧は発生するが、タイマー１７によりMOSFET２がオフし
てから一定時間の検出ブランク時間を設けているのでMO
SFET２のオフ時の制御巻線４リンギング電圧による誤検
出は起こらない。即ちタイマー１４の出力信号とコンパ
レータ７の出力信号はANDゲート１４により論理構成さ
れIC制御部６により、この間のMOSFET２のオン信号を停
止する。
るとIC制御部６よりMOSFET２をオンさせる信号が出力さ
れMOSFET２がオンする。これによりMOSFET２のドレイン
電流は図２（ｅ）の様に時間とともに増加しトランス１
８にエネルギーを蓄積する。ドレイン電流がある値まで
増加するとIC制御部６よりオフトリガ信号が出力されMO
SFET２はオフする。MOSFET２がオフするとトランス１８
に蓄えられていたエネルギーは、２次巻線２０より出力
整流ダイオ−ド１９を通し出力コンデンサ２１を充電し
はじめる。従来回路と同様に電源起動時の制御巻線４電
圧には図２（ａ）の様にMOSFET２オフ時のリンギング電
圧は発生するが、タイマー１７によりMOSFET２がオフし
てから一定時間の検出ブランク時間を設けているのでMO
SFET２のオフ時の制御巻線４リンギング電圧による誤検
出は起こらない。即ちタイマー１４の出力信号とコンパ
レータ７の出力信号はANDゲート１４により論理構成さ
れIC制御部６により、この間のMOSFET２のオン信号を停
止する。
【００１２】又、巻線検出コンパレータ７のリファレン
ス電圧８を より低い値に設定すれば検出ブランク時間が経過後でも
二次巻線２０より出力整流ダイオード１９を通し出力コ
ンデンサ２１を充電する電流が0Aになるまで制御巻線４
のフライバック電圧は巻線検出コンパレータ７のリファ
レンス電圧８より高い値となり、発振１波目から２次巻
線２０より出力整流ダイオード１９を通し出力コンデン
サ２１を充電する電流の0Aになるタイミングを検出する
ことができる。この様に2次巻線２０よりエネルギーが
放出し終わると、MOSFET２のON期間に制御巻線４に発生
していたフライバック電圧は下降し始める。その巻線検
出コンパレータ７の非反転入力端子電圧がリファレンス
電圧８以下になると巻線検出コンパレータ７はONトリガ
信号を出力しその時点でタイマー１７の検出ブランク時
間が終わっていればMOSFET２へON信号が出力されMOSFET
２がONする。これにより発振を継続する。
ス電圧８を より低い値に設定すれば検出ブランク時間が経過後でも
二次巻線２０より出力整流ダイオード１９を通し出力コ
ンデンサ２１を充電する電流が0Aになるまで制御巻線４
のフライバック電圧は巻線検出コンパレータ７のリファ
レンス電圧８より高い値となり、発振１波目から２次巻
線２０より出力整流ダイオード１９を通し出力コンデン
サ２１を充電する電流の0Aになるタイミングを検出する
ことができる。この様に2次巻線２０よりエネルギーが
放出し終わると、MOSFET２のON期間に制御巻線４に発生
していたフライバック電圧は下降し始める。その巻線検
出コンパレータ７の非反転入力端子電圧がリファレンス
電圧８以下になると巻線検出コンパレータ７はONトリガ
信号を出力しその時点でタイマー１７の検出ブランク時
間が終わっていればMOSFET２へON信号が出力されMOSFET
２がONする。これにより発振を継続する。
【００１３】図３は、本発明の第二実施例回路図で、第
一実施例回路図と同一符号は同等機能部分を示す。第一
実施例回路図と異なる部分は、起動時誤動作防止回路を
電源が定常動作に移行すると機能を停止する回路を有す
るところにある。１０は起動/定常動作判定用コンパレ
ータ、１３はタイマー、１２はANDゲート、１５は起動/
定常動作状態保持用RSフリップフロップ、１６はNANDゲ
ートにより構成される。
一実施例回路図と同一符号は同等機能部分を示す。第一
実施例回路図と異なる部分は、起動時誤動作防止回路を
電源が定常動作に移行すると機能を停止する回路を有す
るところにある。１０は起動/定常動作判定用コンパレ
ータ、１３はタイマー、１２はANDゲート、１５は起動/
定常動作状態保持用RSフリップフロップ、１６はNANDゲ
ートにより構成される。
【００１４】起動時の動作は第一実施例と同様の動作で
あり、MOSFET２OFF時の制御巻線４のフライバック電圧
は の式によりあらわされ、出力電圧Voにほぼ比例した値と
なる。つまり、出力電圧を制御巻線４のフライバック電
圧をタイマー１３で設定されたブランク時間の後で、検
出することにより間接的に検出し起動/定常動作判定用
コンパレータ１０の非反転入力電圧がリファレンス電圧
１１以上になるのを検出し起動/定常動作状態保持用RS
フリップフロップ１５をセットする。一度起動/定常動
作状態保持用RSフリップフロップ１５がセットされると
リセットされるまでNANDゲート１６とANDゲート１４で
タイマー１７の出力状態に関係なく巻線検出コンパレー
タからのONトリガ信号をIC制御部６へ送る様に動作す
る。又、直流電源１がOFFし電源の発振が一旦停止して
から直流電源１がONした場合IC制御部６より起動/定常
動作状態保持用RSフリップフロップがリセットされる信
号が送られ、起動誤動作防止回路は再び動作する。
あり、MOSFET２OFF時の制御巻線４のフライバック電圧
は の式によりあらわされ、出力電圧Voにほぼ比例した値と
なる。つまり、出力電圧を制御巻線４のフライバック電
圧をタイマー１３で設定されたブランク時間の後で、検
出することにより間接的に検出し起動/定常動作判定用
コンパレータ１０の非反転入力電圧がリファレンス電圧
１１以上になるのを検出し起動/定常動作状態保持用RS
フリップフロップ１５をセットする。一度起動/定常動
作状態保持用RSフリップフロップ１５がセットされると
リセットされるまでNANDゲート１６とANDゲート１４で
タイマー１７の出力状態に関係なく巻線検出コンパレー
タからのONトリガ信号をIC制御部６へ送る様に動作す
る。又、直流電源１がOFFし電源の発振が一旦停止して
から直流電源１がONした場合IC制御部６より起動/定常
動作状態保持用RSフリップフロップがリセットされる信
号が送られ、起動誤動作防止回路は再び動作する。
【００１５】
【発明の効果】本発明の電流臨界動作型フライバック電
源では、起動時に電流臨界点の検出に主スイッチがOFF
してから一定期間のブランクを設ける回路を付加するこ
とにより起動時の誤動作を防ぎ、起動時の主スイッチへ
の過剰なストレスが加わるのを防止することが可能とな
る。
源では、起動時に電流臨界点の検出に主スイッチがOFF
してから一定期間のブランクを設ける回路を付加するこ
とにより起動時の誤動作を防ぎ、起動時の主スイッチへ
の過剰なストレスが加わるのを防止することが可能とな
る。
【図１】本発明の第一実施例回路図
【図２】本発明実施例回路図の動作説明図
【図３】本発明の第二実施例回路図
【図４】従来回路図
【図５】従来回路図の動作説明図
１：直流電源 ２：MOSFET（メインスイッチング素子） ３：1次巻線 ４：制御巻線 ５：抵抗 ６：制御IC制御部 ７：巻線検出コンパレータ ８：リファレンス電圧（巻線検出コンパレータ７） ９：巻線検出保護ツェナー １０：起動/定常動作判定用コンパレータ １１：リファレンス電圧（起動/定常動作判定用コンパ
レータ１０） １２：ANDゲート １３：タイマー（起動/定常動作判定用） １４：ANDゲート １５：起動/定常動作状態保持用RSフリップフロップ １６：NANDゲート １７：タイマー（巻線検出ブランク用） １８：トランス １９：出力整流ダイオード ２０：2次巻線 ２１：出力コンデンサ
レータ１０） １２：ANDゲート １３：タイマー（起動/定常動作判定用） １４：ANDゲート １５：起動/定常動作状態保持用RSフリップフロップ １６：NANDゲート １７：タイマー（巻線検出ブランク用） １８：トランス １９：出力整流ダイオード ２０：2次巻線 ２１：出力コンデンサ
Claims (2)
- 【請求項１】一次巻線、二次巻線および制御巻線を有す
るトランスと、前記一次巻線に直列接続された半導体ス
イッチと、前記半導体スイッチをオン、オフ制御する制
御回路と、前記二次巻線に接続された整流回路を備え該
半導体スイッチのオン時に前記トランスに蓄積されたエ
ネルギーを該半導体スイッチのオフ時に該二次巻線より
整流回路に放出するようにしたフライバック型スイッチ
ング電源において、前記制御回路は、該二次巻線の放出
エネルギーがゼロになるタイミングを検出するタイミン
グ検出手段と、タイマー手段を有し、前記タイミング検
出手段の出力信号と前記タイマー手段のタイマー信号と
の論理出力により該半導体スイッチをオン動作させるよ
うにしたことを特徴とするフライバック型スイッチング
電源。 - 【請求項２】制御回路にスイッチング電源が起動時から
定常動作に移行したことを検出する定常検出手段を設け
前記定常検出手段の信号によりタイマー信号を解除する
ようにしたことを特徴とする請求項１のフライバック型
スイッチング電源。 【請求項２】定常検出手段は半導体スイッチのオフ時、
制御巻線電圧が設定電圧に達し且つ所定時間継続するこ
とを確認する回路により構成されたことを特徴とする請
求項２のフライバック型スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30905599A JP4311831B2 (ja) | 1999-10-29 | 1999-10-29 | フライバック型スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30905599A JP4311831B2 (ja) | 1999-10-29 | 1999-10-29 | フライバック型スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001128449A true JP2001128449A (ja) | 2001-05-11 |
| JP4311831B2 JP4311831B2 (ja) | 2009-08-12 |
Family
ID=17988344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30905599A Expired - Lifetime JP4311831B2 (ja) | 1999-10-29 | 1999-10-29 | フライバック型スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4311831B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104836444A (zh) * | 2015-04-24 | 2015-08-12 | 矽力杰半导体技术(杭州)有限公司 | 一种自适应消隐时间的控制方法及电路 |
| JP2017163655A (ja) * | 2016-03-08 | 2017-09-14 | 株式会社デンソー | スイッチング素子の故障検出回路 |
-
1999
- 1999-10-29 JP JP30905599A patent/JP4311831B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104836444A (zh) * | 2015-04-24 | 2015-08-12 | 矽力杰半导体技术(杭州)有限公司 | 一种自适应消隐时间的控制方法及电路 |
| CN104836444B (zh) * | 2015-04-24 | 2017-07-11 | 矽力杰半导体技术(杭州)有限公司 | 一种自适应消隐时间的控制方法及电路 |
| JP2017163655A (ja) * | 2016-03-08 | 2017-09-14 | 株式会社デンソー | スイッチング素子の故障検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4311831B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4979536B2 (ja) | スイッチング電源装置 | |
| US8159846B2 (en) | Switching control circuit, semiconductor device and switching power source apparatus | |
| US7848124B2 (en) | Overload and short protected soft-start converter | |
| US7558093B1 (en) | Power converter with emulated peak current mode control | |
| JP4774904B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7391629B2 (en) | Switching mode power supply with controller for handling overcurrents | |
| JP4289904B2 (ja) | Ａｃ−ｄｃコンバータ | |
| US9385614B2 (en) | Switching power supply | |
| JP2005518177A (ja) | パワーコンバータの騒音低減 | |
| JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
| US8330443B2 (en) | Circuit arrangement and method for controlling power converters | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| JPH1080135A (ja) | 交流−直流変換装置 | |
| JP2001128449A (ja) | フライバック型スイッチング電源 | |
| JPH10257759A (ja) | スイッチング電源回路 | |
| JP3634062B2 (ja) | スイッチモード電源のスタートアップ保護回路 | |
| JP2006238572A (ja) | スイッチング電源装置 | |
| JP2003125578A (ja) | スイッチング電源 | |
| JP2004080859A (ja) | スイッチング電源制御回路 | |
| JP2022115278A (ja) | 制御回路、制御方法及びスイッチング電源 | |
| JP2004320912A (ja) | スイッチング電源装置 | |
| JP2989981B2 (ja) | 電源起動回路 | |
| JP2002135967A (ja) | 安定化電源における過電圧保護回路 | |
| JPH1146480A (ja) | スイッチング電源装置 | |
| JPH08275515A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4311831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |