JP2022115278A - 制御回路、制御方法及びスイッチング電源 - Google Patents

Abstract

【課題】デッドタイムを補正することで、ＺＶＳが可能となる制御回路を提供する。【解決手段】本発明は、第１のスイッチング素子の一端と第２のスイッチング素子の一端を電気的に接続する接続点ｐの電圧Ｖｓの微分信号ＤＴをデッドタイミング検出信号として生成する微分信号生成部１１と、微分信号生成部が生成した微分信号からエッジ検出信号Ｄｔｏｕｔを生成するエッジ検出信号生成部１２と、エッジ検出信号生成部が生成したエッジ検出信号に基づいて充放電可能なコンデンサＣｔへの充電を開始させる電圧信号生成部１３と、エッジ検出信号生成部が生成したエッジ検出信号に基づいて制御信号Ｄｒ_ｏｕｔを生成する制御信号生成部１４と、制御信号生成部が生成した制御信号に基づいて第１及び第２のスイッチング素子を駆動する駆動信号ＶＧＨ，ＶＧＬを生成するドライブ信号生成部１５を具備する制御回路である。【選択図】図１

Description

本発明は、制御回路、制御方法及びスイッチング電源に関する。

従来の制御回路は、一方のスイッチング素子と他方のスイッチング素子とが、同時にオンしないようにデッドタイムが設定されていた（例えば特許文献１参照）。そのため、デッドタイムの不足によるサージ電流を発生させないように設計者が回路設計を行っていた。それにより、設計が煩雑となったり、サージ電流発生を回避することで他の負荷領域での効率の悪化が生じることがあった。

特開２０１４－２３６５９６号公報

本発明の種々の態様は、デッドタイムを補正することで、デッドタイムの過不足を抑制し、ＺＶＳ(Zero Voltage Switching)が可能となる制御回路、制御方法及びスイッチング電源を提供することを目的とする。

以下に本発明の種々の態様について説明する。

［１］第１のスイッチング素子と第２のスイッチング素子を制御する制御回路であって、
前記第１のスイッチング素子の一端と前記第２のスイッチング素子の一端を電気的に接続する接続点の電圧の微分信号をデッドタイミング検出信号として生成する微分信号生成部と、
前記微分信号生成部が生成した前記微分信号からエッジ検出信号を生成するエッジ検出信号生成部と、
前記エッジ検出信号生成部が生成した前記エッジ検出信号に基づいて充放電可能なコンデンサへの充電を開始させる電圧信号生成部と、
前記エッジ検出信号生成部が生成した前記エッジ検出信号に基づいて制御信号を生成する制御信号生成部と、
前記制御信号生成部が生成した前記制御信号に基づいて前記第１及び第２のスイッチング素子を駆動する駆動信号を生成するドライブ信号生成部と、
を具備することを特徴とする制御回路。

［２］上記［１］において、
前記制御回路は、最小のデッドタイムを設定することが可能なタイミング設定部を有し、
前記エッジ検出信号が生成された時点で前記コンデンサの電圧波形が放電終了閾値に到達していない場合は、前記コンデンサの電圧波形が放電終了閾値に到達した時に、前記タイミング設定部が前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御回路。

［３］上記［１］又は［２］において、
前記制御回路は、最大デッドタイムを計測する最大デッドタイム・タイマー部を有し、
前記最大デッドタイム・タイマー部は、前記エッジ検出信号が生成される前に前記最大デッドタイムに到達した場合、前記最大デッドタイムに到達した時に、前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御回路。

［４］上記［１］から［３］のいずれか一項に記載の制御回路と、
前記第１のスイッチング素子の他端に電気的に接続され、前記第１のスイッチング素子に電力を供給する電源と、
を有することを特徴とするスイッチング電源。

［５］上記［４］において、
前記制御回路は、
前記接続点に一端が電気的に接続されたデッドタイム検出コンデンサと、
前記デッドタイム検出コンデンサの他端が電気的に接続された電圧検出端子と、
前記電圧検出端子が一端に電気的に接続されたデッドタイム検出抵抗と、
を有し、
前記微分信号生成部は前記電圧検出端子に電気的に接続されており、
前記微分信号生成部は、前記接続点の電圧の微分信号を検出して微分検出信号を生成することを特徴とするスイッチング電源。

［６］上記［４］又は［５］において、
前記電圧信号生成部は、
前記充放電可能なコンデンサの充電電流源と、
前記充電電流源に一端が電気的に接続された充電制御スイッチ素子と、
前記充電制御スイッチ素子の他端が、一端に電気的に接続された放電制御スイッチ素子と、
前記放電制御スイッチ素子の他端が電気的に接続された前記充放電可能なコンデンサの放電電流源と、
を有し、
前記充電制御スイッチ素子の他端及び前記放電制御スイッチの一端は前記充放電可能なコンデンサに電気的に接続されていることを特徴とするスイッチング電源。

［７］上記［４］から［６］のいずれか一項において、
前記充放電可能なコンデンサを含む受動部品とは別の部品のＩＣチップには、前記充放電可能なコンデンサを含まない前記電圧信号生成部及び前記制御信号生成部が含まれていることを特徴とするスイッチング電源。

［８］上記［４］から［７］のいずれか一項において、
前記制御回路は、前記接続点と第２のスイッチング素子の他端との間に接続された共振トランス、１次巻線、共振コンデンサによる共振回路を有することを特徴とするスイッチング電源。

［９］微分信号生成部が、デッドタイミング検出信号として、第１のスイッチング素子と第２のスイッチング素子とを接続する接続点の電圧の微分信号を検出して微分検出信号を生成し、
エッジ検出信号生成部が、前記微分検出信号に基づいてエッジ検出信号を生成し、
電圧信号生成部が、前記エッジ検出信号に基づいて充放電可能なコンデンサへの充電を開始し、
制御信号生成部が、前記エッジ検出信号に基づいて制御信号を生成し、
ドライブ信号生成部が前記制御信号に基づいて前記第１及び第２のスイッチング素子を駆動する駆動信号を生成することを特徴とする制御方法。

［１０］上記［９］において、
請求項９において、
前記エッジ検出信号が生成された時点で前記コンデンサの電圧波形が放電終了閾値に到達していない場合は、前記コンデンサの電圧波形が放電終了閾値に到達した時に、タイミング設定部が前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御方法。

［１１］上記［９］又は［１０］において、
前記エッジ検出信号が生成される前に最大デッドタイムに到達した場合は、前記最大デッドタイムに到達した時に、最大デッドタイム・タイマー部が前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御方法。

本発明の種々の態様によれば、デッドタイムを補正することで、デッドタイムの過不足を抑制し、ＺＶＳが可能となる制御回路、制御方法及びスイッチング電源を提供することができる。

本発明の一態様に係る制御回路を概略的に示す図である。 図１に示す制御回路、ＬＬＣ回路及びフィードバック制御部を有するスイッチング電源である。 図２に示す発振制御部の詳細を示す図である。 図２及び図３に示す回路の動作を説明するためのシーケンス図である。 比較例としてのデッドタイムが不足した場合のシーケンス図である。 比較例としてのデッドタイムが長すぎた場合のシーケンス図である。

以下では、本発明の実施形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

（第１の実施形態）
図１は、本発明の一態様に係る制御回路を概略的に示す図である。
図１に示す制御回路は第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を制御する回路であり、第１及び第２のスイッチング素子Ｑ１，Ｑ２それぞれは主スイッチである。接続点ｐは微分信号生成部１１に電気的に接続されている。接続点ｐの電圧Vｓが上昇又は下降するときに微分信号ＤＴが発生する。微分信号ＤＴは、デッドタイムタイミング検出信号であり、デッドタイムの自動補正のために用いられる。

第１のスイッチング素子Ｑ１は駆動信号ＶＧＨによってオンオフされる。
第２のスイッチング素子Ｑ２は駆動信号ＶＧＬによってオンオフされる。

第１のスイッチング素子Ｑ１の一端と第２のスイッチング素子Ｑ２の一端を電気的に接続する接続点ｐの電圧Ｖｓの微分信号ＤＴを微分信号生成部１１がデッドタイミング検出信号として生成する。

微分信号生成部１１はエッジ検出信号生成部１２に電気的に接続されている。微分信号生成部１１が生成した微分信号ＤＴからエッジ検出信号ＤＴｏｕｔをエッジ検出信号生成部１２により生成する（図４参照）。

エッジ検出信号生成部１２は電圧信号生成部（ＶＣｔ信号生成部）１３に電気的に接続されており、電圧信号生成部１３はコンデンサＣｔに電気的に接続されている。コンデンサＣｔはタイミングコンデンサである。なお、図１に示すＶＣｔはタイミングコンデンサＣｔの端子の電圧波形であり、この電圧波形は図４に示されている。

エッジ検出信号生成部１２が生成したエッジ検出信号ＤＴｏｕｔに基づいて電圧信号生成部１３が充放電可能なコンデンサＣｔへの充電を開始させる。これにより、デッドタイムを補正することができ、その結果、デッドタイムの過不足を抑制し、ＺＶＳが可能となる。

エッジ検出信号生成部１２が生成したエッジ検出信号ＤＴｏｕｔに基づいて制御信号生成部１４により制御信号Ｄｒ_ｏｕｔを生成する。制御信号生成部１４は電圧信号生成部１３の信号をもとにオン期間とオフ期間の信号となる制御信号Ｄｒ_ｏｕｔを生成するものである。

電圧信号生成部１３は制御信号生成部１４に電気的に接続されており、制御信号生成部１４はドライブ信号生成部１５に電気的に接続されている。制御信号生成部１４が生成した制御信号Ｄｒ_ｏｕｔに基づいてドライブ信号生成部１５が第１及び第２のスイッチング素子Ｑ１，Ｑ２を駆動する駆動信号ＶＧＨ，ＶＧＬを生成する。オン期間とオフ期間の信号となる制御信号Ｄｒ_ｏｕｔを一周期毎にＶＧＨとＶＧＬに振り分け第１及び第２のスイッチング素子Ｑ１、Ｑ２を制御する。

図１に示す制御回路は、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を制御する回路であって、微分信号生成部１１と、エッジ検出信号生成部１２と、電圧信号生成部１３と、制御信号生成部１４と、ドライブ信号生成部１５とを有する。

本実施形態によれば、接続点ｐの電圧Ｖｓの微分信号ＤＴを微分信号生成部１１が生成し、その微分信号ＤＴに基づいてエッジ検出信号ＤＴｏｕｔをエッジ検出信号生成部１２により生成し、その生成したエッジ検出信号ＤＴｏｕｔに基づいて電圧信号生成部１３がコンデンサＣｔへの充電を開始させる。これにより、デッドタイムを補正することができる。その結果、デッドタイムの過不足を抑制し、ＺＶＳが可能となり、サージ電流の発生も防止できる。従って、設計者がサージ電流が発生しないように回路設計するといった設計の煩雑さを無くすことができ、他の負荷領域での効率を向上させることも期待できる。

（第２の実施形態）
図２は、図１に示す制御回路、ＬＬＣ回路及びフィードバック制御部を有するスイッチング電源であり、図１に示す制御回路の詳細も示されている。図３は、図２に示す発振制御部の詳細を示す図である。図４は、図２及び図３に示す回路の動作を説明するためのシーケンス図である。

図２に示すスイッチング電源の制御回路は、最小のデッドタイムを設定することが可能なタイミング設定部を有する。このタイミング設定部は図３に示すタイミングコンデンサＣｔとタイミング抵抗Ｒｔを有する受動部品２１、及び電圧信号生成部（ＶＣｔ信号生成部）１３に対応する。
別言すれば、この制御回路は、最小のデッドタイムを設定することが可能な、タイミングコンデンサＣｔ、タイミング抵抗Ｒｔ及びＶＣｔ信号生成部１３によるタイミング生成部を有する。

図２に示す制御回路は第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を制御する回路である。第１のスイッチング素子Ｑ１の一端と第２のスイッチング素子Ｑ２の一端は接続点ｐを介して電気的に接続されている。

第１のスイッチング素子Ｑ１はハイサイドＭＯＳＦＥＴであり、第１のスイッチング素子Ｑ１がオンするとハイサイドＭＯＳＦＥＴドレイン電流ＩＤＨが流れる。第２のスイッチング素子Ｑ２はローサイドＭＯＳＦＥＴであり、第２のスイッチング素子Ｑ２がオンするとローサイドＭＯＳＦＥＴドレイン電流ＩＤＬが流れる。

第１のスイッチング素子Ｑ１の他端は入力電源Ｖｉｎのプラス端子及び入力コンデンサＣｉｎの一端に電気的に接続されている。つまり、第１のスイッチング素子Ｑ１はドレインが入力電源Ｖｉｎのプラス端子に接続されたｎＭＯＳＦＥＴである。入力電源Ｖｉｎのマイナス端子及び入力コンデンサＣｉｎの他端は１次回路のＧＮＤに電気的に接続されている。第１のスイッチング素子Ｑ１の制御電極はスイッチング制御部のドライブ信号生成部１５に電気的に接続されている。

第２のスイッチング素子Ｑ２の他端はＧＮＤに電気的に接続されており、第２のスイッチング素子Ｑ２の制御電極はスイッチング制御部のドライブ信号生成部１５に電気的に接続されている。第２のスイッチング素子Ｑ２は、ドレインが第１のスイッチング素子Ｑ１のソースとの接続点ｐに接続されたｎＭＯＳＦＥＴである。

スイッチング制御部は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を制御するものである。
また、図１及び図２に示す微分信号生成部１１及びエッジ検出信号生成部１２はＤＴ検出部ともいう。

図２に示すエッジ検出信号生成部１２でエッジ検出信号ＤＴｏｕｔが生成された時点でコンデンサＣｔの端子の電圧波形ＶＣｔが放電終了閾値（例えば図４に示すＶＣｔ＝１．５Ｖ）に到達していない場合は、コンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達した時に、タイミング設定部が電圧信号生成部１３によりコンデンサＣｔへの充電を開始する（図４に示すＴ１期間参照）。

電圧信号生成部１３とタイミングコンデンサＣｔとタイミング抵抗Ｒｔによって最小のデッドタイムが設定されていることといえ、ここで設定された最小デッドタイム期間より先にDtout信号が生成されても最小デッドタイム期間が優先されることを示している。

別言すれば、エッジ検出信号ＤＴｏｕｔが生成された後にコンデンサＣｔの端子の電圧波形ＶＣｔが放電終了閾値（例えば１．５Ｖ）に到達するような場合（図４に示すＴ１の期間の場合）は、コンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達した時に、タイミング設定部が電圧信号生成部１３により電圧信号を加工した充電信号（図４に示す制御信号Ｄｒ_ｏｕｔと同一の信号）を生成し、この充電信号によりコンデンサＣｔへの充電を開始させる。

この制御回路によれば、確実にＺＶＳを実行することができる。
また、ターンオフ直後のサージノイズによる誤動作を防止できる。

図５は、比較例としてのデッドタイムが不足した場合のシーケンス図である。
デッドタイムが不足すると、ＺＶＳができなく、ターンオン時に図２に示す第１のスイッチング素子Ｑ１のオン電流ＩＤＨ、第２のスイッチング素子Ｑ２のオン電流ＩＤＬにおいてサージ電流が発生する。その結果、負荷領域での効率が低下したり、ノイズが増加したり、スイッチング素子の誤動作の原因となることがある。
これに対し、上述したように、最小のデッドタイムを決定するタイミング設定部を有することで、確実にＺＶＳを実行することができ、効率低下、ノイズ増加、スイッチング素子の誤動作を防止できる。

本実施形態によれば、エッジ検出信号ＤＴｏｕｔが生成された時にコンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達していない場合は、コンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達した時に、タイミング設定部が電圧信号生成部１３によりコンデンサＣｔへの充電を開始する。これにより、確実にＺＶＳを実行することができる。

図３に示すように、制御回路は、最大デッドタイムを計測する最大デッドタイム・タイマー部１６を有する。

最大デッドタイム・タイマー部１６は、エッジ検出信号ＤＴｏｕｔが生成される前に最大デッドタイムに到達した場合（例えば図４に示すＴ３期間であって最小デッドタイムにデッドタイム待機期間を付加した期間に到達した場合）、その最大デッドタイムに到達した時に、電圧信号生成部（ＶＣｔ信号生成部）１３によりコンデンサＣｔへの充電を開始する。

別言すれば、最小デッドタイムに５００ｎｓのデッドタイム待機期間を付加した期間（即ち、最大デッドタイム）が経過した後にエッジ検出信号ＤＴｏｕｔが生成される場合、最大デッドタイム・タイマー部１６は、最大デッドタイムに到達した時に、電圧信号生成部１３により電圧信号を加工した充電信号（図４に示す制御信号Ｄｒ_ｏｕｔと同一の信号）を生成し、この充電信号によりコンデンサＣｔへの充電を開始させる。
この制御回路によってデッドタイムが長くなり過ぎることを防止できる。

図６は、比較例としてのデッドタイムが長すぎた場合のシーケンス図である。
デッドタイムが長すぎると、ボディダイオードに流れる電流がなくなった後にターンオンするため、ＺＶＳができなくなり、サージ電流が発生する。その結果、負荷領域での効率が低下したり、ノイズが増加したり、スイッチング素子の誤動作の原因となることがある。
これに対し、上述したように、最大デッドタイムを計測する最大デッドタイム・タイマー部１６を有することで、デッドタイムが長くなり過ぎることを防止でき、効率低下、ノイズ増加、スイッチング素子の誤動作を防止できる。

図２に示す制御回路は第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を制御する回路であり、第１のスイッチング素子Ｑ１の他端には入力電源Ｖｉｎのプラス端子が電気的に接続されている。この入力電源Ｖｉｎは第１のスイッチング素子Ｑ１に電力を供給するものである。

上述した制御回路と、第１のスイッチング素子Ｑ１に電力を供給する入力電源Ｖｉｎを有することで、スイッチング電源として機能する。

図２に示すように、第１のスイッチング素子Ｑ１の一端には接続点ｐが電気的に接続されており、この接続点ｐにはデッドタイム検出コンデンサＣｄの一端が電気的に接続されている。

デッドタイム検出コンデンサＣｄの他端は電圧検出端子１７に電気的に接続されており、この電圧検出端子１７はデッドタイム検出抵抗Ｒｄの一端に電気的に接続されている。即ち、電圧検出端子１７は、デッドタイム検出コンデンサＣｄの他端とデッドタイム検出抵抗Ｒｄの一端に電気的に接続されている。また、デッドタイム検出抵抗Ｒｄの他端はＧＮＤに電気的に接続されている。

微分信号生成部１１は電圧検出端子１７に電気的に接続されている。
微分信号生成部１１は、電圧検出端子１７の電圧の微分信号を生成することにより、接続点ｐの電圧ＶＳの微分信号ＤＴを生成する（図４参照）。

本実施形態によれば、第２のスイッチング素子Ｑ２がオンからオフになる時に接続点ｐの電圧ＶＳが上昇してデッドタイム検出コンデンサＣｄに充電され、第２のスイッチング素子Ｑ２がオフからオンになる時に接続点ｐの電圧ＶＳが低下してデッドタイム検出コンデンサＣｄが放電される。デッドタイム検出抵抗Ｒｄで流れる電流を検出し、発生した電圧を電圧検出端子１７から検出する。前記微分信号生成部(11)は、前記接続点(p)の電圧(Vs)の微分信号(DT)を検出して微分検出信号１１ａを生成する（図１参照）。この微分検出信号１１ａが微分信号生成部１１よりエッジ検出信号生成部１２へ出力され、その微分検出信号１１ａからエッジ検出信号生成部１２によりエッジを検出してエッジパルス（エッジ検出信号）Ｄｔｏｕｔが生成される。

図３に示す電圧信号生成部（ＶＣｔ信号生成部）１３は、充放電可能なタイミングコンデンサＣｔの充電電流源ＩＲ１を有する。充電電流源ＩＲ１には充電制御スイッチ素子ＳＷ１の一端が電気的に接続されている。充電制御スイッチ素子ＳＷ１の他端は、放電制御スイッチ素子ＳＷ２の一端に電気的に接続されている。放電制御スイッチ素子ＳＷ２の他端は充放電可能なタイミングコンデンサＣｔの放電電流源ＩＲ２に電気的に接続されている。充電制御スイッチ素子ＳＷ１の他端及び放電制御スイッチＳＷ２の一端は充放電可能なタイミングコンデンサＣｔに電気的に接続されている。

本実施形態によれば、電圧信号生成部（ＶＣｔ信号生成部）１３の充電制御スイッチ素子ＳＷ１がオン状態で、放電制御スイッチ素子ＳＷ２がオフ状態のときに、充電電流源ＩＲ１から充電制御スイッチ素子ＳＷ１を通って電流がタイミングコンデンサＣｔへ供給されることで、タイミングコンデンサＣｔへの充電が開始される。

また、電圧信号生成部（ＶＣｔ信号生成部）１３の充電制御スイッチ素子ＳＷ１がオフ状態で、放電制御スイッチ素子ＳＷ２がオン状態のときに、電流が放電制御スイッチ素子ＳＷ２を通って放電電流源ＩＲ２に流れることで、タイミングコンデンサＣｔの放電が開始される。

図３に示す制御信号生成部１４は、図１及び図２に示すエッジ検出信号生成部１２に電気的に接続されており、エッジ検出信号生成部１２で生成されたエッジ検出信号ＤＴｏｕｔがリセットスイッチＲに入力されるフリップフロップＲＳ－ＦＦを有している。このフリップフロップＲＳ－ＦＦのＱバー出力はＡＮＤゲート１８の第１入力に電気的に接続されている。充電制御スイッチ素子ＳＷ１の他端及び放電制御スイッチＳＷ２の一端はヒステリシス・コンパレータ１９の入力に電気的に接続されている。ヒステリシス・コンパレータ１９の出力はＮＯＴゲート２０の入力に電気的に接続されている。このＮＯＴゲート２０の出力は、フリップフロップＲＳ－ＦＦのセットスイッチＳ及びＡＮＤゲート１８の第２入力に電気的に接続されている。

ヒステリシス・コンパレータ１９の出力は、前記放電制御スイッチＳＷ２を制御する端子に電気的に接続されている。ＡＮＤゲート１８の出力は、充電制御スイッチＳＷ１を制御する端子に電気的に接続されるとともに、制御信号Ｄｒ_ｏｕｔが入力される図２に示すドライブ信号生成部１５に電気的に接続されている。

図３に示すように、図２に示すエッジ検出信号生成部１２で生成されたエッジ検出信号ＤＴｏｕｔはＯＲゲート２５の第１入力の端子に入力され、最大デッドタイム・タイマー部１６の信号はＯＲゲート２５の第２入力の端子に入力される。ＯＲゲート２５の出力信号はフリップフロップＲＳ－ＦＦ（リセット優先）のリセットスイッチＲに入力される。フリップフロップＲＳ－ＦＦのＱバー出力の信号はＡＮＤゲート１８の第１入力の端子に入力される。

ヒステリシス・コンパレータ１９の出力は、最大デッドタイム・タイマー部１６に電気的に接続されるとともに、放電制御スイッチＳＷ２の制御端子に電気的に接続されている。ヒステリシス・コンパレータ１９の出力信号は図４に示すＣｔ_ｏｕｔに相当する。

充電制御スイッチＳＷ１がオン状態で、かつ放電制御スイッチＳＷ２がオフ状態とされると、充電電流源ＩＲ１から充電制御スイッチ素子ＳＷ１を通って電流がコンデンサＣｔへ供給されることで、コンデンサＣｔが充電される。

放電制御スイッチＳＷ２がオン状態で、かつ充電制御スイッチがオフ状態とされると、コンデンサＣｔから放電制御スイッチＳＷ２を通って放電電流源ＩＲ２へ電流が供給されることで、コンデンサＣｔが放電される。

図３に示すように、制御回路は、受動部品２１及びＩＣチップ２２を有し、受動部品２１は充放電可能なタイミングコンデンサＣｔを含むとともにタイミング抵抗Ｒｔを含む。ＩＣチップ２２には、タイミングコンデンサＣｔを含まない電圧信号生成部１３及び制御信号生成部１４が含まれている。つまり、ＩＣチップ２２は図２に示す発振制御部に対応する。

本実施形態によれば、電圧信号生成部１３及び制御信号生成部１４を含むＩＣチップ２２と、充放電可能なタイミングコンデンサＣｔを含む受動部品２１を別々の部品とすることで、受動部品２１のタイミングコンデンサＣｔを容易に変更することができる。このタイミングコンデンサＣｔの容量値によって最小のデッドタイムを設定しているため、受動部品２１を変更することで最小のデッドタイムを簡単に変更することができる。別言すれば、ＩＣチップ２２の外部に受動部品２１のタイミングコンデンサＣｔを電気的に接続する構成としているため、タイミングコンデンサＣｔの容量値を変更することで、容易に最小デッドタイムの設定が可能となる。

図２に示すように、制御回路は、接続点ｐと第２のスイッチング素子Ｑ２の他端との間に接続された共振トランスLr、１次巻線W1、共振コンデンサCrによる共振回路を有する。

詳細に説明すると、図２に示すように、接続点ｐは共振トランスＬｒの一端に電気的に接続されており、共振トランスＬｒの他端はメイントランスＴ１に電気的に接続されている。メイントランスＴ１は、１次巻線Ｗ１と、２次巻線Ｗ２１，Ｗ２２とを有する。１次巻線Ｗ１の一端は共振トランスＬｒの他端に電気的に接続されており、１次巻線Ｗ１の他端は共振コンデンサＣｒの一端に電気的に接続されている。共振コンデンサＣｒの他端は第２のスイッチング素子Ｑ２の他端に電気的に接続されている。また、２次巻線Ｗ２１，Ｗ２２は、１次巻線Ｗ１に磁気結合する。

制御信号Ｄｒ_ｏｕｔに基づいてドライブ信号生成部１５が第１及び第２のスイッチング素子Ｑ１，Ｑ２を駆動する駆動信号ＶＧＨ，ＶＧＬを生成する。ドライブ信号生成部１５は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２がオフした状態（図４に示すＴ２期間：第１のスイッチング素子Ｑ１のゲート電圧ＶＧＨ及び第２のスイッチング素子Ｑ２のゲート電圧ＶＧＬがローレベルの状態）で、タイミングコンデンサＣｔの電圧波形ＶＣｔが下限閾値（図４に示す１．５Ｖ）に達した後にエッジ検出信号生成部１２がエッジ検出信号ＤＴｏｕｔを生成した時に、第２のスイッチング素子Ｑ２をオフしたまま第１のスイッチング素子Ｑ１１をオンする。具体的には、第１のスイッチング素子Ｑ１のゲート電圧ＶＧＨをハイレベルに制御することで、第１のスイッチング素子Ｑ１をオンする。

第１のスイッチング素子Ｑ１がオンすることで、メイントランスＴ１の一次側では、入力電源Ｖｉｎ、第１のスイッチング素子Ｑ１、共振トランスＬｒ、１次巻線Ｗ１、共振コンデンサＣｒの順に電流が流れる。また、メイントランスＴ１の二次側では、２次巻線Ｗ２１、出力整流ダイオードＤ２１、出力コンデンサＣｏの順に電流が流れる。なお、図２において、第１のスイッチング素子Ｑ１に流れる電流は符号ＩＤＨで表されている。

また、メイントランスＴ１の二次側の２次回路出力電圧Ｖｏは、フィードバック制御部によってスイッチング制御部に入力される。スイッチング制御部は、フィードバック制御部からの入力電圧ＦＢに基づいて第１のスイッチング素子Ｑ１及び第２スイッチング素子Ｑ２のオンオフの周波数を制御する。入力電圧ＦＢは図３に示すカレント・ミラーに接続されている。また、フィードバック制御部は、出力電圧検出抵抗Ｒ２１，Ｒ２２、フィードバック電流制限抵抗Ｒ２３、シャントレギュレータＳＲ、フォトカプラＰＣを備えている。

第１のスイッチング素子Ｑ１をオンした後に、スイッチング制御部は、タイミングコンデンサＣｔの電圧波形ＶＣｔが上限閾値（図４に示す３．５Ｖ）に達したときに、第１のスイッチング素子Ｑ１をオフする。具体的には、スイッチング制御部は、第１のスイッチング素子Ｑ１のゲート電圧ＶＧＨをローレベルＬに制御することで、第１のスイッチング素子Ｑ１をオフする。

第１のスイッチング素子Ｑ１をオフした後に、スイッチング制御部は、コンデンサＣｔの電圧波形ＶＣｔが下限閾値（例えば１．５Ｖ）に達した後にエッジ検出信号生成部１２がエッジ検出信号ＤＴｏｕｔを生成した時に、第１のスイッチング素子Ｑ１をオフしたまま第２のスイッチング素子Ｑ２をオンする。具体的には、第２のスイッチング素子Ｑ２のゲート電圧ＶＧＬをハイレベルに制御することで、第２のスイッチング素子Ｑ２をオンする。なお、この工程は図４には示されていない。

第２のスイッチング素子Ｑ２がオンすることで、メイントランスＴ１の一次側では、共振コンデンサＣｒ、１次巻線Ｗ１、共振トランスＬｒ、第２のスイッチング素子Ｑ２の順で電流が流れる。また、メイントランスＴ１の二次側では、２次巻線Ｗ２２、出力整流ダイオードＤ２２、出力コンデンサＣｏの順に電流が流れる。なお、図２において、第２のスイッチング素子Ｑ２に流れる電流は符号ＩＤＬで表されている。

本実施形態によれば、デッドタイムを適切に補正することで、第１及び第２のスイッチング素子Ｑ１，Ｑ２および共振回路（共振トランスＬｒ、１次巻線Ｗ１、共振コンデンサＣｒ）による構成において理想的なＺＶＳを実現することができる。

（第３の実施形態）
図１に示すスイッチング電源の制御回路は以下の方法で制御される。

微分信号生成部１１が、デッドタイミング検出信号として、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とを接続する接続点ｐの電圧Ｖｓの微分信号ＤＴを検出して微分検出信号１１ａを生成する。

次に、エッジ検出信号生成部１２が、微分検出信号１１ａに基づいてエッジ検出信号ＤＴｏｕｔを生成する。

次いで、電圧信号生成部（ＶＣｔ信号生成部）１３が、エッジ検出信号ＤＴｏｕｔに基づいて充放電可能なタイミングコンデンサＣｔへの充電を開始する。

次に、制御信号生成部１４が、エッジ検出信号ＤＴｏｕｔに基づいて制御信号Ｄｒ_ｏｕｔを生成する。

次いで、制御信号Ｄｒ_ｏｕｔに基づいてドライブ信号生成部１５が第１及び第２のスイッチング素子Ｑ１，Ｑ２を駆動する駆動信号ＶＧＨ，ＶＧＬを生成する。

本実施形態によれば、微分信号生成部１１が接続点ｐの電圧ＶＳの微分信号ＤＴを検出して微分検出信号１１ａを生成し、その微分検出信号１１ａに基づていエッジ検出信号生成部１２がエッジ検出信号ＤＴｏｕｔを生成し、そのエッジ検出信号ＤＴｏｕｔに基づいて電圧信号生成部１３によりタイミングコンデンサＣｔへの充電を開始する。これにより、デッドタイムを補正することができる。その結果、デッドタイムが不足することを抑制し、ＺＶＳが可能となり、サージ電流の発生も防止できる。従って、設計者がサージ電流が発生しないように回路設計するといった設計の煩雑さを無くすことができ、他の負荷領域での効率を向上させることも期待できる。

図２に示すエッジ検出信号生成部１２でエッジ検出信号ＤＴｏｕｔが生成された時点で、図３及び図４に示すタイミングコンデンサＣｔの端子の電圧波形ＶＣｔが放電終了閾値（例えば図４に示すＶＣｔ＝１．５Ｖ）に到達していない場合は、タイミングコンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達した時に、タイミング設定部が電圧信号生成部１３によりタイミングコンデンサＣｔへの充電を開始するように制御回路が制御する（図４に示すＴ１期間参照）。

詳細には、タイミングコンデンサＣｔの端子の電圧波形ＶＣｔが放電終了閾値（例えば図４に示すＶＣｔ＝１．５Ｖ）に到達していない場合は、図３に示すヒステリシス・コンパレータ１９の出力信号Ｃｔ_ｏｕｔがＮＯＴゲート２０の入力端子に入力され、ＮＯＴゲート２０の出力信号がフリップフロップＲＳ－ＦＦのセットスイッチＳ及びＡＮＤゲート１８の第２入力の端子に入力される。これにより、図２に示すエッジ検出信号生成部１２で生成されたエッジ検出信号ＤＴｏｕｔがＯＲゲート２５の第２入力の端子に入力されても、コンデンサＣｔの端子の電圧波形ＶＣｔが放電終了閾値（図４に示すＶＣｔ＝１．５Ｖ）に到達するまでタイミングコンデンサＣｔへの充電が開始されず、タイミングコンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達した時に、タイミングコンデンサＣｔへの充電が開始される。

本実施形態によれば、エッジ検出信号ＤＴｏｕｔが生成された時にタイミングコンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達していない場合は、タイミングコンデンサＣｔの電圧波形ＶＣｔが放電終了閾値に到達した時に、タイミング設定部が電圧信号生成部１３によりタイミングコンデンサＣｔへの充電を開始する。また、本実施形態によればタイミングコンデンサCtにより最小のデッドタイムを設定することが可能であり、これによりノイズ等による誤検出を防止できる。

図２に示すエッジ検出信号生成部１２でエッジ検出信号ＤＴｏｕｔが生成される前に、図３に示す最大デッドタイム・タイマー部１６で測定した最大デッドタイムに到達した場合（例えば図４に示すＴ３期間であって最小デッドタイムにデッドタイム待機期間を付加した期間に到達した場合）は、その最大デッドタイムに到達した時に、最大デッドタイム・タイマー部１６から図４に示す信号Ｔｉｍｅｒ ｏｕｔが出力されることにより、電圧信号生成部１３によりタイミングコンデンサＣｔへの充電を開始するように制御回路が制御する。

詳細には、図３に示す最大デッドタイム・タイマー部１６から出力された信号Ｔｉｍｅｒ ｏｕｔがＯＲゲート２５の第２入力の端子に入力され、ＯＲゲート２５の出力信号がフリップフロップＲＳ－ＦＦのリセットスイッチＲに入力され、フリップフロップＲＳ－ＦＦのＱバーからの出力信号がＡＮＤゲート１８の第１入力に入力され、ＡＮＤゲート１８の出力信号が充電制御スイッチ素子ＳＷ１の制御端子に入力される。これにより、タイミングコンデンサＣｔへの充電を開始する。

本実施形態によれば、最大デッドタイムを設定することで、デッドタイムが長くなり過ぎることを防止できる。

なお、上記の第１から第３の実施形態は互いに組み合わせて実施することも可能である。

１１ 微分信号生成部
１１ａ 微分検出信号
１２ エッジ検出信号生成部
１３ 電圧信号生成部
１４ 制御信号生成部
１５ ドライブ信号生成部
１６ 最大デッドタイム・タイマー部
１７ 電圧検出端子
２１ 受動部品
２２ ＩＣチップ
Ｑ１ 第１のスイッチング素子
Ｑ２ 第２のスイッチング素子
ｐ 接続点
Ｖｓ 電圧
ＤＴ 微分信号
ＤＴｏｕｔ エッジ検出信号
Ｃｔ タイミングコンデンサ
Ｄｒ_ｏｕｔ 制御信号
ＶＧＨ，ＶＧＬ 駆動信号
Ｖｉｎ 入力電源
Ｃｄ デッドタイム検出コンデンサ
Ｒｄ デッドタイム検出抵抗
ＩＲ１ 充電電流源
ＩＲ２ 放電電流源
ＳＷ１ 充電制御スイッチ素子
ＳＷ２ 放電制御スイッチ素子
Ｌｒ 共振トランス
Ｗ１ １次巻線
Ｃｒ 共振コンデンサ
ＶＣｔ タイミングコンデンサの電圧波形

Claims (11)

1. 第１のスイッチング素子と第２のスイッチング素子を制御する制御回路であって、
   前記第１のスイッチング素子の一端と前記第２のスイッチング素子の一端を電気的に接続する接続点の電圧の微分信号をデッドタイミング検出信号として生成する微分信号生成部と、
   前記微分信号生成部が生成した前記微分信号からエッジ検出信号を生成するエッジ検出信号生成部と、
   前記エッジ検出信号生成部が生成した前記エッジ検出信号に基づいて充放電可能なコンデンサへの充電を開始させる電圧信号生成部と、
   前記エッジ検出信号生成部が生成した前記エッジ検出信号に基づいて制御信号を生成する制御信号生成部と、
   前記制御信号生成部が生成した前記制御信号に基づいて前記第１及び第２のスイッチング素子を駆動する駆動信号を生成するドライブ信号生成部と、
   を具備することを特徴とする制御回路。
2. 請求項１において、
   前記制御回路は、最小のデッドタイムを設定することが可能なタイミング設定部を有し、
   前記エッジ検出信号が生成された時点で前記コンデンサの電圧波形が放電終了閾値に到達していない場合は、前記コンデンサの電圧波形が放電終了閾値に到達した時に、前記タイミング設定部が前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御回路。
3. 請求項１又は２において、
   前記制御回路は、最大デッドタイムを計測する最大デッドタイム・タイマー部を有し、
   前記最大デッドタイム・タイマー部は、前記エッジ検出信号が生成される前に前記最大デッドタイムに到達した場合、前記最大デッドタイムに到達した時に、前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御回路。
4. 請求項１から３のいずれか一項に記載の制御回路と、
   前記第１のスイッチング素子の他端に電気的に接続され、前記第１のスイッチング素子に電力を供給する電源と、
   を有することを特徴とするスイッチング電源。
5. 請求項４において、
   前記制御回路は、
   前記接続点に一端が電気的に接続されたデッドタイム検出コンデンサと、
   前記デッドタイム検出コンデンサの他端が電気的に接続された電圧検出端子と、
   前記電圧検出端子が一端に電気的に接続されたデッドタイム検出抵抗と、
   を有し、
   前記微分信号生成部は前記電圧検出端子に電気的に接続されており、
   前記微分信号生成部は、前記接続点の電圧の微分信号を検出して微分検出信号を生成することを特徴とするスイッチング電源。
6. 請求項４又は５において、
   前記電圧信号生成部は、
   前記充放電可能なコンデンサの充電電流源と、
   前記充電電流源に一端が電気的に接続された充電制御スイッチ素子と、
   前記充電制御スイッチ素子の他端が、一端に電気的に接続された放電制御スイッチ素子と、
   前記放電制御スイッチ素子の他端が電気的に接続された前記充放電可能なコンデンサの放電電流源と、
   を有し、
   前記充電制御スイッチ素子の他端及び前記放電制御スイッチの一端は前記充放電可能なコンデンサに電気的に接続されていることを特徴とするスイッチング電源。
7. 請求項４から６のいずれか一項において、
   前記充放電可能なコンデンサを含む受動部品とは別の部品のＩＣチップには、前記充放電可能なコンデンサを含まない前記電圧信号生成部及び前記制御信号生成部が含まれていることを特徴とするスイッチング電源。
8. 請求項４から７のいずれか一項において、
   前記制御回路は、前記接続点と第２のスイッチング素子の他端との間に接続された共振トランス、１次巻線、共振コンデンサによる共振回路を有することを特徴とするスイッチング電源。
9. 微分信号生成部が、デッドタイミング検出信号として、第１のスイッチング素子と第２のスイッチング素子とを接続する接続点の電圧の微分信号を検出して微分検出信号を生成し、
   エッジ検出信号生成部が、前記微分検出信号に基づいてエッジ検出信号を生成し、
   電圧信号生成部が、前記エッジ検出信号に基づいて充放電可能なコンデンサへの充電を開始し、
   制御信号生成部が、前記エッジ検出信号に基づいて制御信号を生成し、
   ドライブ信号生成部が前記制御信号に基づいて前記第１及び第２のスイッチング素子を駆動する駆動信号を生成することを特徴とする制御方法。
10. 請求項９において、
    前記エッジ検出信号が生成された時点で前記コンデンサの電圧波形が放電終了閾値に到達していない場合は、前記コンデンサの電圧波形が放電終了閾値に到達した時に、タイミング設定部が前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御方法。
11. 請求項９又は１０において、
    前記エッジ検出信号が生成される前に最大デッドタイムに到達した場合は、前記最大デッドタイムに到達した時に、最大デッドタイム・タイマー部が前記電圧信号生成部により前記コンデンサへの充電を開始することを特徴とする制御方法。

Images