JP4311831B2 - フライバック型スイッチング電源 - Google Patents
フライバック型スイッチング電源 Download PDFInfo
- Publication number
- JP4311831B2 JP4311831B2 JP30905599A JP30905599A JP4311831B2 JP 4311831 B2 JP4311831 B2 JP 4311831B2 JP 30905599 A JP30905599 A JP 30905599A JP 30905599 A JP30905599 A JP 30905599A JP 4311831 B2 JP4311831 B2 JP 4311831B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- voltage
- mosfet
- turned
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する分野】
本発明は制御ICを使用した一石式コンバータに関するもので電流臨界動作型フライバックコンバータと呼ばれる直流変換器の起動時誤動作を防止する回路に関するものである。
【０００２】
【従来の技術】
図４は、従来技術の回路例、図５はその動作図を示すもので、図中１は直流電源、２はMOSFET（主スイッチング素子）、７は巻線検出コンパレータ、９は巻線検出保護ツェナー、８はリファレンス電圧、６はIC制御部、５は抵抗、３は１次巻線、２０は２次巻線、４は制御巻線、１８はトランス、１９は出力整流ダイオード、２１は出力コンデンサ、CONTは制御回路である。又、図５において（ａ）は制御巻線４の電圧（VNC）（ｂ）は巻線検出コンパレータ７の非反転入力電圧（Vc）、（ｃ）はMOSFET２のゲート・ソース間電圧（VG）、（ｄ）はMOSFET２のドレイン電流（ID）、（ｅ）は出力整流ダイオード１９の電流波形（IF）、（ｆ）はMOSFET２のドレイン・ソース間電圧（VDS）である。
【０００３】
図４において直流電源１の電圧がオンするとIC制御部６よりMOSFET２をオンさせる信号が出力されMOSFET２がオンする。これによりMOSFET２のドレイン電流は図５（ｄ）の様に時間とともに増加しトランス１８にエネルギーを蓄積する。ドレイン電流がある値まで増加するとIC制御部６よりオフ信号が出力されMOSFET２はオフする。MOSFET２がオフするとトランス１８に蓄えられていたエネルギーは、2次巻線２０より出力整流ダイオード１９を通し出力コンデンサ２１を充電しはじめる。電源起動時に出力電圧が上がっていない状態で制御巻線フライバック電圧（VNC）は
【数１】
Nc：制御巻線４の巻数
Ns：２次巻線２０の巻数
Vo：出力電圧
VF：ダイオード１９の順方向電圧
【０００４】
であらわされるが、Voが０に近いので、制御巻線４の電圧は非常に低い電圧となる。又、MOSFET２がオフするタイミングでドレイン電流変化とトランス１８のリーケージインダクタンスによりMOSFET２のドレイン・ソース間電圧VDSにリンギング電圧（リンギング電圧は、サージ電圧の振動を示す）が発生し図５（ａ）の様に制御巻線４にもその電圧に比例した電圧が発生する。そのリンギング電圧は制御巻線の４フライバック電圧に収束する様に振動が起こるので起動時制御巻線４フライバック電圧が低いことによりMOSFET２OFF時に巻線検出コンパレータ７は非反転入力端子電圧が、リファレンス電圧８を下回る。よって、巻線検出コンパレータ７よりIC制御部６へオントリガ信号が出力され制御部６よりオン信号が出力されることによりMOSFET２がオンする。
【０００５】
トランス１８のエネルギーが放出したのを検出してMOSFET２をオンするのでドレイン電流IDは０Ａから流れ始めるが、誤動作によりMOSFET２オフ直後に再度オンするので、MOSFET２オフ期間が短くなる。MOSFET２再オン時の流れ始め電流値（ID▲１▼）は一波前のMOSFETドレイン電流ピーク値（ID▲２▼）からΔID分だけ下がる。
【数２】
Np：１次巻線３の巻数
toff：MOSFET２のoff時間
Lp：１次巻線３のインダクタンス
【０００６】
よって、Voが小さくtoffが短いとMOSFET２再オン時の流れはじめ電流はほとんど下がらずMOSFET２は再びオンすることになるので、ドレイン電流は図５（ｄ）の様に増加していく。ドレイン電流の増加により仮に制御ICに過電流検出機能があり動作したとしても電流検出用コンパレータや制御ICの動作遅れ分の時間はMOSFET２がオンしてしまうのでドレイン電流はさらに増加し、それに比例して図５（ｆ）の様にVDSサージ電圧も大きくなる。しかし発振が続くと出力電圧が徐々に上昇するので、MOSFET２オフ時の制御巻線４のフライバック電圧も上昇し制御巻線４のリンギング電圧は、巻線検出コンパレータ７の非反転入力端子電圧がリファレンス電圧８を下回らない様になるので、トランス１８のエネルギーが放出されてからMOSFET２がオンする正常動作へと移行する。
正常な動作では、２次巻線２０によりエネルギーの放出が終わると、MOSFET２のオン期間に制御巻線４に発生していたフライバック電圧が下降し、その電圧が巻線検出コンパレータ７のリファレンス電圧８を下回るとコンパレータ７よりIC制御部６へオントリガ信号が出力されIC制御部６よりMOSFET２へオン信号が出力され再びMOSFET２がオンし発振を維持する。
【０００７】
【解決すべき課題】
図４従来回路において、起動時の制御巻線検出の誤検出によりMOSFET２のドレイン電流、ドレイン・ソース間電圧ストレスが大きくなる。これは最悪のケースにおいてMOSFET２の破損を引き起こす要因ともなりうるので何らかの対策が必要となる。本発明は、制御ICを使用した電流臨界動作型フライバックコンバータにおいて起動時の主スイッチング素子オンタイミング誤動作を防止し、サージ電圧によるMOSFETの破損を防止する。
【０００８】
【課題を解決するための本発明の手段】
上記課題を解決するため請求項１の発明は一次巻線、二次巻線および制御巻線を有するトランスと前記一次巻線に直列接続された半導体スイッチと、前記半導体スイッチをオン、オフ制御する制御回路と、前記二次巻線に接続された整流回路を備え該半導体スイッチのオン時に前記トランスに蓄積されたエネルギーを該半導体スイッチのオフ時に該二次巻線より整流回路に放出するようにしたフライバック型スイッチング電源において、前記制御回路は、該二次巻線の放出エネルギーがゼロになるタイミング検出するタイミング検出手段と、タイマー手段を有し、前記タイミング検出手段の出力信号と前記タイマー手段のタイマー信号との論理出力により該半導体スイッチをオン動作させるようにしたことを特徴とし、この構成により、主スイッチング素子がオフしてから一定時間の検出ブランク期間をおき制御巻線電圧検出を動作させることにより起動時の誤動作を防ぎ主スイッチング素子への過剰なストレスを防止する。
【０００９】
上記課題を解決するための請求項２の発明は、制御回路にスイッチング電源が起動時から定常動作に移行したことを検出する定常検出手段を設け前記定常検出手段の信号によりタイマー信号を解除するようにしたことを特徴とする。この構成により起動時から定常動作への移行を円滑にできる。
【００１０】
【実施の態様】
図１は本発明の第１実施例回路図、図２はその動作説明図で、従来型と同一符号は同等機能部分を示す。図中１は直流電源、２はMOSFET（主スイッチング素子）、７は巻線検出コンパレータ、９は巻線検出保護ツェナー、５は抵抗、８はリファレンス電圧、１４はANDゲート、１７はタイマー、６はIC制御部、３は一次巻線、４は制御巻線、２０は２次巻線、１８はトランス、２次整流平滑回路として１９は出力整流ダイオード、２１は出力コンデンサ、CONTは制御回路である。
図２において（ａ）は制御巻線４の電圧（VNC）、（ｂ）は巻線検出コンパレータ７の非反転入力電圧（Vc）、（ｃ）はタイマー１７の出力（ANDゲート１４入力）（VT）、（ｄ）はMOSFET２のゲート・ソース間電圧（VG）、（ｅ）はMOSFET２のドレイン電流（ID）、（ｆ）は出力整流ダイオード１９の電流（IF）、（ｇ）はMOSFET２のドレイン電圧（VDS）である。
【００１１】
図１において、直流電源１の電圧がオンするとIC制御部６よりMOSFET２をオンさせる信号が出力されMOSFET２がオンする。これによりMOSFET２のドレイン電流は図２（ｅ）の様に時間とともに増加しトランス１８にエネルギーを蓄積する。ドレイン電流がある値まで増加するとIC制御部６よりオフトリガ信号が出力されMOSFET２はオフする。MOSFET２がオフするとトランス１８に蓄えられていたエネルギーは、２次巻線２０より出力整流ダイオ−ド１９を通し出力コンデンサ２１を充電しはじめる。従来回路と同様に電源起動時の制御巻線４電圧には図２（ａ）の様にMOSFET２オフ時のリンギング電圧は発生するが、タイマー１７によりMOSFET２がオフしてから一定時間の検出ブランク時間を設けているのでMOSFET２のオフ時の制御巻線４リンギング電圧による誤検出は起こらない。即ちタイマー１４の出力信号とコンパレータ７の出力信号はANDゲート１４により論理構成されIC制御部６により、この間のMOSFET２のオン信号を停止する。
【００１２】
又、巻線検出コンパレータ７のリファレンス電圧８を
より低い値に設定すれば検出ブランク時間が経過後でも二次巻線２０より出力整流ダイオード１９を通し出力コンデンサ２１を充電する電流が0Aになるまで制御巻線４のフライバック電圧は巻線検出コンパレータ７のリファレンス電圧８より高い値となり、発振１波目から２次巻線２０より出力整流ダイオード１９を通し出力コンデンサ２１を充電する電流の0Aになるタイミングを検出することができる。この様に2次巻線２０よりエネルギーが放出し終わると、MOSFET２のON期間に制御巻線４に発生していたフライバック電圧は下降し始める。その巻線検出コンパレータ７の非反転入力端子電圧がリファレンス電圧８以下になると巻線検出コンパレータ７はONトリガ信号を出力しその時点でタイマー１７の検出ブランク時間が終わっていればMOSFET２へON信号が出力されMOSFET２がONする。これにより発振を継続する。
【００１３】
図３は、本発明の第二実施例回路図で、第一実施例回路図と同一符号は同等機能部分を示す。第一実施例回路図と異なる部分は、起動時誤動作防止回路を電源が定常動作に移行すると機能を停止する回路を有するところにある。１０は起動/定常動作判定用コンパレータ、１３はタイマー、１２はANDゲート、１５は起動/定常動作状態保持用RSフリップフロップ、１６はNANDゲートにより構成される。
【００１４】
起動時の動作は第一実施例と同様の動作であり、MOSFET２OFF時の制御巻線４のフライバック電圧は
の式によりあらわされ、出力電圧Voにほぼ比例した値となる。つまり、出力電圧を制御巻線４のフライバック電圧をタイマー１３で設定されたブランク時間の後で、検出することにより間接的に検出し起動/定常動作判定用コンパレータ１０の非反転入力電圧がリファレンス電圧１１以上になるのを検出し起動/定常動作状態保持用RSフリップフロップ１５をセットする。一度起動/定常動作状態保持用RSフリップフロップ１５がセットされるとリセットされるまでNANDゲート１６とANDゲート１４でタイマー１７の出力状態に関係なく巻線検出コンパレータからのONトリガ信号をIC制御部６へ送る様に動作する。又、直流電源１がOFFし電源の発振が一旦停止してから直流電源１がONした場合IC制御部６より起動/定常動作状態保持用RSフリップフロップがリセットされる信号が送られ、起動誤動作防止回路は再び動作する。
【００１５】
【発明の効果】
本発明の電流臨界動作型フライバック電源では、起動時に電流臨界点の検出に主スイッチがOFFしてから一定期間のブランクを設ける回路を付加することにより起動時の誤動作を防ぎ、起動時の主スイッチへの過剰なストレスが加わるのを防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一実施例回路図
【図２】本発明実施例回路図の動作説明図
【図３】本発明の第二実施例回路図
【図４】従来回路図
【図５】従来回路図の動作説明図
【符号の説明】
１：直流電源
２：MOSFET（メインスイッチング素子）
３：1次巻線
４：制御巻線
５：抵抗
６：制御IC制御部
７：巻線検出コンパレータ
８：リファレンス電圧（巻線検出コンパレータ７）
９：巻線検出保護ツェナー
１０：起動/定常動作判定用コンパレータ
１１：リファレンス電圧（起動/定常動作判定用コンパレータ１０）
１２：ANDゲート
１３：タイマー（起動/定常動作判定用）
１４：ANDゲート
１５：起動/定常動作状態保持用RSフリップフロップ
１６：NANDゲート
１７：タイマー（巻線検出ブランク用）
１８：トランス
１９：出力整流ダイオード
２０：2次巻線
２１：出力コンデンサ
【発明の属する分野】
本発明は制御ICを使用した一石式コンバータに関するもので電流臨界動作型フライバックコンバータと呼ばれる直流変換器の起動時誤動作を防止する回路に関するものである。
【０００２】
【従来の技術】
図４は、従来技術の回路例、図５はその動作図を示すもので、図中１は直流電源、２はMOSFET（主スイッチング素子）、７は巻線検出コンパレータ、９は巻線検出保護ツェナー、８はリファレンス電圧、６はIC制御部、５は抵抗、３は１次巻線、２０は２次巻線、４は制御巻線、１８はトランス、１９は出力整流ダイオード、２１は出力コンデンサ、CONTは制御回路である。又、図５において（ａ）は制御巻線４の電圧（VNC）（ｂ）は巻線検出コンパレータ７の非反転入力電圧（Vc）、（ｃ）はMOSFET２のゲート・ソース間電圧（VG）、（ｄ）はMOSFET２のドレイン電流（ID）、（ｅ）は出力整流ダイオード１９の電流波形（IF）、（ｆ）はMOSFET２のドレイン・ソース間電圧（VDS）である。
【０００３】
図４において直流電源１の電圧がオンするとIC制御部６よりMOSFET２をオンさせる信号が出力されMOSFET２がオンする。これによりMOSFET２のドレイン電流は図５（ｄ）の様に時間とともに増加しトランス１８にエネルギーを蓄積する。ドレイン電流がある値まで増加するとIC制御部６よりオフ信号が出力されMOSFET２はオフする。MOSFET２がオフするとトランス１８に蓄えられていたエネルギーは、2次巻線２０より出力整流ダイオード１９を通し出力コンデンサ２１を充電しはじめる。電源起動時に出力電圧が上がっていない状態で制御巻線フライバック電圧（VNC）は
【数１】
Ns：２次巻線２０の巻数
Vo：出力電圧
VF：ダイオード１９の順方向電圧
【０００４】
であらわされるが、Voが０に近いので、制御巻線４の電圧は非常に低い電圧となる。又、MOSFET２がオフするタイミングでドレイン電流変化とトランス１８のリーケージインダクタンスによりMOSFET２のドレイン・ソース間電圧VDSにリンギング電圧（リンギング電圧は、サージ電圧の振動を示す）が発生し図５（ａ）の様に制御巻線４にもその電圧に比例した電圧が発生する。そのリンギング電圧は制御巻線の４フライバック電圧に収束する様に振動が起こるので起動時制御巻線４フライバック電圧が低いことによりMOSFET２OFF時に巻線検出コンパレータ７は非反転入力端子電圧が、リファレンス電圧８を下回る。よって、巻線検出コンパレータ７よりIC制御部６へオントリガ信号が出力され制御部６よりオン信号が出力されることによりMOSFET２がオンする。
【０００５】
トランス１８のエネルギーが放出したのを検出してMOSFET２をオンするのでドレイン電流IDは０Ａから流れ始めるが、誤動作によりMOSFET２オフ直後に再度オンするので、MOSFET２オフ期間が短くなる。MOSFET２再オン時の流れ始め電流値（ID▲１▼）は一波前のMOSFETドレイン電流ピーク値（ID▲２▼）からΔID分だけ下がる。
【数２】
toff：MOSFET２のoff時間
Lp：１次巻線３のインダクタンス
【０００６】
よって、Voが小さくtoffが短いとMOSFET２再オン時の流れはじめ電流はほとんど下がらずMOSFET２は再びオンすることになるので、ドレイン電流は図５（ｄ）の様に増加していく。ドレイン電流の増加により仮に制御ICに過電流検出機能があり動作したとしても電流検出用コンパレータや制御ICの動作遅れ分の時間はMOSFET２がオンしてしまうのでドレイン電流はさらに増加し、それに比例して図５（ｆ）の様にVDSサージ電圧も大きくなる。しかし発振が続くと出力電圧が徐々に上昇するので、MOSFET２オフ時の制御巻線４のフライバック電圧も上昇し制御巻線４のリンギング電圧は、巻線検出コンパレータ７の非反転入力端子電圧がリファレンス電圧８を下回らない様になるので、トランス１８のエネルギーが放出されてからMOSFET２がオンする正常動作へと移行する。
正常な動作では、２次巻線２０によりエネルギーの放出が終わると、MOSFET２のオン期間に制御巻線４に発生していたフライバック電圧が下降し、その電圧が巻線検出コンパレータ７のリファレンス電圧８を下回るとコンパレータ７よりIC制御部６へオントリガ信号が出力されIC制御部６よりMOSFET２へオン信号が出力され再びMOSFET２がオンし発振を維持する。
【０００７】
【解決すべき課題】
図４従来回路において、起動時の制御巻線検出の誤検出によりMOSFET２のドレイン電流、ドレイン・ソース間電圧ストレスが大きくなる。これは最悪のケースにおいてMOSFET２の破損を引き起こす要因ともなりうるので何らかの対策が必要となる。本発明は、制御ICを使用した電流臨界動作型フライバックコンバータにおいて起動時の主スイッチング素子オンタイミング誤動作を防止し、サージ電圧によるMOSFETの破損を防止する。
【０００８】
【課題を解決するための本発明の手段】
上記課題を解決するため請求項１の発明は一次巻線、二次巻線および制御巻線を有するトランスと前記一次巻線に直列接続された半導体スイッチと、前記半導体スイッチをオン、オフ制御する制御回路と、前記二次巻線に接続された整流回路を備え該半導体スイッチのオン時に前記トランスに蓄積されたエネルギーを該半導体スイッチのオフ時に該二次巻線より整流回路に放出するようにしたフライバック型スイッチング電源において、前記制御回路は、該二次巻線の放出エネルギーがゼロになるタイミング検出するタイミング検出手段と、タイマー手段を有し、前記タイミング検出手段の出力信号と前記タイマー手段のタイマー信号との論理出力により該半導体スイッチをオン動作させるようにしたことを特徴とし、この構成により、主スイッチング素子がオフしてから一定時間の検出ブランク期間をおき制御巻線電圧検出を動作させることにより起動時の誤動作を防ぎ主スイッチング素子への過剰なストレスを防止する。
【０００９】
上記課題を解決するための請求項２の発明は、制御回路にスイッチング電源が起動時から定常動作に移行したことを検出する定常検出手段を設け前記定常検出手段の信号によりタイマー信号を解除するようにしたことを特徴とする。この構成により起動時から定常動作への移行を円滑にできる。
【００１０】
【実施の態様】
図１は本発明の第１実施例回路図、図２はその動作説明図で、従来型と同一符号は同等機能部分を示す。図中１は直流電源、２はMOSFET（主スイッチング素子）、７は巻線検出コンパレータ、９は巻線検出保護ツェナー、５は抵抗、８はリファレンス電圧、１４はANDゲート、１７はタイマー、６はIC制御部、３は一次巻線、４は制御巻線、２０は２次巻線、１８はトランス、２次整流平滑回路として１９は出力整流ダイオード、２１は出力コンデンサ、CONTは制御回路である。
図２において（ａ）は制御巻線４の電圧（VNC）、（ｂ）は巻線検出コンパレータ７の非反転入力電圧（Vc）、（ｃ）はタイマー１７の出力（ANDゲート１４入力）（VT）、（ｄ）はMOSFET２のゲート・ソース間電圧（VG）、（ｅ）はMOSFET２のドレイン電流（ID）、（ｆ）は出力整流ダイオード１９の電流（IF）、（ｇ）はMOSFET２のドレイン電圧（VDS）である。
【００１１】
図１において、直流電源１の電圧がオンするとIC制御部６よりMOSFET２をオンさせる信号が出力されMOSFET２がオンする。これによりMOSFET２のドレイン電流は図２（ｅ）の様に時間とともに増加しトランス１８にエネルギーを蓄積する。ドレイン電流がある値まで増加するとIC制御部６よりオフトリガ信号が出力されMOSFET２はオフする。MOSFET２がオフするとトランス１８に蓄えられていたエネルギーは、２次巻線２０より出力整流ダイオ−ド１９を通し出力コンデンサ２１を充電しはじめる。従来回路と同様に電源起動時の制御巻線４電圧には図２（ａ）の様にMOSFET２オフ時のリンギング電圧は発生するが、タイマー１７によりMOSFET２がオフしてから一定時間の検出ブランク時間を設けているのでMOSFET２のオフ時の制御巻線４リンギング電圧による誤検出は起こらない。即ちタイマー１４の出力信号とコンパレータ７の出力信号はANDゲート１４により論理構成されIC制御部６により、この間のMOSFET２のオン信号を停止する。
【００１２】
又、巻線検出コンパレータ７のリファレンス電圧８を
【００１３】
図３は、本発明の第二実施例回路図で、第一実施例回路図と同一符号は同等機能部分を示す。第一実施例回路図と異なる部分は、起動時誤動作防止回路を電源が定常動作に移行すると機能を停止する回路を有するところにある。１０は起動/定常動作判定用コンパレータ、１３はタイマー、１２はANDゲート、１５は起動/定常動作状態保持用RSフリップフロップ、１６はNANDゲートにより構成される。
【００１４】
起動時の動作は第一実施例と同様の動作であり、MOSFET２OFF時の制御巻線４のフライバック電圧は
【００１５】
【発明の効果】
本発明の電流臨界動作型フライバック電源では、起動時に電流臨界点の検出に主スイッチがOFFしてから一定期間のブランクを設ける回路を付加することにより起動時の誤動作を防ぎ、起動時の主スイッチへの過剰なストレスが加わるのを防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一実施例回路図
【図２】本発明実施例回路図の動作説明図
【図３】本発明の第二実施例回路図
【図４】従来回路図
【図５】従来回路図の動作説明図
【符号の説明】
１：直流電源
２：MOSFET（メインスイッチング素子）
３：1次巻線
４：制御巻線
５：抵抗
６：制御IC制御部
７：巻線検出コンパレータ
８：リファレンス電圧（巻線検出コンパレータ７）
９：巻線検出保護ツェナー
１０：起動/定常動作判定用コンパレータ
１１：リファレンス電圧（起動/定常動作判定用コンパレータ１０）
１２：ANDゲート
１３：タイマー（起動/定常動作判定用）
１４：ANDゲート
１５：起動/定常動作状態保持用RSフリップフロップ
１６：NANDゲート
１７：タイマー（巻線検出ブランク用）
１８：トランス
１９：出力整流ダイオード
２０：2次巻線
２１：出力コンデンサ
Claims (1)
- 一次巻線、二次巻線および制御巻線を有するトランスと、前記一次巻線に直列接続された半導体スイッチと、前記半導体スイッチをオン、オフ制御する制御回路と、前記二次巻線に接続された整流回路を備え該半導体スイッチのオン時に前記トランスに蓄積されたエネルギーを該半導体スイッチのオフ時に該二次巻線より整流回路に放出するようにしたフライバック型スイッチング電源において、前記制御回路は、該二次巻線の放出エネルギーがゼロになるタイミングを検出するタイミング検出手段と、前記半導体スイッチがオフしてから一定時間の検出ブランク時間を設けてタイマー信号を出力するタイマー手段を有し、前記タイミング検出手段の出力信号と前記タイマー手段が出力する前記タイマー信号との論理出力により該半導体スイッチをオン動作させるようにしてあり、前記制御回路にスイッチング電源が起動時から定常動作に移行したことを検出する定常検出手段を設け、前記定常検出手段の信号によりタイマー信号を解除するようにしたことを特徴とするフライバック型スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30905599A JP4311831B2 (ja) | 1999-10-29 | 1999-10-29 | フライバック型スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30905599A JP4311831B2 (ja) | 1999-10-29 | 1999-10-29 | フライバック型スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001128449A JP2001128449A (ja) | 2001-05-11 |
| JP4311831B2 true JP4311831B2 (ja) | 2009-08-12 |
Family
ID=17988344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30905599A Expired - Lifetime JP4311831B2 (ja) | 1999-10-29 | 1999-10-29 | フライバック型スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4311831B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104836444B (zh) * | 2015-04-24 | 2017-07-11 | 矽力杰半导体技术(杭州)有限公司 | 一种自适应消隐时间的控制方法及电路 |
| JP6601277B2 (ja) * | 2016-03-08 | 2019-11-06 | 株式会社デンソー | スイッチング素子の故障検出回路 |
-
1999
- 1999-10-29 JP JP30905599A patent/JP4311831B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001128449A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7848124B2 (en) | Overload and short protected soft-start converter | |
| US7339804B2 (en) | DC-DC converter | |
| US8009445B2 (en) | Switching power source apparatus | |
| JP6443120B2 (ja) | 電源制御用半導体装置 | |
| JP5056055B2 (ja) | スイッチング電源制御用集積回路およびスイッチング電源装置 | |
| US10199942B2 (en) | Controller and power supply | |
| US11171480B2 (en) | Switching power supply device and semiconductor device | |
| JP6969275B2 (ja) | スイッチング電源回路 | |
| KR100904299B1 (ko) | 역률 보상 회로 및 그 구동 방법 | |
| US7492614B2 (en) | Switching power supply apparatus | |
| US8054600B2 (en) | Switching power supply device | |
| TWI448029B (zh) | A system and method for protecting a power conversion system under open circuit and / or short circuit conditions | |
| JP4979536B2 (ja) | スイッチング電源装置 | |
| US20040195976A1 (en) | Output feedback and under-voltage detection system | |
| US7411374B2 (en) | Circuitry and control method for charging capacitive loads | |
| JP2784136B2 (ja) | スイッチング電源の過負荷・短絡保護回路 | |
| JP2002204572A (ja) | スイッチング電源及びその制御方法 | |
| US10536088B2 (en) | Switched mode power supply controller | |
| TWI583088B (zh) | 控制器、電源供應器、與控制方法 | |
| JP4311831B2 (ja) | フライバック型スイッチング電源 | |
| TWI514708B (zh) | 用以控制電源供應器之功率開關的控制器與適用於電源供應器的控制方法 | |
| JPH1080135A (ja) | 交流−直流変換装置 | |
| JP2004080859A (ja) | スイッチング電源制御回路 | |
| JP2002135967A (ja) | 安定化電源における過電圧保護回路 | |
| KR910007047Y1 (ko) | 돌입 전류 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4311831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |