JP2001128448A - スイッチング・レギュレータ制御回路 - Google Patents
スイッチング・レギュレータ制御回路Info
- Publication number
- JP2001128448A JP2001128448A JP30524499A JP30524499A JP2001128448A JP 2001128448 A JP2001128448 A JP 2001128448A JP 30524499 A JP30524499 A JP 30524499A JP 30524499 A JP30524499 A JP 30524499A JP 2001128448 A JP2001128448 A JP 2001128448A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- control circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＳＷレギュレータの入力電源の、出力インピ
ーダンスが高いときに電源回路やＳＷレギュレータに用
いられるスイッチ素子のダメージを抑えること。 【解決手段】 出力電圧で動作させる電圧検出回路で、
ＳＷレギュレータの入力電源電圧を監視し、SWレギュレ
ータ制御回路の動作電圧よりもＳＷレギュレータの入力
電源電圧が低下したときに、SW素子をOFFさせるように
した。
ーダンスが高いときに電源回路やＳＷレギュレータに用
いられるスイッチ素子のダメージを抑えること。 【解決手段】 出力電圧で動作させる電圧検出回路で、
ＳＷレギュレータの入力電源電圧を監視し、SWレギュレ
ータ制御回路の動作電圧よりもＳＷレギュレータの入力
電源電圧が低下したときに、SW素子をOFFさせるように
した。
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング・
レギュレータ（以下ＳＷレギュレータと記載する）の入
力電源のインピーダンスが増大したときに、スイッチ素
子（以下SW素子と記載する）がONし続けることで電源と
SW素子に大電流が流れ、破壊するのを防止することが可
能な、ＳＷレギュレータ制御回路に関する。
レギュレータ（以下ＳＷレギュレータと記載する）の入
力電源のインピーダンスが増大したときに、スイッチ素
子（以下SW素子と記載する）がONし続けることで電源と
SW素子に大電流が流れ、破壊するのを防止することが可
能な、ＳＷレギュレータ制御回路に関する。
【０００２】
【従来の技術】従来のＳＷレギュレータ制御回路として
は、図６の回路図に示されるようなＳＷレギュレータの
制御回路が知られていた。即ち、基準電圧回路１０の基
準電圧Vrefと、ＳＷレギュレータの出力端子２の出力電
圧Voutを分圧するブリーダ抵抗１１、１２の接続点の電
圧Vaとの差電圧を、増幅するエラー・アンプ１３があ
る。エラー・アンプ１３の出力電圧をVerr、基準電圧回
路１０の出力電圧をVref、ブリーダ抵抗１１、１２の接
続点の電圧をVaとすれば、Vref＞Vaならば、Verrは高く
なり、逆にVref＜Vaならば、Verrは低くなる。エラー・
アンプの出力電圧Verrを入力信号とするパルス幅制御回
路１４は、Verrの値によって、SW素子のONとOFF時間の
制御を行う。SW素子は、SW素子駆動回路16に接続され、
ON／OFF駆動される。
は、図６の回路図に示されるようなＳＷレギュレータの
制御回路が知られていた。即ち、基準電圧回路１０の基
準電圧Vrefと、ＳＷレギュレータの出力端子２の出力電
圧Voutを分圧するブリーダ抵抗１１、１２の接続点の電
圧Vaとの差電圧を、増幅するエラー・アンプ１３があ
る。エラー・アンプ１３の出力電圧をVerr、基準電圧回
路１０の出力電圧をVref、ブリーダ抵抗１１、１２の接
続点の電圧をVaとすれば、Vref＞Vaならば、Verrは高く
なり、逆にVref＜Vaならば、Verrは低くなる。エラー・
アンプの出力電圧Verrを入力信号とするパルス幅制御回
路１４は、Verrの値によって、SW素子のONとOFF時間の
制御を行う。SW素子は、SW素子駆動回路16に接続され、
ON／OFF駆動される。
【０００３】SW素子駆動回路１６は、出力電圧Voutを電
源として動作し、基準電圧回路１０、エラー・アンプ回
路１３や、パルス幅制御回路１４は入力電源端子１の電
圧Vinを電源として動作する。SW素子駆動回路は、SW素
子として、例えば、パワーMOSトランジスタを用いた場
合、高い駆動電圧（ゲート・ソース間電圧）のほうがパ
ワーMOSトランジスタのON抵抗を下げることが出来るた
め、昇圧された出力電圧Voutを用いて駆動した方が、SW
レギュレータの効率を上げることが出来る。パルス幅制
御回路１４とSW素子駆動回路１６の間にはレベル・シフ
タ（以下L／Sと記載する）１５があり、電源電圧の異な
るVin系のパルス幅制御回路１４からの信号をSW素子駆
動回路１６のVout系の信号レベルに変換する。
源として動作し、基準電圧回路１０、エラー・アンプ回
路１３や、パルス幅制御回路１４は入力電源端子１の電
圧Vinを電源として動作する。SW素子駆動回路は、SW素
子として、例えば、パワーMOSトランジスタを用いた場
合、高い駆動電圧（ゲート・ソース間電圧）のほうがパ
ワーMOSトランジスタのON抵抗を下げることが出来るた
め、昇圧された出力電圧Voutを用いて駆動した方が、SW
レギュレータの効率を上げることが出来る。パルス幅制
御回路１４とSW素子駆動回路１６の間にはレベル・シフ
タ（以下L／Sと記載する）１５があり、電源電圧の異な
るVin系のパルス幅制御回路１４からの信号をSW素子駆
動回路１６のVout系の信号レベルに変換する。
【０００４】図７に昇圧型ＳＷレギュレータの例を示
す。入力電源２０には、コイル２１とＳＷレギュレータ
制御回路３０が接続されている。コイル２１と出力容量
２４の間には、整流素子２３が接続されている。負荷２
５は出力の容量と並列に接続される。入力電源２０の出
力インピーダンス２６は一般に低く、通常は、無視する
ことができるが、入力電源２０に何らかの異常が発生し
た場合、あるインピーダンスを持つようになる。また、
入力電源２０として電池等を用いた場合、劣化によって
数Ω〜十Ω程度のインピーダンスを持つようになる。
す。入力電源２０には、コイル２１とＳＷレギュレータ
制御回路３０が接続されている。コイル２１と出力容量
２４の間には、整流素子２３が接続されている。負荷２
５は出力の容量と並列に接続される。入力電源２０の出
力インピーダンス２６は一般に低く、通常は、無視する
ことができるが、入力電源２０に何らかの異常が発生し
た場合、あるインピーダンスを持つようになる。また、
入力電源２０として電池等を用いた場合、劣化によって
数Ω〜十Ω程度のインピーダンスを持つようになる。
【０００５】図７の入力電源２０のインピーダンス２６
が無視できるくらい小さい場合の電源立ち上げ時の、波
形を図８に示す。図８（ａ）は、図７の電源２０の電圧
V20とSWレギュレータ制御回路３０の電源電圧Vinを示
し、（ｂ）は、SWレギュレータの出力電圧Voutを示して
おり、共に、横軸が時間である。入力電源２０のインピ
ーダンス２６が無視できるくらい小さいので、図８
（ａ）のV20とVinの波形は重なっている。図８（ｂ）の
出力電圧Voutがゆっくりと上昇するのは、SWレギュレー
タ制御回路のソフトスタートの機能のためである。ソフ
トスタート機能とは、電源立ち上げ時に出力電圧Voutに
オーバーシュートが発生しないように、出力電圧をゆっ
くりと立ち上げる機能であるが、ここではその機能につ
いては割愛する。
が無視できるくらい小さい場合の電源立ち上げ時の、波
形を図８に示す。図８（ａ）は、図７の電源２０の電圧
V20とSWレギュレータ制御回路３０の電源電圧Vinを示
し、（ｂ）は、SWレギュレータの出力電圧Voutを示して
おり、共に、横軸が時間である。入力電源２０のインピ
ーダンス２６が無視できるくらい小さいので、図８
（ａ）のV20とVinの波形は重なっている。図８（ｂ）の
出力電圧Voutがゆっくりと上昇するのは、SWレギュレー
タ制御回路のソフトスタートの機能のためである。ソフ
トスタート機能とは、電源立ち上げ時に出力電圧Voutに
オーバーシュートが発生しないように、出力電圧をゆっ
くりと立ち上げる機能であるが、ここではその機能につ
いては割愛する。
【０００６】図７の入力電源２０のインピーダンス２６
が数Ω程度ある場合の電源立ち上げ時の、波形を図９に
示す。図９（ａ）は、図７の入力電源２０の電圧V20とS
Wレギュレータ制御回路３０の電源電圧Vinを示し、
（ｂ）は、SWレギュレータの出力電圧Voutを示し、
（ｃ）は入力電源２０の電流Ｉ２０を示しており、共
に、横軸が時間である。入力電源２０のインピーダンス
２６によって、入力電源２０に電流が流れると、SWレギ
ュレータ制御回路の電源電圧Vinが低下する。図９で
は、SWレギュレータが昇圧動作中に入力電源２０に電流
が流れることで、SWレギュレータ制御回路３０の入力電
圧Vinが、SWレギュレータ制御回路３０の動作電圧以下
に低下し、 SWレギュレータ制御回路３０が正常に動作
できなくなり、SW素子駆動回路の出力がSW素子をONし続
ける状態となる場合を示している。例えば、入力電源２
０の出力電圧V20の値が２V、出力インピーダンス２６の
値が１．５Ωあり、電源立ち上げ時に、入力電源２０に
１Aの電流が流れると、SWレギュレータ制御回路３０の
入力電圧Vinは０．５Ｖまで低下する。 SWレギュレータ
制御回路３０の最低動作電圧が１Vとすると、この状態
ではSWレギュレータ制御回路３０は正常に動作すること
が不可能となり、図６のL／Sの出力が不確定となるた
め、SW素子駆動回路の出力がEXTの電圧が、図７のSW素
子２２をONさせる状態で停止すると入力電源２０、コイ
ル２１とSW素子22に大電流が流れつづけることになり、
これらを劣化させ、最悪破壊に至る危険性もある。
が数Ω程度ある場合の電源立ち上げ時の、波形を図９に
示す。図９（ａ）は、図７の入力電源２０の電圧V20とS
Wレギュレータ制御回路３０の電源電圧Vinを示し、
（ｂ）は、SWレギュレータの出力電圧Voutを示し、
（ｃ）は入力電源２０の電流Ｉ２０を示しており、共
に、横軸が時間である。入力電源２０のインピーダンス
２６によって、入力電源２０に電流が流れると、SWレギ
ュレータ制御回路の電源電圧Vinが低下する。図９で
は、SWレギュレータが昇圧動作中に入力電源２０に電流
が流れることで、SWレギュレータ制御回路３０の入力電
圧Vinが、SWレギュレータ制御回路３０の動作電圧以下
に低下し、 SWレギュレータ制御回路３０が正常に動作
できなくなり、SW素子駆動回路の出力がSW素子をONし続
ける状態となる場合を示している。例えば、入力電源２
０の出力電圧V20の値が２V、出力インピーダンス２６の
値が１．５Ωあり、電源立ち上げ時に、入力電源２０に
１Aの電流が流れると、SWレギュレータ制御回路３０の
入力電圧Vinは０．５Ｖまで低下する。 SWレギュレータ
制御回路３０の最低動作電圧が１Vとすると、この状態
ではSWレギュレータ制御回路３０は正常に動作すること
が不可能となり、図６のL／Sの出力が不確定となるた
め、SW素子駆動回路の出力がEXTの電圧が、図７のSW素
子２２をONさせる状態で停止すると入力電源２０、コイ
ル２１とSW素子22に大電流が流れつづけることになり、
これらを劣化させ、最悪破壊に至る危険性もある。
【０００７】
【発明が解決しようとする課題】しかし、従来のＳＷレ
ギュレータでは、入力電源の出力インピーダンスが高く
なると、SWレギュレータの昇圧動作時に、SWレギュレー
タ制御回路の電源が低下し、SWレギュレータ制御回路が
正常に動作できなくなり、SW素子をONし続け、電源回路
やＳＷ素子に大電流が流れダメージを与えるという問題
点があった。
ギュレータでは、入力電源の出力インピーダンスが高く
なると、SWレギュレータの昇圧動作時に、SWレギュレー
タ制御回路の電源が低下し、SWレギュレータ制御回路が
正常に動作できなくなり、SW素子をONし続け、電源回路
やＳＷ素子に大電流が流れダメージを与えるという問題
点があった。
【０００８】そこで、この発明の目的は従来のこのよう
な問題点を解決するために、出力電圧で動作する電圧検
出回路を設け、前記電圧検出回路で入力電源電圧を検出
し、入力電源電圧がSWレギュレータ制御回路の動作電圧
よりも低下したときに、確実にSW素子をOFFさせること
で、電源電流及びスイッチング電流（ＳＷレギュレータ
の用いられるスイッチ素子に流れる電流）を抑えること
を目的としている。
な問題点を解決するために、出力電圧で動作する電圧検
出回路を設け、前記電圧検出回路で入力電源電圧を検出
し、入力電源電圧がSWレギュレータ制御回路の動作電圧
よりも低下したときに、確実にSW素子をOFFさせること
で、電源電流及びスイッチング電流（ＳＷレギュレータ
の用いられるスイッチ素子に流れる電流）を抑えること
を目的としている。
【０００９】
【発明の実施の形態】上記問題点を解決するために、こ
の発明ではＳＷレギュレータの制御回路において出力電
圧で動作する電圧検出回路を設け、前記電圧検出回路は
入力電源電圧を検出し、入力電源電圧がSWレギュレータ
制御回路の動作電圧よりも低下したときに、確実にSW素
子をOFFさせることで、電源電流及び、スイッチング電
流を抑える。
の発明ではＳＷレギュレータの制御回路において出力電
圧で動作する電圧検出回路を設け、前記電圧検出回路は
入力電源電圧を検出し、入力電源電圧がSWレギュレータ
制御回路の動作電圧よりも低下したときに、確実にSW素
子をOFFさせることで、電源電流及び、スイッチング電
流を抑える。
【００１０】
【実施例】以下に、本発明を図面に基づいて説明する。
図１は本発明の第一の実施例を示すＳＷレギュレータの
制御回路図である。基準電圧回路１０、ブリーダ抵抗１
１、１２、エラー・アンプ１３、パルス幅制御回路１
４、L／S１５及び、SW素子駆動回路１６は従来と同様で
ある。新たに付加された、電圧検出回路１００は、SWレ
ギュレータの出力電圧Voutを電源として動作し、SWレギ
ュレータ制御回路の電源電圧Vinの電圧がSWレギュレー
タ制御回路の動作電圧以下に低下したかどうかを検出す
る。論理演算回路１０１は、L／S１５の出力と電圧検出
回路１００の出力で論理演算を行い、その出力が、SW素
子駆動回路１６の入力信号となる。
図１は本発明の第一の実施例を示すＳＷレギュレータの
制御回路図である。基準電圧回路１０、ブリーダ抵抗１
１、１２、エラー・アンプ１３、パルス幅制御回路１
４、L／S１５及び、SW素子駆動回路１６は従来と同様で
ある。新たに付加された、電圧検出回路１００は、SWレ
ギュレータの出力電圧Voutを電源として動作し、SWレギ
ュレータ制御回路の電源電圧Vinの電圧がSWレギュレー
タ制御回路の動作電圧以下に低下したかどうかを検出す
る。論理演算回路１０１は、L／S１５の出力と電圧検出
回路１００の出力で論理演算を行い、その出力が、SW素
子駆動回路１６の入力信号となる。
【００１１】例えば、電圧検出回路１００は、 SWレギ
ュレータ制御回路の電源電圧Vinの電圧がSWレギュレー
タ制御回路の動作電圧以上ある場合は"H"を出力し、SW
レギュレータ制御回路の動作電圧未満の時は"L"を出力
するものとする。電圧検出回路１００の出力が"H"の時
は、従来と同様に、L／S１５の出力がSW素子駆動回路の
入力信号となり、電圧検出回路１００の出力が"L"の時
は、レベルシフター１５の出力にかかわらず、必ず、SW
素子駆動回路１６がSW素子をOFFにするような出力をEXT
端子３に出力する。すなわち、 SWレギュレータ制御回
路の電源電圧Vinが、電圧検出回路１００で設定された
電圧以上ある場合は、従来と同様な動作をする。
ュレータ制御回路の電源電圧Vinの電圧がSWレギュレー
タ制御回路の動作電圧以上ある場合は"H"を出力し、SW
レギュレータ制御回路の動作電圧未満の時は"L"を出力
するものとする。電圧検出回路１００の出力が"H"の時
は、従来と同様に、L／S１５の出力がSW素子駆動回路の
入力信号となり、電圧検出回路１００の出力が"L"の時
は、レベルシフター１５の出力にかかわらず、必ず、SW
素子駆動回路１６がSW素子をOFFにするような出力をEXT
端子３に出力する。すなわち、 SWレギュレータ制御回
路の電源電圧Vinが、電圧検出回路１００で設定された
電圧以上ある場合は、従来と同様な動作をする。
【００１２】図２に図６のSWレギュレータ回路におい
て、SWレギュレータ制御回路３０に、図１の本発明のSW
レギュレータ制御回路を用いたときの入力電源にインピ
ーダンスがある時の電源立ち上げ時の、波形を示す。図
２（ａ）は、図６の入力電源２０の電圧V20とSWレギュ
レータ制御回路３０の電源電圧Vinを示し、図２（ｂ）
は、SWレギュレータの出力電圧Voutを示し、図２（ｃ）
は入力電源２０の電流Ｉ２０を示しており、共に、横軸
が時間である。
て、SWレギュレータ制御回路３０に、図１の本発明のSW
レギュレータ制御回路を用いたときの入力電源にインピ
ーダンスがある時の電源立ち上げ時の、波形を示す。図
２（ａ）は、図６の入力電源２０の電圧V20とSWレギュ
レータ制御回路３０の電源電圧Vinを示し、図２（ｂ）
は、SWレギュレータの出力電圧Voutを示し、図２（ｃ）
は入力電源２０の電流Ｉ２０を示しており、共に、横軸
が時間である。
【００１３】図２（ａ）中のVdetは、電圧検出回路１０
０の検出電圧値を示している。入力電源２０のインピー
ダンス２６によって、電源２０に電流が流れると、SWレ
ギュレータ制御回路３０の電源電圧Vinが低下する。電
源電圧VinがSWレギュレータ制御回路３０の動作電圧未
満（電圧検出回路１００の検出電圧値Vdet未満）に低下
すると、電圧検出回路１００の出力が"L"となり、SW素
子２２を必ず、OFFさせる。仮に、電源電圧Vinが、０．
５Ｖ程度まで低下したとしても、出力電圧Voutには、図
７の容量２４に貯えられた電荷により、電圧が保持され
るため、出力電圧Voutで駆動されている図１の電圧検出
回路１００は正常に動作することができる。
０の検出電圧値を示している。入力電源２０のインピー
ダンス２６によって、電源２０に電流が流れると、SWレ
ギュレータ制御回路３０の電源電圧Vinが低下する。電
源電圧VinがSWレギュレータ制御回路３０の動作電圧未
満（電圧検出回路１００の検出電圧値Vdet未満）に低下
すると、電圧検出回路１００の出力が"L"となり、SW素
子２２を必ず、OFFさせる。仮に、電源電圧Vinが、０．
５Ｖ程度まで低下したとしても、出力電圧Voutには、図
７の容量２４に貯えられた電荷により、電圧が保持され
るため、出力電圧Voutで駆動されている図１の電圧検出
回路１００は正常に動作することができる。
【００１４】SW素子２２がOFFすると、入力電源２０の
電流が減少し、SWレギュレータ制御回路３０の電源電圧
Vinが上昇する。 SWレギュレータ制御回路３０の電源電
圧Vinが上昇すると電圧検出回路１００の出力が"H"とな
り、SW素子２２のONとOFFは、L／S１５からの信号によ
って制御される。再び、SW素子２２がONすることで、入
力電源２０に電流が流れSWレギュレータ制御回路の電源
電圧Vinが低下し、これを繰り返す。やがて、出力電圧V
outは所望の電圧まで昇圧される。
電流が減少し、SWレギュレータ制御回路３０の電源電圧
Vinが上昇する。 SWレギュレータ制御回路３０の電源電
圧Vinが上昇すると電圧検出回路１００の出力が"H"とな
り、SW素子２２のONとOFFは、L／S１５からの信号によ
って制御される。再び、SW素子２２がONすることで、入
力電源２０に電流が流れSWレギュレータ制御回路の電源
電圧Vinが低下し、これを繰り返す。やがて、出力電圧V
outは所望の電圧まで昇圧される。
【００１５】SWレギュレータの負荷によっては、所望の
電圧に昇圧できない場合があるが、従来のように、SW素
子がONし続けることで、大電流が流れつづけるようなこ
とはない。図３は本発明の第二の実施例を示すＳＷレギ
ュレータの制御回路図である。図１との違いは、電圧検
出回路１００の出力に遅延回路１０２が付加されている
点である。遅延回路１０２は、電圧検出回路１００が任
意の時間以上に、検出状態を持続した場合、SW素子駆動
回路１６がSW素子をOFFにするような出力をEXT端子３に
出力する。遅延回路１０２を付加することで、急激な負
荷変動等による一時的な入力電圧Vinの低下時や、SWレ
ギュレータ自体で発生する雑音による瞬間的な入力電圧
Vinの低下に対しては、電圧検出回路１００が検出して
も、ある一定時間検出し続けないとSW素子駆動回路１６
はレベルシフタ１５の信号のみによって、制御される。
即ち、雑音等による電圧検出回路１００の誤検出を除去
することが可能である。
電圧に昇圧できない場合があるが、従来のように、SW素
子がONし続けることで、大電流が流れつづけるようなこ
とはない。図３は本発明の第二の実施例を示すＳＷレギ
ュレータの制御回路図である。図１との違いは、電圧検
出回路１００の出力に遅延回路１０２が付加されている
点である。遅延回路１０２は、電圧検出回路１００が任
意の時間以上に、検出状態を持続した場合、SW素子駆動
回路１６がSW素子をOFFにするような出力をEXT端子３に
出力する。遅延回路１０２を付加することで、急激な負
荷変動等による一時的な入力電圧Vinの低下時や、SWレ
ギュレータ自体で発生する雑音による瞬間的な入力電圧
Vinの低下に対しては、電圧検出回路１００が検出して
も、ある一定時間検出し続けないとSW素子駆動回路１６
はレベルシフタ１５の信号のみによって、制御される。
即ち、雑音等による電圧検出回路１００の誤検出を除去
することが可能である。
【００１６】図４は本発明の第三の実施例を示すＳＷレ
ギュレータの制御回路図である。図１との違いは、電圧
検出回路１００の出力に出力電圧で動作するラッチ回路
１１０が付加されている点である。ラッチ回路１１０
は、電圧検出回路１００が一度電圧検出すると、その状
態を保持し、SW素子駆動回路１６がSW素子をOFFし続け
るような出力をEXT端子３に出力し続ける。ラッチ回路
のリセットは、外部回路からSWレギュレータ動作時に与
えられても、電源接続時のSWレギュレータ自体の出力電
圧の上昇で与えても構わない。図１の場合は、電圧検出
回路１００が入力電源電圧の低下を検出すると、SW素子
をOFFするので、再び、入力電源電圧が上昇し、電圧検
出回路１００が電圧検出を解除するという動作を繰り返
すが、図４の場合は、一度電圧検出回路１００が入力電
源電圧の低下を検出すると、ラッチがかかり、ラッチ回
路にリセット信号を与えない限り、SW素子をOFFし続け
る。
ギュレータの制御回路図である。図１との違いは、電圧
検出回路１００の出力に出力電圧で動作するラッチ回路
１１０が付加されている点である。ラッチ回路１１０
は、電圧検出回路１００が一度電圧検出すると、その状
態を保持し、SW素子駆動回路１６がSW素子をOFFし続け
るような出力をEXT端子３に出力し続ける。ラッチ回路
のリセットは、外部回路からSWレギュレータ動作時に与
えられても、電源接続時のSWレギュレータ自体の出力電
圧の上昇で与えても構わない。図１の場合は、電圧検出
回路１００が入力電源電圧の低下を検出すると、SW素子
をOFFするので、再び、入力電源電圧が上昇し、電圧検
出回路１００が電圧検出を解除するという動作を繰り返
すが、図４の場合は、一度電圧検出回路１００が入力電
源電圧の低下を検出すると、ラッチがかかり、ラッチ回
路にリセット信号を与えない限り、SW素子をOFFし続け
る。
【００１７】図５は本発明の第四の実施例を示すＳＷレ
ギュレータの制御回路図である。図３との違いは、遅延
回路１０２の出力に出力電圧で動作するラッチ回路１１
０が付加されている点である。ラッチ回路１１０は、遅
延回路１０２が一度検出すると、その状態を保持し、SW
素子駆動回路１６がSW素子をOFFし続けるような出力をE
XT端子３に出力し続ける。ラッチ回路のリセットは、外
部回路から、SWレギュレータ動作時に与えられても、電
源接続時のSWレギュレータ自体の出力電圧の上昇で与え
ても構わない。図４の場合は、電圧検出回路１００の出
力に遅延回路がないため、雑音により電圧検出回路１０
０が一度誤検出すると、ラッチ回路をリセットしない限
り、SW素子をOFFし続けるが、図５の場合は、遅延回路
１０２の出力でラッチをかけるため、電圧検出回路１０
０の誤検出によるSWレギュレータの動作停止を防止する
ことができる。
ギュレータの制御回路図である。図３との違いは、遅延
回路１０２の出力に出力電圧で動作するラッチ回路１１
０が付加されている点である。ラッチ回路１１０は、遅
延回路１０２が一度検出すると、その状態を保持し、SW
素子駆動回路１６がSW素子をOFFし続けるような出力をE
XT端子３に出力し続ける。ラッチ回路のリセットは、外
部回路から、SWレギュレータ動作時に与えられても、電
源接続時のSWレギュレータ自体の出力電圧の上昇で与え
ても構わない。図４の場合は、電圧検出回路１００の出
力に遅延回路がないため、雑音により電圧検出回路１０
０が一度誤検出すると、ラッチ回路をリセットしない限
り、SW素子をOFFし続けるが、図５の場合は、遅延回路
１０２の出力でラッチをかけるため、電圧検出回路１０
０の誤検出によるSWレギュレータの動作停止を防止する
ことができる。
【００１８】
【発明の効果】本発明のＳＷレギュレータ制御回路は、
入力電源の出力インピーダンスが高い時に、SWレギュレ
ータの動作中に、SWレギュレータ制御回路の入力電圧
が、その動作電圧以下に低下しても、確実にSW素子をOF
Fさせることが可能であるので、電源回路やＳＷレギュ
レータに用いられるスイッチ素子に大電流が流れつづけ
ることはなく、電源回路やスイッチ素子のダメージを抑
えるという効果がある。
入力電源の出力インピーダンスが高い時に、SWレギュレ
ータの動作中に、SWレギュレータ制御回路の入力電圧
が、その動作電圧以下に低下しても、確実にSW素子をOF
Fさせることが可能であるので、電源回路やＳＷレギュ
レータに用いられるスイッチ素子に大電流が流れつづけ
ることはなく、電源回路やスイッチ素子のダメージを抑
えるという効果がある。
【図１】本発明の第一の実施例のＳＷレギュレータ制御
回路の説明図である。
回路の説明図である。
【図２】図１のＳＷレギュレータ制御回路を用いたとき
のSWレギュレータの動作説明図である。
のSWレギュレータの動作説明図である。
【図３】本発明の第二の実施例のＳＷレギュレータ制御
回路の説明図である。
回路の説明図である。
【図４】本発明の第三の実施例のＳＷレギュレータ制御
回路の説明図である。
回路の説明図である。
【図５】本発明の第四の実施例のＳＷレギュレータ制御
回路の説明図である。
回路の説明図である。
【図６】従来のＳＷレギュレータ制御回路の説明図であ
る。
る。
【図７】昇圧型ＳＷレギュレータの説明図である。
【図８】入力電源の出力インピーダンスが小さい時のＳ
Ｗレギュレータの動作説明図である。
Ｗレギュレータの動作説明図である。
【図９】入力電源の出力インピーダンスが大きい時の従
来のＳＷレギュレータの動作説明図である。
来のＳＷレギュレータの動作説明図である。
１ SWレギュレータ制御回路の入力電源端子 ２ SWレギュレータ制御回路の出力電圧端子 ３ SWレギュレータ制御回路のSW素子駆動端子 １０ 基準電圧回路 １２ ブリーダ抵抗 １３ エラー・アンプ １４ パルス幅制御回路 １５ レベルシフタ １６ SW素子駆動回路 ２０ 入力電源 ２６ 入力電源の出力インピーダンス １００ 電圧検出回路 １０１ 論理演算回路 １０２ 遅延回路 １１０ ラッチ回路
Claims (4)
- 【請求項１】 少なくとも、誤差増幅回路と、スイッチ
素子の駆動回路を含み、入力電圧よりも高い出力電圧を
発生する昇圧型のスイッチング・レギュレータ制御回路
において、 誤差増幅回路は入力電圧で動作させ、スイッチ素子の駆
動回路は出力電圧で動作させ、かつ、出力電圧で動作す
る電圧検出回路を具備し、前記電圧検出回路は入力電圧
を検出し、入力電圧が任意の電圧よりも低下したときに
前記スイッチ素子の駆動回路に対して、必ずスイッチ素
子がオフする信号を発生させることを特徴とするスイッ
チング・レギュレータ制御回路。 - 【請求項２】 電圧検出回路の出力に出力電圧で動作す
る遅延回路を具備することを特徴とする請求項１記載の
スイッチング・レギュレータ制御回路。 - 【請求項３】 電圧検出回路の出力に出力電圧で動作す
るラッチ回路を具備することを特徴とする請求項１記載
のスイッチング・レギュレータ制御回路。 - 【請求項４】 遅延回路の出力に出力電圧で動作するラ
ッチ回路を具備することを特徴とする請求項２記載のス
イッチング・レギュレータ制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30524499A JP3558935B2 (ja) | 1999-10-27 | 1999-10-27 | スイッチング・レギュレータ制御回路 |
| US09/638,198 US6300751B1 (en) | 1999-10-27 | 2000-08-11 | Switching regulator control circuit avoiding break-down of the switching element |
| CNB001337769A CN1175550C (zh) | 1999-10-27 | 2000-10-27 | 能避免开关元件损坏的开关稳压器控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30524499A JP3558935B2 (ja) | 1999-10-27 | 1999-10-27 | スイッチング・レギュレータ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001128448A true JP2001128448A (ja) | 2001-05-11 |
| JP3558935B2 JP3558935B2 (ja) | 2004-08-25 |
Family
ID=17942778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30524499A Expired - Fee Related JP3558935B2 (ja) | 1999-10-27 | 1999-10-27 | スイッチング・レギュレータ制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6300751B1 (ja) |
| JP (1) | JP3558935B2 (ja) |
| CN (1) | CN1175550C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010213559A (ja) * | 2009-02-12 | 2010-09-24 | Mitsumi Electric Co Ltd | 直流電源装置およびｄｃ−ｄｃコンバータ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208929B1 (en) * | 2006-04-18 | 2007-04-24 | Atmel Corporation | Power efficient startup circuit for activating a bandgap reference circuit |
| US7218086B1 (en) * | 2006-05-01 | 2007-05-15 | Micrel, Inc. | Switching regulator with programmable output levels using a single input pin |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU8831982A (en) * | 1981-10-09 | 1983-04-14 | Toowoomba Foundry Pty. Ltd. | Regulating solar generator output |
| US4873480A (en) * | 1988-08-03 | 1989-10-10 | Lafferty Donald L | Coupling network for improving conversion efficiency of photovoltaic power source |
| JPH05137267A (ja) * | 1991-11-12 | 1993-06-01 | Dia Semikon Syst Kk | 電源装置 |
| JP2810630B2 (ja) * | 1993-11-16 | 1998-10-15 | キヤノン株式会社 | 太陽電池の電力制御装置、電力制御システム、電力制御方法及び電圧電流出力特性の測定方法 |
-
1999
- 1999-10-27 JP JP30524499A patent/JP3558935B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-11 US US09/638,198 patent/US6300751B1/en not_active Expired - Lifetime
- 2000-10-27 CN CNB001337769A patent/CN1175550C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010213559A (ja) * | 2009-02-12 | 2010-09-24 | Mitsumi Electric Co Ltd | 直流電源装置およびｄｃ−ｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6300751B1 (en) | 2001-10-09 |
| JP3558935B2 (ja) | 2004-08-25 |
| CN1175550C (zh) | 2004-11-10 |
| CN1305131A (zh) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11750083B2 (en) | Overvoltage protection circuit, integrated circuit and switching converter with the same | |
| JP4912067B2 (ja) | 半導体集積回路およびそれを備えた電子機器 | |
| US7358709B2 (en) | Constant voltage regulator for generating a low voltage output | |
| JP4111109B2 (ja) | スイッチングレギュレータ及び電源装置 | |
| US8384367B2 (en) | Step-down switching regulator | |
| KR100997588B1 (ko) | 전압-모드 스위칭 파워 서플라이 및 이의 스타트-업 방법 | |
| JP2002320380A (ja) | 電源回路 | |
| US20080290851A1 (en) | Power supply | |
| JP4775044B2 (ja) | スイッチングレギュレータ | |
| JP2007006651A (ja) | スイッチング制御回路、自励型ｄｃ−ｄｃコンバータ | |
| US7092226B2 (en) | Constant-voltage power supply circuit | |
| WO2005091358A1 (ja) | 半導体集積回路装置及びそれを用いたスイッチング電源装置 | |
| JP4498851B2 (ja) | 電源装置 | |
| US6570369B2 (en) | Regulator with integratable pulse drive signal | |
| JP2010051053A (ja) | 昇圧ｄｃ−ｄｃコンバータ用制御回路及び昇圧ｄｃ−ｄｃコンバータ | |
| US20080211470A1 (en) | Auto discharge linear regulator and method for the same | |
| US20070273346A1 (en) | Voltage regulator circuit with over-current protection | |
| JP4282673B2 (ja) | スイッチング電源装置 | |
| JP3558935B2 (ja) | スイッチング・レギュレータ制御回路 | |
| US8044641B2 (en) | Step-down switching regulator with turn off undershoot prevention | |
| JP2009240112A (ja) | 電源装置および半導体集積回路装置 | |
| JP3996147B2 (ja) | わずかな充電電流を用いたブートストラップキャパシタ充電回路 | |
| JP2018074874A (ja) | 電子制御装置 | |
| JP6816627B2 (ja) | Ｌｅｄ点灯回路及びｌｅｄ照明装置 | |
| JP4174999B2 (ja) | Ｄｃ／ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3558935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |