JP2001126902A - 抵抗器 - Google Patents

Abstract

(57)【要約】 【課題】 サイズを大きくすることなく耐電力を向上さ
せることができる抵抗器を提供する。 【解決手段】 チップ抵抗器１０は２個のセラミック基
材１２Ａ、１２Ｂが張り合わされた構成となっている。
上側のセラミック基材１２Ａは長穴形状の貫通孔１４が
設けられている。セラミック基材１２Ｂは貫通孔１４の
両端に対応する位置に丸穴形状の貫通孔１６Ａ，１６Ｂ
が設けられている。貫通孔１４内は抵抗体１８が注入さ
れていおり、貫通孔１６Ａ、１６Ｂ内は導電性部材２０
で穴埋めされている。セラミック基材１２Ａ，１２Ｂの
両端部には略コの字状に電極２２Ａ、２２Ｂが形成され
ている。電極２２Ａ、２２Ｂは、上側の端部は抵抗体１
８と接触するように、下側の端部は導電性部材２０と接
触するように形成されている。セラミック基材１２Ａの
表面には、保護膜２４が形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、抵抗器に係り、よ
り詳しくは、電子機器に使用される表面実装用の抵抗器
に関する。

【０００２】

【従来の技術】近年、電子機器の多機能化と小型化に伴
い、実装密度の高密度化が進められている。これに伴
い、プリント基板に実装される部品の小型化が進められ
ており、例えば抵抗器についても従来の挿入型の抵抗か
ら表面実装タイプの角型チップ抵抗器へと転換されてい
る。近年では、角型チップ抵抗器の小型化が飛躍的に進
み、非常にサイズが小さいもの、例えば１ｍｍ×０．５
ｍｍのものが使用されるようになってきている。

【０００３】このようなチップ抵抗器の例を図１２に示
す。図１２に示すチップ抵抗器２００は、一方の面に抵
抗体２０２が印刷されたアルミナ等のセラミック基材２
０４を備え、該セラミック基材２０４の両端を覆うよう
に電極２０６が設けられた構成となっている。なお、抵
抗体２０２は、一般にガラス及び樹脂から成る保護膜で
覆われている。また、図１３に示すように、１つのセラ
ミック基材２０４上に複数の電極２０６及び抵抗体を備
え、抵抗体の上に保護膜２０８が形成された多連チップ
と呼ばれるものもある。これらの抵抗部品は、プリント
基板上に実装され、電圧・電流が印加されることにより
抵抗として機能する。

【０００４】このような従来のチップ抵抗器２００は、
小型化に伴って抵抗体２０２自体の面積が小さくなり、
これにより単位面積当たりに印加される電力が大きくな
ってしまう。チップ抵抗器２００に印加される電力が大
きくなると、抵抗体２０２からジュール熱が発生して温
度上昇し、抵抗としての機能を果たすことができなくな
ると共に、最悪の場合は抵抗体２０２を損傷してしまう
恐れがある。ジュール熱の大きさは抵抗体２０２の単位
面積当たりの電力に比例するため、面積が半分になると
体電力は１／２になる。このため、前述のサイズが１ｍ
ｍ×０．５ｍｍのチップ抵抗器（所謂１０５チップ）の
耐電力は１／１６Ｗ（ワット）と非常に小さくなってい
る。

【０００５】従来におけるチップ抵抗器では、耐電力を
確保するためには抵抗体を大きくしなければならず、逆
に小さい抵抗器を使用する場合には、印加する電圧を低
くして電力を小さくする必要がある、という問題があっ
た。

【０００６】この問題を解決するため、セラミック基材
の下部に凹部を設けることにより抵抗体による発熱を放
熱し、温度上昇を下げることで耐電力を向上させる技術
が提案されている。（特開平９−２６６１０１号公
報）。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、抵抗体自体の大きさは変わらないため、単
位面積当たりの耐電力を向上させることはできず、大幅
に耐電力を向上させることが困難である、という問題が
あった。

【０００８】本発明は、上記問題を解決すべく成された
ものであり、サイズを大きくすることなく耐電力を向上
させることができる抵抗器を提供することを目的とす
る。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、凹部が設けられた基板と、
前記凹部に詰められた抵抗体と、前記抵抗体の異なる位
置に接続するように前記基板に形成された１対の電極
と、を備えたことを特徴としている。

【００１０】基板には例えば長穴形状で所定の深さを有
する凹部が設けられている。この基板は、例えばセラミ
ック等の基材で構成される。凹部には抵抗体が詰められ
ている。そして、一対の電極が抵抗体の異なる位置に接
続するように基板に形成されている。例えば、凹部の形
状が楕円のような長穴形状の場合は、抵抗体の両端の位
置に一対の電極が形成される。これにより、一対の電極
が抵抗体を介して電気的に接続される。なお、凹部の形
状は長穴形状に限らず、長方形等の他の形状でもよい。

【００１１】このように、基板に凹部を設けることによ
り抵抗体に厚みを持たせたため、基板自体を大きくする
ことなく抵抗体の量を多くすることができ、抵抗体の単
位面積当たりの耐電力を向上させることができる。従っ
て、サイズを大きくすることなく耐電力を向上させるこ
とができる。

【００１２】請求項２記載の発明は、前記基板は、第１
の基板と、前記第１の基板上に設けられ、かつ該第１の
基板と共に前記凹部を形成する貫通孔を有する第２の基
板と、から成ることを特徴としている。

【００１３】基板は、第１の基板と第２の基板とで構成
されている。ここで、第２の基板は例えば長穴形状の貫
通孔を有している。このため、第１の基板と第２の基板
とが例えば張り合わされることにより、第１の基板と第
２の基板に設けられた貫通孔とにより凹部が形成され
る。このように、第１の基板と貫通孔を有する第２の基
板とを張り合わせることにより簡単に凹部を形成するこ
とができる。

【００１４】請求項３の発明は、前記第１の基板は、前
記電極に対応する位置の各々に電極用貫通孔が形成され
ると共に、前記電極用貫通孔に前記電極が接続される導
電性部材が詰められたことを特徴としている。

【００１５】第１の基板は、電極に対応する位置の各々
に電極用の貫通孔が各々形成されている。そして、各々
の電極用貫通孔に導電性部材が詰められており、この各
々の導電性部材に各々の電極が接続される。すなわち、
各々の電極は、抵抗体に直接接続されると共に導電性部
材を通じて間接的にも接続される。これにより、電極間
をより確実に電気的に接続することができる。

【００１６】請求項４記載の発明は、複数の凹部が設け
られた基板と、前記複数の凹部に各々詰められた複数の
抵抗体と、を備え、前記複数の抵抗体の各々に１対の電
極を接続したことを特徴としている。

【００１７】基板には、前述した複数の凹部が設けら
れ、この複数の凹部には抵抗体が各々詰められている。
そして、複数の抵抗体の各々に一対の電極が接続されて
いる。これにより、複数の抵抗を用いた回路を１つの抵
抗器で実現できると共に、各々の抵抗体に厚みがあるた
め、基板自体を大きくすることなく抵抗体の量を多くす
ることができ、抵抗体の単位面積当たりの耐電力を向上
させることができる。

【００１８】なお、請求項５にも記載したように、１対
の電極の一方を共通に接続して共通電極としてもよい。
すなわち、複数の抵抗体を共通電極で任意に接続するこ
とにより所望の抵抗回路を構成することができる。な
お、共通電極を複数設けてもよい。

【００１９】請求項６記載の発明は、前記請求項４又は
請求項５記載の抵抗器が複数積層されると共に、上下に
隣接する抵抗器の電極が電気的に接続されたことを特徴
としている。

【００２０】請求項６記載の発明によれば、請求項４又
は請求項５に記載されたような抵抗器が複数積層されて
いる。そして、上下に隣接する抵抗器の電極が接触する
ことにより、電気的に接続されている。これにより、実
装される部分の面積を大きくすることなくさらに複雑な
抵抗回路を構成することができる。

【００２１】

【発明の実施の形態】［第１実施形態］以下、図面を参
照して本発明の第１実施形態について説明する。

【００２２】図１、２には、チップ抵抗器１０が示され
ている。図２（Ｂ）、（Ｃ）に示すように、チップ抵抗
器１０は、２個のアルミナ等のセラミック基材１２Ａ、
１２Ｂが張り合わされた構成となっている。

【００２３】上側のセラミック基材１２Ａは、図２
（Ａ）に示すように、略中央部に長穴形状の貫通孔１４
が設けられている。また、セラミック基材１２Ｂは、図
１、図２（Ｂ）、（Ｃ）に示すように、貫通孔１４の両
端に対応する位置に丸穴形状の貫通孔１６Ａ，１６Ｂが
設けられている。

【００２４】貫通孔１４内は、抵抗体１８が注入されて
いおり、貫通孔１６Ａ、１６Ｂ内は、図２（Ｂ）に示す
ように導電性部材２０で穴埋めされている。

【００２５】また、セラミック基材１２Ａ，１２Ｂの両
端部には、各々を張り合わせたときにその両端部が覆わ
れるように略コの字状に電極２２Ａ、２２Ｂが形成され
ている。さらに、電極２２Ａ、２２Ｂは、上側の端部は
抵抗体１８に接触するように、下側の端部は導電性部材
２０に接触するように形成されている。そして、セラミ
ック基材１２Ａの表面には、保護膜２４が形成されてい
る。

【００２６】次に、チップ抵抗器１０の製造方法につい
て図３を参照して説明する。

【００２７】まず、図３（Ａ）に示すように、セラミッ
ク基材１２Ａに長穴形状の貫通孔１４を形成し、セラミ
ック基材１２Ａの両端部に表面から側面にかけて電極２
２Ａ，２２Ｂを形成する。同様に、セラミック基材１２
Ｂに丸穴形状の貫通孔１６Ａ，１６Ｂを形成し、セラミ
ック基材１２Ｂの両端部に裏面から側面にかけて電極２
２Ａ、２２Ｂを形成する。

【００２８】次に、図３（Ｂ）に示すように、セラミッ
ク基材１２Ａ、１２Ｂを張り合わせる。これにより、張
り合わされたセラミック基材１２の両端部は略コの字状
に電極２２Ａ，２２Ｂが形成される。

【００２９】次に、図３（Ｃ）に示すように、セラミッ
ク基材１２Ｂの貫通孔１６Ａ、１６Ｂを導電性部材２０
で穴埋めする。これにより、セラミック基材１２Ａ、１
２Ｂ側の加工が終了する。このとき、張り合わされたセ
ラミック基材１２Ａ，１２Ｂの略中央部は、長穴状の凹
部が設けられた状態となっている。

【００３０】次に、図３（Ｄ）に示すように、前記長穴
状の凹部に抵抗体１８を注入し、焼成して固める。この
とき、セラミック基材１２Ｂの貫通孔１４は導電性部材
２０により穴埋めされているため、抵抗体１８が該貫通
孔１４から流れ出すことはない。これにより、電極２２
Ａ、２２Ｂと抵抗体１８とが電気的に接続された状態と
なる。

【００３１】次に、図３（Ｅ）に示すように、セラミッ
ク基材１２Ａの表面に保護膜２４を形成する。そして、
この状態では抵抗体１８の特性のばらつき等により所望
の抵抗値から外れた状態となっているため、抵抗値が所
望の値となるように抵抗体１８をトリミングする。例え
ば、レーザ等により抵抗体１８の表面を一様に削った
り、一部に切り込みを入れたりするなどの処理を行う。

【００３２】そして、最後に図３（Ｆ）に示すように、
保護膜２４上に抵抗値等を印刷してチップ抵抗器１０が
完成する。

【００３３】上記のように構成されたチップ抵抗器１０
では、抵抗体１８に厚みがあるため、単位面積当たりの
耐電力が向上し、チップ抵抗器１０のサイズを大きくす
ることなく、耐電力を大きくすることができる。また、
電極２２Ａ，２２Ｂの上側と抵抗体１８とは電気的に直
接接続され、電極２２Ａ，２２Ｂの下側と抵抗体１８と
は導電性部材２０を介して電気的に接続されている。す
なわち、電極２２Ａ，２２Ｂと抵抗体１８とは、抵抗体
１８の上側及び下側の両方で電気的に接続されているた
め、電極２２Ａと電極２２Ｂとの間を確実に電気的に接
続することができる。

【００３４】なお、セラミック基材１２Ａの貫通孔１４
の形状は、長穴状に限られない。例えば長方形等の形状
でもよい。また、貫通孔１４の深さも一定でなくてもよ
い。同様に、セラミック基材１２Ｂの貫通孔１６Ａ，１
６Ｂの形状は、丸穴状に限られない。例えば正方形等の
形状でもよい。また、貫通孔１６Ａ，１６Ｂの深さも一
定でなくてもよい。

【００３５】［第２実施形態］次に、本発明の第２実施
形態について説明する。

【００３６】図４には第２実施形態に係るチップ抵抗器
１０’が示されている。なお、図１に示すチップ抵抗器
１０と同一部分には同一符号を付す。

【００３７】図４（Ａ）〜（Ｃ）に示すように、チップ
抵抗器１０’は、１枚のセラミック基材１２の略中央部
に長穴形状の凹部２６が設けられている。この凹部２６
は溝堀加工等により形成される。この点以外は、第１実
施形態と同様のため説明は省略する。

【００３８】このようなチップ抵抗器１０’は、セラミ
ック基材を張り合わせる必要がないため、製造工程を簡
略化することができる。

【００３９】［第３実施形態］次に、本発明の第３実施
形態について説明する。

【００４０】図５には第３実施形態に係るチップ抵抗器
１０”が示されている。なお、図１に示すチップ抵抗器
１０と同一部分には同一符号を付す。

【００４１】図５（Ａ）〜（Ｃ）に示すように、チップ
抵抗器１０”は、略中央部に長穴形状の貫通孔１４が設
けられたセラミック基材１２Ａと貫通孔が設けられてい
ないセラミック基材１２Ｂとが張り合わされた構成とな
っている。この点以外は、第１実施形態と同様のため説
明は省略する。

【００４２】このようなチップ抵抗器１０”は、セラミ
ック基材１２Ｂの穴あけ、及び穴埋め加工を行う必要が
ないため、製造工程を簡略化することができる。

【００４３】［第４実施形態］次に、本発明の第４実施
形態について説明する。

【００４４】図６には第４実施形態に係る多連チップ抵
抗器１００が示されている。なお、図１に示すチップ抵
抗器１０と同一部分には同一符号を付す。

【００４５】図６に示すように、多連チップ抵抗器１０
０は、１つのセラミック基材１２上に複数の電極２２
Ａ，２２Ｂ及び抵抗体１８が設けられた（図６では４
個）構成となっている。抵抗体１８を注入する凹部は、
第１実施形態乃至第３実施形態で示した方法により形成
することができる。

【００４６】なお、第１実施形態乃至第３実施形態に示
したチップ抵抗器を連結するようにしてもよい。また、
抵抗体１８の抵抗値はそれぞれ異ならせてもよい。

【００４７】このような多連チップ抵抗器１００は、図
７に示すような回路として作用すると共に、抵抗体１８
に厚みがあるため、単位面積当たりの耐電力が向上し、
多連チップ抵抗器１００のサイズを大きくすることな
く、耐電力を大きくすることができる。

【００４８】［第５実施形態］次に、本発明の第５実施
形態について説明する。

【００４９】図８には第４実施形態に係る多連チップ抵
抗器１００’が示されている。なお、図１に示すチップ
抵抗器１０と同一部分には同一符号を付す。

【００５０】図８に示すように、多連チップ抵抗器１０
０’は、１つのセラミック基材１２上に配線パターン２
８が形成され、これに複数の抵抗体１８（図８では８
個）を介して電極２２Ａ，２２Ｂが接続された構成とな
っている。抵抗体１８を注入する凹部は、第１実施形態
乃至第３実施形態で示した方法により形成することがで
きる。

【００５１】このような多連チップ抵抗器１００’は、
例えば図９に示すような回路として作用すると共に、抵
抗体１８に厚みがあるため、単位面積当たりの耐電力が
向上し、多連チップ抵抗器１００’のサイズを大きくす
ることなく、耐電力を大きくすることができる。

【００５２】［第６実施形態］次に、本発明の第６実施
形態について説明する。

【００５３】図１０には第６実施形態に係る多連チップ
抵抗器１００”が示されている。なお、図１に示すチッ
プ抵抗器１０と同一部分には同一符号を付す。

【００５４】多連チップ抵抗器１００”は複数の多連チ
ップ抵抗器から成り、例えば図１０（Ｂ）に示す多連チ
ップ抵抗器１００Ｂの上に図１０（Ａ）に示す多連チッ
プ抵抗器１００Ｂが積み重ねられ、上下の対応する電極
２２が接触する構成となっており、複雑な組み合わせの
抵抗モジュールとなっている。

【００５５】このような多連チップ抵抗器１００”は、
例えば図１１に示すような回路として作用すると共に、
抵抗体１８に厚みがあるため、単位面積当たりの耐電力
が向上し、多連チップ抵抗器１００のサイズを大きくす
ることなく、耐電力を大きくすることができる。また、
複雑な組み合わせの抵抗モジュールを１個のチップで実
現することができる。

【００５６】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、基板自体を大きくすることなく耐電力を向
上させることができる、という効果を有する。

【００５７】請求項２記載の発明によれば、簡単に凹部
を形成することができる、という項かを有する。

【００５８】請求項３記載の発明によれば、電極間をよ
り確実に電気的に接続することができる、という効果を
有する。

【００５９】請求項４記載の発明によれば、複数の抵抗
を用いた回路を１つの抵抗器で実現できると共に、基板
自体を大きくすることなく耐電力を向上させることがで
きる。という効果を有する。

【００６０】請求項５記載の発明によれば、基板自体を
大きくすることなく複雑な抵抗回路を構成することがで
きる、という効果を有する。

【００６１】請求項６記載の発明によれば、実装される
部分の面積を大きくすることなくさらに複雑な抵抗回路
を構成することができる、という効果を有する。

【図面の簡単な説明】

【図１】 第１実施形態に係るチップ抵抗器の斜視図で
ある。

【図２】 （Ａ）は図１に示すチップ抵抗器の上面図、
（Ｂ）は図１に示す示すチップ抵抗器の側面断面図、
（Ｃ）は図１に示すチップ抵抗器の左側面断面図であ
る。

【図３】 第１実施形態に係るチップ抵抗器の製造工程
を説明するための図である。

【図４】 （Ａ）は第２実施形態に係るチップ抵抗器の
上面図、（Ｂ）は第２実施形態に係るチップ抵抗器の側
面断面図、（Ｃ）は第２実施形態に係るチップ抵抗器の
左側面断面図である。

【図５】 （Ａ）は第３実施形態に係るチップ抵抗器の
上面図、（Ｂ）は第３実施形態に係るチップ抵抗器の側
面断面図、（Ｃ）は第３実施形態に係るチップ抵抗器の
左側面断面図である。

【図６】 第４実施形態に係る多連チップ抵抗器の上面
図である。

【図７】 第４実施形態に係る多連チップ抵抗器の回路
図である。

【図８】 第５実施形態に係る多連チップ抵抗器の上面
図である。

【図９】 第５実施形態に係る多連チップ抵抗器の回路
図である。

【図１０】 第６実施形態に係る多連チップ抵抗器の上
面図である。

【図１１】 第６実施形態に係る多連チップ抵抗器の回
路図である。

【図１２】 従来におけるチップ抵抗器の斜視図であ
る。

【図１３】 従来における多連チップ抵抗器の斜視図で
ある。

【符号の説明】

１０ チップ抵抗器 １２ セラミック基材（基板） １４、１６ 貫通孔 １８ 抵抗体 ２０ 導電性部材 ２２ 電極 ２４ 保護膜 ２６ ビアホール ２８ 配線パターン（共通電極） １００ 多連チップ抵抗器

Claims (6)

【特許請求の範囲】
1. 【請求項１】 凹部が設けられた基板と、 前記凹部に詰められた抵抗体と、 前記抵抗体の異なる位置に接続するように前記基板に形
   成された１対の電極と、 を備えた抵抗器。
2. 【請求項２】 前記基板は、第１の基板と、前記第１の
   基板上に設けられ、かつ該第１の基板と共に前記凹部を
   形成する貫通孔を有する第２の基板と、から成ることを
   特徴とする請求項１記載の抵抗器。
3. 【請求項３】 前記第１の基板は、前記電極に対応する
   位置の各々に電極用貫通孔が形成されると共に、前記電
   極用貫通孔に前記電極が接続される導電性部材が詰めら
   れたことを特徴とする請求項２記載の抵抗器。
4. 【請求項４】 複数の凹部が設けられた基板と、 前記複数の凹部に各々詰められた複数の抵抗体と、 を備え、 前記複数の抵抗体の各々に１対の電極を接続したことを
   特徴とする抵抗器。
5. 【請求項５】 前記１対の電極の一方を共通に接続して
   共通電極としたことを特徴とする請求項４記載の抵抗
   器。
6. 【請求項６】 前記請求項４又は請求項５記載の抵抗器
   が複数積層されると共に、上下に隣接する抵抗器の電極
   が電気的に接続されたことを特徴とする抵抗器。