JP2001126058A - 補間演算装置 - Google Patents

Abstract

(57)【要約】 【課題】 乗算回数が少なくなるように整理した補間演
算式を用いて演算することで乗算回路を少なくしてハー
ドウェア規模を小さくすることができる。 【解決手段】 本補間演算装置は、第１ないし第４の入
力画素データＸ₀ 〜Ｘ₃と、位置データｔと、補間関数
に含まれる係数ａとから得られる補間演算式を、第１な
いし第３の共通項で整理した第１の補間演算式と、第４
の共通項で第１の補間演算式をさらに整理した第２の補
間演算式とに基づき新たに生成する画素の画素データを
求めるために、第１ないし第３の共通項に相当する値を
求める減算回路１１〜１３と、第４の共通項に相当する
値を求める演算回路２０と、これらの出力に基づき新た
に生成する画素データを求める加算回路２５とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置や複写機
などでデジタル画像を処理するために画像の補間演算を
行う補間演算装置に係り、特にデジタル画像の拡大、縮
小、画素数の変換をキュービックコンボリューション補
間法で行う技術に関する。

【０００２】

【従来の技術】デジタル画像の拡大・縮小や、液晶表示
装置における、例えば、６４０×４８０ドットのデジタ
ル画像を８００×６００ドットに変換するような画素数
の変換は、元のデジタル画像には存在しない画素間の画
素データを補間処理によって求めるようになっている。

【０００３】この補間処理としては、演算が簡単な零次
ホールド法や直線補間法などがあるが、高画質な変換画
像を得るためには元のデジタル画像の入力画素データと
して４画素分を使用して補間するキュービックコンボリ
ューション補間法（３次元畳み込み補間法とも呼ばれ
る）が用いられる。このキュービックコンボリューショ
ン補間法を用いた従来例としては、特開平１１−２５０
６７号公報に開示されているものが挙げられる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題が
ある。すなわち、補間演算式が３次式であることから演
算が複雑になり、ハードウェアが複雑化するという問題
点がある。特に、演算を行う回路では、一般に加減算回
路の数倍の規模となる乗算回路が増えるにつれてハード
ウェア規模が大きくなることから、乗算回路を一つでも
少なくすることが肝要である。

【０００５】本発明は、このような事情に鑑みてなされ
たものであって、乗算回数が少なくなるように整理した
補間演算式を用いて演算することにより、乗算回路を少
なくしてハードウェア規模を小さくすることができ、し
かも、好みに応じて画質を調整することができる補間演
算装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、請求項１に記載の発明は、処理対象であるデジタル
画像の入力画素データ（第１ないし第４の入力画素デー
タ）と、補間によって新たに生成する画素の、前記第１
ないし第４の入力画素データに対する位置データと、キ
ュービックコンボリューション補間法で用いられる補間
関数に含まれる係数とに基づき補間演算を行う補間演算
装置において、前記第１ないし第４の入力画素データ
と、前記位置データと、前記補間関数に含まれる係数と
から得られる補間演算式を、前記第１ないし第４の入力
画素データのうちの２つの差分からなる第１ないし第３
の共通項で整理した第１の補間演算式と、前記第１ない
し第３の共通項を含む第４の共通項で前記第１の補間演
算式をさらに整理した第２の補間演算式とに基づき新た
に生成する画素の画素データを求めるために、前記第１
ないし第３の共通項に相当する値を求める第１の演算手
段と、前記第４の共通項に相当する値を求める第２の演
算手段と、前記第１の演算手段と前記第２の演算手段の
出力値に基づき新たに生成する画素データを求める第３
の演算手段と、を備えたことを特徴とするものである。

【０００７】また、請求項２に記載の発明は、請求項１
に記載の補間演算装置において、前記補間関数に含まれ
る係数を選択可能に構成されていることを特徴とするも
のである。

【０００８】また、請求項３に記載の発明は、請求項２
に記載の補間演算装置において、前記補間関数に含まれ
る係数を０，−０．５，−１，−２のいずれかに選択可
能であること特徴とするものである。

【０００９】

【作用】請求項１に記載の発明の作用は次のとおりであ
る。第１ないし第４の入力画素データのうちの２つの差
分からなる第１ないし第３の共通項によって、キュービ
ックコンボリューション補間法で用いられる補間演算式
を整理し、このようにして求められた第１の補間演算式
と、第１ないし第３の共通項を含む第４の共通項で第１
の補間演算式をさらに整理した第２の補間演算式とに基
づき新たに生成する画素の画素データを求める。このよ
うにキュービックコンボリューション補間法で用いられ
る補間演算式を整理することにより、乗算回数を減らす
ことができる。

【００１０】また、請求項２に記載の発明によれば、補
間関数に含まれる係数を選択することにより、補間後の
画質を調整することができる。

【００１１】また、請求項３に記載の発明によれば、補
間関数に含まれる係数を０，−０．５，−１，−２に限
定することにより、一部の乗算をビットシフト回路で置
換することができる。

【００１２】

【発明の実施の形態】以下、図面を参照して本発明の一
実施例を説明する。図１は本発明に係る補間演算装置の
概略構成を示すブロック図であり、図２はキュービック
コンボリューション補間法の説明に供する図であり、図
３はキュービックコンボリューション補間法で用いられ
る補間関数を示すグラフである。

【００１３】この補間演算装置１は、演算のために４画
素分のデータ（入力画素データＸ₀，Ｘ₁ ，Ｘ₂ ，
Ｘ₃ ）を用いる。これらの入力画素データの他に、キュ
ービックコンボリューション補間法で用いられる補間関
数に含まれる係数ａと、各入力画素データＸ₀ ，Ｘ₁ ，
Ｘ₂ ，Ｘ₃ に対する補間出力画素データＹの位置データ
ｔを用いる。

【００１４】上記の入力画素データＸ₀ ，Ｘ₁ ，Ｘ₂ ，
Ｘ₃ と、新たに補間によって生成する補間出力画素デー
タＹとの位置関係が、図２に示すような位置関係である
として補間方法について説明する。

【００１５】説明の都合上、補間出力画素データＹと入
力画素データＸ₁ との位置関係をｔとし、入力画素デー
タＸ₁ とＸ₂ との距離を『１』とする。補間計算は、各
々の入力画素データＸ₀ ，Ｘ₁ ，Ｘ₂ ，Ｘ₃ に適宜の係
数を掛けて、それらの結果を加算することで補間出力デ
ータＹを求める。この補間出力データＹは、次の（１）
式のように表される。

【００１６】 Ｙ＝ｈ₀ Ｘ₀ ＋ｈ₁ Ｘ₁ ＋ｈ₂ Ｘ₂ ＋ｈ₃ Ｘ₃ ……… （１）

【００１７】なお、各係数ｈ₀ 〜ｈ₃ は、それぞれの入
力画素と出力画素の距離に依存する数値を持つものであ
る。例えば、ｈ₀ は入力画素データＸ₀ と出力画素デー
タＹとの間の距離（１＋ｔ）に依存する係数である。つ
まり、補間係数ｈ₀ 〜ｈ₃ を一つの関数によって表現す
ることができるということである。これを補間関数ｈ
（ｔ）という。この補間関数ｈ（ｔ）を用いて上記の
（１）式を書き直すと、次の（２）式のようになる。

【００１８】 Ｙ＝ｈ（１＋ｔ）Ｘ₀ ＋ｈ（ｔ）Ｘ₁ ＋ｈ（１−ｔ）Ｘ₂ ＋ｈ（２−ｔ）Ｘ₃ ……… （２）

【００１９】キュービックコンボリューション補間法に
おける補間関数は、位置データｔの範囲に応じて以下の
ように（３）ないし（５）式で表される（図３のグラフ
を参照）。

【００２０】 ｈ（ｔ）＝（ａ＋２）ｔ³ −（ａ＋３）ｔ² ＋１ ……… （３） （０≦｜ｔ｜＜１）

【００２１】 ｈ（ｔ）＝ａｔ³ −５ａｔ² ＋８ａｔ−４ ……… （４） （１≦｜ｔ｜＜２）

【００２２】 ｈ（ｔ）＝０ ……… （５） （２≦｜ｔ｜）

【００２３】これらの（３）〜（５）式を上記の（２）
式に代入するが、０≦｜ｔ｜＜１であるので、ｈ（１＋
ｔ）及びｈ（２−ｔ）には（４）式が適用され、ｈ
（ｔ）及びｈ（１−ｔ）には（３）式が適用される。す
ると、以下のように（６）〜（９）式で表される。

【００２４】 ｈ（１＋ｔ）＝ａ（１＋ｔ）³ −５ａ（１＋ｔ）² ＋８ａ（１＋ｔ）−４ａ ……… （６）

【００２５】 ｈ（ｔ）＝（ａ＋２）ｔ³ −（ａ＋３）ｔ² ＋１ ……… （７）

【００２６】 ｈ（１−ｔ）＝（ａ＋２）（１−ｔ）³ −（ａ＋３）（１−ｔ）² ＋１ ……… （８）

【００２７】 ｈ（２−ｔ）＝ａ（２−ｔ）³ −５ａ（２−ｔ）² ＋８ａ（２−ｔ）−４ａ ……… （９）

【００２８】上記の（６）〜（９）式をそれぞれ変形し
て整理すると、次の（１０）〜（１３）式のようにな
る。

【００２９】 ｈ（１＋ｔ）＝ａｔ（１−ｔ）² ……… （１０） ｈ（ｔ）＝−ａｔ（１−ｔ）−２ｔ² （１−ｔ）−ｔ² ＋１ ……… （１１） ｈ（１−ｔ）＝−ａｔ（１−ｔ）² ＋２ｔ² （１−ｔ）＋ｔ² ……… （１２） ｈ（２−ｔ）＝ａｔ² （１−ｔ） ……… （１３）

【００３０】上記の（１０）〜（１３）式では、次のよ
うにｔを含む項は必ず二つの式に存在していることがわ
かる。すなわち、 ａｔ（１−ｔ） ：（１０）式，（１２）式 ａｔ² （１−ｔ）：（１１）式，（１３）式 ２ｔ² （１−ｔ）：（１１）式，（１２）式 ｔ² ：（１１）式，（１２）式

【００３１】したがって、（１０）〜（１３）式を
（２）式に代入して整理すると、次の（１４）式とな
る。

【００３２】 Ｙ＝（Ｘ₀ −Ｘ₂ ）ａｔ（１−ｔ）² −（Ｘ₁ −Ｘ₃ ）ａｔ² （１−ｔ）−（ Ｘ₁ −Ｘ₂ ）２ｔ² （１−ｔ）−（Ｘ₁ −Ｘ₂ ）ｔ² ＋Ｘ₁ ……… （１４）

【００３３】ここで、各入力画素データＸ₀ ，Ｘ₁ ，Ｘ
₂ ，Ｘ₃ の二つの差分からなる共通項を次のように置換
する。 Ａ＝Ｘ₀ −Ｘ₂ （第１の共通項） Ｂ＝Ｘ₁ −Ｘ₃ （第２の共通項） Ｃ＝Ｘ₁ −Ｘ₂ （第３の共通項）

【００３４】すると、上記の（１４）式は、次の（１
５）式に示すような第１の補間演算式に整理される。

【００３５】 Ｙ＝Ａａｔ（１−ｔ）² −Ｂａｔ² （１−ｔ）−２Ｃｔ² （１−ｔ）−Ｃｔ² ＋Ｘ₁ ……… （１５）

【００３６】この（１５）式を整理すると、次の（１
６）式のようになる。

【００３７】 Ｙ＝［Ａａ−｛（Ａ＋Ｂ）ａ＋２Ｃ｝ｔ］ｔ（１−ｔ）−Ｃｔ² ＋Ｘ₁ ……… （１６）

【００３８】ここで、さらに［Ａａ−｛（Ａ＋Ｂ）ａ＋
２Ｃ｝ｔ］を第４の共通項としてＤに置き換えて整理す
ると、次の（１７）式に示すような第２の補間演算式に
整理になる。

【００３９】 Ｙ＝Ｄｔ（１−ｔ）−Ｃｔ² ＋Ｘ₁ ＝｛Ｄ（１−ｔ）−Ｃｔ｝ｔ＋Ｘ₁ ＝｛Ｄ−（Ｄ＋Ｃ）ｔ｝ｔ＋Ｘ₁ ……… （１７）

【００４０】この第２の補間演算式（１７）によると、
乗算回数は以下の５回となる。Ａとａ、（Ａ＋Ｂ）と
ａ、｛（Ａ＋Ｂ）ａ＋２Ｃ｝とｔ、（Ｄ＋Ｃ）とｔ、
｛Ｄ−（Ｄ＋Ｃ）ｔ｝とｔ

【００４１】さらに、係数ａの範囲を、０，−０．５，
−１，−２に限定すると、二進数演算を行う回路ではビ
ットシフト演算と２の補数処理で係数ａとの乗算を処理
するとが可能となる。したがって、この場合には、乗算
回数を以下の３回にまで減少させることができる。

【００４２】｛（Ａ＋Ｂ）ａ＋２Ｃ｝とｔ、（Ｄ＋Ｃ）
とｔ、｛Ｄ−（Ｄ＋Ｃ）ｔ｝とｔ

【００４３】したがって、上述した第２の補間演算式
（１７）を用いると、加算回路や減算回路に比較して規
模が大きくなる乗算回路を用いての乗算回数を抑制する
ことができるので、ハードウェア規模を抑制することが
できる。

【００４４】なお、以下に説明するような実際の回路構
成では、位置データｔを『１』ではなく、『２』のべき
乗にするのが好ましい。これは処理を高速に実行させる
ために演算を整数のみで行わせるためである。また、
『２』のべき乗にする理由は、位置データｔの乗算の直
後に必要となる位置データｔでの除算を、ビットシフト
演算で行うことができるようにするためである。

【００４５】この第２の補間演算式（１７）のように整
理された演算式に基づき、第１ないし第４の入力画素デ
ータＸ₀ ，Ｘ₁ ，Ｘ₂ ，Ｘ₃ と、位置データｔと、キュ
ービックコンボリューション補間法で用いられる補間関
数に含まれる係数ａとから補間出力画素データＹを求め
る補間演算装置の詳細なブロック図を図４に示す。

【００４６】減算回路１１〜１３は、第１ないし第４の
入力画素データＸ₀ ，Ｘ₁ ，Ｘ₂ ，Ｘ₃ のうちの二つの
差分から第１ないし第３の共通項Ａ〜Ｃに相当する値を
求めるものである。

【００４７】加算回路１４は、第１の共通項Ａと第２の
共通項Ｂに相当する各々の値を加算する。加算された値
はａ選択回路１５に与えられ、ここで係数ａと掛け合わ
される。また、減算回路１１からの出力値は、ａ選択回
路１６で係数ａと掛け合わされる。これらのａ選択回路
１５，１６は、係数ａが０，−０．５，−１，−２のい
ずれかに選択可能となっている。したがって、乗算回路
を用いることなくビットシフト演算と２の補数処理の機
能を有する回路で構成することができる。この値をユー
ザーが選択することにより、補間処理後の画質を調整す
ることができる。

【００４８】減算回路１３の出力値は、ビットシフト回
路１７に与えられて２倍にされる。この処理は、単に２
倍にするだけであるので、乗算ではなくビットシフト演
算により行われる。

【００４９】加算回路１８は、ａ選択回路１５の出力値
とビットシフト回路１７の出力値とを加算して乗算回路
１９に出力する。乗算回路１９では、位置データｔと加
算回路１８の出力値とを掛け合わせる。減算回路２０
は、乗算回路１９の出力値とａ選択回路１６の出力値と
を減算することで、第４の共通項Ｄに相当する値を出力
する。

【００５０】加算回路２１は、減算回路２０の出力値と
減算回路１３の出力値とを加算して乗算回路２２に出力
する。位置データｔを乗算処理した乗算回路２２からの
出力値は、減算回路２３に与えられ、ここで第４の共通
項Ｄに相当する値との差分が求められる。この差分は、
乗算回路２４に与えられて位置データｔと掛け合わされ
る。そして、この乗算回路２４の出力値が、加算回路２
５で第２の入力画素データＸ₀ と加算されて、補間出力
画素データＹに相当する値が出力される。

【００５１】なお、上述した減算回路１１〜１３が本発
明における第１の演算手段に相当し、減算回路２０が第
２の演算手段に相当し、加算回路２５が第３の演算手段
に相当する。

【００５２】次に、図５に示す従来例（特開平１１−０
２５０６７号公報の図１及び図７）と上述した本構成と
のハードウェア規模の比較を行う。

【００５３】従来例では、総和回路１００内の加算回路
３個（図示省略）と、補間係数ｈと入力画素データの輝
度値との乗算を行う乗算回路１０１〜１０４とを備える
とともに、二点鎖線で示した補間係数演算回路内には２
個の乗算回路１０５，１０６と、３個の加算回路１０７
〜１０９とを備えている。なお、補間係数演算装置内に
配備された１からの減算を行う減算回路１１０と、１の
加算を行う加算回路１１１と、符号反転回路１１２は、
回路規模に大きな影響がないのでここでは除外する。す
ると、この装置には、次のような種類の回路が備わって
いることになる。

【００５４】乗算回路：６個 加算回路：６個

【００５５】一方、本構成では、乗算回数を必要最低限
とした演算式を用いて回路を構成したので、乗算回路の
個数は符号１９，２２，２４の３個となる。本構成での
回路種類および個数は次のようになる。 乗算回路：３個 加算回路：４個 減算回路：５個

【００５６】ここで一般的なゲート数で回路を換算して
両者のハードウェア規模の比較を行う。なお、ゲート数
については以下のように規定する。 １１ビット＋１１ビットの加算回路： ９５ゲート １０ビット＋１０ビットの加算回路： ８６ゲート ９ビット＋ ９ビットの加算回路： ７７ゲート ７ビット＋ ７ビットの加算回路： ５９ゲート １０ビット−１０ビットの減算回路： ９７ゲート ７ビット× ７ビットの乗算回路：４８８ゲート ８ビット× ７ビットの乗算回路：５５６ゲート １０ビット× ６ビットの乗算回路：５８２ゲート

【００５７】 ＜従来例＞ 乗算回路１０１〜１０４は８ビット×７ビット → ４×５５６＝２２２４ 乗算回路１０５，１０６は７ビット×７ビット → ２×４８８＝ ９７６ 加算回路１０７〜１０９は７ビット＋７ビット → ３× ５９＝ １７７ 総和回路は ９ビット＋９ビット → ３× ７７＝ ２３１ 合計ゲート数 ３６０８

【００５８】 ＜本構成＞ 加算回路１４は１１ビット＋１１ビット →１× ９５＝ ９５ 加算回路18,21,25は１０ビット＋１０ビット →３× ８６＝ ２５８ 減算回路11〜13,20,23は10ビット−10ビット →５× ９７＝ ４８５ 乗算回路19,22,24は１０ビット×６ビット →３×５８２＝１７４６ 合計ゲート数 ２５８４

【００５９】したがって、本構成と従来例の回路規模の
比は、 従来例：本構成＝３６０８：２５８４≒１００：７２ となり、本構成では従来例に比較して約３０％規模を縮
小することができることが判る。

【００６０】なお、本実施例では、ａ選択回路１５，１
６によって係数ａを選択可能に構成しているが、予め決
めておいた係数ａで固定するようにしてもよい。

【００６１】

【発明の効果】以上の説明から明らかなように、請求項
１に記載の発明によれば、補間演算式を整理して乗算回
数を少なくしたので、加減算回路に比較してハードウェ
ア規模が大きな乗算回路を従来装置に比較して少なくす
ることができる。したがって、ハードウェア規模を小さ
くすることができる。

【００６２】また、請求項２に記載の発明によれば、補
間関数に含まれる係数を選択して補間後の画質を調整す
ることができるので、ユーザーが所望する画質に調整す
ることができる。

【００６３】また、請求項３に記載の発明によれば、補
間関数に含まれる係数を数値的に限定することによりさ
らに乗算回路を少なくできるので、ハードウェア規模を
さらに小さくすることができる。

【図面の簡単な説明】

【図１】本発明に係る補間演算装置の概略構成を示すブ
ロック図である。

【図２】キュービックコンボリューション補間法の説明
に供する図である。

【図３】キュービックコンボリューション補間法で用い
られる補間関数を示すグラフである。

【図４】本発明に係る補間演算装置の詳細なブロック図
である。

【図５】比較のために示した従来例に係る装置である。

【符号の説明】

１ … 補間演算装置 １１〜１３ … 減算回路（第１の演算手段） １５，１６ … ａ選択回路 １７ … ビットシフト回路 ２０ … 減算回路（第２の演算手段） ２５ … 加算回路（第３の演算手段） ｔ … 位置データ ａ … 補間関数に含まれる係数 Ｘ₀ 〜Ｘ₃ … 入力画素データ Ｙ … 補間画素出力データ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 処理対象であるデジタル画像の入力画素
   データ（第１ないし第４の入力画素データ）と、補間に
   よって新たに生成する画素の、前記第１ないし第４の入
   力画素データに対する位置データと、キュービックコン
   ボリューション補間法で用いられる補間関数に含まれる
   係数とに基づき補間演算を行う補間演算装置において、 前記第１ないし第４の入力画素データと、前記位置デー
   タと、前記補間関数に含まれる係数とから得られる補間
   演算式を、前記第１ないし第４の入力画素データのうち
   の２つの差分からなる第１ないし第３の共通項で整理し
   た第１の補間演算式と、前記第１ないし第３の共通項を
   含む第４の共通項で前記第１の補間演算式をさらに整理
   した第２の補間演算式とに基づき新たに生成する画素の
   画素データを求めるために、 前記第１ないし第３の共通項に相当する値を求める第１
   の演算手段と、 前記第４の共通項に相当する値を求める第２の演算手段
   と、 前記第１の演算手段と前記第２の演算手段の出力値に基
   づき新たに生成する画素データを求める第３の演算手段
   と、 を備えたことを特徴とする補間演算装置。
2. 【請求項２】 請求項１に記載の補間演算装置におい
   て、 前記補間関数に含まれる係数を選択可能に構成されてい
   ることを特徴とする補間演算装置。
3. 【請求項３】 請求項２に記載の補間演算装置におい
   て、 前記補間関数に含まれる係数を０，−０．５，−１，−
   ２のいずれかに選択可能であること特徴とする補間演算
   装置。