JP3644194B2 - 内挿点演算回路 - Google Patents
内挿点演算回路 Download PDFInfo
- Publication number
- JP3644194B2 JP3644194B2 JP12488597A JP12488597A JP3644194B2 JP 3644194 B2 JP3644194 B2 JP 3644194B2 JP 12488597 A JP12488597 A JP 12488597A JP 12488597 A JP12488597 A JP 12488597A JP 3644194 B2 JP3644194 B2 JP 3644194B2
- Authority
- JP
- Japan
- Prior art keywords
- video data
- data
- interpolation point
- shift register
- coefficients
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000295 complement effect Effects 0.000 claims description 10
- 230000037431 insertion Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Television Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画素点Ａ、Ｂの映像データＤａ、Ｄｂと、画素点Ａ、Ｂの内挿点を定めるｎビット（ｎは１以上の整数）の係数Ｋａ、Ｋｂとに基づいて、内挿点の映像データを演算する内挿点演算回路に関するものである。例えば、映像表示装置で走査線の数を増減する場合などに利用され、表示画面上の画素点Ａ、Ｂの映像データＤａ、Ｄｂから、その間の内挿点Ｃの映像データを求めるときに用いられる。
【０００２】
【従来の技術】
従来の内挿点演算回路は、図４又は図５に示すように構成されていた。
図４に示す従来例では、一方の乗算器１０が、画像データ入力端子１２に入力した画素点Ａの映像データＤａに、係数入力端子１４に入力した係数ｋａを乗算し、他方の乗算器１６が、画像データ入力端子１８に入力した画素点Ｂの映像データＤｂに、係数入力端子２０に入力した係数Ｋｂを乗算し、加算器２２が乗算器１０、１６の演算データを加算し、この加算データを画像データ出力端子２４から内挿点Ｃの映像データとして出力していた。
【０００３】
図５に示す従来例では、一方の乗算器２６が、画像データ入力端子１２に入力した画素点Ａの映像データＤａに固定した係数ｋ１を乗算し、他方の乗算器２８が、画像データ入力端子１８に入力した画素点Ｂの映像データＤｂに固定した係数ｋ２を乗算し、加算器３０が乗算器２６、２８の演算データを加算し、この加算データを画像データ出力端子３２から内挿点Ｃの映像データとして出力していた。
【０００４】
説明の便宜上、図４、図５においてｋａ＝ｋ１＝３／４、Ｋｂ＝ｋ２＝１／４とし、画像データ入力端子１２、１８に入力した映像データＤａ、Ｄｂの画素点Ａ、Ｂが、図６に示すような表示画面上の隣接する走査線Ｓａ、Ｓｂ上の画素点であるとすると、画素点Ａ、Ｂを結ぶ線分を１：３に内分した内挿点Ｃの映像データが画像データ出力端子２４、３２に得られる。内挿点Ｃの走査線Ｓｃは、走査線ＳａとＳｂを１：３に内挿した走査線に相当する。
【０００５】
【発明が解決しようとする課題】
図４に示した従来例では、任意の係数ｋａ、Ｋｂで内挿点Ｃの映像データを演算することができるが、回路規模の大きい乗算器１０及び１６を必要としたので、全体の回路規模が大きくなってしまうという問題点があった。
また、図５に示した従来例では、乗算器２６、２８の回路規模を小さくすることはできるが、乗算器２６、２８で掛ける係数ｋ１、ｋ２が固定しているので、求める内挿点Ｃが限定されてしまうという問題点があった。
【０００６】
本発明は、上述の問題点に鑑みてなされたもので、任意の係数で内挿点の映像データを演算することができるとともに、回路規模を小さくすることのできる内挿点演算回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明は、画素点Ａ、Ｂの映像データＤａ、Ｄｂと、画素点Ａ、Ｂの内挿点を定めるｎビット（ｎは１以上の整数）の係数Ｋａ、Ｋｂとに基づいて、内挿点の映像データを演算する内挿点演算回路において、第１から第ｎまでのｎ個の加算器、選択器及びシフトレジスタを具備し、第１加算器は映像データＤａ、Ｄｂを加算し、第１から第ｎまでの第ｋ選択器は、係数Ｋａ、ＫｂのＬＳＢからＭＳＢまでの第ｋ番目のビット値に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択し、第１シフトレジスタは第１選択器の選択映像データをシフトして１／２とし、第２から第ｎまでの第ｋ加算器は、第ｋ選択器の選択映像データと第（ｋ−１）シフトレジスタのシフトデータを加算し、第２から第ｎまでの第ｋシフトレジスタは第ｋ加算器の出力データをシフトして１／２とし、第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力してなることを特徴とする。
【０００８】
説明の便宜上、ｎ＝３の場合について説明する。第１、第２、第３選択器は係数Ｋａ、Ｋｂの第１ビット（ＬＳＢ）から第３ビット（ＭＳＢ）までの各ビット値に基づいて映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択する。第１選択器で選択された映像データは、第１シフトレジスタのシフトによって１／２となり、第２加算器によって第２選択器の選択映像データに加算される。この第２加算器の出力データは、第２シフトレジスタのシフトによって１／２となり、第３加算器によって第３選択器の選択映像データに加算される。この第３加算器の出力データは第３シフトレジスタのシフトによって１／２となり、内挿点の映像データとして出力する。このため、ｎ＝３の場合には、３ビットの任意の係数Ｋａ、Ｋｂで内挿点の映像データを演算できるとともに、乗算器を必要としない。ｎが３以外の正の整数の場合についても同様である。
【０００９】
請求項２の発明は、請求項１の発明において、係数Ｋａ、Ｋｂの一方が０の場合にも対応した内挿点の映像データを演算できるようにするために、第ｎシフトレジスタの出力側に切替器を設け、この切替器は、係数Ｋａ、Ｋｂの一方が０のときには、０でない方の係数のＭＳＢの値を１、その他のビット値を０として第ｎ加算器の出力データを内挿点の映像データとして出力し、係数Ｋａ、Ｋｂがともに０でないときには第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力する。
【００１０】
請求項３の発明は、請求項１の発明において、係数Ｋａが０の場合にも対応した内挿点の映像データを演算できるようにするために、第ｎシフトレジスタの出力側に、係数Ｋａが０か否かに基づいて映像データＤｂと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設ける。
【００１１】
請求項４の発明は、請求項１の発明において、係数Ｋｂが０の場合にも対応した内挿点の映像データを演算できるようにするために、第ｎシフトレジスタの出力側に、係数Ｋｂが０か否かに基づいて映像データＤａと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設ける。
【００１２】
請求項５の発明は、請求項１、２、３又は４の発明において、係数Ｋａ、Ｋｂの設定を容易にするために、係数Ｋａ、Ｋｂの和を２のｎ乗とし、係数Ｋａ、Ｋｂの一方から他方を補数として生成する補数生成回路を設ける。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態例を図面に基づき説明する。
図１は本発明による内挿点演算回路の一実施形態例を示すものである。
図１において、４０、４２は画素点Ａ、Ｂの映像データＤａ、Ｄｂを入力するための映像データ入力端子、４４、４６は画素点Ａ、Ｂの内挿点を定める４ビットの係数Ｋａ、Ｋｂを入力するための係数入力端子、４８は係数Ｋａ、Ｋｂの一方が０であるか否かに対応した切替信号（例えば１と０）を入力するための切替信号入力端子、５０は係数Ｋａ、Ｋｂで定められた画素点Ａ、Ｂの内挿点Ｃの映像データを出力する出力端子である。
【００１４】
係数Ｋａ、Ｋｂは、分母を２のｎ乗としたときの分子をバイナリコード（２進符号）で表したものに相当する。このため、内挿点Ｃの映像データをＤｃとすると、このＤｃは、映像データＤａにＫａ／（２のｎ乗）を掛けた値と、映像データＤｂにＫｂ／（２のｎ乗）を掛けた値との和によって求められる。
【００１５】
前記入力端子４０、４２、４４、４６、４８と出力端子５０との間には、第１から第４までの４個の加算器５２1〜５２4、選択器５４1〜５４4及びシフトレジスタ５６1〜５６4と、１個の切替器５８とが設けられている。
【００１６】
前記第１加算器５２1は、映像データＤａ、Ｄｂを加算した映像データＤａ＋Ｄｂを出力するように構成されている。
前記第１選択器５４1は、係数Ｋａ、ＫｂのＬＳＢ（最下位ビットすなわち第１ビット）のビット値Ｋａ１、Ｋｂ１に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０のうちの１つを選択するように構成されている。
すなわち、Ｋａ１、Ｋｂ１が１、１のときには映像データＤａ＋Ｄｂを選択し、１、０のときには映像データＤａを選択し、０、１のときには映像データＤｂを選択し、０、０のときには映像データ０（映像データ無しを表す）を選択するように構成されている。
【００１７】
前記第２〜第４選択器５４2〜５４4は、前記第１選択器５４1と同様にして、係数Ｋａ、Ｋｂの第２〜第４（ＭＳＢ（最上位ビット））ビットの値Ｋａ２、Ｋｂ２〜Ｋａ４、Ｋｂ４に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０のうちの１つを選択するように構成されている。
【００１８】
前記第１シフトレジスタ５６1は前記第１選択器５４1の選択映像データをシフトして１／２とするように構成されている。
前記第２加算器５２2は、前記第２選択器５４2の選択映像データと前記第１シフトレジスタ５６1のシフトデータを加算し、前記第２シフトレジスタ５６2は前記第２加算器５２2の加算データをシフトして１／２とするように構成されている。
【００１９】
前記第３、第４加算器５２3、５２4は、それぞれ、前記第２加算器５２2と同様にして、前記第３、第４選択器５４3、５４4の選択映像データと前記第２、第３シフトレジスタ５６2、５６3のシフトデータを加算し、前記第３、第４シフトレジスタ５６3、５６4は、それぞれ、前記第２シフトレジスタ５６2と同様にして、前記第３、第４加算器５２3、５２4の加算データをシフトして１／２とするように構成されている。
【００２０】
前記切替器５８は、前記切替信号入力端子４８に入力した切替信号Ｋａｂ（例えば１と０）に基づいて、前記第４加算器５２4の加算データと、前記第４シフトレジスタ５６4のシフトデータを切り替えて出力するように構成されている。具体的には、係数Ｋａ、Ｋｂの一方（例えばＫｂ）が０のときには、０でない方の係数（例えばＫａ）のＭＳＢを１、その他のビットを０とするとともに、切替信号Ｋａｂを１として第４加算器５２4の加算データを出力端子５０に出力し、係数Ｋａ、Ｋｂがともに０でないときには第４シフトレジスタ５６4のシフトデータを出力端子５０に出力する。
【００２１】
つぎに、図１の作用を説明する。
説明の便宜上、係数Ｋａ、Ｋｂがともに０でない場合、一方が０の場合に分けて説明する。
（イ）係数Ｋａ、Ｋｂがともに０でない場合
▲１▼説明の便宜上、Ｋａ＝〔０００１〕、Ｋｂ＝〔１１１１〕の場合について説明する。Ｋａ＝〔０００１〕はＫａ１＝１、Ｋａ２＝０、Ｋａ３＝０、Ｋａ４＝０を表し、Ｋｂ＝〔１１１１〕はＫｂ１＝１、Ｋｂ２＝１、Ｋｂ３＝１、Ｋｂ４＝１を表わしているので、第１選択器５４1は映像データＤａ＋Ｄｂを選択し、第２〜第４選択器５４2〜５４4はそれぞれ映像データＤｂを選択する。
【００２２】
▲２▼第１シフトレジスタ５６1は、第１選択器５４1の選択映像データＤａ＋Ｄｂをシフトして１／２とし、第２加算器５２2は、第２選択器５４2の選択映像データＤｂと第１シフトレジスタ５６1のシフトデータを加算し、第２シフトレジスタ５６2は、第２加算器５２2の加算データをシフトして１／２とする。
第３、第４加算器５２3、５２4は、それぞれ、第３、第４選択器５４3、５４4の選択映像データＤｂ、Ｄｂと第２、第３シフトレジスタ５６2、５６3のシフトデータを加算し、第３、第４シフトレジスタ５６3、５６4は、それぞれ、第３、第４加算器５２3、５２4の加算データをシフトして１／２とする。
【００２３】
▲３▼係数Ｋａ、Ｋｂがともに０でないので、切替信号入力端子４８に入力する切替信号Ｋａｂ＝０となっており、切替器５８は第４シフトレジスタ５６4のシフトデータを内挿点Ｃの映像データとして出力端子５０へ出力する。
このため、出力端子５０には、次式（１）の演算による内挿点Ｃの映像データＤｃが求められる。
【００２４】
（ロ）係数Ｋａ、Ｋｂの一方が０の場合
▲１▼説明の便宜上、Ｋｂ＝〔００００〕（すなわちＫｂが０）の場合、すなわちＫｂ１＝Ｋｂ２＝Ｋｂ３＝Ｋｂ４＝０の場合について説明する。このとき、Ｋａ＝〔１０００〕に設定されるので、すなわちＫａ１＝０、Ｋａ２＝０、Ｋａ３＝０、Ｋａ４＝１となるので、第１〜第３選択器５４1〜５４3は映像データ０を選択し、第４選択器５４4は映像データＤａを選択する。
【００２５】
▲２▼第１〜第３選択器５４1〜５４3の選択映像データは０なので、第１シフトレジスタ５６1によるシフトデータは０、第２、第３加算器５２2、５２3の出力データは０、第２、第３シフトレジスタ５６2、５６3によるシフトデータも０となるので、第４加算器５２4は第４選択器５４4の選択映像データＤａを出力し、第４シフトレジスタ５６4は第４加算器５２4の出力データをシフトして１／２とする。
【００２６】
▲３▼係数Ｋｂが０なので、切替信号入力端子４８に入力する切替信号Ｋａｂ＝１となって、切替器５８は第４加算器５２4の出力データＤａを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００２７】
▲４▼Ｋａ＝〔００００〕（すなわちＫａが０）の場合も、Ｋｂ＝〔００００〕（すなわちＫｂが０）の場合と同様に作用して、切替器５８は第４加算器５２4の出力データＤｂを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００２８】
すなわち、Ｋａ＝〔００００〕の場合、このとき、Ｋｂ＝〔１０００〕に設定されるので（Ｋｂ１＝Ｋｂ２＝Ｋｂ３＝０、Ｋｂ４＝１）、第１〜第３選択器５４1〜５４3は映像データ０を選択し、第４選択器５４4は映像データＤｂを選択し、切替信号Ｋａｂ＝１なので、切替器５８は第４加算器５２4の出力データＤｂを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００２９】
図１に示した実施形態例では、係数Ｋａ、Ｋｂの一方（例えばＫｂ）が０のときに、０でない方の係数（例えばＫａ）のＭＳＢの値を１、その他のビット値を０とし、切替器５８によって第４加算器５２4の出力データ（例えばＤａ）を内挿点Ｃの映像データとして出力端子５０へ出力するように構成したが、本発明はこれに限るものでなく、図２に示すように構成した場合についても利用することができる。
【００３０】
すなわち、第４加算器５２4の出力側に切替器５８ａを設け、係数Ｋａ、Ｋｂの一方が０のときには、切替信号入力端子４８に入力した切替信号Ｋａｂを１として切替器５８ａの切替片を下側接点に切り替える。さらに、係数Ｋａ、ＫｂのうちのＫｂが０のときには、実線で示すように、映像データＤａを切替器５８ａの下側接点に導いて出力端子５０に出力し、Ｋａが０のときには、点線で示すように、映像データＤｂを切替器５８ａの下側接点に導いて出力端子５０に出力するように構成する。
なお、係数Ｋａ、Ｋｂがともに０でないときには、切替信号Ｋａｂ＝０となって、切替器５８ａの切替片を上側接点に切り替え、第４シフトレジスタ５６4によるシフトデータを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００３１】
前記実施形態例では、係数Ｋａ、Ｋｂを個別に設定するようにしたが、本発明はこれに限るものでなく、係数Ｋａ、Ｋｂの和を２の４乗とし、一方を設定したら他方が自動的に設定できるように構成した場合についても利用できる。
例えば、図１又は図２に示した内挿点演算回路の前段に、補数生成回路（又は補数器）としての減算器６０を設け、この減算器６０で１６（２の４乗）からＫａを減算してＫｂを求めるようにすれば、一方の係数Ｋａを設定して他方の係数Ｋｂを自動的に設定できる。
【００３２】
前記実施形態例では、第４シフトレジスタの出力側に切替器を設け、係数Ｋａ、Ｋｂの一方が０の場合についても内挿点Ｃの映像データＤｃを出力できるようにしたが、本発明はこれに限るものでなく、係数Ｋａ、Ｋｂがともに０でない場合に限定すれば、切替器（切替信号入力端子を含めて）を省略し、第４シフトレジスタの出力側から内挿点Ｃの映像データＤｃを出力するように構成した場合についても本発明を利用することができる。
【００３３】
前記実施形態例では、係数Ｋａ、Ｋｂの和が１６（２の４乗）の場合（すなわち補数関係にある場合）について説明したが、本発明はこれに限るものでなく、補数関係が成立しない場合についても利用することができる。
例えば、図１において、Ｋａ＝〔００１０〕、Ｋｂ＝〔１１１１〕とした場合には、第１、第２、第３、第４選択器５４1、５４2、５４3、５４4の選択映像データがＤｂ、Ｄａ＋Ｄｂ、Ｄｂ、Ｄｂとなるので、出力端子５０から出力する内挿点Ｃの映像データＤｃは、次式（２）のようになる。
【００３４】
前記実施形態例では、ｎが４の場合について説明したが、本発明はこれに限るものでなく、ｎが４以外の正の整数の場合について利用できること勿論である。
【００３５】
【発明の効果】
請求項１の発明は、上記のように、第１から第ｎまでのｎ個の加算器、選択器及びシフトレジスタを具備し、第１加算器で映像データＤａ、Ｄｂを加算し、第１から第ｎまでの各選択器で係数Ｋａ、Ｋｂの対応ビット値に応じた映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択し、第１シフトレジスタで第１選択器の選択映像データをシフトして１／２とし、第２から第ｎまでの各加算器で対応する選択器の選択映像データと１段前のシフトレジスタのシフトデータを加算し、第２から第ｎまでの各シフトレジスタで対応する加算器の出力データをシフトして１／２とし、第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力するように構成した。このため、ｎビットの任意の係数Ｋａ、Ｋｂで内挿点の映像データを演算することができるとともに、乗算器を必要とせずに回路規模を小さくできる。
【００３６】
請求項２の発明は、請求項１の発明において、第ｎシフトレジスタの出力側に切替器を設け、この切替器で、係数Ｋａ、Ｋｂの一方が０のときには、０でない方の係数のＭＳＢの値を１、その他のビット値を０として第ｎ加算器の出力データを内挿点の映像データとして出力し、係数Ｋａ、Ｋｂがともに０でないときには第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力するように構成したので、係数Ｋａ、Ｋｂの一方が０の場合にも対応した内挿点の映像データを演算して出力することができる。
【００３７】
請求項３の発明は、請求項１の発明において、第ｎシフトレジスタの出力側に、係数Ｋａが０か否かに基づいて映像データＤｂと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設けるようにしたので、係数Ｋａが０の場合にも対応した内挿点の映像データを演算して出力することができる。
【００３８】
請求項４の発明は、請求項１の発明において、第ｎシフトレジスタの出力側に、係数Ｋｂが０か否かに基づいて映像データＤａと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設けるようにしたので、係数Ｋｂが０の場合にも対応した内挿点の映像データを演算して出力することができる。
【００３９】
請求項５の発明は、請求項１、２、３又は４の発明において、係数Ｋａ、Ｋｂの和を２のｎ乗とし、係数Ｋａ、Ｋｂの一方から他方を補数として生成する補数生成回路を設けたので、係数Ｋａ、Ｋｂの一方を設定すれば自動的に他方が得られ、係数Ｋａ、Ｋｂの設定を容易にすることができる。
【図面の簡単な説明】
【図１】本発明による内挿点演算回路の第１の実施形態例を示すブロック図である。
【図２】本発明による内挿点演算回路の第２の実施形態例を示すブロック図である。
【図３】本発明による内挿点演算回路の第３の実施形態例を示すブロック図である。
【図４】ある従来例を示すブロック図である。
【図５】他の従来例を示すブロック図である。
【図６】ｋａ＝ｋ１＝３／４、ｋｂ＝ｋ２＝１／４とした場合の図４、図５の作用を示す説明図である。
【符号の説明】
１０、１６、２６、２８…乗算器、 １２、１８、４０、４２…映像データ入力端子、 １４、２０、４４、４６…係数入力端子、 ２２、３０…加算器、 ２４、３２、５０…出力端子、 ４８…切替信号入力端子、 ５２1〜５２4…第１〜第４加算器、 ５４1〜５４4…第１〜第４選択器、 ５６1〜５６4…第１〜第４シフトレジスタ、 ５８、５８ａ…切替器、 ６０…減算器（補数生成回路の一例）、 Ａ、Ｂ…画素点、 Ｃ…内挿点（内挿画素点）、 Ｄａ、Ｄｂ…映像データ、 Ｋａ、Ｋｂ…係数、 Ｋａｂ…切替信号、 Ｓａ、Ｓｂ、Ｓｃ…走査線。
【発明の属する技術分野】
本発明は、画素点Ａ、Ｂの映像データＤａ、Ｄｂと、画素点Ａ、Ｂの内挿点を定めるｎビット（ｎは１以上の整数）の係数Ｋａ、Ｋｂとに基づいて、内挿点の映像データを演算する内挿点演算回路に関するものである。例えば、映像表示装置で走査線の数を増減する場合などに利用され、表示画面上の画素点Ａ、Ｂの映像データＤａ、Ｄｂから、その間の内挿点Ｃの映像データを求めるときに用いられる。
【０００２】
【従来の技術】
従来の内挿点演算回路は、図４又は図５に示すように構成されていた。
図４に示す従来例では、一方の乗算器１０が、画像データ入力端子１２に入力した画素点Ａの映像データＤａに、係数入力端子１４に入力した係数ｋａを乗算し、他方の乗算器１６が、画像データ入力端子１８に入力した画素点Ｂの映像データＤｂに、係数入力端子２０に入力した係数Ｋｂを乗算し、加算器２２が乗算器１０、１６の演算データを加算し、この加算データを画像データ出力端子２４から内挿点Ｃの映像データとして出力していた。
【０００３】
図５に示す従来例では、一方の乗算器２６が、画像データ入力端子１２に入力した画素点Ａの映像データＤａに固定した係数ｋ１を乗算し、他方の乗算器２８が、画像データ入力端子１８に入力した画素点Ｂの映像データＤｂに固定した係数ｋ２を乗算し、加算器３０が乗算器２６、２８の演算データを加算し、この加算データを画像データ出力端子３２から内挿点Ｃの映像データとして出力していた。
【０００４】
説明の便宜上、図４、図５においてｋａ＝ｋ１＝３／４、Ｋｂ＝ｋ２＝１／４とし、画像データ入力端子１２、１８に入力した映像データＤａ、Ｄｂの画素点Ａ、Ｂが、図６に示すような表示画面上の隣接する走査線Ｓａ、Ｓｂ上の画素点であるとすると、画素点Ａ、Ｂを結ぶ線分を１：３に内分した内挿点Ｃの映像データが画像データ出力端子２４、３２に得られる。内挿点Ｃの走査線Ｓｃは、走査線ＳａとＳｂを１：３に内挿した走査線に相当する。
【０００５】
【発明が解決しようとする課題】
図４に示した従来例では、任意の係数ｋａ、Ｋｂで内挿点Ｃの映像データを演算することができるが、回路規模の大きい乗算器１０及び１６を必要としたので、全体の回路規模が大きくなってしまうという問題点があった。
また、図５に示した従来例では、乗算器２６、２８の回路規模を小さくすることはできるが、乗算器２６、２８で掛ける係数ｋ１、ｋ２が固定しているので、求める内挿点Ｃが限定されてしまうという問題点があった。
【０００６】
本発明は、上述の問題点に鑑みてなされたもので、任意の係数で内挿点の映像データを演算することができるとともに、回路規模を小さくすることのできる内挿点演算回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明は、画素点Ａ、Ｂの映像データＤａ、Ｄｂと、画素点Ａ、Ｂの内挿点を定めるｎビット（ｎは１以上の整数）の係数Ｋａ、Ｋｂとに基づいて、内挿点の映像データを演算する内挿点演算回路において、第１から第ｎまでのｎ個の加算器、選択器及びシフトレジスタを具備し、第１加算器は映像データＤａ、Ｄｂを加算し、第１から第ｎまでの第ｋ選択器は、係数Ｋａ、ＫｂのＬＳＢからＭＳＢまでの第ｋ番目のビット値に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択し、第１シフトレジスタは第１選択器の選択映像データをシフトして１／２とし、第２から第ｎまでの第ｋ加算器は、第ｋ選択器の選択映像データと第（ｋ−１）シフトレジスタのシフトデータを加算し、第２から第ｎまでの第ｋシフトレジスタは第ｋ加算器の出力データをシフトして１／２とし、第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力してなることを特徴とする。
【０００８】
説明の便宜上、ｎ＝３の場合について説明する。第１、第２、第３選択器は係数Ｋａ、Ｋｂの第１ビット（ＬＳＢ）から第３ビット（ＭＳＢ）までの各ビット値に基づいて映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択する。第１選択器で選択された映像データは、第１シフトレジスタのシフトによって１／２となり、第２加算器によって第２選択器の選択映像データに加算される。この第２加算器の出力データは、第２シフトレジスタのシフトによって１／２となり、第３加算器によって第３選択器の選択映像データに加算される。この第３加算器の出力データは第３シフトレジスタのシフトによって１／２となり、内挿点の映像データとして出力する。このため、ｎ＝３の場合には、３ビットの任意の係数Ｋａ、Ｋｂで内挿点の映像データを演算できるとともに、乗算器を必要としない。ｎが３以外の正の整数の場合についても同様である。
【０００９】
請求項２の発明は、請求項１の発明において、係数Ｋａ、Ｋｂの一方が０の場合にも対応した内挿点の映像データを演算できるようにするために、第ｎシフトレジスタの出力側に切替器を設け、この切替器は、係数Ｋａ、Ｋｂの一方が０のときには、０でない方の係数のＭＳＢの値を１、その他のビット値を０として第ｎ加算器の出力データを内挿点の映像データとして出力し、係数Ｋａ、Ｋｂがともに０でないときには第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力する。
【００１０】
請求項３の発明は、請求項１の発明において、係数Ｋａが０の場合にも対応した内挿点の映像データを演算できるようにするために、第ｎシフトレジスタの出力側に、係数Ｋａが０か否かに基づいて映像データＤｂと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設ける。
【００１１】
請求項４の発明は、請求項１の発明において、係数Ｋｂが０の場合にも対応した内挿点の映像データを演算できるようにするために、第ｎシフトレジスタの出力側に、係数Ｋｂが０か否かに基づいて映像データＤａと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設ける。
【００１２】
請求項５の発明は、請求項１、２、３又は４の発明において、係数Ｋａ、Ｋｂの設定を容易にするために、係数Ｋａ、Ｋｂの和を２のｎ乗とし、係数Ｋａ、Ｋｂの一方から他方を補数として生成する補数生成回路を設ける。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態例を図面に基づき説明する。
図１は本発明による内挿点演算回路の一実施形態例を示すものである。
図１において、４０、４２は画素点Ａ、Ｂの映像データＤａ、Ｄｂを入力するための映像データ入力端子、４４、４６は画素点Ａ、Ｂの内挿点を定める４ビットの係数Ｋａ、Ｋｂを入力するための係数入力端子、４８は係数Ｋａ、Ｋｂの一方が０であるか否かに対応した切替信号（例えば１と０）を入力するための切替信号入力端子、５０は係数Ｋａ、Ｋｂで定められた画素点Ａ、Ｂの内挿点Ｃの映像データを出力する出力端子である。
【００１４】
係数Ｋａ、Ｋｂは、分母を２のｎ乗としたときの分子をバイナリコード（２進符号）で表したものに相当する。このため、内挿点Ｃの映像データをＤｃとすると、このＤｃは、映像データＤａにＫａ／（２のｎ乗）を掛けた値と、映像データＤｂにＫｂ／（２のｎ乗）を掛けた値との和によって求められる。
【００１５】
前記入力端子４０、４２、４４、４６、４８と出力端子５０との間には、第１から第４までの４個の加算器５２1〜５２4、選択器５４1〜５４4及びシフトレジスタ５６1〜５６4と、１個の切替器５８とが設けられている。
【００１６】
前記第１加算器５２1は、映像データＤａ、Ｄｂを加算した映像データＤａ＋Ｄｂを出力するように構成されている。
前記第１選択器５４1は、係数Ｋａ、ＫｂのＬＳＢ（最下位ビットすなわち第１ビット）のビット値Ｋａ１、Ｋｂ１に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０のうちの１つを選択するように構成されている。
すなわち、Ｋａ１、Ｋｂ１が１、１のときには映像データＤａ＋Ｄｂを選択し、１、０のときには映像データＤａを選択し、０、１のときには映像データＤｂを選択し、０、０のときには映像データ０（映像データ無しを表す）を選択するように構成されている。
【００１７】
前記第２〜第４選択器５４2〜５４4は、前記第１選択器５４1と同様にして、係数Ｋａ、Ｋｂの第２〜第４（ＭＳＢ（最上位ビット））ビットの値Ｋａ２、Ｋｂ２〜Ｋａ４、Ｋｂ４に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０のうちの１つを選択するように構成されている。
【００１８】
前記第１シフトレジスタ５６1は前記第１選択器５４1の選択映像データをシフトして１／２とするように構成されている。
前記第２加算器５２2は、前記第２選択器５４2の選択映像データと前記第１シフトレジスタ５６1のシフトデータを加算し、前記第２シフトレジスタ５６2は前記第２加算器５２2の加算データをシフトして１／２とするように構成されている。
【００１９】
前記第３、第４加算器５２3、５２4は、それぞれ、前記第２加算器５２2と同様にして、前記第３、第４選択器５４3、５４4の選択映像データと前記第２、第３シフトレジスタ５６2、５６3のシフトデータを加算し、前記第３、第４シフトレジスタ５６3、５６4は、それぞれ、前記第２シフトレジスタ５６2と同様にして、前記第３、第４加算器５２3、５２4の加算データをシフトして１／２とするように構成されている。
【００２０】
前記切替器５８は、前記切替信号入力端子４８に入力した切替信号Ｋａｂ（例えば１と０）に基づいて、前記第４加算器５２4の加算データと、前記第４シフトレジスタ５６4のシフトデータを切り替えて出力するように構成されている。具体的には、係数Ｋａ、Ｋｂの一方（例えばＫｂ）が０のときには、０でない方の係数（例えばＫａ）のＭＳＢを１、その他のビットを０とするとともに、切替信号Ｋａｂを１として第４加算器５２4の加算データを出力端子５０に出力し、係数Ｋａ、Ｋｂがともに０でないときには第４シフトレジスタ５６4のシフトデータを出力端子５０に出力する。
【００２１】
つぎに、図１の作用を説明する。
説明の便宜上、係数Ｋａ、Ｋｂがともに０でない場合、一方が０の場合に分けて説明する。
（イ）係数Ｋａ、Ｋｂがともに０でない場合
▲１▼説明の便宜上、Ｋａ＝〔０００１〕、Ｋｂ＝〔１１１１〕の場合について説明する。Ｋａ＝〔０００１〕はＫａ１＝１、Ｋａ２＝０、Ｋａ３＝０、Ｋａ４＝０を表し、Ｋｂ＝〔１１１１〕はＫｂ１＝１、Ｋｂ２＝１、Ｋｂ３＝１、Ｋｂ４＝１を表わしているので、第１選択器５４1は映像データＤａ＋Ｄｂを選択し、第２〜第４選択器５４2〜５４4はそれぞれ映像データＤｂを選択する。
【００２２】
▲２▼第１シフトレジスタ５６1は、第１選択器５４1の選択映像データＤａ＋Ｄｂをシフトして１／２とし、第２加算器５２2は、第２選択器５４2の選択映像データＤｂと第１シフトレジスタ５６1のシフトデータを加算し、第２シフトレジスタ５６2は、第２加算器５２2の加算データをシフトして１／２とする。
第３、第４加算器５２3、５２4は、それぞれ、第３、第４選択器５４3、５４4の選択映像データＤｂ、Ｄｂと第２、第３シフトレジスタ５６2、５６3のシフトデータを加算し、第３、第４シフトレジスタ５６3、５６4は、それぞれ、第３、第４加算器５２3、５２4の加算データをシフトして１／２とする。
【００２３】
▲３▼係数Ｋａ、Ｋｂがともに０でないので、切替信号入力端子４８に入力する切替信号Ｋａｂ＝０となっており、切替器５８は第４シフトレジスタ５６4のシフトデータを内挿点Ｃの映像データとして出力端子５０へ出力する。
このため、出力端子５０には、次式（１）の演算による内挿点Ｃの映像データＤｃが求められる。
（ロ）係数Ｋａ、Ｋｂの一方が０の場合
▲１▼説明の便宜上、Ｋｂ＝〔００００〕（すなわちＫｂが０）の場合、すなわちＫｂ１＝Ｋｂ２＝Ｋｂ３＝Ｋｂ４＝０の場合について説明する。このとき、Ｋａ＝〔１０００〕に設定されるので、すなわちＫａ１＝０、Ｋａ２＝０、Ｋａ３＝０、Ｋａ４＝１となるので、第１〜第３選択器５４1〜５４3は映像データ０を選択し、第４選択器５４4は映像データＤａを選択する。
【００２５】
▲２▼第１〜第３選択器５４1〜５４3の選択映像データは０なので、第１シフトレジスタ５６1によるシフトデータは０、第２、第３加算器５２2、５２3の出力データは０、第２、第３シフトレジスタ５６2、５６3によるシフトデータも０となるので、第４加算器５２4は第４選択器５４4の選択映像データＤａを出力し、第４シフトレジスタ５６4は第４加算器５２4の出力データをシフトして１／２とする。
【００２６】
▲３▼係数Ｋｂが０なので、切替信号入力端子４８に入力する切替信号Ｋａｂ＝１となって、切替器５８は第４加算器５２4の出力データＤａを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００２７】
▲４▼Ｋａ＝〔００００〕（すなわちＫａが０）の場合も、Ｋｂ＝〔００００〕（すなわちＫｂが０）の場合と同様に作用して、切替器５８は第４加算器５２4の出力データＤｂを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００２８】
すなわち、Ｋａ＝〔００００〕の場合、このとき、Ｋｂ＝〔１０００〕に設定されるので（Ｋｂ１＝Ｋｂ２＝Ｋｂ３＝０、Ｋｂ４＝１）、第１〜第３選択器５４1〜５４3は映像データ０を選択し、第４選択器５４4は映像データＤｂを選択し、切替信号Ｋａｂ＝１なので、切替器５８は第４加算器５２4の出力データＤｂを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００２９】
図１に示した実施形態例では、係数Ｋａ、Ｋｂの一方（例えばＫｂ）が０のときに、０でない方の係数（例えばＫａ）のＭＳＢの値を１、その他のビット値を０とし、切替器５８によって第４加算器５２4の出力データ（例えばＤａ）を内挿点Ｃの映像データとして出力端子５０へ出力するように構成したが、本発明はこれに限るものでなく、図２に示すように構成した場合についても利用することができる。
【００３０】
すなわち、第４加算器５２4の出力側に切替器５８ａを設け、係数Ｋａ、Ｋｂの一方が０のときには、切替信号入力端子４８に入力した切替信号Ｋａｂを１として切替器５８ａの切替片を下側接点に切り替える。さらに、係数Ｋａ、ＫｂのうちのＫｂが０のときには、実線で示すように、映像データＤａを切替器５８ａの下側接点に導いて出力端子５０に出力し、Ｋａが０のときには、点線で示すように、映像データＤｂを切替器５８ａの下側接点に導いて出力端子５０に出力するように構成する。
なお、係数Ｋａ、Ｋｂがともに０でないときには、切替信号Ｋａｂ＝０となって、切替器５８ａの切替片を上側接点に切り替え、第４シフトレジスタ５６4によるシフトデータを内挿点Ｃの映像データとして出力端子５０へ出力する。
【００３１】
前記実施形態例では、係数Ｋａ、Ｋｂを個別に設定するようにしたが、本発明はこれに限るものでなく、係数Ｋａ、Ｋｂの和を２の４乗とし、一方を設定したら他方が自動的に設定できるように構成した場合についても利用できる。
例えば、図１又は図２に示した内挿点演算回路の前段に、補数生成回路（又は補数器）としての減算器６０を設け、この減算器６０で１６（２の４乗）からＫａを減算してＫｂを求めるようにすれば、一方の係数Ｋａを設定して他方の係数Ｋｂを自動的に設定できる。
【００３２】
前記実施形態例では、第４シフトレジスタの出力側に切替器を設け、係数Ｋａ、Ｋｂの一方が０の場合についても内挿点Ｃの映像データＤｃを出力できるようにしたが、本発明はこれに限るものでなく、係数Ｋａ、Ｋｂがともに０でない場合に限定すれば、切替器（切替信号入力端子を含めて）を省略し、第４シフトレジスタの出力側から内挿点Ｃの映像データＤｃを出力するように構成した場合についても本発明を利用することができる。
【００３３】
前記実施形態例では、係数Ｋａ、Ｋｂの和が１６（２の４乗）の場合（すなわち補数関係にある場合）について説明したが、本発明はこれに限るものでなく、補数関係が成立しない場合についても利用することができる。
例えば、図１において、Ｋａ＝〔００１０〕、Ｋｂ＝〔１１１１〕とした場合には、第１、第２、第３、第４選択器５４1、５４2、５４3、５４4の選択映像データがＤｂ、Ｄａ＋Ｄｂ、Ｄｂ、Ｄｂとなるので、出力端子５０から出力する内挿点Ｃの映像データＤｃは、次式（２）のようになる。
前記実施形態例では、ｎが４の場合について説明したが、本発明はこれに限るものでなく、ｎが４以外の正の整数の場合について利用できること勿論である。
【００３５】
【発明の効果】
請求項１の発明は、上記のように、第１から第ｎまでのｎ個の加算器、選択器及びシフトレジスタを具備し、第１加算器で映像データＤａ、Ｄｂを加算し、第１から第ｎまでの各選択器で係数Ｋａ、Ｋｂの対応ビット値に応じた映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択し、第１シフトレジスタで第１選択器の選択映像データをシフトして１／２とし、第２から第ｎまでの各加算器で対応する選択器の選択映像データと１段前のシフトレジスタのシフトデータを加算し、第２から第ｎまでの各シフトレジスタで対応する加算器の出力データをシフトして１／２とし、第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力するように構成した。このため、ｎビットの任意の係数Ｋａ、Ｋｂで内挿点の映像データを演算することができるとともに、乗算器を必要とせずに回路規模を小さくできる。
【００３６】
請求項２の発明は、請求項１の発明において、第ｎシフトレジスタの出力側に切替器を設け、この切替器で、係数Ｋａ、Ｋｂの一方が０のときには、０でない方の係数のＭＳＢの値を１、その他のビット値を０として第ｎ加算器の出力データを内挿点の映像データとして出力し、係数Ｋａ、Ｋｂがともに０でないときには第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力するように構成したので、係数Ｋａ、Ｋｂの一方が０の場合にも対応した内挿点の映像データを演算して出力することができる。
【００３７】
請求項３の発明は、請求項１の発明において、第ｎシフトレジスタの出力側に、係数Ｋａが０か否かに基づいて映像データＤｂと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設けるようにしたので、係数Ｋａが０の場合にも対応した内挿点の映像データを演算して出力することができる。
【００３８】
請求項４の発明は、請求項１の発明において、第ｎシフトレジスタの出力側に、係数Ｋｂが０か否かに基づいて映像データＤａと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力する切替器を設けるようにしたので、係数Ｋｂが０の場合にも対応した内挿点の映像データを演算して出力することができる。
【００３９】
請求項５の発明は、請求項１、２、３又は４の発明において、係数Ｋａ、Ｋｂの和を２のｎ乗とし、係数Ｋａ、Ｋｂの一方から他方を補数として生成する補数生成回路を設けたので、係数Ｋａ、Ｋｂの一方を設定すれば自動的に他方が得られ、係数Ｋａ、Ｋｂの設定を容易にすることができる。
【図面の簡単な説明】
【図１】本発明による内挿点演算回路の第１の実施形態例を示すブロック図である。
【図２】本発明による内挿点演算回路の第２の実施形態例を示すブロック図である。
【図３】本発明による内挿点演算回路の第３の実施形態例を示すブロック図である。
【図４】ある従来例を示すブロック図である。
【図５】他の従来例を示すブロック図である。
【図６】ｋａ＝ｋ１＝３／４、ｋｂ＝ｋ２＝１／４とした場合の図４、図５の作用を示す説明図である。
【符号の説明】
１０、１６、２６、２８…乗算器、 １２、１８、４０、４２…映像データ入力端子、 １４、２０、４４、４６…係数入力端子、 ２２、３０…加算器、 ２４、３２、５０…出力端子、 ４８…切替信号入力端子、 ５２1〜５２4…第１〜第４加算器、 ５４1〜５４4…第１〜第４選択器、 ５６1〜５６4…第１〜第４シフトレジスタ、 ５８、５８ａ…切替器、 ６０…減算器（補数生成回路の一例）、 Ａ、Ｂ…画素点、 Ｃ…内挿点（内挿画素点）、 Ｄａ、Ｄｂ…映像データ、 Ｋａ、Ｋｂ…係数、 Ｋａｂ…切替信号、 Ｓａ、Ｓｂ、Ｓｃ…走査線。
Claims (5)
- 画素点Ａ、Ｂの映像データＤａ、Ｄｂと、画素点Ａ、Ｂの内挿点を定めるｎビット（ｎは１以上の整数）の係数Ｋａ、Ｋｂとに基づいて、内挿点の映像データを演算する内挿点演算回路において、第１から第ｎまでのｎ個の加算器、選択器及びシフトレジスタを具備し、第１加算器は映像データＤａ、Ｄｂを加算し、第１から第ｎまでの第ｋ選択器は、係数Ｋａ、ＫｂのＬＳＢからＭＳＢまでの第ｋ番目のビット値に基づいて、映像データＤａ＋Ｄｂ、Ｄａ、Ｄｂ、０の１つを選択し、第１シフトレジスタは第１選択器の選択映像データをシフトして１／２とし、第２から第ｎまでの第ｋ加算器は、第ｋ選択器の選択映像データと第（ｋ−１）シフトレジスタのシフトデータを加算し、第２から第ｎまでの第ｋシフトレジスタは第ｋ加算器の出力データをシフトして１／２とし、第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力してなることを特徴とする内挿点演算回路。
- 第ｎシフトレジスタの出力側に切替器を設け、この切替器は、係数Ｋａ、Ｋｂの一方が０のときには、０でない方の係数のＭＳＢの値を１、その他のビット値を０とし第ｎ加算器の出力データを内挿点の映像データとして出力し、係数Ｋａ、Ｋｂがともに０でないときには第ｎシフトレジスタのシフトデータを内挿点の映像データとして出力してなる請求項１記載の内挿点演算回路。
- 第ｎシフトレジスタの出力側に切替器を設け、この切替器は、係数Ｋａが０か否かに基づいて映像データＤｂと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力してなる請求項１記載の内挿点演算回路。
- 第ｎシフトレジスタの出力側に切替器を設け、この切替器は、係数Ｋｂが０か否かに基づいて映像データＤａと第ｎシフトレジスタのシフトデータを切り換え内挿点の映像データとして出力してなる請求項１記載の内挿点演算回路。
- 係数Ｋａ、Ｋｂの和を２のｎ乗とし、係数Ｋａ、Ｋｂの一方から他方を補数として生成する補数生成回路を設けてなる請求項１、２、３又は４記載の内挿点演算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12488597A JP3644194B2 (ja) | 1997-04-28 | 1997-04-28 | 内挿点演算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12488597A JP3644194B2 (ja) | 1997-04-28 | 1997-04-28 | 内挿点演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10302058A JPH10302058A (ja) | 1998-11-13 |
| JP3644194B2 true JP3644194B2 (ja) | 2005-04-27 |
Family
ID=14896512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12488597A Expired - Fee Related JP3644194B2 (ja) | 1997-04-28 | 1997-04-28 | 内挿点演算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3644194B2 (ja) |
-
1997
- 1997-04-28 JP JP12488597A patent/JP3644194B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10302058A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644194B2 (ja) | 内挿点演算回路 | |
| JP3734362B2 (ja) | 補間方法 | |
| JPH11203467A (ja) | 表示装置および表示方法 | |
| JPS6116110B2 (ja) | ||
| JP2606326B2 (ja) | 乗算器 | |
| JP3323166B2 (ja) | 補間演算装置 | |
| JPH0786824B2 (ja) | 部分積生成回路 | |
| JP2993300B2 (ja) | ディジタルガンマ補正回路 | |
| EP0462799A2 (en) | Digital mixer circuit | |
| JP2752287B2 (ja) | 映像信号処理回路 | |
| JP3851024B2 (ja) | 乗算器 | |
| JP3261729B2 (ja) | 直線補間方法及びその回路 | |
| JP3252476B2 (ja) | 重み付け数値演算装置 | |
| JP2699365B2 (ja) | デコーダ回路 | |
| JP2894649B2 (ja) | 画像処理回路 | |
| JP4042215B2 (ja) | 演算処理装置およびその方法 | |
| JP2002176628A (ja) | 画像変換装置 | |
| JPH11196293A (ja) | 直線近似による信号処理回路 | |
| JP3242761B2 (ja) | バースト波形発生装置 | |
| JP2985865B2 (ja) | 特殊効果装置 | |
| JP2000125267A (ja) | 補間演算装置及び方法 | |
| JP3875431B2 (ja) | 映像信号変換装置 | |
| JPH11308575A (ja) | 補間演算装置及び方法 | |
| JPH10320378A (ja) | 演算装置 | |
| JPH11196382A (ja) | フィールド内内挿方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |