JP2001119439A - リングバック効果を減少させる入出力バッファ - Google Patents
リングバック効果を減少させる入出力バッファInfo
- Publication number
- JP2001119439A JP2001119439A JP29865099A JP29865099A JP2001119439A JP 2001119439 A JP2001119439 A JP 2001119439A JP 29865099 A JP29865099 A JP 29865099A JP 29865099 A JP29865099 A JP 29865099A JP 2001119439 A JP2001119439 A JP 2001119439A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output buffer
- low
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 リングバック効果を減少させる入出力バッフ
ァを提供する。 【解決手段】 入出力バッファのシステム電圧と入力端
子の間に接続されている可変抵抗器の提供に特徴づけら
れる。システム電圧は、入出力バッファによって受信さ
れるデータ伝送バスからのデータ信号の高電圧論理状態
と等しい信号強度に設定される。入力データ信号が高電
圧論理状態では、可変抵抗器は低抵抗値に切り替わる。
一方、低電圧論理状態では可変抵抗器はほぼ無限大の抵
抗値に切り替わる。入出力バッファのリングバック効果
を減少させ、低電力消費による利益を与え、基板面積を
減少させる。
ァを提供する。 【解決手段】 入出力バッファのシステム電圧と入力端
子の間に接続されている可変抵抗器の提供に特徴づけら
れる。システム電圧は、入出力バッファによって受信さ
れるデータ伝送バスからのデータ信号の高電圧論理状態
と等しい信号強度に設定される。入力データ信号が高電
圧論理状態では、可変抵抗器は低抵抗値に切り替わる。
一方、低電圧論理状態では可変抵抗器はほぼ無限大の抵
抗値に切り替わる。入出力バッファのリングバック効果
を減少させ、低電力消費による利益を与え、基板面積を
減少させる。
Description
【０００１】発明の背景 1. 発明の分野 本発明は、高周波かつ低振幅のデータ信号を伝送するデ
ータ伝送バスとともに使用されるために特に設計された
リングバック効果を減少させる入出力バッファに関する
ものである。
ータ伝送バスとともに使用されるために特に設計された
リングバック効果を減少させる入出力バッファに関する
ものである。
【０００２】２．関連技術の説明 半導体技術の進歩によって、今日の集積回路は低電力消
費かつ高速演算で、より高密度に構成されている。その
結果、コンピュータシステムの種々の集積回路をつなぐ
データ伝送バスは、高周波かつ低振幅のデータ信号を伝
送しなければならない。この型のデータ伝送バスの例と
してＧＴＬ＋バスがある。
費かつ高速演算で、より高密度に構成されている。その
結果、コンピュータシステムの種々の集積回路をつなぐ
データ伝送バスは、高周波かつ低振幅のデータ信号を伝
送しなければならない。この型のデータ伝送バスの例と
してＧＴＬ＋バスがある。
【０００３】図１は、従来のＧＴＬ＋バスの構成を示す
回路図である。示されているように、従来のＧＴＬ＋バ
スは、第１のＧＴＬ＋入出力バッファＩＣ１、第２のＧ
ＴＬ＋入出力バッファＩＣ２、第１の伝送線１０、第２
の伝送線１２、そして終端抵抗ｒｔ１（抵抗値は一般に
５０Ω）から構成されている。終端抵抗ｒｔ１の一方の
端子はシステム電圧Ｖｔｔに接続されもう一方の端子は
第２の伝送線１２に接続されている。第２の伝送線１２
のもう一方の端子はＩＣ１と第１の伝送線１０双方に接
続されている。第１の伝送線１０のもう一方の端子はＩ
Ｃ２に接続されている。
回路図である。示されているように、従来のＧＴＬ＋バ
スは、第１のＧＴＬ＋入出力バッファＩＣ１、第２のＧ
ＴＬ＋入出力バッファＩＣ２、第１の伝送線１０、第２
の伝送線１２、そして終端抵抗ｒｔ１（抵抗値は一般に
５０Ω）から構成されている。終端抵抗ｒｔ１の一方の
端子はシステム電圧Ｖｔｔに接続されもう一方の端子は
第２の伝送線１２に接続されている。第２の伝送線１２
のもう一方の端子はＩＣ１と第１の伝送線１０双方に接
続されている。第１の伝送線１０のもう一方の端子はＩ
Ｃ２に接続されている。
【０００４】ＩＣ１が入力端子、ＩＣ２が出力端子の役
割を果たすとき、入出力バッファにおけるリングバック
効果は重要ではない。それは入力端子のＩＣ１が終端抵
抗ｒｔ １と近接しているからである。一方、ＩＣ２に近
接した終端抵抗はないため、ＩＣ２が入力端子、ＩＣ１
が出力端子の役割を果たすとき、ＩＣ２と伝送線１０の
間にあるノード１６において望まれないリングバック効
果は明白である。
割を果たすとき、入出力バッファにおけるリングバック
効果は重要ではない。それは入力端子のＩＣ１が終端抵
抗ｒｔ １と近接しているからである。一方、ＩＣ２に近
接した終端抵抗はないため、ＩＣ２が入力端子、ＩＣ１
が出力端子の役割を果たすとき、ＩＣ２と伝送線１０の
間にあるノード１６において望まれないリングバック効
果は明白である。
【０００５】ノード１６におけるＩＣ２への入力データ
信号に対するリングバック効果が、図２に例示されてい
る。ここで示されているように、入力データ信号が１．
５Ｖ（高電圧論理状態）からＶＯＬ（低電圧論理状態、
約０．２Ｖ）に切り替わるとき、リングバック効果によ
ってＶＯＬに近い地点１８で波形に跳ね返りがおきる。
地点１８の跳ね返りの電圧レベルは、参照電圧Ｖｒｅｆ
＝１．０Ｖに非常に近接したレベルの０．８Ｖである。
そのため入出力バッファの出力論理値は影響を受ける可
能性がある。
信号に対するリングバック効果が、図２に例示されてい
る。ここで示されているように、入力データ信号が１．
５Ｖ（高電圧論理状態）からＶＯＬ（低電圧論理状態、
約０．２Ｖ）に切り替わるとき、リングバック効果によ
ってＶＯＬに近い地点１８で波形に跳ね返りがおきる。
地点１８の跳ね返りの電圧レベルは、参照電圧Ｖｒｅｆ
＝１．０Ｖに非常に近接したレベルの０．８Ｖである。
そのため入出力バッファの出力論理値は影響を受ける可
能性がある。
【０００６】前述した問題の従来の解決法は、図１で示
されているように、ＩＣ２と伝送線１０の間にあるノー
ド１６と、伝送線１４とシステム電圧Ｖｔｔの間にある
５０Ωの抵抗ｒｔ２に伝送線１４を接続することであ
る。ＩＣ２が入力端子、ＩＣ１が出力端子の役割を果た
すとき、この配列はリングバック効果を減少させる。し
かし、入出力バッファは抵抗ｒｔ１、ｒｔ２を含むた
め、ＩＣ１のデータ信号の波形においてプルアップの効
果が現れうる。プルアップによる効果というのは、ＩＣ
１のデータ信号の波形を通常に比べより急速に上昇さ
せ、より遅く低下させる現象のことである。さらに、加
えた抵抗ｒｔ２は入出力バッファ全体における電力消費
の増加の原因となる。電力消費を減少させるための１つ
の方法としては５０Ωの抵抗をより大きな抵抗をもつ抵
抗と交換することである。しかし、この解決法はリング
バック効果が原因の波形信号のリップルを約０．１Ｖ分
のみ安定させるにすぎない。もし、基板上のＩＣ２の１
個につき５０Ωの抵抗１個を設けるとしたら、基板に広
大なスペースが必要となり、全体の電力消費が非常に増
加し、その結果、製造コスト及び運転コストが高くな
る。
されているように、ＩＣ２と伝送線１０の間にあるノー
ド１６と、伝送線１４とシステム電圧Ｖｔｔの間にある
５０Ωの抵抗ｒｔ２に伝送線１４を接続することであ
る。ＩＣ２が入力端子、ＩＣ１が出力端子の役割を果た
すとき、この配列はリングバック効果を減少させる。し
かし、入出力バッファは抵抗ｒｔ１、ｒｔ２を含むた
め、ＩＣ１のデータ信号の波形においてプルアップの効
果が現れうる。プルアップによる効果というのは、ＩＣ
１のデータ信号の波形を通常に比べより急速に上昇さ
せ、より遅く低下させる現象のことである。さらに、加
えた抵抗ｒｔ２は入出力バッファ全体における電力消費
の増加の原因となる。電力消費を減少させるための１つ
の方法としては５０Ωの抵抗をより大きな抵抗をもつ抵
抗と交換することである。しかし、この解決法はリング
バック効果が原因の波形信号のリップルを約０．１Ｖ分
のみ安定させるにすぎない。もし、基板上のＩＣ２の１
個につき５０Ωの抵抗１個を設けるとしたら、基板に広
大なスペースが必要となり、全体の電力消費が非常に増
加し、その結果、製造コスト及び運転コストが高くな
る。
【０００７】発明の概要 本発明はリングバック効果を減少させる入出力バッファ
の提供を目的とする。この入出力バッファは、高周波か
つ低振幅のデータ信号を伝送するためにＧＴＬ＋バスの
ようなデータ伝送バスとともに使用するのに適してい
る。これは、入力信号が高電圧論理状態から低電圧論理
状態に切り替わるとき、入出力バッファへのリングバッ
ク効果を減少させるためである。
の提供を目的とする。この入出力バッファは、高周波か
つ低振幅のデータ信号を伝送するためにＧＴＬ＋バスの
ようなデータ伝送バスとともに使用するのに適してい
る。これは、入力信号が高電圧論理状態から低電圧論理
状態に切り替わるとき、入出力バッファへのリングバッ
ク効果を減少させるためである。
【０００８】本発明は、リングバック効果を減少させる
入出力バッファの提供をも別の目的とする。この入出力
バッファは、高周波かつ低振幅のデータ信号を伝送する
ＧＴＬ＋バスのようなデータ伝送バスとともに使用する
のに適している。このことによって、それぞれの伝送線
に抵抗を加えることなく入出力バッファの電力消費を減
少させることが可能となる。
入出力バッファの提供をも別の目的とする。この入出力
バッファは、高周波かつ低振幅のデータ信号を伝送する
ＧＴＬ＋バスのようなデータ伝送バスとともに使用する
のに適している。このことによって、それぞれの伝送線
に抵抗を加えることなく入出力バッファの電力消費を減
少させることが可能となる。
【０００９】前述およびその他の目的に従って、リング
バック効果を減少させる入出力バッファを提供する。本
発明の入出力バッファは、高周波かつ低振幅のデータ信
号を伝送するＧＴＬ＋バスのようなデータ伝送バスのた
めに設計される。この入出力バッファは次の構成要素を
含む。
バック効果を減少させる入出力バッファを提供する。本
発明の入出力バッファは、高周波かつ低振幅のデータ信
号を伝送するＧＴＬ＋バスのようなデータ伝送バスのた
めに設計される。この入出力バッファは次の構成要素を
含む。
【００１０】データ伝送バスからデータ信号を受信する
入出力パッド。
入出力パッド。
【００１１】第１端子が入出力パッドに接続され、第２
端子が接地されている出力トランジスタ。そこで、入出
力バッファが入力モードまたは高電圧出力モードで作動
するとき、出力トランジスタは遮断状態になる。入出力
バッファが低電圧出力モードで作動するとき、出力トラ
ンジスタは導電状態に切り替わる。
端子が接地されている出力トランジスタ。そこで、入出
力バッファが入力モードまたは高電圧出力モードで作動
するとき、出力トランジスタは遮断状態になる。入出力
バッファが低電圧出力モードで作動するとき、出力トラ
ンジスタは導電状態に切り替わる。
【００１２】データ信号の信号強度を検出し、入力信号
が所定の参照電圧より高い信号強度ならば第１論理状
態、参照電圧より低い信号強度ならば第２論理状態をと
るレベル指示信号を発する信号レベル検出器。
が所定の参照電圧より高い信号強度ならば第１論理状
態、参照電圧より低い信号強度ならば第２論理状態をと
るレベル指示信号を発する信号レベル検出器。
【００１３】レベル指示信号に応じて抵抗調整信号を発
する抵抗レギュレータ。
する抵抗レギュレータ。
【００１４】そしてデータ信号の高電圧論理状態と信号
強度の等しいシステム電圧に第１端子を接続し、第２端
子を入出力パッドに接続した可変抵抗器。可変抵抗器
は、参照電圧よりデータ信号の信号強度が高い場合、低
抵抗値に、低い場合ほぼ無限大の抵抗値に切り替わると
いうように抵抗レギュレータからの抵抗適合信号に応じ
て所定の低抵抗値とほぼ無限大の抵抗値間で切り替えら
れる。
強度の等しいシステム電圧に第１端子を接続し、第２端
子を入出力パッドに接続した可変抵抗器。可変抵抗器
は、参照電圧よりデータ信号の信号強度が高い場合、低
抵抗値に、低い場合ほぼ無限大の抵抗値に切り替わると
いうように抵抗レギュレータからの抵抗適合信号に応じ
て所定の低抵抗値とほぼ無限大の抵抗値間で切り替えら
れる。
【００１５】さらに、所定の参照電圧とデータ信号を比
較するためのアナログ比較器を含む信号レベル検出器。
データ信号が参照電圧より大きい信号強度の場合高電圧
論理信号を、参照電圧より低い信号強度の場合低電圧論
理信号を比較器は伝送する。比較器から伝送された高電
圧論理信号によって、抵抗レギュレータが可変抵抗器を
低抵抗値に切り替える。逆に、比較器から伝送された低
電圧論理信号によって、抵抗レギュレータが可変抵抗器
をほぼ無限大の抵抗値に切り替える。
較するためのアナログ比較器を含む信号レベル検出器。
データ信号が参照電圧より大きい信号強度の場合高電圧
論理信号を、参照電圧より低い信号強度の場合低電圧論
理信号を比較器は伝送する。比較器から伝送された高電
圧論理信号によって、抵抗レギュレータが可変抵抗器を
低抵抗値に切り替える。逆に、比較器から伝送された低
電圧論理信号によって、抵抗レギュレータが可変抵抗器
をほぼ無限大の抵抗値に切り替える。
【００１６】ＧＴＬ＋バスのような高周波かつ低振幅の
データ信号のためのデータ伝送バスとともに、前述した
入出力バッファは使用される。発明の特徴は入出力バッ
ファにおけるリングバック効果を減少させる可変抵抗器
の提供にある。従来の技術と比較して、基板上の設計面
積の減少及び低電力消費による利益を与えられる。
データ信号のためのデータ伝送バスとともに、前述した
入出力バッファは使用される。発明の特徴は入出力バッ
ファにおけるリングバック効果を減少させる可変抵抗器
の提供にある。従来の技術と比較して、基板上の設計面
積の減少及び低電力消費による利益を与えられる。
【００１７】好適な実施の形態の詳細図３は発明によっ
てリングバック効果を減少させた入出力バッファの回路
構造を示す回路図である。本発明の入出力バッファは、
本明細書の背景で述べたリングバック効果を減少させる
ために、図１のＩＣ２として利用するために特別に設計
されている。この入出力バッファは、高周波かつ低振幅
のデータ信号を伝送するためにＧＴＬ＋バスのようなデ
ータ伝送バスとともに使用するのに適している。
てリングバック効果を減少させた入出力バッファの回路
構造を示す回路図である。本発明の入出力バッファは、
本明細書の背景で述べたリングバック効果を減少させる
ために、図１のＩＣ２として利用するために特別に設計
されている。この入出力バッファは、高周波かつ低振幅
のデータ信号を伝送するためにＧＴＬ＋バスのようなデ
ータ伝送バスとともに使用するのに適している。
【００１８】図３に示すように、この発明の入出力バッ
ファは入出力パッド３０、信号レベル検出器２０（入力
バッファとしても利用されている）、出力バッファ２
２、そして入出力制御論理回路２４を含む。出力バッフ
ァ２２はさらに、抵抗レギュレータ２６、出力トランジ
スタ２８、例としてＮＭＯＳ（Ｎ型金属酸化物半導体）
トランジスタ、そしてシステム電圧Ｖｔｔと入出力パッ
ド３０間に接続されている可変抵抗器Ｒ１を含む。
ファは入出力パッド３０、信号レベル検出器２０（入力
バッファとしても利用されている）、出力バッファ２
２、そして入出力制御論理回路２４を含む。出力バッフ
ァ２２はさらに、抵抗レギュレータ２６、出力トランジ
スタ２８、例としてＮＭＯＳ（Ｎ型金属酸化物半導体）
トランジスタ、そしてシステム電圧Ｖｔｔと入出力パッ
ド３０間に接続されている可変抵抗器Ｒ１を含む。
【００１９】システム電圧Ｖｔｔは、入出力バッファで
受信されるデータ信号の高電圧論理状態に等しい電圧レ
ベル、例えば１．５Ｖにセットされている。この実施形
態では、信号レベル検出器２０は、入出力パッド３０に
接続された正の入力端子（＋）と参照電圧Ｖｒｅｆに接
続された負の入力端子（−）を持つアナログ比較器であ
る。信号レベル検出器２０は、入出力パッド３０で受信
されているデータ信号のレベルを指し示すレベル指示信
号を発している。レベル指示信号は例えば、データ信号
が参照電圧Ｖｒｅｆより高い信号強度であるならば高電
圧論理状態に、低い信号強度であるならば低電圧論理状
態に切り替えられる。レベル指示信号は信号レベル検出
器２０から抵抗レギュレータ２６に伝送される。信号レ
ベル検出器２０からのレベル指示信号に応じ、また外部
からの出力イネーブル信号ＯＥＮがイネーブルの場合、
可変抵抗器Ｒ１の抵抗を制御するために抵抗レギュレー
タ２６は抵抗調整信号を発する。この実施形態では、可
変抵抗器Ｒ１の抵抗は１００から２００Ω間の低抵抗値
から近無限大値（ほぼ遮断状態）に切り替えることがで
き、またその逆もできる。
受信されるデータ信号の高電圧論理状態に等しい電圧レ
ベル、例えば１．５Ｖにセットされている。この実施形
態では、信号レベル検出器２０は、入出力パッド３０に
接続された正の入力端子（＋）と参照電圧Ｖｒｅｆに接
続された負の入力端子（−）を持つアナログ比較器であ
る。信号レベル検出器２０は、入出力パッド３０で受信
されているデータ信号のレベルを指し示すレベル指示信
号を発している。レベル指示信号は例えば、データ信号
が参照電圧Ｖｒｅｆより高い信号強度であるならば高電
圧論理状態に、低い信号強度であるならば低電圧論理状
態に切り替えられる。レベル指示信号は信号レベル検出
器２０から抵抗レギュレータ２６に伝送される。信号レ
ベル検出器２０からのレベル指示信号に応じ、また外部
からの出力イネーブル信号ＯＥＮがイネーブルの場合、
可変抵抗器Ｒ１の抵抗を制御するために抵抗レギュレー
タ２６は抵抗調整信号を発する。この実施形態では、可
変抵抗器Ｒ１の抵抗は１００から２００Ω間の低抵抗値
から近無限大値（ほぼ遮断状態）に切り替えることがで
き、またその逆もできる。
【００２０】入出力バッファが入力モードで作動する場
合、入出力制御論理回路２４は、出力トランジスタ２８
を遮断状態に切り替える０Ｖ制御信号を出力トランジス
タ２８に出力する。同様に入出力バッファが高電圧出力
モードで作動する場合、出力トランジスタ２８は導電状
態に切り替わる。入力モードで作動する場合、もし入出
力パッド３０が参照電圧Ｖｒｅｆより高い信号強度をも
つ入力データ信号を受信するときには、信号レベル検出
器２０は、抵抗レギュレータ２６に可変抵抗器Ｒ１を１
００から２００Ω間の低抵抗値に適応させる高電圧論理
信号を出力する。その結果、システム電圧Ｖｔｔは１．
５Ｖにセットされているため、入出力パッド３０でデー
タ信号が１．５Ｖ（高電圧論理状態）で安定していると
き、可変抵抗器Ｒ１を電流は流れない。これは、可変抵
抗器Ｒ１の両端子が等電位になっているためで、その結
果電力消費はゼロとなる。
合、入出力制御論理回路２４は、出力トランジスタ２８
を遮断状態に切り替える０Ｖ制御信号を出力トランジス
タ２８に出力する。同様に入出力バッファが高電圧出力
モードで作動する場合、出力トランジスタ２８は導電状
態に切り替わる。入力モードで作動する場合、もし入出
力パッド３０が参照電圧Ｖｒｅｆより高い信号強度をも
つ入力データ信号を受信するときには、信号レベル検出
器２０は、抵抗レギュレータ２６に可変抵抗器Ｒ１を１
００から２００Ω間の低抵抗値に適応させる高電圧論理
信号を出力する。その結果、システム電圧Ｖｔｔは１．
５Ｖにセットされているため、入出力パッド３０でデー
タ信号が１．５Ｖ（高電圧論理状態）で安定していると
き、可変抵抗器Ｒ１を電流は流れない。これは、可変抵
抗器Ｒ１の両端子が等電位になっているためで、その結
果電力消費はゼロとなる。
【００２１】この実施形態では、信号レベル検出器２０
のアナログ比較器に送られている参照電圧Ｖｒｅｆは
１．０Ｖにセットされている。そのため、入出力パッド
３０での入力データ信号が１．５Ｖ（高電圧論理状態）
から１．０Ｖ（低電圧論理状態）未満に切り替えられる
とき、信号レベル検出器２０は低電圧論理信号を出力す
る。この信号は、抵抗レギュレータ２６に可変抵抗器Ｒ
１の抵抗をほぼ無限大の抵抗値に調整させ、そのために
入出力パッド３０がシステム電圧Ｖｔｔから電気的に絶
縁（すなわち開回路） される。この結果、可変抵抗器
Ｒ１を電流は流れず、消費電力はゼロとなる。
のアナログ比較器に送られている参照電圧Ｖｒｅｆは
１．０Ｖにセットされている。そのため、入出力パッド
３０での入力データ信号が１．５Ｖ（高電圧論理状態）
から１．０Ｖ（低電圧論理状態）未満に切り替えられる
とき、信号レベル検出器２０は低電圧論理信号を出力す
る。この信号は、抵抗レギュレータ２６に可変抵抗器Ｒ
１の抵抗をほぼ無限大の抵抗値に調整させ、そのために
入出力パッド３０がシステム電圧Ｖｔｔから電気的に絶
縁（すなわち開回路） される。この結果、可変抵抗器
Ｒ１を電流は流れず、消費電力はゼロとなる。
【００２２】図５に示されているように、この実施形態
において、可変抵抗器Ｒ１には抵抗Ｒ３に接続されたＰ
ＭＯＳ（Ｐ型金属酸化物半導体）トランジスタ３８が利
用できる。入出力パッド３０が１．０Ｖから１．５Ｖ間
の高電圧論理状態の入力データ信号を受信していると
き、信号レベル検出器２０は、高電圧論理信号を発す
る。高電圧論理信号に応じて、抵抗レギュレータ２６は
ＰＭＯＳトランジスタ３８のゲートに０Ｖの制御信号を
発し、そのことによりＰＭＯＳトランジスタ３８は導電
状態に切り替えられる。導電状態では、ＰＭＯＳトラン
ジスタ３８のソースとドレイン間の等価抵抗は約１００
Ωから２００Ωである。
において、可変抵抗器Ｒ１には抵抗Ｒ３に接続されたＰ
ＭＯＳ（Ｐ型金属酸化物半導体）トランジスタ３８が利
用できる。入出力パッド３０が１．０Ｖから１．５Ｖ間
の高電圧論理状態の入力データ信号を受信していると
き、信号レベル検出器２０は、高電圧論理信号を発す
る。高電圧論理信号に応じて、抵抗レギュレータ２６は
ＰＭＯＳトランジスタ３８のゲートに０Ｖの制御信号を
発し、そのことによりＰＭＯＳトランジスタ３８は導電
状態に切り替えられる。導電状態では、ＰＭＯＳトラン
ジスタ３８のソースとドレイン間の等価抵抗は約１００
Ωから２００Ωである。
【００２３】一方、入出力パッド３０が１．０Ｖ未満の
信号強度の入力データ信号を受信しているとき、信号レ
ベル検出器２０は低電圧論理信号を発する。低電圧論理
信号に応じて、抵抗レギュレータ２６はＰＭＯＳトラン
ジスタ３８のゲートに高電圧信号を発し、そのことによ
りＰＭＯＳトランジスタ３８は遮断状態に切り替えられ
る。ＰＭＯＳトランジスタ３８本来の特性によると、遮
断状態に完全に切り替わるには約５から１０ｎｓ（ナノ
秒）必要である。導電状態では、ＰＭＯＳトランジスタ
３８のソースとドレイン間の等価抵抗は近無限大であ
る。
信号強度の入力データ信号を受信しているとき、信号レ
ベル検出器２０は低電圧論理信号を発する。低電圧論理
信号に応じて、抵抗レギュレータ２６はＰＭＯＳトラン
ジスタ３８のゲートに高電圧信号を発し、そのことによ
りＰＭＯＳトランジスタ３８は遮断状態に切り替えられ
る。ＰＭＯＳトランジスタ３８本来の特性によると、遮
断状態に完全に切り替わるには約５から１０ｎｓ（ナノ
秒）必要である。導電状態では、ＰＭＯＳトランジスタ
３８のソースとドレイン間の等価抵抗は近無限大であ
る。
【００２４】能動切替特性を持つ可変抵抗器Ｒ１は、リ
ングバック効果を０．４Ｖ未満に減少させることができ
る。図４に描かれているように、入力データ信号が１．
５Ｖ（高電圧論理状態）からＶＯＬ（低電圧状態、約
０．２Ｖ）に切り替えられるとき、リングバック効果に
よる地点２９の跳ね返りがＶＯＬ（約０．２Ｖ）に非常
に接近した値の約０．４Ｖである。従来の技術における
０．８Ｖの跳ね返りと比較すると、この発明で進歩して
いることが明らかである。
ングバック効果を０．４Ｖ未満に減少させることができ
る。図４に描かれているように、入力データ信号が１．
５Ｖ（高電圧論理状態）からＶＯＬ（低電圧状態、約
０．２Ｖ）に切り替えられるとき、リングバック効果に
よる地点２９の跳ね返りがＶＯＬ（約０．２Ｖ）に非常
に接近した値の約０．４Ｖである。従来の技術における
０．８Ｖの跳ね返りと比較すると、この発明で進歩して
いることが明らかである。
【００２５】図５は図３の入出力バッファで使われてい
る抵抗レギュレータ２６の詳細な回路構造を示している
回路図である。ここで示されているように、抵抗レギュ
レータ２６には３個のＮＭＯＳトランジスタ（第１のＮ
ＭＯＳトランジスタ３２、第２のＮＭＯＳトランジスタ
３４、第３のＮＭＯＳトランジスタ３６）、及び３個の
ＰＭＯＳトランジスタ（第１のＰＭＯＳトランジスタ４
０、第２のＰＭＯＳトランジスタ４２、第３のＰＭＯＳ
トランジスタ４４）が含まれている。可変抵抗器Ｒ１に
は、ＰＭＯＳトランジスタ３８と抵抗Ｒ３が含まれてい
る。
る抵抗レギュレータ２６の詳細な回路構造を示している
回路図である。ここで示されているように、抵抗レギュ
レータ２６には３個のＮＭＯＳトランジスタ（第１のＮ
ＭＯＳトランジスタ３２、第２のＮＭＯＳトランジスタ
３４、第３のＮＭＯＳトランジスタ３６）、及び３個の
ＰＭＯＳトランジスタ（第１のＰＭＯＳトランジスタ４
０、第２のＰＭＯＳトランジスタ４２、第３のＰＭＯＳ
トランジスタ４４）が含まれている。可変抵抗器Ｒ１に
は、ＰＭＯＳトランジスタ３８と抵抗Ｒ３が含まれてい
る。
【００２６】３個のトランジスタ４０、４２、４４は、
ソースはすべてシステム電圧Ｖｔｔに接続され、ドレイ
ンはすべて可変抵抗器Ｒ１のＰＭＯＳトランジスタ３８
のゲートにともに接続される。しかし、第１のＰＭＯＳ
トランジスタ４０のゲートは第２のＮＭＯＳトランジス
タ３４のゲートと制御信号Ａ・ＯＥＮの反転の両方に接
続され、第２のＰＭＯＳトランジスタ４２は第３のＮＭ
ＯＳトランジスタ３６のゲートと制御信号ＺＩ＋ＯＥＮ
とに接続され、第３のＰＭＯＳトランジスタ４４のゲー
トは第１のＮＭＯＳトランジスタ３２のゲートと制御信
号ＰＥＮに接続されている。
ソースはすべてシステム電圧Ｖｔｔに接続され、ドレイ
ンはすべて可変抵抗器Ｒ１のＰＭＯＳトランジスタ３８
のゲートにともに接続される。しかし、第１のＰＭＯＳ
トランジスタ４０のゲートは第２のＮＭＯＳトランジス
タ３４のゲートと制御信号Ａ・ＯＥＮの反転の両方に接
続され、第２のＰＭＯＳトランジスタ４２は第３のＮＭ
ＯＳトランジスタ３６のゲートと制御信号ＺＩ＋ＯＥＮ
とに接続され、第３のＰＭＯＳトランジスタ４４のゲー
トは第１のＮＭＯＳトランジスタ３２のゲートと制御信
号ＰＥＮに接続されている。
【００２７】第１のＮＭＯＳトランジスタ３２はソース
が接地され、ドレインは第２のＮＭＯＳトランジスタ３
４のソースに接続され、ゲートは制御信号ＰＥＮに接続
されている。第２のＮＭＯＳトランジスタ３４はソース
が第１のＮＭＯＳトランジスタ３２のドレインに接続さ
れ、ドレインは第３のＮＭＯＳトランジスタ３６のソー
スに接続され、ゲートは制御信号Ａ・ＯＥＮの反転に接
続されている。第３のＮＭＯＳトランジスタ３６はソー
スが第２のＮＭＯＳトランジスタ３４のドレインに接続
され、ドレインは３個のＰＭＯＳトランジスタ４０、４
２、４４のドレインと可変抵抗器Ｒ１のＰＭＯＳトラン
ジスタ３８のゲートに接続されているノードに接続さ
れ、ゲートは制御信号ＺＩ＋ＯＥＮに接続されている。
が接地され、ドレインは第２のＮＭＯＳトランジスタ３
４のソースに接続され、ゲートは制御信号ＰＥＮに接続
されている。第２のＮＭＯＳトランジスタ３４はソース
が第１のＮＭＯＳトランジスタ３２のドレインに接続さ
れ、ドレインは第３のＮＭＯＳトランジスタ３６のソー
スに接続され、ゲートは制御信号Ａ・ＯＥＮの反転に接
続されている。第３のＮＭＯＳトランジスタ３６はソー
スが第２のＮＭＯＳトランジスタ３４のドレインに接続
され、ドレインは３個のＰＭＯＳトランジスタ４０、４
２、４４のドレインと可変抵抗器Ｒ１のＰＭＯＳトラン
ジスタ３８のゲートに接続されているノードに接続さ
れ、ゲートは制御信号ＺＩ＋ＯＥＮに接続されている。
【００２８】制御信号ＰＥＮは監視するために使用さ
れ、入出力バッファが作動している間ＰＭＯＳトランジ
スタ３８を作動させるために高電圧論理状態に切り替え
られる。制御信号ＯＥＮは、このＧＴＬ＋ＩＯパッドバ
ッファの出力をイネーブルするために使用されている出
力イネーブル信号である。制御信号ＺＩは、図３で示さ
れている信号レベル検出器２０の出力である。
れ、入出力バッファが作動している間ＰＭＯＳトランジ
スタ３８を作動させるために高電圧論理状態に切り替え
られる。制御信号ＯＥＮは、このＧＴＬ＋ＩＯパッドバ
ッファの出力をイネーブルするために使用されている出
力イネーブル信号である。制御信号ＺＩは、図３で示さ
れている信号レベル検出器２０の出力である。
【００２９】ＰＭＯＳトランジスタ３８が導電状態に切
り替わるように要求されているとき、すなわち可変抵抗
器Ｒ１を通る抵抗が低抵抗値に切り替わるとき、ＮＭＯ
Ｓトランジスタ３２、３４、３６全部が導電状態に切り
替わらなければならない。ＰＭＯＳトランジスタ３８が
遮断状態に切り替わるように要求されているとき、すな
わち可変抵抗器Ｒ１を通る抵抗がほぼ無限大の抵抗値に
切り替わるとき、ＮＭＯＳトランジスタ３２、３４、３
６のうち１つが遮断状態に切り替わらなければならな
い。言いかえると、ＰＭＯＳトランジスタ４０、４２、
４４のうち１つのゲート電圧が低電圧状態に切り替わる
ことによってＰＭＯＳトランジスタ３８が遮断状態に十
分切り替えられるということである。
り替わるように要求されているとき、すなわち可変抵抗
器Ｒ１を通る抵抗が低抵抗値に切り替わるとき、ＮＭＯ
Ｓトランジスタ３２、３４、３６全部が導電状態に切り
替わらなければならない。ＰＭＯＳトランジスタ３８が
遮断状態に切り替わるように要求されているとき、すな
わち可変抵抗器Ｒ１を通る抵抗がほぼ無限大の抵抗値に
切り替わるとき、ＮＭＯＳトランジスタ３２、３４、３
６のうち１つが遮断状態に切り替わらなければならな
い。言いかえると、ＰＭＯＳトランジスタ４０、４２、
４４のうち１つのゲート電圧が低電圧状態に切り替わる
ことによってＰＭＯＳトランジスタ３８が遮断状態に十
分切り替えられるということである。
【００３０】第２のＰＭＯＳトランジスタ４２は、可変
抵抗器Ｒ１のＰＭＯＳトランジスタ３８のゲート電圧を
始めの電圧より高く引き上げるのに５から１０ｎｓ必要
な弱いタイプであり、それによりＰＭＯＳトランジスタ
３８は遮断状態に切り替えられる。この結果、可変抵抗
器Ｒ１両端はほぼ無限大の抵抗値に切り替えられ、電流
は流れず消費電力は減少する。
抵抗器Ｒ１のＰＭＯＳトランジスタ３８のゲート電圧を
始めの電圧より高く引き上げるのに５から１０ｎｓ必要
な弱いタイプであり、それによりＰＭＯＳトランジスタ
３８は遮断状態に切り替えられる。この結果、可変抵抗
器Ｒ１両端はほぼ無限大の抵抗値に切り替えられ、電流
は流れず消費電力は減少する。
【００３１】結論として、本発明の入出力バッファはＧ
ＴＬ＋バスのような高周波かつ低振幅のデータ信号を扱
えるデータ伝送バスとともに使用することができる。本
発明の入出力バッファは、入出力バッファのリングバッ
ク効果を減少させる可変抵抗器を提供するという特徴が
ある。このことにより従来の技術と比較して、基板上の
設計面積を減少させ、低電力消費による利益を与えるこ
とが可能である。
ＴＬ＋バスのような高周波かつ低振幅のデータ信号を扱
えるデータ伝送バスとともに使用することができる。本
発明の入出力バッファは、入出力バッファのリングバッ
ク効果を減少させる可変抵抗器を提供するという特徴が
ある。このことにより従来の技術と比較して、基板上の
設計面積を減少させ、低電力消費による利益を与えるこ
とが可能である。
【００３２】本発明を好適な実施の形態を用いて説明し
た。しかし、本発明の範囲は上記の実施の形態に記載し
た範囲に限定されない。むしろ、多用な変形例や類似の
装置を包含する。したがって、特許請求の範囲には、そ
うしたすべての変形や類似の装置が含まれるよう最も広
く解釈されるべきである。
た。しかし、本発明の範囲は上記の実施の形態に記載し
た範囲に限定されない。むしろ、多用な変形例や類似の
装置を包含する。したがって、特許請求の範囲には、そ
うしたすべての変形や類似の装置が含まれるよう最も広
く解釈されるべきである。
【図１】 従来のＧＴＬ＋バスの回路図である。
【図２】 図１のＩＣ２で受信されるデータ信号の波形
における跳ね返りを示す波形図である。
における跳ね返りを示す波形図である。
【図３】 発明によってリングバック効果を減少させた
入出力バッファの回路構造を示す回路図である。
入出力バッファの回路構造を示す回路図である。
【図４】 図３の入出力バッファで受信されるデータ信
号の波形を示す波形図である。
号の波形を示す波形図である。
【図５】 図３の入出力バッファで利用されている抵抗
レギュレータの詳細な回路構造を示す回路図である。
レギュレータの詳細な回路構造を示す回路図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J056 AA40 BB17 BB34 BB57 CC09 DD13 5K029 AA01 AA13 DD04 DD13 GG07 HH01 HH08 JJ08 LL14
Claims (4)
- 【請求項１】 高周波かつ低振幅のデータ信号を伝送す
るデータ伝送バスのための入出力バッファであって、 前記データ信号の信号強度を検出し、該信号が参照電圧
より高い信号強度ならば第１論理状態、低い信号強度な
らば第２論理状態をとるレベル指示信号を発する信号レ
ベル検出器と、 前記レベル指示信号に応じ抵抗調整信号を発する抵抗レ
ギュレータと、 前記データ信号の高電圧論理状態と等しい信号強度であ
るシステム電圧に接続される第１端子と入出力バッファ
の入力端子に接続されている第２端子を持つ可変抵抗器
を含み、 前記可変抵抗器は、前記データ信号が参照電圧より高い
信号強度のとき低抵抗値に、低いときにはほぼ無限大の
抵抗値に切り替えられるよう所定の低抵抗値とほぼ無限
大の抵抗値の間で抵抗レギュレータからの抵抗調整信号
に応じて切り替えることを特徴とする入出力バッファ。 - 【請求項２】 前記信号レベル検出器は、前記参照電圧
と前記データ信号を比較するアナログ比較器を含み、該
比較器は、前記データ信号が前記参照電圧より高い信号
強度のとき高電圧論理信号、低いとき低電圧論理信号を
伝送する請求項１に記載の入出力バッファ。 - 【請求項３】 前記比較器からの高電圧論理信号によっ
て、前記抵抗レギュレータは前記可変抵抗器を１００か
ら２００Ωの間の低抵抗値の範囲へ切り替え、前記比較
器からの低電圧論理信号によって、前記抵抗レギュレー
タは前記可変抵抗器をほぼ無限大の抵抗値へ切り替える
請求項２に記載の入出力バッファ。 - 【請求項４】 該入出力バッファの入力端子に接続され
る第１端子と接地される第２端子を持つ出力トランジス
タをさらに含み、その出力トランジスタは該入出力バッ
ファが入力モードまたは高電圧出力モードで作動すると
き遮断状態に切り替えられ、低電圧出力モードで作動す
るとき導電状態に切り替えられる請求項１に記載の入出
力バッファ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29865099A JP3735219B2 (ja) | 1999-10-20 | 1999-10-20 | リングバック効果を減少させる入出力バッファ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29865099A JP3735219B2 (ja) | 1999-10-20 | 1999-10-20 | リングバック効果を減少させる入出力バッファ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119439A true JP2001119439A (ja) | 2001-04-27 |
| JP3735219B2 JP3735219B2 (ja) | 2006-01-18 |
Family
ID=17862490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29865099A Expired - Lifetime JP3735219B2 (ja) | 1999-10-20 | 1999-10-20 | リングバック効果を減少させる入出力バッファ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3735219B2 (ja) |
-
1999
- 1999-10-20 JP JP29865099A patent/JP3735219B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3735219B2 (ja) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707325B2 (en) | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation | |
| US8067957B2 (en) | USB 2.0 HS voltage-mode transmitter with tuned termination resistance | |
| US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
| JP2848500B2 (ja) | インタフェースシステム | |
| JPH07105803B2 (ja) | 同時双方向トランシーバ | |
| US6285209B1 (en) | Interface circuit and input buffer integrated circuit including the same | |
| US20070120579A1 (en) | Integrated circuit device and electronic instrument | |
| JP3182035B2 (ja) | バッファ速度の自動制御 | |
| JPH0653807A (ja) | ラッチを組込んだｃｍｏｓ−ｅｃｌ変換器 | |
| KR100389222B1 (ko) | 데이터 전송 장치 | |
| US6133755A (en) | Input/output buffer with reduced ring-back effect | |
| US6281702B1 (en) | CMOS small signal terminated hysteresis receiver | |
| JP3146829B2 (ja) | 半導体集積回路 | |
| US6373276B1 (en) | CMOS small signal switchable impedence and voltage adjustable terminator with hysteresis receiver network | |
| JPH10105307A (ja) | ドライバおよびレシーバ回路の構造 | |
| JP2002204154A (ja) | 終端回路およびその方法 | |
| JP3735219B2 (ja) | リングバック効果を減少させる入出力バッファ | |
| US5982218A (en) | Input circuit provided in a semiconductor integrated circuit, used in high-speed small-amplitude signal transmission system | |
| WO2003055073A1 (en) | Cmos ecl output buffer | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| US6259269B1 (en) | Soi small signal terminated hysteresis receiver | |
| US20050122130A1 (en) | Methods and apparatus for active termination of high-frequency signals | |
| JP4332574B2 (ja) | 信号伝送回路、ｃｍｏｓ半導体デバイス、及び回路基板 | |
| US6380772B1 (en) | Self-limiting pad driver | |
| JP3123599B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3735219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |