JP2001119282A - 高電圧半導体スイッチ - Google Patents
高電圧半導体スイッチInfo
- Publication number
- JP2001119282A JP2001119282A JP29673499A JP29673499A JP2001119282A JP 2001119282 A JP2001119282 A JP 2001119282A JP 29673499 A JP29673499 A JP 29673499A JP 29673499 A JP29673499 A JP 29673499A JP 2001119282 A JP2001119282 A JP 2001119282A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage semiconductor
- pulse
- gate
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
と。 【解決手段】パルストランス2、パルストランス2の二
次側にゲート接地接続で接続された補助スイッチ素子
3、および補助スイッチ素子3のドレイン端子とゲート
端子にそれぞれゲート端子とソース端子が接続された主
スイッチ素子1からなる回路を複数段直列接続してなる
スイッチ回路と、パルストランス2の一次側に接続され
たゲートパルス発生回路10とから構成される高電圧半導
体スイッチにおいて、主スイッチ素子1は絶縁ゲート構
造を有する素子とし、ゲートパルス発生回路10は、外部
からの制御信号により、スイッチ本体をオンさせたいタ
イミングには、立ち上がりが急峻で緩やかに減衰する正
極性のゲートパルスを、スイッチ本体をオフさせたいタ
イミングには、立ち上がりが急峻で緩やかに減衰する負
極性のゲートパルスをそれぞれ発生する。
Description
ス発生器等に用いられる高電圧半導体スイッチに係り、
特に低消費電力でオン期間の幅を自由に設定できるよう
にした高電圧半導体スイッチに関するものである。
ーザーの励起や荷電粒子加速を行なうパルスパワー技術
の分野では、パルス高電圧を発生する方法として、高電
圧に充電されたコンデンサを高速スイッチにより急速に
放電させる方法が一般的に用いられており、この高速ス
イッチとしては、水素ガスを封入したサイラトロンがよ
く用いられてきている。
グはガス放電作用を伴なうために、電極の消耗を避ける
ことができず、寿命が短いという問題点がある。
に、最近では、半導体素子により必要なスイッチングを
行なうという試みがなされている。
ボルトという高電圧に耐えることが必要であるが、現在
のところ、このような定格を充たす単独の素子は存在し
ないため、例えば図9に示すように、スイッチ素子を複
数個直列接続して使用する方式の高電圧半導体スイッチ
が考えられる。
チは、主スイッチ素子1を複数個直列に接続し、そのゲ
ート端子にはパルストランス2の二次側を接続し、ゲー
トパルス発生回路10で発生するゲートパルスを、パル
ストランス2の一次側に印加することによって、主スイ
ッチ素子1を一斉に点弧してスイッチ動作を行なわせる
ものである。
の高電圧半導体スイッチにおける問題点は、スイッチ動
作をさせるオン期間を長くした時に現われる。
パルストランス2の一次側に印加するゲートパルスの幅
を長くする必要があるが、パルストランス2で伝達可能
なパルス幅には、その鉄心断面積で決まる限界があり、
それ以上長いパルス幅の電圧をパルストランス2の一次
側に印加しても、鉄心が飽和するために二次側には伝達
されない。
として、例えば図10に示すようなゲートパルス発生方
法が提案されてきている(International
Rectifier社 アプリケーションノート95
0A)。
主スイッチ素子1との間に補助スイッチ素子3を接続
し、ゲートパルスとしては、スイッチをオンさせたい期
間には正極性のゲートパルスを、オフさせたい期間には
負極性のゲートパルスをそれぞれ入力するものである。
の一次側にゲートパルスが印加されると、その正方向の
立ち上がり部においては、補助スイッチ素子3に内蔵さ
れた寄生ダイオードを通して、主スイッチ素子1のゲー
ト端子が充電される。
ルストランス2の二次側の電圧は零となるが、主スイッ
チ素子1のゲートに蓄積された電荷は、補助スイッチ素
子3に内蔵された寄生ダイオードによってブロックされ
るため、ゲート電圧は一定に保たれ、主スイッチ素子1
のオン状態は継続する。
パルス発生回路10の発生電圧が反転すると、パルスト
ランス2のコアが非飽和状態に回復し、パルストランス
2の二次側にも負極性のゲートパルスが発生する。
にバイアスされるため、補助スイッチ素子3が動作して
主スイッチ素子1のゲート端子に蓄積された電荷を放電
するため、スイッチはオフ状態に回復する。
は、ゲートパルスの立ち上がり部分だけを利用している
ことから、スイッチのオン期間を自由に設定することが
できる。
の方式の問題点は、パルストランス2の飽和を許容する
ため、パルストランス2の飽和している期間中は、ゲー
トパルス発生回路10から見た負荷のインピーダンスが
小さくなり、多大な出力電流が流れ続けることである。
には、ゲートパルス発生回路10の消費電力が大きくな
り、省エネルギーの点から好ましくない。
幅を自由に設定することが可能な高電圧半導体スイッチ
を提供することにある。
めに、請求項1に対応する発明では、パルストランス、
当該パルストランスの二次側にゲート接地接続で接続さ
れた補助スイッチ素子、および当該補助スイッチ素子の
ドレイン端子とゲート端子にそれぞれゲート端子とソー
ス端子が接続された主スイッチ素子からなる回路を複数
段直列接続してなるスイッチ回路と、パルストランスの
一次側に接続されたゲートパルス発生回路とから構成さ
れる高電圧半導体スイッチにおいて、主スイッチ素子は
絶縁ゲート構造を有する素子とし、ゲートパルス発生回
路は、外部からの制御信号により、立ち上がりが鋭く立
ち下がりが緩やかな正極性と負極性のゲートパルスを発
振し、正極性のゲートパルスを発振した時の鋭い立ち上
がりにおいて補助スイッチ素子のドレイン・ソース間の
寄生ダイオードを介して主スイッチ素子のゲート端子を
正極性に充電し主スイッチ素子をオン状態としてスイッ
チ本体がオン状態になるようにし、負極性のゲートパル
スを発振した時の鋭い立ち上がりにおいて補助スイッチ
素子をオン状態として主スイッチ素子のゲート端子の電
荷を放電し主スイッチ素子をオフ状態としてスイッチ本
体がオフ状態になるようにしている。
半導体スイッチにおいては、ゲートパルス発生回路の発
生電圧の正方向の立ち上がりにおいては、補助スイッチ
素子に内蔵された寄生ダイオードを通して主スイッチ素
子のゲート端子が充電されてスイッチ本体がオン状態に
なり、ゲートパルス発生回路の発生電圧の負方向の立ち
上がりにおいては、補助スイッチ素子が点弧することに
よってスイッチ本体がオフ状態に回復する。
イッチをオン、オフさせる変化時のみにゲートパルスを
発生すればよいため、オン期間を長くしても消費電力が
増大せず、オン期間の幅を自由に設定することができ
る。
請求項1に対応する発明の高電圧半導体スイッチにおい
て、ゲートパルス発生回路は、フルブリッジのインバー
タを出力部に有し、かつインバータの直流部は小容量の
コンデンサで構成し、ゲートパルスの発振期間中に流れ
る出力電流によってコンデンサの電圧を零にし、ゲート
パルスのオフ期間中にコンデンサを所定の電圧に充電す
るようにしている。
半導体スイッチにおいては、フルブリッジのインバータ
によって正極性と負極性のゲートパルスを発振する直流
電源のコンデンサ電圧がゲートパルスの発振期間中に流
れる出力電流によって零に落ちるため、ゲートパルス波
形は、立ち上がりが鋭く立ち下がりはコンデンサの放電
時定数で決まる緩やかな波形となる。
記請求項2に対応する発明の高電圧半導体スイッチにお
いて、インバータの直流部のコンデンサをゲートパルス
のオフ期間中に充電する手段として、充電スイッチを備
えている。
半導体スイッチにおいては、インバータ直流部のコンデ
ンサをゲートパルスのオフ期間中に充電する手段として
充電スイッチを備えることにより、次のゲートパルスを
素早く発振することができる。
請求項1に対応する発明の高電圧半導体スイッチにおい
て、スイッチ本体のオン期間があらかじめ設定した値よ
りも長い時には、スイッチ本体をオンにする正極性パル
スとスイッチ本体をオフにする負極性パルスとの間に少
なくとも一つの正極性パルスを挿入している。
半導体スイッチにおいては、スイッチ本体のオン期間が
あらかじめ設定した値よりも長い時には、スイッチ本体
をオンにする正極性パルスとスイッチ本体をオフにする
負極性パルスとの間に少なくとも一つの正極性パルスを
挿入することにより、安定して長時間のオン状態を保つ
ことができる。
請求項1に対応する発明の高電圧半導体スイッチにおい
て、スイッチ本体のオン期間があらかじめ設定した値よ
りも短い時には、ゲートパルス発生回路はオン期間に相
当する正極性のゲートパルスのみを発振しかつ当該ゲー
トパルス波形は立ち上がり立ち下がり共に鋭くなるよう
にしている。
半導体スイッチにおいては、スイッチ本体のオン期間が
あらかじめ設定した値よりも小さい時には、ゲートパル
ス発生回路はオン期間に相当する正極性のゲートパルス
のみを発振し、かつそのゲートパルスの波形は立ち上が
りも立ち下がりも鋭くすることにより、立ち上がり部に
おいてスイッチ本体がオンとなり立ち下がり部において
オフ動作を行なうため、超短時間のスイッチ本体のオン
オフ動作を行なうことができる。
請求項1乃至請求項5のいずれか1項に対応する発明の
高電圧半導体スイッチにおいて、複数段直列接続してな
るスイッチ回路のパルストランスとゲートパルス発生回
路との間に第2のパルストランスを設け、第2のパルス
トランスの二次側をスイッチ回路の1点に電位固定して
いる。
半導体スイッチにおいては、複数段直列接続してなるス
イッチ回路のパルストランスとゲートパルス発生回路と
の間に第2のパルストランスを設け、第2のパルストラ
ンスの二次側をスイッチ回路の1点に電位固定すること
により、パルストランスの一次側と二次側との間の電位
差が二つのパルストランスで分担されることになり、パ
ルストランス1段当たりの電圧が小さくなり、絶縁設計
が容易になる。
請求項6に対応する発明の高電圧半導体スイッチにおい
て、電位固定する点をスイッチ本体のほぼ中間点として
いる。
半導体スイッチにおいては、電位固定する点をスイッチ
本体のほぼ中間点とすることにより、スイッチ本体のオ
フ期間中にパルストランスの一次側と二次側の巻線間の
静電容量に蓄積される電荷の総和がほぼ零になり、スイ
ッチ本体のターンオン時に発生してスイッチ本体外部に
流出するサージ電流を小さくすることができる。
記請求項6に対応する発明の高電圧半導体スイッチにお
いて、第2のパルストランスの一次側と二次側との間に
静電シールドを設け、静電シールドをゲートパルス発生
回路との間のインピーダンスが最も小さくなる点に接続
している。
半導体スイッチにおいては、第2のパルストランスの一
次側と二次側との間に静電シールドを設け、静電シール
ドをゲートパルス発生回路との間のインピーダンスが最
も小さくなる点に接続することにより、スイッチ本体の
ターンオン時にパルストランスの一次側と二次側の巻線
間の静電容量に蓄積された電荷が放電して発生するサー
ジ電流がスイッチ本体に帰還するため、ゲートパルス発
生回路の誤動作をなくすることができる。
請求項8に対応する発明の高電圧半導体スイッチにおい
て、静電シールドとスイッチ本体との間に、高周波損失
の大きいリアクトルを接続している。
半導体スイッチにおいては、静電シールドとスイッチ本
体との間に、高周波損失の大きいリアクトルを接続する
ことにより、サージ電流が抑制されてスイッチ本体のタ
ーンオン損失を減らすことができる。
上記請求項6に対応する発明の高電圧半導体スイッチに
おいて、第2のパルストランスの一次側にコンデンサを
接続し、コンデンサの他端をゲートパルス発生回路との
間のインピーダンスが最も小さくなる点に接続してい
る。
圧半導体スイッチにおいては、第2のパルストランスの
一次側にコンデンサを接続し、コンデンサの他端をゲー
トパルス発生回路との間のインピーダンスが最も小さく
なる点に接続することにより、パルストランスの一次側
と二次側の巻線間の静電容量に蓄積された電荷が放電し
て発生するサージ電流がコンデンサを通してスイッチ回
路に帰還するため、ゲートパルス発生回路の誤動作をな
くすることができる。
記請求項1乃至請求項10のいずれか1項に対応する発
明の高電圧半導体スイッチにおいて、パルストランスの
二次側にコモンモード除去フィルタを設けている。
圧半導体スイッチにおいては、パルストランスの二次側
にコモンモード除去フィルタを設けることにより、スイ
ッチ本体のターンオン時にパルストランスの一次側と二
次側の巻線間の静電容量に蓄積された電荷が放電して発
生するサージ電流を抑制することができる。
記請求項1乃至請求項10のいずれか1項に対応する発
明の高電圧半導体スイッチにおいて、パルストランスの
一次側にコモンモード除去フィルタを設けている。
圧半導体スイッチにおいては、パルストランスの一次側
にコモンモード除去フィルタを設けることにより、スイ
ッチ本体のターンオン時にパルストランスの一次側と二
次側の巻線間の静電容量に蓄積された電荷が放電して発
生するサージを抑制することができる。
上記請求項1乃至請求項10のいずれか1項に対応する
発明の高電圧半導体スイッチを金属筐体に収納し、スイ
ッチ本体の低圧端子と金属筐体との間にインピーダンス
素子を接続している。
圧半導体スイッチにおいては、スイッチ本体を金属筐体
に収納し、スイッチ本体の低圧端子と金属筐体との間に
インピーダンス素子を接続することにより、スイッチ本
体のターンオン時にスイッチ本体と金属筐体との間の静
電容量に蓄積された電荷が放電して発生するサージ電流
を抑制することができる。
は、上記請求項1乃至請求項10のいずれか1項に対応
する発明の高電圧半導体スイッチにおいて、複数段直列
接続してなるスイッチ回路における段間の少なくとも1
個所にインピーダンス素子を接続している。
圧半導体スイッチにおいては、複数段直列接続してなる
スイッチ回路における段間の少なくとも1個所にインピ
ーダンス素子を接続することにより、スイッチ本体のタ
ーンオン時にスイッチ本体の浮遊容量に蓄積された電荷
が放電して発生するサージ電流を抑制することができ
る。
て図面を参照して詳細に説明する。
1は、本実施の形態による高電圧半導体スイッチの構成
例を示す回路図であり、図9および図10と同一要素に
は同一符号を付して示している。
パルストランス2の二次側にゲート接地接続で接続され
た補助スイッチ素子(本例では、補助電界効果トランジ
スタ(以下、補助FETと称する)を用いる)3と、お
よびこの補助スイッチ素子3のドレイン端子とゲート端
子にそれぞれゲート端子とソース端子が接続された主ス
イッチ素子1とからなる回路を、図示のように複数段直
列接続してスイッチ回路を構成している。
図示のように直列接続して、ゲートパルス発生回路10
に接続している。
抗11を接続し、直列接続時の分担電圧を均等化するよ
うにしている。
構造を有する素子としている。
からの制御信号により、立ち上がりが鋭く立ち下がりが
緩やかな正極性と負極性のゲートパルスを発振する。
ングには、立ち上がりが急峻で緩やかに減衰する正極性
のゲートパルスを、スイッチをオフさせたいタイミング
には、立ち上がりが急峻で緩やかに減衰する負極性のゲ
ートパルスをそれぞれ発生する。
時の鋭い立ち上がりにおいて、補助スイッチ素子3のド
レイン・ソース間の寄生ダイオード13を介して主スイ
ッチ素子1のゲート端子を正極性に充電し、主スイッチ
素子1をオン状態としてスイッチがオン状態になるよう
にし、負極性のゲートパルスを発振した時の鋭い立ち上
がりにおいて、補助スイッチ素子3をオン状態として主
スイッチ素子1のゲート端子の電荷を放電し、主スイッ
チ素子1をオフ状態としてスイッチがオフ状態になるよ
うにしている。
の高電圧半導体スイッチの作用について、図2に示す各
部の信号波形図を用いて説明する。
には、外部からの制御信号に応じて、オン指令が入った
時には、立ち上がりが急峻で緩やかに減衰する正極性の
ゲートパルスが発生するため、補助スイッチ素子3に内
蔵された寄生ダイオード13を通して電流が流れ、主ス
イッチ素子1のゲート端子を充電してオンさせる。
無信号状態の期間中は、補助スイッチ素子3は零バイア
スでオフを継続するため、主スイッチ素子1のゲート電
圧は変化せずオンを継続する。
パルストランス2の二次側には、立ち上がりが急峻で緩
やかに減衰する負極性のゲートパルスが発生するため、
補助スイッチ素子3のゲート端子はソース端子に対して
順方向にバイアスされることになり、補助スイッチ素子
3はオン状態に転ずる。
に蓄積された電荷は、補助スイッチ素子3を通して放電
し、主スイッチ素子1はオフに戻る。
た主スイッチ素子1の全てについて同時に起きるため、
結局スイッチが全体として外部からの制御指令に応じて
オン、オフすることになる。
導体スイッチでは、ゲートパルス発生回路10は、スイ
ッチをオン、オフさせる変化時のみにゲートパルスを発
生すればよいため、オン期間を長くしても消費電力が増
大せず、オン期間の幅を自由に設定することが可能とな
る。
3は、本実施の形態による高電圧半導体スイッチにおけ
るゲートパルス発生回路10の構成例を示す回路図であ
る。
フルブリッジのインバータ回路を出力部に構成し、直流
側にはコンデンサ25を接続し、コンデンサ25と直流
電源27との間には充電抵抗26を接続している。
ンサで構成し、ゲートパルスの発振期間中に流れる出力
電流によってコンデンサ25の電圧を零にし、ゲートパ
ルスのオフ期間中にコンデンサ25を所定の電圧に充電
するようにしている。
のゲートパルス発生回路10を備えた高電圧半導体スイ
ッチの作用について説明する。
オンすると、出力には正極性の急峻なゲートパルスが発
生するが、パルス発生期間中にコンデンサ25の電荷が
放電し、電圧が低下すると共にゲートパルスは緩やかに
減衰する。そして、スイッチ素子21,24がオフする
と、コンデンサ25は充電抵抗26を通じて再度充電さ
れる。
と、出力には負極性の急峻なゲートパルスが発生する
が、パルス発生期間中にコンデンサ25の電荷が放電し
電圧が低下すると、パルスは緩やかに減衰する。そし
て、スイッチ素子22,23がオフすると、コンデンサ
25は充電される。
実施の形態のゲートパルス発生回路10は、高電圧半導
体スイッチの駆動に必要なゲートパルスを発生すること
ができる。
ルス発生回路10を備えた高電圧半導体スイッチでは、
ゲートパルス波形は、立ち上がりが鋭く、立ち下がりは
コンデンサ25の放電時定数で決まる緩やかな波形とす
ることが可能となる。
述した第2の実施の形態では、オンもしくはオフのゲー
トパルスを発生後コンデンサ25の充電が完了するまで
は、次のゲートパルスを発生することができず、スイッ
チのオン時間や繰り返しの制約を持つことになる。そこ
で、充電抵抗26に代えて充電スイッチを接続したのが
本実施の形態である。
スイッチにおけるゲートパルス発生回路10の構成例を
示す回路図であり、図3と同一要素には同一符号を付し
てその説明を省略し、ここでは異なる部分についてのみ
述べる。
ように、前記コンデンサ25を充電する手段として、充
電抵抗26に代えて、充電スイッチ28を接続する構成
としている。
のゲートパルス発生回路10を備えた高電圧半導体スイ
ッチの作用について説明する。
トパルスを発生期間中はオフであり、ゲートパルスの停
止後にオンになる。
停止後にコンデンサ25は速やかに充電されるため、次
のゲートパルスを素早く発振することができ、スイッチ
のオン時間や繰り返しへの制約がなくなる。
ルス発生回路10を備えた高電圧半導体スイッチでは、
次のゲートパルスを素早く発振することが可能となる。
実施の形態による高電圧半導体スイッチは、前述した第
1乃至第3の実施の形態において、スイッチのオン期間
があらかじめ設定した値よりも長い時には、スイッチを
オンにする正極性パルスとスイッチをオフにする負極性
パルスとの間に少なくとも一つの正極性パルスを挿入す
る構成としている。
の高電圧半導体スイッチにおいては、スイッチをオンに
する正極性パルスとスイッチをオフにする負極性パルス
との間に少なくとも一つの正極性パルスを挿入している
ことにより、安定して長時間のオン状態を保つことがで
きる。
形態においては、ゲートパルスの幅が数マイクロ秒から
数ミリ秒にわたる広い範囲において、スイッチのオン時
間を制御することができるが、非常にオン時間が長い時
には、主スイッチ素子1のゲート漏れ電流によって次第
にゲート電圧が低下するために、途中でスイッチがオフ
してしまう。
オフパルスとの間に少なくとも一つのオンパルスを挿入
することにより、長いオン時間の継続を可能にすること
ができる。
体スイッチでは、安定して長時間のオン状態を保つこと
が可能となる。
実施の形態による高電圧半導体スイッチは、前述した第
1乃至第4の実施の形態において、スイッチのオン期間
があらかじめ設定した値よりも短い時には、ゲートパル
ス発生回路10はオン期間に相当する正極性のゲートパ
ルスのみを発振し、かつ当該ゲートパルス波形は立ち上
がり立ち下がり共に鋭くするように構成している。
の高電圧半導体スイッチにおいては、スイッチのオン期
間があらかじめ設定した値よりも小さい時には、ゲート
パルス発生回路10はオン期間に相当する正極性のゲー
トパルスのみを発振し、かつそのゲートパルスの波形は
立ち上がりも立ち下がりも鋭くすることにより、立ち上
がり部においてスイッチがオンとなり立ち下がり部にお
いてオフ動作を行なうため、超短時間のスイッチのオン
オフ動作を行なうことができる。
形態においては、ゲートパルスの幅が数マイクロ秒から
直流にわたる広い範囲において、スイッチのオン時間を
制御することができるが、スイッチをオンにする最初の
ゲートパルスの波形が固定であるために、非常にオン時
間が短くしたい場合には制御不可能になる。
い場合には、一つのパルスだけでスイッチのオンオフを
制御することにより、超短時間のスイッチのオンオフ動
作を行なうことができる。
ッチにおける各部の信号波形の一例を示す図である。
外部制御信号のパルス幅に応じた立ち上がりも立ち下が
りも急峻なゲートパルスを発生すると、パルストランス
2の二次側にも、立ち上がりも立ち下がりも急峻かつ立
ち下がり時はマイナスへのオーバーシュートを伴なうパ
ルス電圧が発生する。
チ素子3に内蔵されたダイオード13を通して電流が流
れ、主スイッチ素子1のゲートを充電してオンさせ、立
ち下がり時には、オーバーシュートによって補助スイッ
チ素子3のゲートはソースに対して順方向にバイアスさ
れることになり、補助スイッチ素子3がオン状態に転じ
る結果、主スイッチ素子1のゲートに蓄積された電荷
は、補助スイッチ素子3を通して放電し、主スイッチ素
子1はオフに戻る。
導体スイッチでは、超短時間のスイッチのオンオフ動作
を行なうことが可能となる。
11,12に対応)図6は、本実施の形態による高電圧
半導体スイッチの構成例を示す回路図であり、図1乃至
図5と同一要素には同一符号を付してその説明を省略
し、ここでは異なる部分についてのみ述べる。
ように、前記複数段直列接続してなるスイッチ回路のパ
ルストランス2とゲートパルス発生回路10との間に第
2のパルストランス30を接続し、この第2のパルスト
ランス30の二次側を、スイッチ回路の1点(本例では
ほぼ中間点)に電位固定線33を用いて直流的に電位固
定している。
と二次側の巻線間に静電シールド31を設け、この静電
シールド31をゲートパルス発生回路10との間のイン
ピーダンスが最も小さくなる点(本例ではスイッチ回路
の接地端子)に接続している。
側、二次側、およびパルストランス2の二次側に、コモ
ンモード除去フィルタ32を接続している。
の高電圧半導体スイッチの作用について説明する。
のパルストランス30の二次側の電位は、スイッチ全体
の電圧をV0とする時にほぼV0/2に固定される。
側と二次側の巻線間の電位差はほぼV0/2、またパル
ストランス2の一次側と二次側の巻線間の電位差は−V
0/2からV0/2となる。
パルストランス2の一次側と二次側の巻線間の電位差は
0からV0であるため半減することになり、パルストラ
ンス2の絶縁設計が容易になる。
パルストランス2の一次側と二次側の巻線間の静電容量
に蓄積された電荷がスイッチ回路を通して放電するが、
本実施の形態のように構成した場合には、パルストラン
ス2の一次側と二次側の電位差が−V0/2の範囲で対
称に分布するため、電荷の総和がほぼ零となってスイッ
チ外部にサージ電流が流出せず、サージ電流によるゲー
トパルス発生回路10の誤動作や周辺機器への悪影響を
小さくすることができる。
て述べる。
の接地端子に接続されるため、スイッチオフ時の一次側
の巻線との間の電位差は零である。
生サージは、シールド−二次側の巻線間の静電容量の放
電だけが問題になる。
スイッチ回路の接地端子に接続しているため、このサー
ジ電流は直接スイッチ回路に還流し、スイッチ外部に漏
れることがない。
生回路10の誤動作や周辺機器への悪影響を小さくする
ことができる。
用効果について述べる。
トランス2の一次側と二次側の巻線間に貯えられた電荷
が、スイッチがターンオンする時に放電することによっ
て発生するサージ電流を抑制する。
生回路10の誤動作や周辺機器への悪影響を小さくする
ことができる。
では、静電シールド31をスイッチ回路の接地端子に直
接接続しているが、この間に高周波損失の大きいリアク
トルを接続する構成とすることにより、上記サージ電流
そのものを抑制して、スイッチのターンオン損失を減ら
することができる。
導体スイッチでは、パルストランス2の絶縁設計を容易
に行なうことが可能となる。
スイッチ外部に流出するサージ電流を小さくすることが
可能となる。
生回路10の誤動作や周辺機器への悪影響を小さくする
ことが可能となる。
ランス2の一次側と二次側の巻線間の静電容量に蓄積さ
れた電荷が放電して発生するサージ電流を抑制すること
が可能となる。
ターンオン損失を減らすことが可能となる。
図7は、本実施の形態による高電圧半導体スイッチの構
成例を示す回路図であり、図6と同一要素には同一符号
を付してその説明を省略し、ここでは異なる部分につい
てのみ述べる。
ように、前記第2のパルストランス30の一次側の巻線
の両端子にコンデンサ34を接続し、このコンデンサ3
4の他端を一括してゲートパルス発生回路10との間の
インピーダンスが最も小さくなる点(本例ではスイッチ
回路の接地端子)に接続する構成としている。
の高電圧半導体スイッチの作用について説明する。
ダンスは、高周波に対しては限りなく小さいため、スイ
ッチがターンオンする時に発生するサージ電流は直接ス
イッチ回路に還流し、スイッチ外部に漏れることがな
い。
生回路10の誤動作や周辺機器への悪影響を小さくする
ことができる。
導体スイッチでは、サージ電流によるゲートパルス発生
回路10の誤動作や周辺機器への悪影響を小さくするこ
とが可能となる。
対応)図8は、本実施の形態による高電圧半導体スイッ
チの構成例を示す回路図であり、図1乃至図7と同一要
素には同一符号を付してその説明を省略し、ここでは異
なる部分についてのみ述べる。
ように、前述した第1乃至第7の実施の形態の高電圧半
導体スイッチ本体を金属筐体100に収納し、この金属
筐体100とスイッチ回路の低圧端子との間にインピー
ダンス素子35を接続する構成としている。
チ素子1における段間の少なくとも1個所にも、インピ
ーダンス素子36を接続している。
いる。
の高電圧半導体スイッチの作用について説明する。
との間には浮遊静電容量が存在し、スイッチがオフ状態
からオンに転ずる時、浮遊静電容量に蓄積された電荷が
放電して不要サージ電流となる。この不要サージ電流の
流れる経路は、浮遊静電容量→金属筐体100→スイッ
チであり、金属筐体100の外には出ないが、スイッチ
の損失を増大させる結果となる。
属筐体100との間にインピーダンス素子36を接続し
ているため、この不要サージ電流を抑制することがで
き、スイッチ損失の増大を防ぐことができる。
存在するのではなく、無数の小さいコンデンサが散らば
って存在すると考えられる。このため、スイッチ回路の
低圧端子と金属筐体100との間にインピーダンス素子
35を接続しても、浮遊静電容量同士が干渉したサージ
電流が流れる可能性がある。
流に対しては、スイッチ回路の内部にインピーダンス素
子36を分散して接続することが効果的である。
導体スイッチでは、スイッチのターンオン時にスイッチ
と金属筐体100との間の静電容量に蓄積された電荷が
放電して発生するサージ電流を抑制することが可能とな
る。
の浮遊容量に蓄積された電荷が放電して発生するサージ
電流を抑制することが可能となる。
消費電力でオン期間の幅を自由に設定することが可能な
信頼性の高い高電圧半導体スイッチを提供することがで
きる。
施の形態を示す回路図。
おける各部の信号を示す波形図。
スイッチにおけるゲートパルス発生回路の構成例を示す
回路図。
スイッチにおけるゲートパルス発生回路の構成例を示す
回路図。
ッチにおける各部の信号を示す波形図。
施の形態を示す回路図。
施の形態を示す回路図。
施の形態を示す回路図。
路図。
発生方法を示す回路図。
Claims (14)
- 【請求項1】 パルストランス、当該パルストランスの
二次側にゲート接地接続で接続された補助スイッチ素
子、および当該補助スイッチ素子のドレイン端子とゲー
ト端子にそれぞれゲート端子とソース端子が接続された
主スイッチ素子からなる回路を複数段直列接続してなる
スイッチ回路と、前記パルストランスの一次側に接続さ
れたゲートパルス発生回路とから構成される高電圧半導
体スイッチにおいて、 前記主スイッチ素子は絶縁ゲート構造を有する素子と
し、 前記ゲートパルス発生回路は、外部からの制御信号によ
り、立ち上がりが鋭く立ち下がりが緩やかな正極性と負
極性のゲートパルスを発振し、 前記正極性のゲートパルスを発振した時の鋭い立ち上が
りにおいて前記補助スイッチ素子のドレイン・ソース間
の寄生ダイオードを介して前記主スイッチ素子のゲート
端子を正極性に充電し前記主スイッチ素子をオン状態と
してスイッチ本体がオン状態になるようにし、 前記負極性のゲートパルスを発振した時の鋭い立ち上が
りにおいて前記補助スイッチ素子をオン状態として前記
主スイッチ素子のゲート端子の電荷を放電し前記主スイ
ッチ素子をオフ状態としてスイッチ本体がオフ状態にな
るようにしたことを特徴とする高電圧半導体スイッチ。 - 【請求項2】 前記請求項1に記載の高電圧半導体スイ
ッチにおいて、 前記ゲートパルス発生回路は、フルブリッジのインバー
タを出力部に有し、かつ前記インバータの直流部は小容
量のコンデンサで構成し、 前記ゲートパルスの発振期間中に流れる出力電流によっ
て前記コンデンサの電圧を零にし、前記ゲートパルスの
オフ期間中に前記コンデンサを所定の電圧に充電するよ
うにしたことを特徴とする高電圧半導体スイッチ。 - 【請求項3】 前記請求項2に記載の高電圧半導体スイ
ッチにおいて、 前記インバータの直流部のコンデンサをゲートパルスの
オフ期間中に充電する手段として、充電スイッチを備え
たことを特徴とする高電圧半導体スイッチ。 - 【請求項4】 前記請求項1に記載の高電圧半導体スイ
ッチにおいて、 スイッチ本体のオン期間があらかじめ設定した値よりも
長い時には、前記スイッチ本体をオンにする正極性パル
スと前記スイッチ本体をオフにする負極性パルスとの間
に少なくとも一つの正極性パルスを挿入したことを特徴
とする高電圧半導体スイッチ。 - 【請求項5】 前記請求項1に記載の高電圧半導体スイ
ッチにおいて、 スイッチ本体のオン期間があらかじめ設定した値よりも
短い時には、前記ゲートパルス発生回路はオン期間に相
当する正極性のゲートパルスのみを発振しかつ当該ゲー
トパルス波形は立ち上がり立ち下がり共に鋭くなるよう
にしたことを特徴とする高電圧半導体スイッチ。 - 【請求項6】 前記請求項1乃至請求項5のいずれか1
項に記載の高電圧半導体スイッチにおいて、 前記複数段直列接続してなるスイッチ回路のパルストラ
ンスと前記ゲートパルス発生回路との間に第2のパルス
トランスを設け、 前記第2のパルストランスの二次側を前記スイッチ回路
の1点に電位固定したことを特徴とする高電圧半導体ス
イッチ。 - 【請求項7】 前記請求項6に記載の高電圧半導体スイ
ッチにおいて、 前記電位固定する点をスイッチ本体のほぼ中間点とした
ことを特徴とする高電圧半導体スイッチ。 - 【請求項8】 前記請求項6に記載の高電圧半導体スイ
ッチにおいて、 前記第2のパルストランスの一次側と二次側との間に静
電シールドを設け、 前記静電シールドを前記ゲートパルス発生回路との間の
インピーダンスが最も小さくなる点に接続したことを特
徴とする高電圧半導体スイッチ。 - 【請求項9】 前記請求項8に記載の高電圧半導体スイ
ッチにおいて、 前記静電シールドとスイッチ本体との間に、高周波損失
の大きいリアクトルを接続したことを特徴とする高電圧
半導体スイッチ。 - 【請求項10】 前記請求項6に記載の高電圧半導体ス
イッチにおいて、 前記第2のパルストランスの一次側にコンデンサを接続
し、 前記コンデンサの他端を前記ゲートパルス発生回路との
間のインピーダンスが最も小さくなる点に接続したこと
を特徴とする高電圧半導体スイッチ。 - 【請求項11】 前記請求項1乃至請求項10のいずれ
か1項に記載の高電圧半導体スイッチにおいて、 前記パルストランスの二次側にコモンモード除去フィル
タを設けたことを特徴とする高電圧半導体スイッチ。 - 【請求項12】 前記請求項1乃至請求項10のいずれ
か1項に記載の高電圧半導体スイッチにおいて、 前記パルストランスの一次側にコモンモード除去フィル
タを設けたことを特徴とする高電圧半導体スイッチ。 - 【請求項13】 前記請求項1乃至請求項10のいずれ
か1項に記載の高電圧半導体スイッチを金属筐体に収納
し、 前記スイッチ本体の低圧端子と前記金属筐体との間にイ
ンピーダンス素子を接続したことを特徴とする高電圧半
導体スイッチ。 - 【請求項14】 前記請求項1乃至請求項10のいずれ
か1項に記載の高電圧半導体スイッチにおいて、 前記複数段直列接続してなるスイッチ回路における段間
の少なくとも1個所にインピーダンス素子を接続したこ
とを特徴とする高電圧半導体スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29673499A JP2001119282A (ja) | 1999-10-19 | 1999-10-19 | 高電圧半導体スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29673499A JP2001119282A (ja) | 1999-10-19 | 1999-10-19 | 高電圧半導体スイッチ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001119282A true JP2001119282A (ja) | 2001-04-27 |
Family
ID=17837417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29673499A Pending JP2001119282A (ja) | 1999-10-19 | 1999-10-19 | 高電圧半導体スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001119282A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013527971A (ja) * | 2010-05-07 | 2013-07-04 | ディーエイチ テクノロジーズ デベロップメント プライベート リミテッド | 質量分析法のための超高速のパルサ極性切り替えを伝達するためのトリプルスイッチトポロジ |
CN103825578A (zh) * | 2014-01-15 | 2014-05-28 | 浙江大学 | 一种适用于容阻性负载宽频带的高压简易脉冲发生装置 |
JP2016092747A (ja) * | 2014-11-11 | 2016-05-23 | コニカミノルタ株式会社 | スイッチング素子駆動回路、ヒータ装置および画像形成装置 |
JP2020022293A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
-
1999
- 1999-10-19 JP JP29673499A patent/JP2001119282A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013527971A (ja) * | 2010-05-07 | 2013-07-04 | ディーエイチ テクノロジーズ デベロップメント プライベート リミテッド | 質量分析法のための超高速のパルサ極性切り替えを伝達するためのトリプルスイッチトポロジ |
CN103825578A (zh) * | 2014-01-15 | 2014-05-28 | 浙江大学 | 一种适用于容阻性负载宽频带的高压简易脉冲发生装置 |
CN103825578B (zh) * | 2014-01-15 | 2016-04-06 | 浙江大学 | 一种适用于容阻性负载宽频带的高压简易脉冲发生装置 |
JP2016092747A (ja) * | 2014-11-11 | 2016-05-23 | コニカミノルタ株式会社 | スイッチング素子駆動回路、ヒータ装置および画像形成装置 |
JP2020022293A (ja) * | 2018-08-02 | 2020-02-06 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
JP7014084B2 (ja) | 2018-08-02 | 2022-02-01 | 株式会社明電舎 | ゲート駆動回路ユニットおよびパルス電源 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209373B2 (en) | High voltage pulse generator | |
KR20030096054A (ko) | 고전압 펄스 발생 회로 | |
KR920008042B1 (ko) | 고전압 펄스발생장치를 구비한 레이저장치와 고전압 펄스발생장치 및 펄스발생방법 | |
JPH08132321A (ja) | 放電励起パルスレーザ装置 | |
JPS59216479A (ja) | 電気集塵機用パルス電源 | |
JP2001119282A (ja) | 高電圧半導体スイッチ | |
US20070210837A1 (en) | Electric circuit, and pulse power source | |
EP1069762A1 (en) | Power-supply circuit | |
US3432679A (en) | Magnetic pulse modulator | |
US3303385A (en) | Ignition unit | |
JPS611273A (ja) | 変成器を備えたインバータ回路装置 | |
JPH06189538A (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
JP2569043B2 (ja) | 放電管用駆動回路 | |
JPH023395B2 (ja) | ||
JP2799029B2 (ja) | 倍電圧方式充電回路 | |
JPH06237153A (ja) | パルス電源 | |
JP2000278963A (ja) | パルス電源 | |
JPS6140075A (ja) | 充電回路 | |
JP3376936B2 (ja) | 電源回路 | |
JPH0716055B2 (ja) | 高電圧パルス発生装置を備えるレーザ装置と高電圧パルス発生装置ならびにパルス発生方法 | |
JPS63316491A (ja) | レ−ザガス励起放電回路 | |
JPH11205098A (ja) | パルス電源装置 | |
JPH11145791A (ja) | バイアス機能付パルス電源装置 | |
JPH0312941B2 (ja) | ||
JPH03236623A (ja) | パルス発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061019 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |