JP2001117118A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JP2001117118A
JP2001117118A JP29836099A JP29836099A JP2001117118A JP 2001117118 A JP2001117118 A JP 2001117118A JP 29836099 A JP29836099 A JP 29836099A JP 29836099 A JP29836099 A JP 29836099A JP 2001117118 A JP2001117118 A JP 2001117118A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
display device
dielectric anisotropy
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29836099A
Other languages
Japanese (ja)
Other versions
JP3819651B2 (en
Inventor
Shin Yonetani
慎 米谷
Kikuo Ono
記久雄 小野
Hitotsugu Oaku
仁嗣 大阿久
Shintaro Takeda
新太郎 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29836099A priority Critical patent/JP3819651B2/en
Publication of JP2001117118A publication Critical patent/JP2001117118A/en
Application granted granted Critical
Publication of JP3819651B2 publication Critical patent/JP3819651B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Substances (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type liquid crystal display device which adopts an IPS system using short pitch transparent comblike electrodes, and which realizes almost equal transmittance to that of a device using a liquid crystal material having negative dielectric anisotropy (comparable with a TN system) by using a liquid crystal having positive dielectric anisotropy which makes low driving voltage, fast response and lower cost possible. SOLUTION: A liquid crystal composition used has positive dielectric anisotropy, >=2.4 ratio of K11/K22, wherein K11 is the elastic modulus for splay deformation and K22 is the elastic modulus for twist deformation, and >=8 dielectric anisotropy and <=110 mPa.s rotational viscosity coefficient. The retardation d-Δ n is controlled to satisfy 0.28 μm<d.Δn<0.5 μm.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブ・マト
リクス型液晶表示装置に関する。
The present invention relates to an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示装置の表示は、基板間に挟まれ
た液晶層の液晶分子に電界を加えることにより液晶分子
の配向方向を変化させ、それにより生じる液晶層の光学
特性の変化を利用して行われる。特に、薄膜トランジス
タ素子に代表されるアクティブ素子を用いたアクティブ
・マトリクス型液晶表示装置は、高精細で動画にも対応
できる応答特性などの点から、CRTを代替する、より
低消費電力のOA機器の表示装置として期待されてい
る。
2. Description of the Related Art A display of a liquid crystal display device utilizes an electric field applied to the liquid crystal molecules of a liquid crystal layer sandwiched between substrates to change the orientation direction of the liquid crystal molecules, thereby utilizing the change in the optical characteristics of the liquid crystal layer. It is done. In particular, an active matrix type liquid crystal display device using an active element typified by a thin film transistor element is a low power consumption OA device which substitutes for a CRT in terms of response characteristics and the like capable of responding to moving images with high definition. It is expected as a display device.

【0003】従来のアクティブ・マトリクス型液晶表示
装置は、液晶層をはさむ上下二枚の基板上の配向膜の基
板面内配向方向をほぼ直交させ、液晶分子配列が電界無
印加時にほぼ90°捻れた状態とし、基板法線方向の電
界を加えることによる液晶層の光旋光性の変化を利用し
て表示を行なうツイステッドネマチック(TN)表示方
式に代表される。しかしながら、このTN表示方式の液
晶表示装置には、視野角が狭いという特有の欠点があ
り、画質の点でCRT代替に際しての課題となってい
た。
In a conventional active matrix type liquid crystal display device, the alignment directions of the alignment films on the upper and lower substrates sandwiching a liquid crystal layer are substantially orthogonal to each other, and the liquid crystal molecule arrangement is twisted by approximately 90 ° when no electric field is applied. And a twisted nematic (TN) display system in which display is performed by utilizing the change in the optical rotatory power of the liquid crystal layer by applying an electric field in the normal direction of the substrate. However, the TN display type liquid crystal display device has a specific disadvantage that the viewing angle is narrow, and has been a problem when replacing a CRT in terms of image quality.

【0004】一方、櫛歯電極を用いて液晶に印加する電
界の方向を基板面にほぼ平行とし、液晶の複屈折性を用
いて表示を行なうインプレーンスイッチング(IPS)
方式が、例えば特公昭63−21907号公報、「R.Ki
efer, B.Weber, F.Windcheidand G.Baur, Proceedings
of the Twelfth International Display Research Conf
erence (Japan Display '92) pp.547-550」により提案さ
れている。このIPS方式は、従来のTN方式に比べて
広視野角、低負荷容量などの利点があり、本格的なCR
T代替が可能なアクティブ・マトリクス型液晶表示装置
として有望な技術である。
On the other hand, in-plane switching (IPS) in which the direction of an electric field applied to the liquid crystal using a comb electrode is made substantially parallel to the substrate surface, and display is performed using the birefringence of the liquid crystal.
The method is described in, for example, Japanese Patent Publication No. 63-21907, "R.
efer, B. Weber, F. Windcheidand G. Baur, Proceedings
of the Twelfth International Display Research Conf
erence (Japan Display '92) pp.547-550 ". This IPS method has advantages such as a wide viewing angle and a low load capacity as compared with the conventional TN method,
This is a promising technology as an active matrix type liquid crystal display device capable of replacing T.

【0005】しかし、TN方式では液晶層を挟み込む一
対の基板のそれぞれの表面に設けられたベタ透明電極を
用いて縦電界を加えるのに対して、上述のIPS方式で
は上記対となる基板の一方の表面内に設けられたストラ
イプ状の不透明金属櫛歯電極を用いて横電界を加えるこ
とから、この不透明櫛歯電極に対応した面積だけ開口率
が低下し、結果として透過率が低くなり、一定輝度を得
るためにはより高輝度なバックライトが必要となり、消
費電力が大きくなるという特有の問題があった。IPS
方式においてTN方式と異なり不透明金属電極が櫛歯電
極として用いられる理由は、IPS方式では櫛歯電極の
間隙部分に発生する横電界によって液晶の面内配向変化
が生じて光透過が制御されるため、横電界が積極的に発
生しない電極上の液晶については、横電界による面内配
向変化も起こらず、光透過に寄与しないことから、配線
電極と一括形成できる金属電極が用いられるためであ
る。
However, in the TN mode, a vertical electric field is applied using solid transparent electrodes provided on the respective surfaces of a pair of substrates sandwiching a liquid crystal layer, whereas in the IPS mode, one of the paired substrates is applied. Since a lateral electric field is applied using the stripe-shaped opaque metal comb electrodes provided in the surface of the device, the aperture ratio is reduced by an area corresponding to the opaque comb electrodes, and as a result, the transmittance is reduced, and In order to obtain luminance, a backlight having higher luminance is required, and there is a specific problem that power consumption is increased. IPS
The reason why the opaque metal electrode is used as the comb electrode in the TN method, unlike the TN method, is that in the IPS method, the in-plane alignment of the liquid crystal changes due to a lateral electric field generated in the gap between the comb electrodes, and light transmission is controlled. This is because the liquid crystal on the electrode on which the lateral electric field is not positively generated does not cause in-plane orientation change due to the lateral electric field and does not contribute to light transmission, so that a metal electrode which can be formed together with the wiring electrode is used.

【0006】この問題を解決するため、上記の櫛歯電極
をITO(Indium Tin Oxide)などの透明導電物質によ
り形成し、またこの櫛歯電極の配置のピッチを従来のI
PS方式より短いピッチで配置し、さらに誘電率異方性
が負の液晶材料を用いることにより、櫛歯電極の縁部分
に形成される電界のみでもこの透明櫛歯電極の上部に存
在する液晶のすべてを配向変化させることが出来るよう
にして、透過率及び開口率を改善するIPS方式の一種
が、例えば「S.H.Lee, S.L.Lee and H.Y.Kim,アジアデ
ィスプレイ,1998, pp.371-374」及び「S.H.Lee, S.L.L
ee, H.Y.Kim and T.Y.Eom, SID digest, 1999, pp.202-
205」により提案されている。この誘電率異方性が負の
液晶材料と短ピッチ透明櫛歯電極を組み合わせたIPS
方式では、TN方式に近い透過率がIPS方式と同等の
広視野角特性を保ったまま可能となることが上述の文献
において報告されている。
In order to solve this problem, the above-mentioned comb-tooth electrode is formed of a transparent conductive material such as ITO (Indium Tin Oxide), and the pitch of the arrangement of the comb-tooth electrode is reduced by the conventional I-type.
By arranging the liquid crystal material having a shorter pitch than that of the PS method and using a liquid crystal material having a negative dielectric anisotropy, only the electric field formed at the edge portion of the comb-teeth electrode allows the liquid crystal existing above the transparent comb-teeth electrode to have One type of IPS system that can change the orientation and improve the transmittance and aperture ratio is, for example, “SHLee, SLLee and HYKim, Asia Display, 1998, pp.371-374” and “SHLee, SLL”.
ee, HYKim and TYEom, SID digest, 1999, pp.202-
205 ". IPS combining a liquid crystal material with a negative dielectric anisotropy and a short pitch transparent comb electrode
In the above-mentioned literature, it is reported in the above-mentioned literature that a transmittance close to that of the TN scheme can be maintained while maintaining a wide viewing angle characteristic equivalent to that of the IPS scheme.

【0007】[0007]

【発明が解決しようとする課題】上記の短ピッチ透明櫛
歯電極を用いたIPS方式では、誘電率異方性が負では
なく正の液晶を用いた場合には、透過率の向上効果がほ
とんど見られないことが、上述の文献において同時に報
告されている。短ピッチ透明櫛歯電極を用いたIPS方
式において、透過率向上効果が液晶材料の誘電率異方性
の正・負により大きく異なる理由について考えると、こ
の方式では、櫛歯電極配置のピッチが短いことから、従
来のIPS方式のように液晶に加わる電界が液晶層の大
部分で横電界とはならず、大部分で縦電界成分を含んだ
斜め電界となることから、TN方式等に用いられている
誘電率異方性が正の液晶を用いた場合、この縦電界成分
に起因した液晶分子長軸の起きあがりが液晶層の大部分
で発生することがあげられる。
In the IPS system using the short pitch transparent comb-tooth electrode, when the liquid crystal having a positive dielectric anisotropy is used instead of a negative one, the effect of improving the transmittance is almost lost. What is not seen is reported simultaneously in the above-mentioned literature. In the IPS system using the short-pitch transparent comb-teeth electrode, considering the reason why the transmittance improving effect is greatly different depending on the positive / negative of the dielectric anisotropy of the liquid crystal material, in this system, the pitch of the comb-teeth electrode arrangement is short. Therefore, the electric field applied to the liquid crystal does not become a horizontal electric field in most of the liquid crystal layer as in the conventional IPS system, but becomes an oblique electric field including a vertical electric field component in most of the liquid crystal layer. When a liquid crystal having a positive dielectric anisotropy is used, it is possible that the longitudinal axis of the liquid crystal molecules due to the vertical electric field component occurs in most of the liquid crystal layer.

【0008】短ピッチ透明櫛歯電極を用いたIPS方式
では、上記のように透明櫛歯電極の上部に存在する液晶
分子も配向変化させ、光透過に積極的に寄与させること
により従来のIPS方式より大きな透過率を得ている。
櫛歯電極の断面内で考えると、電極中央を境界線とし
て、右側と左側で正の誘電率異方性の液晶材料を用いた
場合の液晶分子長軸の起きあがり時の回転方向が逆にな
り、この境界線である電極中央がディスクリネーション
ラインとなることから、本来短ピッチ透明櫛歯電極を用
いたIPS方式で光透過に積極的に寄与させるこの部分
で低透過率領域が発生する。
In the IPS system using the short-pitch transparent comb-teeth electrode, as described above, the orientation of the liquid crystal molecules existing above the transparent comb-teeth electrode is changed to positively contribute to light transmission. A larger transmittance is obtained.
Considering the cross section of the comb-teeth electrode, when the liquid crystal material with positive dielectric anisotropy is used on the right and left sides with the center of the electrode as the boundary line, the rotation direction when the long axis of the liquid crystal molecule rises is reversed. Since the center of the electrode, which is the boundary line, is a disclination line, a low transmittance region is generated in this portion which actively contributes to light transmission by the IPS method using a short pitch transparent comb electrode.

【0009】また、短ピッチ透明櫛歯電極を用いたIP
S方式に正の誘電率異方性の液晶材料を組み合わせた場
合、液晶分子の起きあがりによる実効的なリタデーショ
ンが減少し、透過率が低下する。ここで、リタデーショ
ンとは液晶組成物の屈折率異方性をΔn、前記液晶層の
厚さをdとしたときのパラメータd・Δnを意味し、液
晶分子が起きあがることにより実効的なΔnが減少する
ことから上記のリタデーション減少が生じる。
An IP using a short pitch transparent comb electrode is
When a liquid crystal material having a positive dielectric anisotropy is combined with the S mode, effective retardation due to rising of liquid crystal molecules is reduced, and transmittance is reduced. Here, the retardation means a parameter d · Δn where the refractive index anisotropy of the liquid crystal composition is Δn and the thickness of the liquid crystal layer is d, and the effective Δn decreases due to the occurrence of liquid crystal molecules. , The above-described reduction in retardation occurs.

【0010】以上のように、短ピッチ透明櫛歯電極を用
いたIPS方式では従来のIPS方式より縦電界成分の
影響が大きいため、縦電界による起きあがることがな
く、その影響が小さな誘電率異方性が負の液晶を用いた
方が、正の液晶より透過率の向上効果がはるかに大き
い。したがって、従来の短ピッチ透明櫛歯電極を用いた
IPS方式においては、負の誘電率異方性の液晶材料よ
り広く用いられ、駆動電圧低減に有利なより大きな誘電
率異方性の絶対値と、高速応答化に有利なより小さな回
転粘度を一般的に持つ誘電率異方性が正の液晶材料を用
いてTN並の透過率を持つ液晶表示装置を実現すること
が困難であるという問題があった。
As described above, in the IPS system using the short-pitch transparent comb-teeth electrode, the influence of the vertical electric field component is larger than in the conventional IPS system. The use of a liquid crystal having a negative effect is much more effective in improving the transmittance than a positive liquid crystal. Therefore, in the conventional IPS system using a short pitch transparent comb-teeth electrode, a liquid crystal material having a negative dielectric anisotropy is used more widely, and a larger absolute value of the dielectric anisotropy which is advantageous for reducing the driving voltage is used. However, there is a problem that it is difficult to realize a liquid crystal display device having a transmittance similar to that of a TN using a liquid crystal material having a smaller rotational viscosity, which is advantageous for high-speed response, and having a positive dielectric anisotropy, which is generally used. there were.

【0011】本発明は上記の問題を解決するもので、そ
の目的は短ピッチ透明櫛歯電極を用いたIPS方式のア
クティブ・マトリクス型液晶表示装置において、誘電率
異方性が負の液晶材料を用いた場合と同等の(TN方式
並の)透過率を、低駆動電圧化、高速応答化、低コスト
化が可能な正の誘電率異方性の液晶を用いて実現するア
クティブ・マトリクス型液晶表示装置を提供することに
ある。
An object of the present invention is to solve the above-mentioned problem. An object of the present invention is to provide a liquid crystal material having a negative dielectric anisotropy in an IPS active matrix type liquid crystal display device using a short pitch transparent comb electrode. An active matrix type liquid crystal that realizes the same transmittance (similar to the TN mode) as that obtained by using a liquid crystal with a positive dielectric anisotropy that enables low driving voltage, high speed response, and low cost. A display device is provided.

【0012】[0012]

【課題を解決するための手段】短ピッチ透明櫛歯電極を
用いたIPS方式における、誘電率異方性が正の液晶材
料を用いた場合の液晶分子長軸の起きあがりは、液晶材
料の物性値である弾性定数K11のK22に対する比K
11/K22が2.4以上の値を持つ誘電率異方性が正
の液晶組成物を用いることにより低減することができ
る。この誘電率異方性が正の液晶組成物として、この誘
電率異方性が8以上で、回転粘性係数の値が110mP
a・s以下である液晶材料を用いることにより、負の誘
電率異方性の液晶組成物では実際上実現できない低駆動
電圧、高速応答特性が可能となる。
In the IPS system using a short-pitch transparent comb-teeth electrode, when a liquid crystal material having a positive dielectric anisotropy is used, the rise of the long axis of the liquid crystal molecule is determined by the physical property value of the liquid crystal material. Is the ratio K of the elastic constant K11 to K22
The dielectric anisotropy having a value of 11 / K22 of 2.4 or more can be reduced by using a positive liquid crystal composition. This liquid crystal composition having a positive dielectric anisotropy has a dielectric anisotropy of 8 or more and a rotational viscosity coefficient of 110 mP.
By using a liquid crystal material having a value of a · s or less, a low driving voltage and a high-speed response characteristic that cannot be realized by a liquid crystal composition having a negative dielectric anisotropy can be realized.

【0013】図1に、同じ短ピッチ透明櫛歯電極を用い
たIPS方式の電極構成(電極幅、電極間隔ともに4μ
m)において、代表的な正の誘電率異方性(Δε=1
0.2)の液晶及び負の誘電率異方性(Δε=−4.
1)の液晶を用いた場合の、画素非遮光部分の印加電圧
−透過率特性(シミュレーション結果)を示す。誘電率
異方性が正の液晶のリタデーション(d・Δn)は0.
4μm(最適化済)、誘電率異方性が負の液晶のリタデ
ーション(d・Δn)は0.32μmである。
FIG. 1 shows an IPS type electrode configuration using the same short-pitch transparent comb-tooth electrode (both electrode width and electrode spacing are 4 μm).
m), a typical positive dielectric anisotropy (Δε = 1
0.2) of liquid crystal and negative dielectric anisotropy (Δε = −4.
FIG. 5 shows an applied voltage-transmittance characteristic (simulation result) of a pixel non-light-shielded portion when the liquid crystal of 1) is used. The retardation (d · Δn) of a liquid crystal having a positive dielectric anisotropy is 0.
The retardation (d · Δn) of a liquid crystal having a negative dielectric anisotropy of 4 μm (optimized) is 0.32 μm.

【0014】図1から、短ピッチ透明櫛歯電極を用いた
IPS方式において、誘電率異方性が正の液晶材料を用
いたとしても、そのスプレイ・ツイスト弾性定数比K1
1/K22を大きくしてゆくと、そのピーク透過率が、
誘電率異方性が負の液晶を用いた場合に近づいていくの
が判る。また、誘電率異方性が正の液晶材料は、その誘
電率異方性の絶対値が、負の誘電率異方性の液晶材料の
一般的な値の2倍以上の8であるため、図1に示されて
いるように、液晶駆動電圧の低減が図れることが判る。
FIG. 1 shows that in the IPS system using a short-pitch transparent comb electrode, even if a liquid crystal material having a positive dielectric anisotropy is used, its spray-twist elastic constant ratio K1
As 1 / K22 is increased, the peak transmittance becomes
It can be seen that approaching the case where a liquid crystal having a negative dielectric anisotropy is used. Further, in a liquid crystal material having a positive dielectric anisotropy, the absolute value of the dielectric anisotropy is 8 which is more than twice the general value of a liquid crystal material having a negative dielectric anisotropy. As shown in FIG. 1, it can be seen that the liquid crystal drive voltage can be reduced.

【0015】図2は、誘電率異方性が正の液晶材料を用
い、短ピッチ透明櫛歯電極を用いたIPS方式におい
て、スプレイ・ツイスト弾性定数比K11/K22を変
化させたときのピーク透過率を、誘電率異方性が負の液
晶材料を用いた場合のピーク透過率との比によって表し
た図である。図2を見ると、スプレイ・ツイスト弾性定
数比K11/K22が2.2と2.4の間を境にピーク
透過率が急激に向上し、K11/K22が2.4以上で
は誘電率異方性が正の液晶材料を用いても負の場合とほ
ぼ同等のピーク透過率が得られることが判る。
FIG. 2 shows the peak transmission when the splay-twist elastic constant ratio K11 / K22 is changed in the IPS system using a liquid crystal material having a positive dielectric anisotropy and a short pitch transparent comb electrode. FIG. 3 is a diagram showing the ratio by a ratio with the peak transmittance when a liquid crystal material having a negative dielectric anisotropy is used. Referring to FIG. 2, the peak transmittance sharply increases at a boundary between the spray-twist elastic constant ratio K11 / K22 of 2.2 and 2.4, and the dielectric anisotropy is anisotropy when K11 / K22 is 2.4 or more. It can be seen that even when a liquid crystal material having a positive property is used, a peak transmittance substantially equal to that in a negative liquid crystal material can be obtained.

【0016】また、上記のような液晶分子長軸の起きあ
がりを低減した誘電率異方性が正の液晶材料を用いても
起きあがりを全くなくすことは出来ないため、リタデー
ション(d・Δn)を0.28μm<d・Δn<0.5
μmを満たすように設定することにより、この起きあが
りによる実効的なリタデーションの減少を補正し、高い
透過率を得る事が出来る。図3に、図1に示したのと同
じ正の誘電率異方性の液晶材料(Δε=10.2,K1
1/K22=2.8)を用いた短ピッチ透明櫛歯電極I
PS方式の電極構成において、リタデーション(d・Δ
n)を変えた場合のピーク透過率の変化を示す。図3よ
り、リタデーションとして0.28μm<d・Δn<
0.5μmを満たすように設定することにより、絶対透
過率としてTN方式並の30%以上の高い透過率を得る
事が出来ることが判る。
Further, even if a liquid crystal material having a positive dielectric anisotropy in which the occurrence of the major axis of the liquid crystal molecule is reduced as described above cannot be eliminated at all, the retardation (d · Δn) is reduced to 0. .28 μm <d · Δn <0.5
By setting so as to satisfy μm, a decrease in effective retardation due to this rising can be corrected, and a high transmittance can be obtained. FIG. 3 shows a liquid crystal material having the same positive dielectric anisotropy as that shown in FIG. 1 (Δε = 10.2, K1
1 / K22 = 2.8) short pitch transparent comb-teeth electrode I
In the electrode configuration of the PS system, the retardation (d · Δ
The change of peak transmittance when n) was changed is shown. FIG. 3 shows that the retardation is 0.28 μm <d · Δn <
It can be seen that by setting the thickness to satisfy 0.5 μm, it is possible to obtain a high transmittance of 30% or more as the absolute transmittance of the TN system.

【0017】以上のように、本発明により、短ピッチ透
明櫛歯電極を用いたIPS方式アクティブ・マトリクス
液晶表示装置において、誘電率異方性が負の液晶材料を
用いた場合と同等の(TN方式並の)透過率を、低駆動
電圧化、高速応答化、低コスト化が可能な正の誘電率異
方性の液晶を用いて実現したアクティブ・マトリクス型
液晶表示装置を得ることができる。
As described above, according to the present invention, in the IPS type active matrix liquid crystal display device using the short pitch transparent comb-teeth electrode, the same (TN) as the case where a liquid crystal material having a negative dielectric constant anisotropy is used. It is possible to obtain an active-matrix-type liquid crystal display device that uses a liquid crystal having a positive dielectric anisotropy that can achieve low driving voltage, high-speed response, and low cost.

【0018】すなわち、本発明によるアクティブ・マト
リクス型液晶表示装置は、少なくとも一方が透明な一対
の基板と、前記一対の基板間に配置された誘電率異方性
が正の液晶組成物からなる液晶層と、一対の基板のうち
の一方の基板に形成された画素電極及び対向電極と、画
素電極及び対向電極に接続されたアクティブ素子とを含
むアクティブ・マトリクス型液晶表示装置において、液
晶組成物は、スプレイ変形弾性定数K11とツイスト変
形弾性定数K22との比K11/K22が2.4以上で
あることを特徴とする。
That is, an active matrix type liquid crystal display device according to the present invention is a liquid crystal display comprising a pair of transparent substrates and a liquid crystal composition having a positive dielectric anisotropy disposed between the pair of substrates. In an active matrix liquid crystal display device including a layer, a pixel electrode and a counter electrode formed on one of the pair of substrates, and an active element connected to the pixel electrode and the counter electrode, the liquid crystal composition is The ratio K11 / K22 of the splay deformation elastic constant K11 and the twist deformation elastic constant K22 is 2.4 or more.

【0019】液晶組成物は、誘電率異方性が8以上であ
り、回転粘性係数の値が110mPa・s以下であるの
が好ましい。回転粘性係数がこの値より大きいと、一般
的なビデオ信号のフレーム周波数である60Hzに対応す
る16.6msec以内での高速応答が困難となり、ビ
デオ動画対応の高速応答特性が実現できない。また、液
晶組成物の屈折率異方性をΔn、液晶層の厚さをdとす
るとき、パラメータd・Δnが0.28μm<d・Δn
<0.5μmを満たすことが好ましい。
The liquid crystal composition preferably has a dielectric anisotropy of 8 or more and a rotational viscosity coefficient of 110 mPa · s or less. If the rotational viscosity coefficient is larger than this value, it becomes difficult to perform high-speed response within 16.6 msec corresponding to 60 Hz which is a general video signal frame frequency, and it is not possible to realize a high-speed response characteristic for video moving images. When the refractive index anisotropy of the liquid crystal composition is Δn and the thickness of the liquid crystal layer is d, the parameter d · Δn is 0.28 μm <d · Δn
It is preferable to satisfy <0.5 μm.

【0020】画素電極及び対向電極はITOなどの透明
電極とし、画素電極と対向電極との間の電気的絶縁を透
明絶縁膜により確保するのが望ましい。例えば、画素電
極は短ピッチ透明櫛歯電極とし、対向電極はベタ透明電
極とすることができる。また、透明絶縁膜は、例えばS
iO2あるいはSixyにより構成することができる。
It is desirable that the pixel electrode and the counter electrode are transparent electrodes such as ITO, and electrical insulation between the pixel electrode and the counter electrode is ensured by a transparent insulating film. For example, the pixel electrode can be a short-pitch transparent comb-teeth electrode, and the counter electrode can be a solid transparent electrode. The transparent insulating film is made of, for example, S
can be configured by iO 2 or Si x N y.

【0021】本発明のアクティブ・マトリクス型液晶表
示装置は、液晶層に電界を印加する画素電極と対向電極
のオーバーラップにより蓄積容量を形成することができ
る。この蓄積容量部分は光透過にも寄与するため、一般
的なIPS方式と異なり画素領域中の遮光されていない
領域に設けることができ、画素の有効開口率をさらに向
上させることができる。
In the active matrix type liquid crystal display device of the present invention, a storage capacitor can be formed by overlapping a pixel electrode for applying an electric field to the liquid crystal layer with a counter electrode. Since this storage capacitor portion also contributes to light transmission, unlike a general IPS system, it can be provided in an unshielded area in the pixel area, and the effective aperture ratio of the pixel can be further improved.

【0022】[0022]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。ここでは、アクティブ・マトリク
ス方式のカラー液晶表示装置に本発明を適用した実施例
について説明する。なお、以下の図において、同一機能
を有する部分には同一符号を付け、その繰り返しの説明
は省略する。
Embodiments of the present invention will be described below with reference to the drawings. Here, an embodiment in which the present invention is applied to an active matrix type color liquid crystal display device will be described. Note that, in the following drawings, portions having the same functions are denoted by the same reference numerals, and the description thereof will not be repeated.

【0023】〔実施例1〕1.マトリクス部(画素部)の平面構成 図4は、本発明のアクティブ・マトリクス型液晶表示装
置の一画素とその周辺を示す平面図である。図4に示す
ように、各画素はゲート信号線(走査信号線又は水平信
号線)GLと、コモン電圧信号線(対向電極配線)CL
と、隣接する2本のドレイン信号線(映像信号線又は垂
直信号線)DLとの交差領域内(4本の信号線で囲まれ
た領域内)に配置されている。これらの信号線はすべて
不透明金属電極で形成されている。ゲート信号線GL、
コモン電圧信号線CLは図では左右方向に延在し、上下
方向に複数本配置されている。映像信号線DLは上下方
向に延在し、左右方向に複数本配置されている。
[Example 1] 1. Plan view 4 of the matrix portion (pixel portion) is a plan view showing one pixel and its periphery of the active matrix type liquid crystal display device of the present invention. As shown in FIG. 4, each pixel has a gate signal line (scanning signal line or horizontal signal line) GL and a common voltage signal line (counter electrode wiring) CL
And two adjacent drain signal lines (video signal lines or vertical signal lines) DL (in a region surrounded by four signal lines). These signal lines are all formed of opaque metal electrodes. The gate signal line GL,
In the figure, a plurality of common voltage signal lines CL extend in the left-right direction, and a plurality of common voltage signal lines CL are arranged in the up-down direction. The video signal lines DL extend in the up-down direction, and a plurality of video signal lines DL are arranged in the left-right direction.

【0024】画素電極PXはITO透明導電膜で形成さ
れ、スルーホールを介して薄膜トランジスタTFTと電
気的に接続されている。対向電極CTもITOで形成さ
れ、コモン電圧信号線CLと電気的に接続されている。
画素電極PXは櫛歯状に構成され、それぞれ、図の上下
方向に長細い電極となっている。対向電極CTはベタ透
明電極となっており、各画素電極PXと対向電極CTと
の間で発生させられる電界により液晶組成物LCの光学
的な状態を制御し、表示を制御する。
The pixel electrode PX is formed of an ITO transparent conductive film, and is electrically connected to a thin film transistor TFT through a through hole. The counter electrode CT is also formed of ITO and is electrically connected to the common voltage signal line CL.
The pixel electrode PX is formed in a comb-like shape, and each of the pixel electrodes PX is an elongated electrode in the vertical direction in the figure. The counter electrode CT is a solid transparent electrode, and controls an optical state of the liquid crystal composition LC by an electric field generated between each pixel electrode PX and the counter electrode CT to control display.

【0025】ゲート信号線GLは各画素の薄膜トランジ
スタ素子にゲート信号を伝搬するためのものであり、ド
レイン信号線DLは、各画素の画素電極PXに薄膜トラ
ンジスタ素子を介してドレイン信号電圧を供給するため
のものであり、コモン電圧信号線CLは各画素の対向電
極CTにコモン電圧を供給するためのものである。前述
の金属電極で形成されたコモン電圧信号線CLはドレイ
ン信号線DLの脇を囲むように形成されており、ドレイ
ン電極の電位により発生する電界の影響で生じるドレイ
ン線脇の不要な光漏れを防止する遮光層を兼ねている。
The gate signal line GL is for transmitting a gate signal to the thin film transistor element of each pixel, and the drain signal line DL is for supplying a drain signal voltage to the pixel electrode PX of each pixel via the thin film transistor element. The common voltage signal line CL is for supplying a common voltage to the counter electrode CT of each pixel. The common voltage signal line CL formed of the above-described metal electrode is formed so as to surround the side of the drain signal line DL, and prevents unnecessary light leakage beside the drain line caused by the influence of the electric field generated by the potential of the drain electrode. Also serves as a light-shielding layer for prevention.

【0026】櫛歯状の画素電極PXの電極幅W及び電極
間隔Lは、用いる液晶材料によって変える。これは、液
晶材料によって最大透過率を達成する電界強度が異なる
ため、電極間隔を液晶材料に応じて設定し、用いるドレ
イン信号駆動回路(信号側ドライバ)の耐圧で設定され
る信号電圧の最大振幅の範囲で、最大透過率が得られる
ようにするためである。本実施例では電極幅Wは4ミク
ロン、電極間隔Lは5ミクロンとした。
The electrode width W and the electrode interval L of the comb-shaped pixel electrode PX are changed depending on the liquid crystal material used. This is because the electric field intensity that achieves the maximum transmittance varies depending on the liquid crystal material, so the electrode spacing is set according to the liquid crystal material, and the maximum amplitude of the signal voltage set by the withstand voltage of the drain signal drive circuit (signal side driver) used. This is because the maximum transmittance can be obtained in the range described above. In this embodiment, the electrode width W is 4 microns and the electrode interval L is 5 microns.

【0027】2.マトリクス部(画素部)の断面構成 図5は図4のII−II切断線における断面を示す図、図6
は図4のIII−III切断線における薄膜トランジスタTF
Tの断面図、図7は図4のIV−IV切断線における蓄積容
量Cstg形成部の断面を示す図である。
[0027] 2. FIG. 5 is a cross-sectional view taken along line II-II of FIG. 4, and FIG.
Is the thin film transistor TF along the line III-III in FIG.
T is a cross-sectional view, and FIG. 7 is a view showing a cross-section of the storage capacitor Cstg formation section taken along the line IV-IV in FIG.

【0028】図5〜図7に示すように、液晶組成物層L
Cを基準にして下部透明ガラス基板SUB1側には薄膜
トランジスタTFT、蓄積容量Cstg及び電極群が形
成され、上部透明ガラス基板SUB2側にはカラーフィ
ルタFIL、遮光用ブラックマトリクスパターンBMが
形成されている。また、透明ガラス基板SUB1,SU
B2のそれぞれの内側(液晶LC側)の表面には、液晶
の初期配向を制御する配向膜ORI1,ORI2が設け
られており、透明ガラス基板SUB1,SUB2のそれ
ぞれの外側の表面には、偏光板POL1,POL2が設
けられている。
As shown in FIGS. 5 to 7, the liquid crystal composition layer L
With reference to C, a thin film transistor TFT, a storage capacitor Cstg, and an electrode group are formed on the lower transparent glass substrate SUB1 side, and a color filter FIL and a light shielding black matrix pattern BM are formed on the upper transparent glass substrate SUB2 side. In addition, the transparent glass substrates SUB1, SU
Alignment films ORI1 and ORI2 for controlling the initial alignment of the liquid crystal are provided on the inner surface (the liquid crystal LC side) of each of B2, and a polarizing plate is provided on each outer surface of the transparent glass substrates SUB1 and SUB2. POL1 and POL2 are provided.

【0029】図5〜図7にあるように、本実施例ではベ
タITO対向電極CTがゲート信号線GLと同層で、櫛
歯ITOの画素電極PXは信号線DL上に形成された保
護絶縁膜PSV上に形成された構造となっている。従っ
て、断面図でPXとCTはゲート絶縁膜GIと保護絶縁
膜PSVで挟まれこれが保持容量Cstgを形成してい
る。コモン信号線CLは対向電極CTと同一層内で接触
している。ゲート絶縁膜GI及び保護絶縁膜PSVは、
SiO2あるいはSixyによって形成することができ
る。
As shown in FIGS. 5 to 7, in this embodiment, the solid ITO counter electrode CT is in the same layer as the gate signal line GL, and the pixel electrode PX of the comb tooth is formed on the signal line DL. The structure is formed on the film PSV. Therefore, in the cross-sectional view, PX and CT are sandwiched between the gate insulating film GI and the protective insulating film PSV, and this forms the storage capacitor Cstg. The common signal line CL is in contact with the counter electrode CT in the same layer. The gate insulating film GI and the protective insulating film PSV
It can be formed by SiO 2 or Si x N y.

【0030】3.TFT基板 以下に、下側透明ガラス基板SUB1側(TFT基板)
の構成を詳しく説明する。3.1.薄膜トランジスタTFT 図6にその断面図を示す薄膜トランジスタTFTは、ゲ
ート電極GTに正のバイアスを印加すると、ソース−ド
レイン間のチャネル抵抗が小さくなり、バイアスを零に
すると、チャネル抵抗は大きくなるように動作する。薄
膜トランジスタTFTは、図6に示すように、ゲート電
極GT、絶縁膜GI、i型(真性、intrinsic、導電型
決定不純物がドープされていない)非晶質シリコン(S
i)からなるi型半導体層AS、一対のソース電極SD
1、ドレイン電極SD2を有する。なお、ソース、ドレ
インは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。
[0030] 3. Below the TFT substrate , the lower transparent glass substrate SUB1 side (TFT substrate)
Will be described in detail. 3.1. Thin film transistor TFT The thin film transistor TFT whose sectional view is shown in FIG. 6 operates so that the channel resistance between the source and the drain decreases when a positive bias is applied to the gate electrode GT, and the channel resistance increases when the bias is zero. I do. As shown in FIG. 6, the thin film transistor TFT includes a gate electrode GT, an insulating film GI, an i-type (intrinsic, intrinsic, and conductivity type determining impurity-doped) amorphous silicon (S
i) -type semiconductor layer AS comprising i) and a pair of source electrodes SD
1. It has a drain electrode SD2. It should be understood that the source and the drain are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is inverted during the operation, so that the source and the drain are interchanged during the operation. However, in the following description, one is fixed and the other is fixed as a drain for convenience.

【0031】3.2.ゲート電極GT ゲート電極GTはゲート信号線GLと連続して形成され
ており、ゲート信号線GLの一部の領域がゲート電極G
Tとなるように構成されている。ゲート電極GTは薄膜
トランジスタTFTの能動領域を超える部分である。本
例では、ゲート電極GTは、単層の導電膜g1で形成さ
れている。導電膜g1としては例えばスパッタで形成さ
れたクロム−モリブデン合金(Cr−Mo)膜が用いら
れるがそれに限ったものではない。また、異種の金属を
2層形成しても良い。
3.2. Gate electrode GT The gate electrode GT is formed continuously with the gate signal line GL, and a partial region of the gate signal line GL is
T is configured. The gate electrode GT is a portion beyond the active area of the thin film transistor TFT. In this example, the gate electrode GT is formed of a single-layer conductive film g1. As the conductive film g1, for example, a chromium-molybdenum alloy (Cr-Mo) film formed by sputtering is used, but not limited thereto. Further, two layers of different kinds of metals may be formed.

【0032】3.3.ゲート信号線GL ゲート信号線GLは導電膜g1で構成されている。この
ゲート信号線GLの導電膜g1はゲート電極GTの導電
膜g1と同一製造工程で形成され、かつ一体に構成され
ている。このゲート信号線GLにより、外部回路からゲ
ート電圧VGをゲート電極GTに供給する。本例では、
導電膜g1としては例えばスパッタで形成されたクロム
−モリブデン合金(Cr−Mo)膜が用いられる。ま
た、ゲート信号線GL及びゲート電極GTの材質はクロ
ム−モリブデン合金のみに限られたものではなく、たと
えば、低抵抗化のためにアルミニウム又はアルミニウム
合金をクロム−モリブデンで包み込んだ2層構造として
もよい。
3.3. Gate signal line GL The gate signal line GL is formed of the conductive film g1. The conductive film g1 of the gate signal line GL is formed in the same manufacturing process as the conductive film g1 of the gate electrode GT, and is integrally formed. Through this gate signal line GL, a gate voltage VG is supplied from an external circuit to the gate electrode GT. In this example,
As the conductive film g1, for example, a chromium-molybdenum alloy (Cr-Mo) film formed by sputtering is used. Further, the material of the gate signal line GL and the gate electrode GT is not limited to the chromium-molybdenum alloy. Good.

【0033】3.4.コモン電圧信号線CL コモン電圧信号線CLは導電膜g1で構成されている。
このコモン電圧信号線CLの導電膜g1はゲート電極G
T、ゲート信号線GL及び対向電極CTの導電膜g1と
同一製造工程で形成され、かつ対向電極CTと一体形成
されている。このコモン電圧信号線CLにより、外部回
路からコモン電圧Vcomを対向電極CTに供給する。
また、コモン電圧信号線CLの材質はクロム−モリブデ
ン合金のみに限られたものではなく、たとえば、低抵抗
化のためにアルミニウム又はアルミニウム合金をクロム
−モリブデンで包み込んだ2層構造としてもよい。
3.4. Common voltage signal line CL The common voltage signal line CL is formed of the conductive film g1.
The conductive film g1 of the common voltage signal line CL is connected to the gate electrode G
T, the gate signal line GL, and the conductive film g1 of the counter electrode CT are formed in the same manufacturing process, and are formed integrally with the counter electrode CT. The common voltage Vcom is supplied from an external circuit to the common electrode CT through the common voltage signal line CL.
The material of the common voltage signal line CL is not limited to the chromium-molybdenum alloy, but may be a two-layer structure in which aluminum or an aluminum alloy is wrapped with chromium-molybdenum to reduce the resistance.

【0034】3.5.絶縁膜GI 絶縁膜GIは、薄膜トランジスタTFTにおいて、ゲー
ト電極GTと共に半導体層ASに電界を与えるためのゲ
ート絶縁膜として使用される。絶縁膜GIはゲート電極
GT及びゲート信号線GLの上層に形成されている。絶
縁膜GIとしては、例えばプラズマCVDで形成された
窒化シリコン膜が選ばれ、2000〜4500Åの厚さ
に(本実施例では、3500Å程度)形成される。ま
た、絶縁膜GIはゲート信号線GL及びコモン電圧信号
線CLとドレイン信号線DLの層間絶縁膜としても働
き、それらの電気的絶縁にも寄与している。
3.5. Insulating film GI The insulating film GI is used as a gate insulating film for applying an electric field to the semiconductor layer AS together with the gate electrode GT in the thin film transistor TFT. The insulating film GI is formed above the gate electrode GT and the gate signal line GL. As the insulating film GI, for example, a silicon nitride film formed by plasma CVD is selected, and is formed to a thickness of 2000 to 4500 ° (about 3500 ° in this embodiment). The insulating film GI also functions as an interlayer insulating film between the gate signal line GL, the common voltage signal line CL, and the drain signal line DL, and also contributes to their electrical insulation.

【0035】3.6.i型半導体層AS i型半導体層ASは、非晶質シリコンで、150〜25
00Åの厚さに(本実施例では、1200Å程度の膜
厚)形成される。層d0はオーミックコンタクト用のリ
ン(P)をドープしたN(+)型非晶質シリコン半導体
層であり、下側にi型半導体層ASが存在し、上側に導
電層d1が存在するところのみに残されている。i型半
導体層AS及び層d0は、ゲート信号線GL及びコモン
電圧信号線CLとドレイン信号線DLとの交差部(クロ
スオーバ部)の両者間にも設けられている。この交差部
のi型半導体層ASは交差部におけるゲート信号線GL
及び対向電圧信号線CLとドレイン信号線DLとの短絡
を低減する。
3.6. i-type semiconductor layer AS The i-type semiconductor layer AS is made of amorphous silicon and has a thickness of 150 to 25.
It is formed to a thickness of 00 ° (in this embodiment, a thickness of about 1200 °). The layer d0 is an N (+)-type amorphous silicon semiconductor layer doped with phosphorus (P) for ohmic contact, and is located only where the i-type semiconductor layer AS exists on the lower side and the conductive layer d1 exists on the upper side. Has been left. The i-type semiconductor layer AS and the layer d0 are also provided between the gate signal line GL and the intersection (crossover portion) between the common voltage signal line CL and the drain signal line DL. The i-type semiconductor layer AS at the intersection is the gate signal line GL at the intersection.
In addition, a short circuit between the counter voltage signal line CL and the drain signal line DL is reduced.

【0036】3.7.ソース電極SD1、ドレイン電極
SD2 ソース電極SD1、ドレイン電極SD2のそれぞれは、
N(+)型半導体層d0に接触する導電膜d1から構成
されている。Cr−Mo膜は低応力であるので、比較的
膜厚を厚く形成することができ、配線の低抵抗化に寄与
する。また、Cr−Mo膜はN(+)型半導体層d0と
の接着性も良好である。
3.7. Source electrode SD1, drain electrode
SD2 Each of the source electrode SD1 and the drain electrode SD2 is
It is composed of a conductive film d1 in contact with the N (+) type semiconductor layer d0. Since the Cr—Mo film has low stress, it can be formed relatively thick, which contributes to lowering the resistance of the wiring. Further, the Cr—Mo film has good adhesion to the N (+) type semiconductor layer d0.

【0037】3.8.ドレイン信号線DL ドレイン信号線DLはソース電極SD1、ドレイン電極
SD2と同層で構成されている。また、ドレイン信号線
DLはドレイン電極SD2と一体に形成されている。本
例では、導電膜d1はスパッタで形成したクロム−モリ
ブデン合金(Cr−Mo)膜を用い、500〜3000
Åの厚さに(本実施例では、2500Å程度)形成され
る。Cr−Mo膜は低応力であるので、比較的膜厚を厚
く形成することができ、配線の低抵抗化に寄与する。ま
た、Cr−Mo膜はN(+)型半導体層d0との接着性
も良好である。導電膜d1として、Cr−Mo膜の他に
高融点金属(Mo,Ti,Ta,W)膜、高融点金属シ
リサイド(MoSi2,TiSi2,TaSi2,WS
2)膜を用いてもよく、また、アルミニウム等との積
層構造にしてもよい。
3.8. Drain signal line DL The drain signal line DL is formed in the same layer as the source electrode SD1 and the drain electrode SD2. Further, the drain signal line DL is formed integrally with the drain electrode SD2. In this example, the conductive film d1 uses a chromium-molybdenum alloy (Cr-Mo) film formed by sputtering, and is 500 to 3000.
Å (in this embodiment, about 2500 Å). Since the Cr—Mo film has low stress, it can be formed relatively thick, which contributes to lowering the resistance of the wiring. Further, the Cr—Mo film has good adhesion to the N (+) type semiconductor layer d0. As the conductive film d1, a high melting point metal (Mo, Ti, Ta, W) film, a high melting point metal silicide (MoSi 2 , TiSi 2 , TaSi 2 , WS) in addition to the Cr—Mo film.
i 2 ) A film may be used, or a laminated structure with aluminum or the like may be used.

【0038】3.9.蓄積容量Cstg 蓄積容量Cstgを形成する導電膜ITO2は、対向電
極CTを形成する導電膜ITO1と重なるように形成さ
れている。この重ね合わせは、図7からも明らかなよう
に、画素電極PXと対向電極CTの間で蓄積容量(静電
容量素子)Cstgを構成する。この蓄積容量Cstg
の誘電体膜は、保護膜PSVと薄膜トランジスタTFT
のゲート絶縁膜として使用される絶縁膜GIで構成され
ている。図4に示すように、平面的には蓄積容量Cst
gは画素内の画素電極PXと対向電極CTの重なり部分
として形成されている。
3.9. Storage Capacitor Cstg The conductive film ITO2 forming the storage capacitor Cstg is formed to overlap the conductive film ITO1 forming the counter electrode CT. This superposition forms a storage capacitor (capacitance element) Cstg between the pixel electrode PX and the counter electrode CT, as is clear from FIG. This storage capacity Cstg
Is a protective film PSV and a thin film transistor TFT
And an insulating film GI used as a gate insulating film. As shown in FIG. 4, the storage capacitance Cst
g is formed as an overlapping portion of the pixel electrode PX and the counter electrode CT in the pixel.

【0039】3.10.保護膜PSV 薄膜トランジスタTFT上には保護膜PSVが設けられ
ている。保護膜PSVは主に薄膜トランジスタTFTを
湿気等から保護するために設けられており、透明性が高
くしかも耐湿性の良いものを使用する。保護膜PSV
は、例えばプラズマCVD装置で形成した酸化シリコン
膜や窒化シリコン膜からなり、0.1〜1μm程度の膜
厚で形成する。保護膜PSVは、外部接続端子DTM,
GTMを露出するよう除去されている。保護膜PSVと
絶縁膜GIの厚さ関係に関しては、前者は保護効果を考
え厚くされ、後者はトランジスタの相互コンダクタンス
gmを考えて薄くされる。また、保護膜PSVは、ポリ
イミド等の有機膜を厚く構成したものとの積層構造とし
ても良い。
3.10. Protective Film PSV A protective film PSV is provided on the thin film transistor TFT. The protective film PSV is provided mainly for protecting the thin film transistor TFT from moisture and the like, and uses a film having high transparency and good moisture resistance. Protective film PSV
Is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus and has a thickness of about 0.1 to 1 μm. The protective film PSV includes external connection terminals DTM,
Removed to expose GTM. Regarding the thickness relationship between the protective film PSV and the insulating film GI, the former is made thicker in consideration of the protective effect, and the latter is made thinner in consideration of the transconductance gm of the transistor. Further, the protective film PSV may have a laminated structure with a thick organic film such as polyimide.

【0040】3.11.画素電極PX 画素電極PXは、透明導電体であるITOで形成され、
同じくITOで形成される対向電極CTとの間で蓄積容
量を形成している。3.12.対向電極CT 対向電極CTはITOで形成され、コモン電圧信号線C
Lと同層で接続されている。対向電極CTにはコモン電
圧Vcomが印加されるように構成されている。本実施
例では、コモン電圧Vcomはドレイン信号線DLに印
加される最小レベルの駆動電圧Vdminと最大レベル
の駆動電圧Vdmaxとの中間直流電位から、薄膜トラ
ンジスタ素子TFTをオフ状態にするときに発生するフ
ィードスルー電圧ΔVs分だけ低い電位に設定される。
3.11. Pixel electrode PX The pixel electrode PX is formed of ITO which is a transparent conductor,
Similarly, a storage capacitor is formed with the counter electrode CT formed of ITO. 3.12. Counter electrode CT The counter electrode CT is formed of ITO, and the common voltage signal line C
L and the same layer. The common voltage Vcom is applied to the counter electrode CT. In this embodiment, the common voltage Vcom is a feed voltage generated when the thin film transistor element TFT is turned off from an intermediate DC potential between the minimum level drive voltage Vdmin and the maximum level drive voltage Vdmax applied to the drain signal line DL. The potential is set lower by the through voltage ΔVs.

【0041】4.カラーフィルタ基板 次に、図4、図5に戻り、上側透明ガラス基板SUB2
側(カラーフィルタ基板)の構成を詳しく説明する。4.1.遮光膜BM 上部透明ガラス基板SUB2側には、図4に太線で示す
BM境界線の様に、不要な間隙部(画素電極PXと対向
電極CT以外の隙間)からの透過光が表示面側に出射し
て、コントラスト比等を低下させないように遮光膜BM
(いわゆるブラックマトリクス)を形成している。遮光
膜BMは、外部光又はバックライト光がi型半導体層A
Sに入射しないようにする役割も果たしている。すなわ
ち、薄膜トランジスタTFTのi型半導体層ASは上下
にある遮光膜BM及び大き目のゲート電極GT(図6)
によってサンドイッチにされ、外部の自然光やバックラ
イト光が当たらなくなる。図4に示す遮光膜BMは、1
つの画素についてしか示していないが、すべての画素毎
に内側が開口になるように形成されている。また、この
パターンは、1例である。
[0041] 4. The color filter substrate Next, FIG. 4, returning to FIG. 5, the upper transparent glass substrate SUB2
The configuration of the side (color filter substrate) will be described in detail. 4.1. On the transparent glass substrate SUB2 side above the light-shielding film BM , transmitted light from an unnecessary gap (a gap other than the pixel electrode PX and the counter electrode CT) is transmitted to the display surface side as shown by a BM boundary line shown by a thick line in FIG. The light shielding film BM is emitted so as not to lower the contrast ratio and the like.
(A so-called black matrix). The light-shielding film BM is formed such that the external light or the backlight is
It also plays a role in preventing incidence on S. That is, the i-type semiconductor layer AS of the thin film transistor TFT includes the upper and lower light shielding films BM and the large gate electrode GT (FIG. 6).
And sandwiched out, so that natural light and backlight from outside do not shine. The light shielding film BM shown in FIG.
Although only one pixel is shown, it is formed so that the inside is open for every pixel. This pattern is an example.

【0042】櫛歯電極端部等の電界方向が乱れる部分に
おいては、その部分の表示は、画素内の映像情報に1対
1で対応し、かつ、黒の場合には黒、白の場合には白に
なるため、表示の一部として利用することが可能であ
る。但し、遮光膜BMは光に対する遮蔽性を有しなけれ
ばならない。特に画素電極PXと対向電極CTの間の隙
間は、ドレイン信号線方向のクロストーク(縦スミア)
を抑制するために、光学濃度3以上が必要である。
In a portion where the direction of the electric field is disturbed, such as an end portion of a comb-tooth electrode, the display of the portion corresponds to the video information in the pixel on a one-to-one basis. Is white, so that it can be used as part of the display. However, the light shielding film BM must have a light shielding property. In particular, the gap between the pixel electrode PX and the counter electrode CT is a crosstalk (vertical smear) in the drain signal line direction.
In order to suppress this, an optical density of 3 or more is required.

【0043】遮光膜BMはCr等の導電性を有する金属
で形成してもよいが、画素電極PXと対向電極CTの間
の電界に影響を与えないように絶縁性の高い膜で形成す
る方が好ましい。本実施例では黒色の有機顔料をレジス
ト材に混入し、1.2μm程度の厚さで形成している。
光に対する遮蔽性を向上させるために、カーボン、チタ
ン酸化物(TixOy)を、絶縁性が液晶組成物層内の
電界に影響を与えない108Ωcm以上を維持できる範
囲で、混入させても良い。
The light-shielding film BM may be formed of a conductive metal such as Cr, but is preferably formed of a highly insulating film so as not to affect the electric field between the pixel electrode PX and the counter electrode CT. Is preferred. In this embodiment, a black organic pigment is mixed into a resist material to form a film having a thickness of about 1.2 μm.
In order to improve the light shielding property, carbon or titanium oxide (TixOy) may be mixed in a range where the insulating property can maintain 10 8 Ωcm or more that does not affect the electric field in the liquid crystal composition layer. .

【0044】また、遮光膜BMは各行の有効表示領域を
仕切っているため、各行の画素の輪郭をはっきりとさせ
る役割も持つ。遮光膜BMは周辺部にも額縁状に形成さ
れ、そのパターンは図4に示すマトリクス部のパターン
と連続して形成されている。周辺部の遮光膜BMは、シ
ール部SL(図10参照)の外側に延長され、パソコン
等の実装機に起因する反射光等の漏れ光がマトリクス部
に入り込むのを防ぐと共に、バックライト等の光が表示
エリア外に漏れるのも防いでいる。他方、この遮光膜B
Mは基板SUB2の縁よりも約0.3〜1.0mm程内
側に留められ、基板SUB2の切断領域を避けて形成さ
れている。
Further, since the light-shielding film BM partitions the effective display area of each row, it also has a role of clarifying the outline of the pixels of each row. The light-shielding film BM is also formed in a peripheral part in a frame shape, and its pattern is formed continuously with the pattern of the matrix part shown in FIG. The light-shielding film BM in the peripheral portion is extended outside the seal portion SL (see FIG. 10) to prevent leaked light such as reflected light due to a mounting machine such as a personal computer from entering the matrix portion, and to prevent the backlight and the like from being emitted. Light is prevented from leaking out of the display area. On the other hand, this light shielding film B
M is fixed about 0.3 to 1.0 mm inside the edge of the substrate SUB2, and is formed so as to avoid the cutting region of the substrate SUB2.

【0045】4.2.カラーフィルタFIL カラーフィルタFILは、画素に対向する位置に赤、
緑、青の繰り返しでストライプ状に形成される。カラー
フィルタFILは遮光膜BM部分と重なるように形成さ
れている。
4.2. Color filter FIL The color filter FIL has red,
The stripes are formed by repeating green and blue. The color filter FIL is formed so as to overlap the light shielding film BM.

【0046】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色顔料で染め、固着
処理を施し、赤色フィルタRを形成する。次に、同様な
工程を施すことによって、緑色フィルタG、青色フィル
タBを順次形成する。なお、染色には染料を用いてもよ
い。
The color filter FIL can be formed as follows. First, a dye base such as an acrylic resin is formed on the surface of the upper transparent glass substrate SUB2, and the dye base other than the red filter formation region is removed by photolithography. Thereafter, the dyed base material is dyed with a red pigment and subjected to a fixing treatment to form a red filter R. Next, by performing similar steps, a green filter G and a blue filter B are sequentially formed. Note that a dye may be used for dyeing.

【0047】4.3.オーバーコート膜OC オーバーコート膜OCは、カラーフィルタFILの染料
の液晶組成物層LCへの漏洩の防止、及びカラーフィル
タFIL、遮光膜BMによる段差の平坦化のために設け
られている。オーバーコート膜OCは、例えばアクリル
樹脂、エポキシ樹脂等の透明樹脂材料で形成されてい
る。また、オーバーコート膜として、流動性の良いポリ
イミド等の有機膜を使用しても良い。
4.3. Overcoat film OC The overcoat film OC is provided to prevent the dye of the color filter FIL from leaking into the liquid crystal composition layer LC and to flatten the steps formed by the color filter FIL and the light shielding film BM. The overcoat film OC is formed of a transparent resin material such as an acrylic resin and an epoxy resin. Further, as the overcoat film, an organic film such as polyimide having good fluidity may be used.

【0048】5.液晶層及び偏向板 次に、液晶層、配向膜、偏光板等について説明する。5.1.液晶層 液晶組成物LCとしては、誘電率異方性Δεが正で、そ
の値が9.2で、屈折率異方性Δnが0.091(58
9nm、20℃)、弾性定数の比K11/K22が2.
6のネマティック液晶を用いた。本実施例においては、
弾性定数比K11/K22を上げるために「H.Takatsu,
K.Takeuchi, M.Sasaki, H.Ohnishi andM.Schdt, Molec
ular Crystal, Liquid Crystal, 1991, vo.l206, pp.15
9-177」に記載されたメトキシプロピルあるいはアルケニ
ル末端基を持つ、フッ素修飾されたシクロヘキサンある
いはバイシクロヘキサンからなる分子を組成に含む液晶
組成物を用いた。また、本実施例に用いた液晶組成物
は、その回転粘性係数が91mPa・sと低粘度であ
る。なお、液晶組成物の構成は上記の組成に限らず、弾
性定数比K11/K22が2.4以上となる組成物であ
れば良い。
[0048] 5. Liquid crystal layer and polarizing plate Next, a liquid crystal layer, an alignment film, a polarizing plate and the like will be described. 5.1. As the liquid crystal composition LC, the dielectric anisotropy Δε is positive, the value is 9.2, and the refractive index anisotropy Δn is 0.091 (58
9 nm, 20 ° C.), and the elastic constant ratio K11 / K22 is 2.
No. 6 nematic liquid crystal was used. In this embodiment,
In order to increase the elastic constant ratio K11 / K22, "H.Takatsu,
K. Takeuchi, M. Sasaki, H. Ohnishi and M. Schdt, Molec
ular Crystal, Liquid Crystal, 1991, vo.l206, pp.15
9-177 ", a liquid crystal composition containing a molecule comprising a fluorine-modified cyclohexane or bicyclohexane having a methoxypropyl or alkenyl terminal group was used. The liquid crystal composition used in this example has a low viscosity of 91 mPa · s in rotational viscosity. Note that the configuration of the liquid crystal composition is not limited to the above composition, and any composition may be used as long as the elastic constant ratio K11 / K22 is 2.4 or more.

【0049】液晶組成物層の厚み(ギャップ)は4.0
μmとし、リタデーションΔn・dは0.36μmとし
た。後述の配向膜と偏光板とを組み合わせ、液晶分子が
初期配向方向から電界方向に約45°回転したとき最大
透過率を得ることができ、可視光の範囲内で波長依存性
がほとんどない透過光を得ることができるようにする。
また、液晶組成物層の厚み(ギャップ)は、垂直配向処
理を施したポリマビーズで制御している。これにより、
黒表示時のビーズ周辺の液晶分子の配向を安定化し、良
好な黒レベルを得、コントラスト比を向上している。
The thickness (gap) of the liquid crystal composition layer was 4.0.
μm, and the retardation Δn · d was 0.36 μm. By combining an alignment film and a polarizing plate described later, the maximum transmittance can be obtained when the liquid crystal molecules are rotated by about 45 ° from the initial alignment direction to the electric field direction, and the transmitted light has almost no wavelength dependence within the visible light range. To be able to get
The thickness (gap) of the liquid crystal composition layer is controlled by polymer beads that have been subjected to a vertical alignment treatment. This allows
It stabilizes the orientation of liquid crystal molecules around the beads during black display, obtains a good black level, and improves the contrast ratio.

【0050】また、液晶組成物の比抵抗としては、10
9Ωcm以上1014Ωcm以下、好ましくは1011Ωc
m以上1013Ωcm以下のものを用いる。本方式では、
液晶組成物の抵抗が低くても、画素電極と対向電極間に
充電された電圧を十分保持することができ、その下限は
109Ωcm、好ましくは1011Ωcmである。これ
は、画素電極と対向電極を、同一基板上に構成している
ことによる。また、抵抗が高すぎると、製造工程で入っ
た静電気を緩和しにくいため、1014Ωcm以下、好ま
しくは1013Ωcm以下が良い。
The specific resistance of the liquid crystal composition is 10
9 Ωcm or more and 10 14 Ωcm or less, preferably 10 11 Ωc
m and 10 13 Ωcm or less are used. In this method,
Even if the resistance of the liquid crystal composition is low, the voltage charged between the pixel electrode and the counter electrode can be sufficiently maintained, and the lower limit is 10 9 Ωcm, preferably 10 11 Ωcm. This is because the pixel electrode and the counter electrode are formed on the same substrate. On the other hand, if the resistance is too high, it is difficult to alleviate static electricity that has entered during the manufacturing process, so the resistance is preferably 10 14 Ωcm or less, and more preferably 10 13 Ωcm or less.

【0051】5.2.配向膜 配向膜ORIとしては、ポリイミドを用いる。初期配向
方向RDRは上下基板で互いに平行にする。初期配向方
向を付与する方法としては、ラビングが最も一般的であ
るが、その他に斜方蒸着がある。初期配向方向RDRと
印加電界方向EDRとの関係は図8に示す。本実施例で
は、初期配向方向RDRは、水平方向に対して約75°
とした。なお、誘電率異方性が正の液晶組成物を用いる
本発明の構成においては、初期配向方向RDRと印加電
界方向EDRとのなす角度は、45゜以上90゜未満で
なければならない。
5.2. As the alignment film orientation film ORI, polyimide. The initial alignment direction RDR is made parallel to the upper and lower substrates. Rubbing is the most common method for imparting the initial alignment direction, but oblique evaporation is another method. FIG. 8 shows the relationship between the initial alignment direction RDR and the applied electric field direction EDR. In this embodiment, the initial alignment direction RDR is about 75 ° with respect to the horizontal direction.
And In the structure of the present invention using a liquid crystal composition having a positive dielectric anisotropy, the angle between the initial alignment direction RDR and the applied electric field direction EDR must be 45 ° or more and less than 90 °.

【0052】5.3.偏光板 偏光板POLとしては、導電性を有する偏光板を用い、
下側の偏光板POL1の偏光透過軸MAX1を初期配向
方向RDRと一致させ、上側の偏向板POL2の偏光透
過軸MAX2を、それに直交させる。図8にその関係を
示す。これにより、本発明の画素に印加される電圧(画
素電極PXと対向電極CTの間の電圧)を増加させるに
伴い、透過率が上昇するノーマリクローズ特性を得るこ
とができ、また、電圧無印加時には、良質な黒表示がで
きる。
5.3. Polarizing plate As a polarizing plate POL, using a polarizing plate having conductivity,
The polarization transmission axis MAX1 of the lower polarizing plate POL1 is made to coincide with the initial alignment direction RDR, and the polarization transmission axis MAX2 of the upper polarizing plate POL2 is made orthogonal to it. FIG. 8 shows the relationship. As a result, it is possible to obtain a normally closed characteristic in which the transmittance increases as the voltage applied to the pixel of the present invention (the voltage between the pixel electrode PX and the counter electrode CT) increases. In addition, high quality black display can be achieved.

【0053】なお、本実施例では、偏光板に導電性を持
たせることにより、外部からの静電気による表示不良及
びEMI対策を施している。導電性に関しては、静電気
による影響に対する対策のためだけであれば、シート抵
抗が108Ω/□以下、EMIに対しても対策するので
あれば、104Ω/□以下とするのが望ましい。また、
ガラス基板の液晶組成物の挟持面の裏面(偏光板を粘着
させる面)に導電層を設けてもよい。
In this embodiment, measures are taken against display failure and EMI caused by external static electricity by giving the polarizing plate conductivity. Regarding the conductivity, the sheet resistance is desirably 10 8 Ω / □ or less if only for measures against the effects of static electricity, and 10 4 Ω / □ or less if measures are also taken for EMI. Also,
A conductive layer may be provided on the back surface of the holding surface of the liquid crystal composition of the glass substrate (the surface on which the polarizing plate is adhered).

【0054】6.マトリクス周辺の構成 図9は、上下のガラス基板SUB1,SUB2を含む表
示パネルPNLのマトリクス(AR)周辺の要部を示す
平面図である。また、図10は、左側に走査回路が接続
されるべき外部接続端子GTM付近の断面を示し、右側
に外部接続端子が無いところのシール部付近の断面を示
す図である。
6 Configuration around Matrix FIG. 9 is a plan view showing a main part around a matrix (AR) of the display panel PNL including the upper and lower glass substrates SUB1 and SUB2. FIG. 10 is a diagram showing a cross section near the external connection terminal GTM to which the scanning circuit is to be connected on the left side, and a cross section near the seal portion where there is no external connection terminal on the right side.

【0055】このパネルの製造では、小さいサイズであ
ればスループット向上のため1枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図9、図10は後者の例を示す
もので、図9、図10の両図とも上下基板SUB1,S
UB2の切断後を表しており、LNは両基板の切断前の
縁を示す。
[0055] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared A glass substrate of a standardized size is processed even in a variety, and the size is reduced to a size suitable for each type. In each case, the glass is cut after passing through one process. FIGS. 9 and 10 show the latter example. In both FIGS. 9 and 10, the upper and lower substrates SUB1, S
This represents the state after the cutting of UB2, and LN indicates the edge of both substrates before cutting.

【0056】いずれの場合も、完成状態では外部接続端
子群Tg,Td及び端子CTMが存在する(図9で上辺
と左辺の)部分はそれらを露出するように上側基板SU
B2の大きさが下側基板SUB1よりも内側に制限され
ている。端子群Tg,Tdはそれぞれ後述する走査回路
接続用端子GTM、ドレイン信号回路接続用端子DTM
とそれらの引出配線部を集積回路チップCHI(図16
参照)が搭載されたテープキャリアパッケージTCP
(図16参照)の単位に複数本まとめて名付けたもので
ある。
In any case, in the completed state, the external connection terminal groups Tg and Td and the terminal CTM are present (the upper side and the left side in FIG. 9) so that the upper substrate SU is exposed.
The size of B2 is limited inside the lower substrate SUB1. The terminal groups Tg and Td are respectively a scanning circuit connection terminal GTM and a drain signal circuit connection terminal DTM described later.
And their leading wiring portions are integrated circuit chip CHI (FIG. 16)
Tape carrier package TCP equipped with
(Refer to FIG. 16).

【0057】各群のマトリクス部から外部接続端子部に
至るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージTCPの配列ピッチ及び各パッ
ケージTCPにおける接続端子ピッチに表示パネルPN
Lの端子DTM,GTMを合わせるためである。また、
対向電極端子CTMは、対向電極CTにコモン電圧を外
部回路から与えるための端子である。マトリクス部のコ
モン電圧信号線CLは、走査回路用端子GTMの反対側
(図9では右側)に引き出し、各コモン電圧信号線を共
通バスラインCBで一纏めにして、対向電極端子CTM
に接続している。
The lead wiring from the matrix section of each group to the external connection terminal section is inclined as approaching both ends. This is because the display panel PN is at the arrangement pitch of the package TCP and the connection terminal pitch of each package TCP.
This is for matching the L terminals DTM and GTM. Also,
The counter electrode terminal CTM is a terminal for applying a common voltage to the counter electrode CT from an external circuit. The common voltage signal lines CL of the matrix section are led out to the opposite side (the right side in FIG. 9) of the scanning circuit terminal GTM, and the common voltage signal lines are grouped together by a common bus line CB to form a counter electrode terminal CTM.
Connected to

【0058】透明ガラス基板SUB1,SUB2の間に
はその縁に沿って、液晶封入口INJを除き、液晶LC
を封止するようにシールパターンSLが形成される。シ
ール材は例えばエポキシ樹脂から成る。配向膜ORI
1,ORI2の層は、シールパターンSLの内側に形成
される。偏光板POL1,POL2はそれぞれ下部透明
ガラス基板SUB1、上部透明ガラス基板SUB2の外
側の表面に構成されている。液晶LCは液晶分子の向き
を設定する下部配向膜ORI1と上部配向膜ORI2と
の間でシールパターンSLで仕切られた領域に封入され
ている。下部配向膜ORI1は、下部透明ガラス基板S
UB1側の保護膜PSV1の上部に形成される。
Between the transparent glass substrates SUB1 and SUB2, along the edges thereof, except for the liquid crystal filling opening INJ, the liquid crystal LC
Is formed to seal the sealing pattern SL. The sealing material is made of, for example, an epoxy resin. Orientation film ORI
The layers 1 and ORI2 are formed inside the seal pattern SL. The polarizing plates POL1 and POL2 are formed on the outer surfaces of the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, respectively. The liquid crystal LC is sealed in a region partitioned by the seal pattern SL between the lower alignment film ORI1 and the upper alignment film ORI2 for setting the direction of the liquid crystal molecules. The lower alignment film ORI1 is formed of a lower transparent glass substrate S
It is formed above the protective film PSV1 on the UB1 side.

【0059】この液晶表示装置は、下部透明ガラス基板
SUB1側、上部透明ガラス基板SUB2側で別個に種
々の層を積み重ね、シールパターンSLを基板SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガ
ラス基板SUB2とを重ね合わせ、シール材SLの開口
部INJから液晶LCを注入し、注入口INJをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。
In this liquid crystal display device, various layers are separately stacked on the lower transparent glass substrate SUB1 side and the upper transparent glass substrate SUB2 side, and a seal pattern SL is formed on the substrate SUB2.
Side, the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2 are overlapped, liquid crystal LC is injected from the opening INJ of the sealing material SL, the injection port INJ is sealed with epoxy resin or the like, and the upper and lower substrates are sealed. Assembled by cutting.

【0060】7.ゲート端子部 図11は、表示マトリクスのゲート信号線GLからその
外部接続端子GTMまでの接続構造を示す図である。図
11(a)は平面であり、図11(b)は図11(a)
のB−B切断線における断面を示している。なお、同図
は図9の左下方付近に対応し、斜め配線の部分は便宜状
一直線状で表した。図中Cr−Mo層g1は、判り易く
するためハッチングを施してある。
[0060] 7. Gate Terminal FIG. 11 is a diagram showing a connection structure from the gate signal line GL of the display matrix to its external connection terminal GTM. FIG. 11A is a plan view, and FIG. 11B is a plan view of FIG.
2 shows a cross section taken along the line BB of FIG. This figure corresponds to the vicinity of the lower left of FIG. 9, and the diagonal wiring portion is represented by a straight line for convenience. In the figure, the Cr-Mo layer g1 is hatched for easy understanding.

【0061】ゲート端子GTMは、Cr−Mo層g1
と、更にその表面を保護し、かつ、TCP(Tape Carri
er Package)との接続の信頼性を向上させるための透明
導電層ITO1とで構成されている。この透明導電層I
TO1は透明導電膜ITOを用いている。平面図におい
て、絶縁膜GI及び保護膜PSVは右側に形成されてお
り、左端に位置する端子部GTMはそれらから露出し外
部回路との電気的接触ができるようになっている。
The gate terminal GTM is a Cr-Mo layer g1
And further protect the surface and use TCP (Tape Carri
er Package) and a transparent conductive layer ITO1 for improving the reliability of connection. This transparent conductive layer I
TO1 uses a transparent conductive film ITO. In the plan view, the insulating film GI and the protective film PSV are formed on the right side, and the terminal portion GTM located on the left end is exposed therefrom so as to be able to make electrical contact with an external circuit.

【0062】図には、ゲート線GLとゲート端子の一つ
の対のみが示されているが、実際はこのような対が上下
に複数本並べられて端子群Tg(図13)が構成され、
ゲート端子の左端は、製造過程では、基板の切断領域を
越えて延長され配線SHg(図示せず)によって短絡さ
れる。製造過程における配向膜ORI1のラビング時等
の静電破壊防止に役立つ。
Although only one pair of the gate line GL and the gate terminal is shown in the figure, a plurality of such pairs are arranged vertically to form a terminal group Tg (FIG. 13).
In the manufacturing process, the left end of the gate terminal extends beyond the cutting region of the substrate and is short-circuited by a wiring SHg (not shown). This is useful for preventing electrostatic breakdown at the time of rubbing of the alignment film ORI1 in the manufacturing process.

【0063】8.ドレイン端子DTM 図12は、ドレイン信号線DLからその外部接続端子D
TMまでの接続を示す図である。図12(a)はその平
面を示し、図12(b)は図12(a)のB−B切断線
における断面を示す。なお、同図は図9の右上付近に対
応し、図面の向きは便宜上変えてあるが右端方向が基板
SUB1の上端部に該当する。
[0063] 8. Drain terminal DTM FIG. 12 shows the connection between the drain signal line DL and its external connection terminal D.
It is a figure showing connection to TM. FIG. 12A shows the plane, and FIG. 12B shows a cross section taken along the line BB of FIG. 12A. 9 corresponds to the vicinity of the upper right of FIG. 9 and the direction of the drawing is changed for convenience, but the right end direction corresponds to the upper end of the substrate SUB1.

【0064】外部接続ドレイン端子DTMは上下方向に
に配列され、ドレイン端子DTMは、図16に示すよう
に端子群Td(添字省略)を構成し、基板SUB1の切
断線を越えて更に延長され、製造過程中は静電破壊防止
のためその全てが互いに配線SHd(図示せず)によっ
て短絡される。ドレイン接続端子DTMは透明導電層I
TO1で形成されており、保護膜PSV1を除去した部
分でドレイン信号線DLと接続されている。この透明導
電膜ITO1はゲート端子GTMの時と同様に透明導電
膜ITOを用いている。マトリクス部からドレイン端子
部DTMまでの引出配線は、ドレイン信号線DLと同じ
レベルの層d1が構成されている。
The external connection drain terminals DTM are arranged in a vertical direction, and the drain terminals DTM constitute a terminal group Td (subscript omitted) as shown in FIG. 16, and are further extended beyond the cutting line of the substrate SUB1. During the manufacturing process, all of them are short-circuited to each other by a wiring SHd (not shown) to prevent electrostatic breakdown. The drain connection terminal DTM is a transparent conductive layer I
It is formed of TO1, and is connected to the drain signal line DL at a portion where the protective film PSV1 is removed. The transparent conductive film ITO1 uses the transparent conductive film ITO as in the case of the gate terminal GTM. The lead wiring from the matrix portion to the drain terminal portion DTM has a layer d1 at the same level as the drain signal line DL.

【0065】9.対向電極端子CTM 図13は、コモン電圧信号線CLからその外部接続端子
CTMまでの接続を示す図である。図13(a)はその
平面を示し、図13(b)は図13(a)のB−B切断
線における断面を示す。なお、同図は図9の左上付近に
対応する。
9. Counter electrode terminal CTM FIG. 13 is a diagram showing a connection from the common voltage signal line CL to the external connection terminal CTM. FIG. 13 (a) shows the plane, and FIG. 13 (b) shows a cross section taken along the line BB of FIG. 13 (a). This figure corresponds to the vicinity of the upper left of FIG.

【0066】各コモン電圧信号線CLは、共通バスライ
ンCBで一纏めして対向電極端子CTMに引き出されて
いる。共通バスラインCBは導電層g1の上に導電層g
3(図示せず)を積層し、透明導電層ITO1でそれら
を電気的に接続した構造となっている。これは、共通バ
スラインCBの抵抗を低減し、コモン電圧が外部回路か
ら各コモン電圧信号線CLに十分に供給されるようにす
るためである。本構造では、特に新たに導電層を付加す
ることなく、共通バスラインの抵抗を下げられるのが特
徴である。
The common voltage signal lines CL are led together to a common electrode terminal CTM by a common bus line CB. The common bus line CB is formed on the conductive layer g1 by the conductive layer g.
3 (not shown), and they are electrically connected by a transparent conductive layer ITO1. This is to reduce the resistance of the common bus line CB so that the common voltage is sufficiently supplied from the external circuit to each common voltage signal line CL. This structure is characterized in that the resistance of the common bus line can be reduced without adding a new conductive layer.

【0067】対向電極端子CTMは、導電層g1の上に
透明導電層ITO1が積層された構造になっている。こ
の透明導電膜ITO1は、他の端子の時と同様に透明導
電膜ITOを用いている。透明導電層ITO1により、
その表面を保護し、電蝕等を防ぐために耐久性のよい透
明導電層ITO1で、導電層g1を覆っている。また、
透明導電層ITO1と導電層g1及び導電層d1との接
続は、保護膜PSV及び絶縁膜GIを経由するスルーホ
ールを形成し導通を取っている。
The counter electrode terminal CTM has a structure in which a transparent conductive layer ITO1 is laminated on a conductive layer g1. This transparent conductive film ITO1 uses the transparent conductive film ITO like the other terminals. With the transparent conductive layer ITO1,
The conductive layer g1 is covered with a transparent conductive layer ITO1 having good durability in order to protect the surface and prevent electrolytic corrosion and the like. Also,
The connection between the transparent conductive layer ITO1 and the conductive layers g1 and d1 is made conductive by forming through holes via the protective film PSV and the insulating film GI.

【0068】10.表示装置全体等価回路 表示マトリクス部の等価回路とその周辺回路の結線図を
図14に示す。同図は回路図ではあるが、実際の幾何学
的配置に対応して描かれている。複数の画素が二次元状
に配列したマトリクス・アレイを形成しており、図中、
Xはドレイン信号線DLを意味し、添字G,B及びRが
それぞれ緑、青及び赤画素に対応して付与されている。
Yはゲート信号線GLを意味し、添字1,2,3,…,
endは走査タイミングの順序に従って付与されてい
る。ゲート信号線Y(添字省略)は垂直走査回路Vに接
続されており、ドレイン信号線X(添字省略)はドレイ
ン信号駆動回路Hに接続されている。SUPは、1つの
電圧源から複数の分圧した安定化された電圧源を得るた
めの電源回路やホスト(上位演算処理装置)からのCR
T(陰極線管)用の情報をTFT液晶表示装置用の情報
に交換する回路を含む回路である。
10. FIG. 14 shows a connection diagram of an equivalent circuit of the entire display device equivalent circuit display matrix portion and peripheral circuits thereof. Although the figure is a circuit diagram, it is drawn corresponding to an actual geometric arrangement. A plurality of pixels form a two-dimensional matrix array.
X means a drain signal line DL, and suffixes G, B, and R are given corresponding to green, blue, and red pixels, respectively.
Y means a gate signal line GL, and suffixes 1, 2, 3,.
The end is given according to the order of the scanning timing. The gate signal line Y (subscript omitted) is connected to the vertical scanning circuit V, and the drain signal line X (subscript omitted) is connected to the drain signal drive circuit H. The SUP is a power supply circuit for obtaining a plurality of divided and stabilized voltage sources from one voltage source, and a CR from a host (upper processing unit).
This is a circuit including a circuit for exchanging information for T (cathode ray tube) with information for a TFT liquid crystal display device.

【0069】11.駆動方法 図15に、本実施例の液晶表示装置の駆動波形を示す。
ゲート信号VGは1走査期間ごとに、オンレベルをと
り、その他はオフレベルをとる。ドレイン信号電圧VD
は、液晶層に印加したい電圧の2倍の振幅で正極と負極
を1フレーム毎に反転して1つの画素に伝えるように印
加する。ここで、ドレイン信号電圧VDは1列毎に極性
を反転し、2行毎にも極性を反転する。これにより、極
性が反転した画素が上下左右にとなりあう構成(ドット
反転駆動)となり、フリッカ、クロストーク(スミア)
を発生しにくくすることができる。
11. Driving Method FIG. 15 shows a driving waveform of the liquid crystal display device of this embodiment.
The gate signal VG takes an on level every scanning period, and takes an off level in the others. Drain signal voltage VD
Is applied so that the positive electrode and the negative electrode are inverted for each frame at twice the amplitude of the voltage to be applied to the liquid crystal layer and transmitted to one pixel. Here, the polarity of the drain signal voltage VD is inverted every column, and the polarity is also inverted every two rows. This results in a configuration (dot inversion drive) in which the pixels whose polarity has been inverted are vertically and horizontally, and flicker and crosstalk (smear)
Is less likely to occur.

【0070】また、コモン電圧VCはドレイン信号電圧
の極性反転のセンター電圧から、一定量さげた電圧に設
定する。これは、薄膜トランジスタ素子がオンからオフ
に変わるときに発生するフィードスルー電圧を補正する
ものであり、液晶に直流成分の少ない交流電圧VLCを
印加するために行う(液晶は直流が印加されると、残
像、劣化等が激しくなるため)。
Further, the common voltage VC is set to a voltage deviated by a fixed amount from the center voltage of the polarity inversion of the drain signal voltage. This is for correcting a feedthrough voltage generated when the thin film transistor element changes from on to off, and is performed to apply an AC voltage VLC having a small DC component to the liquid crystal. Afterimages, deterioration, etc. become severe).

【0071】12.表示パネルPNLと駆動回路基板P
CB1 図16は、図9等に示した表示パネルPNLにドレイン
信号駆動回路Hと垂直走査回路Vを接続した状態を示す
上面図である。CHIは表示パネルPNLを駆動させる
駆動ICチップ(下側の5個は垂直走査回路側の駆動I
Cチップ、左の10個ずつはドレイン信号駆動回路側の
駆動ICチップ)である。TCPは、駆動用ICチップ
CHIがテープ・オートメイティド・ボンディング法
(TAB)により実装されたテープキャリアパッケー
ジ、PCB1は上記TCPやコンデンサ等が実装された
駆動回路基板で、ドレイン信号駆動回路用とゲート信号
駆動回路用の2つに分割されている。
12. Display panel PNL and drive circuit board P
CB1 FIG. 16 is a top view showing a state where the drain signal drive circuit H and the vertical scanning circuit V are connected to the display panel PNL shown in FIG. CHI is a driving IC chip for driving the display panel PNL (the lower five are driving ICs on the vertical scanning circuit side).
The C chip and the ten left chips are drive IC chips on the drain signal drive circuit side. TCP is a tape carrier package on which a driving IC chip CHI is mounted by a tape automated bonding method (TAB), and PCB1 is a driving circuit board on which the above-mentioned TCP, capacitors, etc. are mounted. It is divided into two for the gate signal drive circuit.

【0072】FGPはフレームグランドパッドであり、
シールドケースSHDに切り込んで設けられたバネ状の
破片が半田付けされる。FCは下側の駆動回路基板PC
B1と左側の駆動回路基板PCB1を電気的に接続する
フラットケーブルである。フラットケーブルFCとして
は図に示すように、複数のリード線(りん青銅の素材に
Sn鍍金を施したもの)をストライプ状のポリエチレン
層とポリビニルアルコール層とでサンドイッチして支持
したものを使用する。
FGP is a frame ground pad,
A spring-shaped fragment provided by cutting into the shield case SHD is soldered. FC is the lower drive circuit board PC
This is a flat cable for electrically connecting B1 to the left drive circuit board PCB1. As shown in the drawing, a flat cable FC is used in which a plurality of lead wires (phosphor bronze material plated with Sn) are sandwiched and supported by a striped polyethylene layer and a polyvinyl alcohol layer.

【0073】13.製造方法 次に、上述した液晶表示装置の基板SUB1側の製造方
法について図17、図18を参照して説明する。図にお
いて、中央には工程名の略称を示し、左側には図6に示
す薄膜トランジスタTFT部分、右側には図11に示す
ゲート端子付近の断面形状で見た加工の流れを示す。工
程A〜工程Fは各写真処理に対応して区分けしたもの
で、各工程のいずれの断面図も写真処理後の加工が終わ
りフォトレジストを除去した段階を示している。なお、
写真処理とは、フォトレジストの塗布からマスクを使用
した選択露光を経てそれを現像するまでの一連の作業を
指すものとする。以下、工程Aから工程Cまでを図17
を参照して説明し、工程Dから工程Fまでを図18を参
照して説明するが、繰返しの説明は避ける。
13. Manufacturing Method Next, a method of manufacturing the liquid crystal display device on the substrate SUB1 side will be described with reference to FIGS. In the figure, the abbreviation of the process name is shown in the center, the thin film transistor TFT portion shown in FIG. 6 is shown on the left side, and the processing flow as seen in the cross section near the gate terminal shown in FIG. 11 is shown on the right side. Processes A to F are classified according to the respective photographic processes, and all the cross-sectional views of each process show the stage where the processing after the photographic processes is completed and the photoresist is removed. In addition,
The photographic processing refers to a series of operations from application of a photoresist to selective exposure using a mask to development. Hereinafter, steps A to C are described with reference to FIG.
, And steps D to F will be described with reference to FIG. 18, but repeated description will be omitted.

【0074】(a)工程A AN635ガラス(商品名)からなる下部透明ガラス基
板SUB1上に、膜厚が100ÅのITOからなる導電
膜ITO1をスパッタリングにより設ける。写真処理
後、HBr溶液により導電膜ITO1を選択的にエッチ
ングする。それによって対向電極CTを形成する。
(A) Step A On the lower transparent glass substrate SUB1 made of AN635 glass (trade name), a conductive film ITO1 made of ITO having a thickness of 100 ° is provided by sputtering. After the photographic processing, the conductive film ITO1 is selectively etched with an HBr solution. Thereby, the counter electrode CT is formed.

【0075】(b)工程B 次に、膜厚が2000ÅのCrからなる導電膜g1をス
パッタリングにより設ける。写真処理後、硝酸第2セリ
ウムアンモンで導電膜g1を選択的にエッチングする。
それによって、ゲート電極GT、ゲート信号線GL、コ
モン電圧信号線CL、ゲート端子GTM、共通バスライ
ンCB1の第1導電層、対向電極端子CTM1の第1導
電層、ゲート端子GTMを接続するバスラインSHg
(図示せず)を形成する。ここで、電極材料はCrに限
定されず、Mo,Ti,Ta,W等でも良いし、これら
の合金でも良い。
(B) Step B Next, a conductive film g1 made of Cr and having a film thickness of 2000 ° is provided by sputtering. After the photographic processing, the conductive film g1 is selectively etched with ceric ammonium nitrate.
Thereby, the gate electrode GT, the gate signal line GL, the common voltage signal line CL, the gate terminal GTM, the first conductive layer of the common bus line CB1, the first conductive layer of the counter electrode terminal CTM1, and the bus line connecting the gate terminal GTM. SHg
(Not shown). Here, the electrode material is not limited to Cr, but may be Mo, Ti, Ta, W, or the like, or an alloy thereof.

【0076】(c)工程C プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が3500Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が1200Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置に水素ガス、ホスフィンガスを
導入して、膜厚が300ÅのN(+)型非晶質Si膜を
設ける。写真処理後、ドライエッチングガスとしてSF
6,CCl4を使用してN(+)型非晶質Si膜、i型非
晶質Si膜を選択的にエッチングすることにより、i型
半導体層ASの島を形成する。
(C) Step C An ammonia gas, a silane gas, and a nitrogen gas are introduced into a plasma CVD apparatus to provide a Si nitride film having a thickness of 3500 °, and a silane gas and a hydrogen gas are introduced into the plasma CVD apparatus to form a film. After providing an i-type amorphous Si film having a thickness of 1200 °, hydrogen gas and phosphine gas are introduced into a plasma CVD apparatus to form an N (+)-type amorphous Si film having a thickness of 300 °. After photo processing, SF is used as dry etching gas
6 , the N (+)-type amorphous Si film and the i-type amorphous Si film are selectively etched using CCl 4 to form islands of the i-type semiconductor layer AS.

【0077】(d)工程D 膜厚が300ÅのCrからなる導電膜d1をスパッタリ
ングにより設ける。写真処理後、導電膜d1を工程Bと
同様な液でエッチングし、ドレイン信号線DL、ソース
電極SD1、ドレイン電極SD2、共通バスラインCB
2の第1導電層、及びドレイン端子DTMを短絡するバ
スラインSHd(図示せず)を形成する。ここで、電極
材料はCrに限定されず、Mo,Ti,Ta,W等でも
良いし、これらの合金でも良い。
(D) Step D A conductive film d1 made of Cr having a thickness of 300 ° is provided by sputtering. After the photo processing, the conductive film d1 is etched with the same liquid as in step B, and the drain signal line DL, the source electrode SD1, the drain electrode SD2, and the common bus line CB
The second first conductive layer and a bus line SHd (not shown) for short-circuiting the drain terminal DTM are formed. Here, the electrode material is not limited to Cr, but may be Mo, Ti, Ta, W, or the like, or an alloy thereof.

【0078】次に、ドライエッチング装置にCCl4
SF6を導入して、N(+)型非晶質Si膜をエッチン
グすることにより、ソースとドレイン間のN(+)型半
導体層d0を選択的に除去する。導電膜d1をマスクパ
ターンでパターニングした後、導電膜d1をマスクとし
て、N(+)型半導体層d0が除去される。つまり、i
型半導体層AS上に残っていたN(+)型半導体層d0
は導電膜d1以外の部分がセルフアラインで除去され
る。このとき、N(+)型半導体層d0はその厚さ分は
全て除去されるようエッチングされるので、i型半導体
層ASも若干その表面部分がエッチングされるが、その
程度はエッチング時間で制御すればよい。
Next, CCl 4 ,
By introducing SF 6 and etching the N (+)-type amorphous Si film, the N (+)-type semiconductor layer d0 between the source and the drain is selectively removed. After patterning the conductive film d1 with a mask pattern, the N (+) type semiconductor layer d0 is removed using the conductive film d1 as a mask. That is, i
N (+) type semiconductor layer d0 remaining on type semiconductor layer AS
The portion other than the conductive film d1 is removed by self-alignment. At this time, since the N (+)-type semiconductor layer d0 is etched so as to entirely remove the thickness thereof, the i-type semiconductor layer AS is also slightly etched at its surface, but the degree is controlled by the etching time. do it.

【0079】(e)工程E プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が0.4μmの窒化Si膜を設
ける。写真処理後、ドライエッチングガスとしてSF6
を使用して窒化Si膜を選択的にエッチングすることに
よって、保護膜PSV及び絶縁膜GIをパターニングす
る。
(E) Step E An ammonia gas, a silane gas, and a nitrogen gas are introduced into a plasma CVD apparatus to form a 0.4 μm-thick Si nitride film. After photographic processing, SF 6 is used as a dry etching gas.
Then, the protective film PSV and the insulating film GI are patterned by selectively etching the Si nitride film using the method described above.

【0080】(f)工程F 膜厚が120ÅのITOからなる導電膜ITO2をスパ
ッタリングにより設ける。写真処理後、HBr溶液によ
り導電膜ITO2を選択的にエッチングする。それによ
って画素電極PXを形成する。
(F) Step F A conductive film ITO2 made of ITO having a thickness of 120 ° is provided by sputtering. After the photographic processing, the conductive film ITO2 is selectively etched with an HBr solution. Thereby, the pixel electrode PX is formed.

【0081】14.本実施例の特性 本実施例で構成した液晶表示素子の画素比遮光部分の透
過率は32%であり、画素開口率、カラーフィルタ透過
率等の因子を含んだトータルのパネル透過率は6.5%
と、ほぼTN方式と同レベルのパネル透過率が得られ
た。また、誘電率異方性の絶対値が9.2であり、一般
的に知られている誘電率異方性が負の液晶材料の誘電率
異方性の絶対値と比較して2倍以上の値となっているこ
とと、一般的なIPS方式の櫛歯電極間隔より小さな電
極間隔となっていることから、一般的な誘電率異方性が
負の液晶材料と組み合わせた短ピッチ透明櫛歯電極を用
いたIPS方式及び誘電率異方性が正の液晶と組み合わ
せたIPS方式のいずれよりも駆動電圧が低く抑えら
れ、5V耐圧のドレインドライバによる駆動が可能であ
った。さらに、一般的に知られている負の誘電率異方性
を示す液晶材料では得られにくい低粘度の正の誘電率異
方性の液晶材料を用いていることから高速応答が可能で
あった。
14. Characteristics of the present embodiment The transmittance of the liquid crystal display element constructed in this embodiment at the pixel ratio light-shielding portion is 32%, and the total panel transmittance including factors such as the pixel aperture ratio and the color filter transmittance is 6. 5%
As a result, a panel transmittance substantially equal to that of the TN system was obtained. Further, the absolute value of the dielectric anisotropy is 9.2, which is twice or more as compared with the generally known absolute value of the dielectric anisotropy of a liquid crystal material having a negative dielectric anisotropy. And the electrode spacing is smaller than that of a general IPS type comb-tooth electrode, so that a short pitch transparent comb combined with a general liquid crystal material having a negative dielectric anisotropy is used. The driving voltage was suppressed to be lower than both of the IPS system using tooth electrodes and the IPS system combining a liquid crystal having a positive dielectric anisotropy, and driving by a 5 V withstand voltage drain driver was possible. Furthermore, high-speed response was possible because a low-viscosity liquid crystal material having a positive dielectric anisotropy, which is difficult to obtain with a generally known liquid crystal material having a negative dielectric anisotropy, was used. .

【0082】〔実施例2〕液晶材料として、その誘電率
異方性Δεが正で、その値が10.5で、屈折率異方性
Δnが0.113、弾性定数の比K11/K22が2.
4のネマティック液晶を用い、液晶組成物層の厚み(ギ
ャップ)を4.2μmとしてリタデーションΔn・dを
0.47μmとした以外は実施例1と同様にしてアクテ
ィブ・マトリクス型液晶表示装置を作成した。本実施例
に用いた液晶組成物は、その回転粘性係数が95mPa
・sと低粘度である。
Example 2 As a liquid crystal material, the dielectric anisotropy Δε is positive, the value is 10.5, the refractive index anisotropy Δn is 0.113, and the elastic constant ratio K11 / K22 is 2.
Using the nematic liquid crystal of No. 4, an active matrix liquid crystal display device was prepared in the same manner as in Example 1 except that the thickness (gap) of the liquid crystal composition layer was 4.2 μm and the retardation Δn · d was 0.47 μm. . The liquid crystal composition used in this example has a rotational viscosity coefficient of 95 mPa.
-Low viscosity with s.

【0083】この実施例2の液晶表示素子の画素比遮光
部分の透過率は30%であり、画素開口率、カラーフィ
ルタ透過率等の因子を含んだトータルのパネル透過率
は、6.1%と実施例1と同様のほぼTN方式と同レベ
ルのパネル透過率が得られ、さらに高速応答が可能であ
った。
The transmittance of the liquid crystal display element of Example 2 at the pixel ratio light-shielding portion is 30%, and the total panel transmittance including factors such as the pixel aperture ratio and the color filter transmittance is 6.1%. As a result, the same panel transmittance as that of the TN method similar to that of Example 1 was obtained, and a high-speed response was possible.

【0084】〔実施例3〕液晶材料として、その誘電率
異方性Δεが正で、その値が8.6で、屈折率異方性Δ
nが0.076、弾性定数の比K11/K22が3.0
のネマティック液晶を用い、液晶組成物層の厚み(ギャ
ップ)を4.2μmとしてリタデーションΔn・dを
0.32μmとした以外は実施例1と同様にしてアクテ
ィブ・マトリクス型液晶表示装置を作成した。本実施例
に用いた液晶組成物は、その回転粘性係数が108mP
a・sである。
Example 3 As a liquid crystal material, the dielectric anisotropy Δε was positive, the value was 8.6, and the refractive index anisotropy Δε was 8.6.
n is 0.076, and the elastic constant ratio K11 / K22 is 3.0.
An active matrix liquid crystal display device was prepared in the same manner as in Example 1 except that the thickness (gap) of the liquid crystal composition layer was set to 4.2 μm and the retardation Δn · d was set to 0.32 μm. The liquid crystal composition used in this example had a rotational viscosity coefficient of 108 mP.
a · s.

【0085】この実施例2の液晶表示素子の画素比遮光
部分の透過率は32%であり、画素開口率、カラーフィ
ルタ透過率等の因子を含んだトータルのパネル透過率
は、6.4%と、実施例1と同様のほぼTN方式と同レ
ベルのパネル透過率が得られ、さらに高速応答が可能で
あった。
The transmittance of the liquid crystal display element of Example 2 at the pixel ratio light-shielding portion is 32%, and the total panel transmittance including factors such as the pixel aperture ratio and the color filter transmittance is 6.4%. As a result, the same panel transmittance as that of the TN system similar to that of Example 1 was obtained, and a high-speed response was possible.

【0086】〔比較例1〕上記の実施例1において、液
晶組成物として、誘電率異方性Δεが正でその値が1
0.2、屈折率異方性Δnが0.081(589nm、
20℃)、弾性定数の比K11/K22が1.3のネマ
ティック液晶を用いた以外は実施例1と同様にして液晶
表示装置を作成した。液晶組成物の回転粘性係数は16
0mPa・sである。また、リタデーションΔn・dは
0.4μmとした。
Comparative Example 1 In Example 1, the liquid crystal composition had a positive dielectric anisotropy Δε and a value of 1
0.2, refractive index anisotropy Δn is 0.081 (589 nm,
20 ° C.) and a liquid crystal display device was prepared in the same manner as in Example 1 except that a nematic liquid crystal having an elastic constant ratio K11 / K22 of 1.3 was used. The rotational viscosity coefficient of the liquid crystal composition is 16
0 mPa · s. The retardation Δn · d was 0.4 μm.

【0087】この比較例1の液晶表示素子の画素比遮光
部分の透過率は24%であり、画素開口率、カラーフィ
ルタ透過率等の因子を含んだトータルのパネル透過率
は、4.8%とIPS方式と同レベルのパネル透過率に
留まっていた。また、応答特性は白・黒応答時間が40
msec程度であり、ビデオ動画対応の目安である16
msecよりはるかに遅い応答速度しかえられなかっ
た。
The transmittance of the liquid crystal display element of Comparative Example 1 at the pixel ratio light-shielding portion was 24%, and the total panel transmittance including factors such as the pixel aperture ratio and the color filter transmittance was 4.8%. And the same panel transmittance as the IPS system. The response characteristic is that the black and white response time is 40
msec, which is 16
The response speed was much slower than msec.

【0088】〔比較例2〕上記の実施例1において、液
晶組成物として、誘電率異方性Δεが正でその値が8.
6、屈折率異方性Δnが0.0871、弾性定数の比K
11/K22が2.1のネマティック液晶を用いた以外
は実施例1と同様にして液晶表示装置を作成した。液晶
組成物の回転粘性係数は125mPa・sである。ま
た、リタデーションΔn・dは0.36μmとした。
[Comparative Example 2] In Example 1, the liquid crystal composition had a positive dielectric anisotropy Δε and a value of 8.
6. The refractive index anisotropy Δn is 0.0871 and the elastic constant ratio K
A liquid crystal display device was prepared in the same manner as in Example 1 except that a nematic liquid crystal having 11 / K22 of 2.1 was used. The rotational viscosity coefficient of the liquid crystal composition is 125 mPa · s. The retardation Δn · d was 0.36 μm.

【0089】この比較例2の液晶表示素子の画素比遮光
部分の透過率は27%であり、画素開口率、カラーフィ
ルタ透過率等の因子を含んだトータルのパネル透過率
は、5.5%と、本発明のような顕著なパネル透過率向
上効果は得られなかった。また、応答特性は白・黒応答
時間が30msec程度であった。
The transmittance of the liquid crystal display element of Comparative Example 2 at the pixel ratio light-shielding portion is 27%, and the total panel transmittance including factors such as the pixel aperture ratio and the color filter transmittance is 5.5%. The remarkable effect of improving the panel transmittance as in the present invention was not obtained. Further, the response characteristics were such that the white / black response time was about 30 msec.

【0090】[0090]

【発明の効果】以上詳細に説明したように、本発明によ
れば、短ピッチ透明櫛歯電極を用いたIPS方式アクテ
ィブ・マトリクス液晶表示装置において、誘電率異方性
が負の液晶材料を用いた場合と同等の(TN方式並の)
透過率を、低駆動電圧化、高速応答化、低コスト化が可
能な正の誘電率異方性の液晶を用いて実現したアクティ
ブ・マトリクス型液晶表示装置を提供することが出来
る。
As described above in detail, according to the present invention, a liquid crystal material having a negative dielectric anisotropy is used in an IPS type active matrix liquid crystal display device using a short pitch transparent comb electrode. Equivalent to the case of (the same as the TN method)
It is possible to provide an active matrix type liquid crystal display device which is realized by using a liquid crystal having a positive dielectric anisotropy which can reduce the driving voltage, increase the response speed, and reduce the cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】誘電率異方性が正の液晶材料と負の液晶材料を
用いた短ピッチ透明櫛歯電極IPS方式の印加電圧−透
過率特性の比較図。
FIG. 1 is a comparison diagram of applied voltage-transmittance characteristics of a short pitch transparent comb electrode IPS system using a liquid crystal material having a positive dielectric anisotropy and a liquid crystal material having a negative dielectric anisotropy.

【図2】誘電率異方性が正の液晶材料のスプレイ・ツイ
スト弾性定数比K11/K22とピーク透過率の関係を
示す図。
FIG. 2 is a graph showing a relationship between a splay-twist elastic constant ratio K11 / K22 and a peak transmittance of a liquid crystal material having a positive dielectric anisotropy.

【図3】誘電率異方性が正の液晶材料を用いた場合のリ
タデーションとピーク透過率の関係を示す図。
FIG. 3 is a diagram showing a relationship between retardation and peak transmittance when a liquid crystal material having a positive dielectric anisotropy is used.

【図4】アクティブ・マトリックス型カラー液晶表示装
置の液晶表示部の一例の一画素とその周辺を示す要部平
面図。
FIG. 4 is a main part plan view showing one pixel of an example of a liquid crystal display section of an active matrix type color liquid crystal display device and its periphery.

【図5】図4のII−II切断線における画素の断面図。FIG. 5 is a cross-sectional view of the pixel taken along the line II-II in FIG. 4;

【図6】図4のIII−III切断線における薄膜トランジス
タ素子TFTの断面図。
FIG. 6 is a sectional view of the thin film transistor element TFT taken along the line III-III in FIG. 4;

【図7】図4のIV−IV切断線における蓄積容量Cstg
の断面図。
FIG. 7 shows a storage capacitance Cstg along a section line IV-IV in FIG.
FIG.

【図8】印加電界方向、ラビング方向、偏光板透過軸の
関係を示す図。
FIG. 8 is a diagram showing a relationship among a direction of an applied electric field, a rubbing direction, and a transmission axis of a polarizing plate.

【図9】表示パネルのマトリクス周辺部の構成を説明す
るための平面図。
FIG. 9 is a plan view illustrating a configuration of a matrix peripheral portion of a display panel.

【図10】左側にゲート信号端子を、右側に外部接続端
子の無いパネル縁部分を示す図。
FIG. 10 is a diagram showing a gate signal terminal on the left side and a panel edge portion without an external connection terminal on the right side.

【図11】ゲート端子GTMとゲート配線GLの接続部
近辺の構造の一例を示す平面図及び断面図。
11A and 11B are a plan view and a cross-sectional view illustrating an example of a structure near a connection portion between a gate terminal GTM and a gate wiring GL.

【図12】ドレイン端子DTMとドレイン信号線DLと
の接続部付近の構造の一例を示す平面図及び断面図。
12A and 12B are a plan view and a cross-sectional view illustrating an example of a structure near a connection portion between a drain terminal DTM and a drain signal line DL.

【図13】対向電極端子CTM、共通バスラインCB及
び共通電圧信号線CLの接続部付近の構造の一例を示す
平面図及び断面図。
FIGS. 13A and 13B are a plan view and a cross-sectional view illustrating an example of a structure near a connection portion of a counter electrode terminal CTM, a common bus line CB, and a common voltage signal line CL.

【図14】アクティブ・マトリックス型カラー液晶表示
装置のマトリクス部とその周辺を含む回路図。
FIG. 14 is a circuit diagram including a matrix portion and its periphery of an active matrix type color liquid crystal display device.

【図15】本発明のアクティブ・マトリックス型カラー
液晶表示装置の駆動波形を示す図。
FIG. 15 is a diagram showing driving waveforms of the active matrix type color liquid crystal display device of the present invention.

【図16】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図。
FIG. 16 is a top view showing a state where peripheral driving circuits are mounted on a liquid crystal display panel.

【図17】基板SUB1側の製造工程A〜Cを説明する
図。
FIG. 17 is a diagram illustrating manufacturing steps A to C on the substrate SUB1 side.

【図18】基板SUB1側の製造工程D〜Fを説明する
図。
FIG. 18 is a view for explaining manufacturing steps DF on the substrate SUB1 side.

【符号の説明】[Explanation of symbols]

SUB…透明ガラス基板、GL…ゲート信号線、DL…
ドレイン信号線、CL…コモン電圧信号線、 PX…画素電極、CT…対向電極、 GI…絶縁膜、GT…ゲート電極、AS…i型半導体
層、 SD…ソース電極又はドレイン電極、PSV…保護膜、
BM…遮光膜、 LC…液晶、TFT…薄膜トランジスタ、PH…スルー
ホール、 g,d…導電膜、ITO…透明導電膜、Cstg…蓄積
容量、 GTM…ゲート端子、DTM…ドレイン端子、CB…共
通バスライン、CTM…対向電極端子、 SHD…シールドケース、PNL…液晶表示パネル
SUB: transparent glass substrate, GL: gate signal line, DL ...
Drain signal line, CL: common voltage signal line, PX: pixel electrode, CT: counter electrode, GI: insulating film, GT: gate electrode, AS: i-type semiconductor layer, SD: source electrode or drain electrode, PSV: protective film ,
BM: light shielding film, LC: liquid crystal, TFT: thin film transistor, PH: through hole, g, d: conductive film, ITO: transparent conductive film, Cstg: storage capacitor, GTM: gate terminal, DTM: drain terminal, CB: common bus Line, CTM: Counter electrode terminal, SHD: Shield case, PNL: Liquid crystal display panel

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/35 330 G09G 3/20 624D 5C080 G09G 3/20 624 680H 5C094 680 3/36 3/36 G02F 1/136 500 (72)発明者 大阿久 仁嗣 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 武田 新太郎 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 2H088 EA03 FA10 GA02 HA03 HA06 HA08 JA04 KA02 KA07 KA08 KA18 KA29 LA04 MA07 MA20 2H090 HB08Y HC05 HC15 HD14 JB02 JD14 KA04 KA18 LA04 MA02 MA07 MA17 MB01 MB06 2H092 GA14 JA26 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA47 JB11 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA01 NA04 NA05 NA25 QA06 QA18 4H027 BA01 BB13 BC04 BD03 BD04 BD07 BD08 BD11 BD24 BE02 BE03 5C006 AA01 AA22 AC11 AC28 AF42 AF43 AF44 AF46 AF51 BB16 BC03 BC12 BF16 FA12 FA23 FA46 FA51 5C080 AA10 BB05 CC03 DD06 DD08 DD22 DD27 FF11 JJ02 JJ04 JJ05 JJ06 5C094 AA13 AA24 AA44 BA03 BA43 CA19 FB04 JA01 JA08 JA11 JA20 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) G09F 9/35 330 G09G 3/20 624D 5C080 G09G 3/20 624 680H 5C094 680 3/36 3/36 G02F 1 / 136 500 (72) Inventor Hitoshi Oaku 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Inside Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Shintaro Takeda 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture F-term (reference) in Hitachi, Ltd.Hitachi Research Laboratory JA39 JA42 JA43 JA44 JA47 JB11 JB13 JB23 JB32 JB33 JB38 JB52 JB57 JB63 JB69 KA05 KA07 K A12 KA16 KA18 KB14 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA01 NA04 NA05 NA25 QA06 QA18 4H027 BA01 BB13 BC04 BD03 BD04 BD07 BD08 BD11 BD24 BE02 BE03 5C006 AA01 AA22 AC11 AC28 AF42 AF43 AF44 AF12 FA46 FA51 5C080 AA10 BB05 CC03 DD06 DD08 DD22 DD27 FF11 JJ02 JJ04 JJ05 JJ06 5C094 AA13 AA24 AA44 BA03 BA43 CA19 FB04 JA01 JA08 JA11 JA20

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも一方が透明な一対の基板と、
前記一対の基板間に配置された誘電率異方性が正の液晶
組成物からなる液晶層と、前記一対の基板のうちの一方
の基板に形成された画素電極及び対向電極と、前記画素
電極及び対向電極に接続されたアクティブ素子とを含む
アクティブ・マトリクス型液晶表示装置において、 前記液晶組成物は、スプレイ変形弾性定数K11とツイ
スト変形弾性定数K22との比K11/K22が2.4
以上であることを特徴とするアクティブ・マトリクス型
液晶表示装置。
1. A pair of substrates, at least one of which is transparent;
A liquid crystal layer formed of a liquid crystal composition having a positive dielectric anisotropy disposed between the pair of substrates, a pixel electrode and a counter electrode formed on one of the pair of substrates, and the pixel electrode And an active element connected to a counter electrode, wherein the liquid crystal composition has a ratio K11 / K22 between a splay deformation elastic constant K11 and a twist deformation elastic constant K22 of 2.4.
An active matrix type liquid crystal display device characterized by the above.
【請求項2】 請求項1記載のアクティブ・マトリクス
型液晶表示装置において、前記液晶組成物は、誘電率異
方性が8以上であり、回転粘性係数の値が110mPa
・s以下であることを特徴とするアクティブ・マトリク
ス型液晶表示装置。
2. The active matrix liquid crystal display device according to claim 1, wherein the liquid crystal composition has a dielectric anisotropy of 8 or more and a rotational viscosity coefficient of 110 mPa.
-An active matrix type liquid crystal display device characterized by being not more than s.
【請求項3】 請求項1又は2記載のアクティブ・マト
リクス型液晶表示装置において、前記液晶組成物の屈折
率異方性をΔn、前記液晶層の厚さをdとするとき、パ
ラメータd・Δnが0.28μm<d・Δn<0.5μ
mを満たすことを特徴とするアクティブ・マトリクス型
液晶表示装置。
3. The active matrix type liquid crystal display device according to claim 1, wherein when the refractive index anisotropy of the liquid crystal composition is Δn and the thickness of the liquid crystal layer is d, a parameter d · Δn. Is 0.28 μm <d · Δn <0.5 μ
m, an active matrix type liquid crystal display device.
【請求項4】 請求項1〜3のいずれか1項記載のアク
ティブ・マトリクス型液晶表示装置において、前記画素
電極及び対向電極は透明電極であり、前記画素電極と対
向電極との間の電気的絶縁が透明絶縁膜により確保され
ていることを特徴とするアクティブ・マトリクス型液晶
表示装置。
4. The active matrix type liquid crystal display device according to claim 1, wherein the pixel electrode and the counter electrode are transparent electrodes, and an electrical connection between the pixel electrode and the counter electrode. An active matrix type liquid crystal display device, wherein insulation is secured by a transparent insulating film.
JP29836099A 1999-10-20 1999-10-20 Active matrix type liquid crystal display device Expired - Fee Related JP3819651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29836099A JP3819651B2 (en) 1999-10-20 1999-10-20 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29836099A JP3819651B2 (en) 1999-10-20 1999-10-20 Active matrix type liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005135692A Division JP2005284304A (en) 2005-05-09 2005-05-09 Active matrix liquid crystal display

Publications (2)

Publication Number Publication Date
JP2001117118A true JP2001117118A (en) 2001-04-27
JP3819651B2 JP3819651B2 (en) 2006-09-13

Family

ID=17858689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29836099A Expired - Fee Related JP3819651B2 (en) 1999-10-20 1999-10-20 Active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3819651B2 (en)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042455A (en) * 2000-11-30 2002-06-05 가나이 쓰토무 Liquid crystal display
JP2002365650A (en) * 2001-06-05 2002-12-18 Fujitsu Ltd Method for manufacturing liquid crystal display panel
CN1325987C (en) * 2003-11-05 2007-07-11 Nec液晶技术株式会社 Liquid crystal display device and method of manufacturing the same
CN100362415C (en) * 2003-12-05 2008-01-16 夏普株式会社 Liquid crystal display apparatus and liquid crystal television and liquid crystal monitor adopting same
JP2008292717A (en) * 2007-05-24 2008-12-04 Epson Imaging Devices Corp Liquid crystal display device
JP2009069816A (en) * 2007-08-17 2009-04-02 Nec Lcd Technologies Ltd Liquid crystal panel and liquid crystal display device
JP2009251324A (en) * 2008-04-08 2009-10-29 Hitachi Displays Ltd Liquid crystal display device
JP2013088758A (en) * 2011-10-21 2013-05-13 Japan Display Central Co Ltd Liquid crystal display device
JP2014095838A (en) * 2012-11-09 2014-05-22 Stanley Electric Co Ltd Liquid crystal display device
JP2014170240A (en) * 2014-05-05 2014-09-18 Semiconductor Energy Lab Co Ltd Liquid crystal display device
JP2015064397A (en) * 2013-09-24 2015-04-09 スタンレー電気株式会社 Liquid crystal display element
JP2015084107A (en) * 2006-05-16 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
US9093628B2 (en) 2013-12-18 2015-07-28 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
US9500921B2 (en) 2013-12-25 2016-11-22 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device with common signal bus line
JP2017199007A (en) * 2007-07-27 2017-11-02 株式会社半導体エネルギー研究所 Display device
CN112368636A (en) * 2018-07-30 2021-02-12 Dic株式会社 Liquid crystal display element

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020042455A (en) * 2000-11-30 2002-06-05 가나이 쓰토무 Liquid crystal display
JP2002365650A (en) * 2001-06-05 2002-12-18 Fujitsu Ltd Method for manufacturing liquid crystal display panel
CN1325987C (en) * 2003-11-05 2007-07-11 Nec液晶技术株式会社 Liquid crystal display device and method of manufacturing the same
CN100362415C (en) * 2003-12-05 2008-01-16 夏普株式会社 Liquid crystal display apparatus and liquid crystal television and liquid crystal monitor adopting same
US10509271B2 (en) 2006-05-16 2019-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a semiconductor film having a channel formation region overlapping with a conductive film in a floating state
US11061285B2 (en) 2006-05-16 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a dogleg-like shaped pixel electrode in a plane view having a plurality of dogleg-like shaped openings and semiconductor device
US11726371B2 (en) 2006-05-16 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. FFS-mode liquid crystal display device comprising a top-gate transistor and an auxiliary wiring connected to a common electrode in a pixel portion
US11435626B2 (en) 2006-05-16 2022-09-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US11106096B2 (en) 2006-05-16 2021-08-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US10001678B2 (en) 2006-05-16 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
US9709861B2 (en) 2006-05-16 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and semiconductor device
JP2015084107A (en) * 2006-05-16 2015-04-30 株式会社半導体エネルギー研究所 Semiconductor device
JP2008292717A (en) * 2007-05-24 2008-12-04 Epson Imaging Devices Corp Liquid crystal display device
JP2017199007A (en) * 2007-07-27 2017-11-02 株式会社半導体エネルギー研究所 Display device
US8547510B2 (en) 2007-08-17 2013-10-01 Nlt Technologies, Ltd. Liquid crystal display panel and liquid crystal display device using the same
JP2009069816A (en) * 2007-08-17 2009-04-02 Nec Lcd Technologies Ltd Liquid crystal panel and liquid crystal display device
JP2009251324A (en) * 2008-04-08 2009-10-29 Hitachi Displays Ltd Liquid crystal display device
JP2013088758A (en) * 2011-10-21 2013-05-13 Japan Display Central Co Ltd Liquid crystal display device
JP2014095838A (en) * 2012-11-09 2014-05-22 Stanley Electric Co Ltd Liquid crystal display device
JP2015064397A (en) * 2013-09-24 2015-04-09 スタンレー電気株式会社 Liquid crystal display element
US9093628B2 (en) 2013-12-18 2015-07-28 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
US9500921B2 (en) 2013-12-25 2016-11-22 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device with common signal bus line
JP2014170240A (en) * 2014-05-05 2014-09-18 Semiconductor Energy Lab Co Ltd Liquid crystal display device
CN112368636A (en) * 2018-07-30 2021-02-12 Dic株式会社 Liquid crystal display element
CN112368636B (en) * 2018-07-30 2024-04-16 Dic株式会社 Liquid crystal display element

Also Published As

Publication number Publication date
JP3819651B2 (en) 2006-09-13

Similar Documents

Publication Publication Date Title
JP3674953B2 (en) Liquid crystal display
US6532053B2 (en) Transverse electric field system liquid crystal display device suitable for improving aperture ratio
KR100431910B1 (en) Active Matrix Type Liquid Crystal Display Device and Liquid Crystal Composition Materials
KR100376016B1 (en) Liquid crystal display device
JPH10186351A (en) Liquid crystal display device
KR20020005997A (en) Liquid crystal dispaly unit
JP3819651B2 (en) Active matrix type liquid crystal display device
US7599031B2 (en) Liquid crystal display device
JP2005284304A (en) Active matrix liquid crystal display
JP2001264809A (en) Liquid crystal display device
JP2002014374A (en) Liquid crystal display device
JP3691854B2 (en) Horizontal electric field type liquid crystal display device suitable for improving aperture ratio
KR100697907B1 (en) Liquid display device
JP3340894B2 (en) Active matrix type liquid crystal display
WO1999032924A1 (en) Liquid crystal display
JPH1152420A (en) Liquid crystal display device
JP3423909B2 (en) Active matrix type liquid crystal display
JP3478709B2 (en) Liquid crystal display
JP4055778B2 (en) Liquid crystal display
JP2005157404A (en) Lateral electrolytic type liquid crystal display device suitable for improvement in numerical aperture
JP2000019543A (en) Active matrix type liquid crystal display device
JP4925474B2 (en) Horizontal electric field type liquid crystal display device suitable for improving aperture ratio
JP2003280037A (en) Active matrix type liquid crystal display device
JP2005189877A (en) Lateral electric field-type liquid crystal display device suitable for improving aperture ratio

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R151 Written notification of patent or utility model registration

Ref document number: 3819651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees