JPH1152420A - The liquid crystal display device - Google Patents

The liquid crystal display device

Info

Publication number
JPH1152420A
JPH1152420A JP21162597A JP21162597A JPH1152420A JP H1152420 A JPH1152420 A JP H1152420A JP 21162597 A JP21162597 A JP 21162597A JP 21162597 A JP21162597 A JP 21162597A JP H1152420 A JPH1152420 A JP H1152420A
Authority
JP
Japan
Prior art keywords
video signal
liquid crystal
crystal display
display device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21162597A
Other languages
Japanese (ja)
Inventor
Hiroaki Asuma
Masahiro Ishii
Kikuo Ono
Masuyuki Ota
Kazuhiko Yanagawa
益幸 太田
記久雄 小野
和彦 柳川
正宏 石井
宏明 阿須間
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP21162597A priority Critical patent/JPH1152420A/en
Publication of JPH1152420A publication Critical patent/JPH1152420A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To suppress longitudinal smear, to improve the productivity, and to reduce power consumption by providing conductive light shield films on the opposite surfaces of video signal lines and mutually inverting the polarities of video signal voltages applied to adjacent video signal lines in the same period. SOLUTION: The conductive light shield films are formed on the opposite surfaces of video signal lines and the polarities of the video signal voltages applied to adjacent video signal lines are mutually inverted in the same period. Namely, a scanning signal VG has ON level in every 1 scanning period and others have OFF level. The video signal voltage is applied to one pixel while inverted in polarity in alternate frames with an amplitude twice as large as that of a voltage applied to a liquid crystal layer. Here, the video signal voltage Vd is inverted in polarity for column and also inverted in polarity for each row. Consequently, pixels which are inverted in polarity adjoin to one another in the vertical and horizontal directions to reduce a flicker and crosstalk (horizontal smear).

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、液晶表示装置に関し、特に薄膜トランジスタ素子を有する高画質なアクティブマトリクス型液晶表示装置に用いる。 The present invention relates to relates to a liquid crystal display device, used in particular high quality active matrix type liquid crystal display device having a thin film transistor element.

【0002】 [0002]

【従来の技術】いわゆる横電界方式と称されるカラー液晶表示装置は、液晶層を介して互いに対向して配置される透明基板のうち、その一方または両方の液晶側の単位画素に相当する領域面に、表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層を透過する光を変調させるようにしたものである。 BACKGROUND OF THE INVENTION referred color liquid crystal display device with a so-called transverse electric field system, of the transparent substrate disposed opposite to each other via the liquid crystal layer, a region corresponding to a unit pixel of either or both liquid crystal side of the the surface provided with the display electrode and the reference electrode, which was so as to modulate light transmitted through the liquid crystal layer by an electric field which generates in parallel with the surface of the transparent substrate between the display electrode and the reference electrode is there. このようなカラー液晶表示装置は、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識でき、いわゆる広角度視野に優れたものとして知られるに至った。 Such a color liquid crystal display device, even when observed from a large angle viewing for the display surface can recognize a clear image, and have known as excellent in so-called wide angle field of view.

【0003】なお、このような構成からなる液晶表示装置としては、例えば特許出願公表平5−505247号公報、特公昭63−21907号公報および特開平6− [0003] As the liquid crystal display device having such a configuration, for example, patent application publication Rights 5-505247, JP-B-63-21907 and JP-A No. 6-
160878号公報に詳述されている。 It is described in detail in 160878 JP.

【0004】 [0004]

【発明が解決しようとする課題】しかしながら、このように構成された液晶表示素子は、映像信号線から発生される不要な電界が、表示電極と基準電極との間の電界を変動させ、表示面において、映像信号線に沿った方向に帯状に筋を引く画質不良いわゆる縦スミア(クロストーク)が発生するという問題が残存されていた。 [SUMMARY OF THE INVENTION However, such a liquid crystal display device having such a constitution, unnecessary electric field generated from the video signal line, varies the electric field between the display electrode and the reference electrode, the display surface in a problem that the image quality defect called vertical smear pulling the muscle in the strip in a direction along the video signal line (crosstalk) occurs has been left. この問題を解決する手段が、特開平6−202127号公報に詳述されている。 Means for solving this problem is described in detail in JP-A-6-202127. しかしながら、このように構成された液晶表示素子は、シールド電極を設け、それに外部から電位を供給するため、シールド電極と信号電極との間の容量への電流の充放電が大きく、駆動回路に対して負荷が大きくなりすぎ、消費電力が大きい、または駆動回路が大きくなりすぎる、さらには、シールド電極に電位を印加するための接続手段が必要であり、工程の増加および接続不良が発生するという問題が残存されていた。 However, the liquid crystal display element constructed as described above, the shield electrode is provided, it for supplying a potential from the outside, the charge and discharge large currents to the capacitance between the shield electrode and the signal electrode, with the driving circuit load Te is too large, power consumption is large, or the drive circuit becomes too large, and further, connection means for applying an electric potential to the shield electrode is required, a problem that increases and poor connection process may occur There had been remaining.

【0005】本発明は、このような事情に基づいてなされたものであり、その目的は、いわゆる縦スミアの抑制でき、かつ、生産性が良好で、低消費電力を図った液晶表示素子を提供することにある。 [0005] The present invention has been made in view of such circumstances, and an object, it is possible to suppress the so-called vertical smear, and productivity is good, a liquid crystal display device which attained low power consumption It is to.

【0006】 [0006]

【課題を解決するための手段】前記目的を達成するために、本発明では、第1の構成として、複数の映像信号線と複数の走査電極で構成された複数の画素を有し、画素内に、基板面に平行な電界を印加でき得る画素電極と対向電極を有し、画素電極に映像信号線と走査信号線に接続された薄膜トランジスタから映像信号が供給され得るアクティブマトリクス型液晶表示装置において、映像信号線の対向面に、導電性の遮光膜を有し、隣合う映像信号線に印加される映像信号電圧の極性が、同一期間で、 To SUMMARY OF THE INVENTION To achieve the above object, the present invention, as a first configuration, a plurality of pixels including a plurality of video signal lines and a plurality of scanning electrodes, the pixel to have a pixel electrode and a counter electrode may be applied to an electric field parallel to the substrate surface, the active matrix liquid crystal display device in which a video signal may be supplied from the thin film transistor connected to the scanning signal line video signal line to the pixel electrode , the facing surface of the video signal line has a conductive light shielding film, the polarity of the video signal voltage applied to the adjacent video signal lines, in the same period,
互いに反転していることを特徴とするアクティブマトリクス型液晶表示装置を構成する。 It constitutes an active matrix type liquid crystal display device, characterized in that mutually inverted.

【0007】第1の構成を含む第2の構成として、導電性の遮光膜は、クロム、窒化クロム、酸化クロムの積層構造であるアクティブマトリクス型液晶表示装置を構成する。 [0007] As a second configuration including a first configuration, the conductive light shielding film constitutes chromium, chromium nitride, an active matrix liquid crystal display device which is a laminated structure of chromium oxide.

【0008】第1の構成を含む第3の構成として、映像信号線の映像信号電圧の極性反転の周期が2走査期間毎以上であるアクティブマトリクス型液晶表示装置を構成する。 [0008] As a third configuration including a first configuration, it constitutes an active matrix type liquid crystal display device the cycle of polarity inversion of the video signal voltage of the video signal lines is more than every two scanning periods.

【0009】第1の構成を含む第4の構成として、走査電極の長手方向の隣り合う画素の対向電極に、互いに極性の反転した交流矩形波を印加するアクティブマトリクス型液晶表示装置を構成する。 [0009] As a fourth configuration comprising a first arrangement, the counter electrode in the longitudinal direction of the adjacent pixels of the scan electrodes, constitutes an active matrix type liquid crystal display device for applying polarity inverted AC rectangular wave with each other.

【0010】第4の構成を含む第5の構成として、交流矩形波の極性反転の周期が2走査期間毎以上であるアクティブマトリクス型液晶表示装置を構成する。 [0010] As a fifth configuration including a fourth configuration, it constitutes an active matrix type liquid crystal display device the cycle of polarity inversion of the AC rectangular wave is more than every two scanning periods.

【0011】このように構成した液晶表示素子は,まず,一方の透明基板側に形成されている映像信号線に対して,平面的に見て完全に重畳させた状態で導電性の遮光膜(ブラックマトリクス)が他方の透明基板側に形成されていることにより,映像信号線から発生する不要な電気力線が,ブラックマトリクスに終端する。 [0011] The liquid crystal display device having such a configuration, first, the video signal lines formed on one transparent substrate side, the conductive light shielding film in a state of completely superimposed in plan view ( by the black matrix) is formed on the other transparent substrate, unnecessary electric lines of force generated from the video signal line, terminates the black matrix. 図1はその原理を示す模式図である。 Figure 1 is a schematic diagram showing the principle.

【0012】また、一列毎に極性反転した信号を映像信号線に印加する駆動方法を用いることにより、映像信号線と遮光膜間の容量結合により発生した電圧は、隣の列の映像信号線と遮光膜間の容量結合により発生した電圧と極性が反転しているため、遮光膜間にキャンセル電流が流れて遮光膜の電位の変動は起こらない。 Further, by using the driving method of applying the polarity inverted signal every one row to the video signal line, the voltage generated by the capacitive coupling between the shielding film and the video signal lines, the video signal lines adjacent column since the voltage and polarity generated by the capacitive coupling between the light shielding film is inverted, does not occur fluctuations in the potential of the light shielding film is cancel current flows between the light-shielding film. これにより、遮光膜に外部から電圧を印加しなくとも、不要な電気力線のシールドが可能になるため、表示電極と基準電極の間の電界が映像信号に依存して変動することがなくなり、いわゆる縦スミアを抑制することができるようになる。 Thus, without applying an external voltage to the light shielding film, for allowing unnecessary electric power lines of the shield, it prevents the electric field between the display electrode and the reference electrode varies depending on the video signal, it is possible to suppress the so-called vertical smear. 図2はその原理の模式図である。 Figure 2 is a schematic view of the principle.

【0013】本発明の特長は、遮光膜に外部から電圧を印加しなくとも良いので、遮光膜に電圧を外部から印加する手段が不必要になり、またそれに伴う接続不良等の不良の発生もなくなる。 [0013] Features of the present invention, since the external light-shielding film may not applying a voltage, means for applying an external voltage to the light-shielding film becomes unnecessary, and occurrence of defective connection failure or the like associated therewith no.

【0014】また、遮光膜内でキャンセル電流が発生するだけであるので、外部との電流の出し入れがなくなるため、消費電力を抑え、かつ、映像信号線から見たときの負荷も軽くなるため、駆動回路の縮小することができるようになる。 Further, since the cancellation current in the light shielding film is only generated, because out of the current with the outside is eliminated, suppressing power consumption, and, since the load becomes lighter when viewed from the video signal line, it is possible to reduce the driving circuit.

【0015】図3(a)には、絶縁性遮光膜を用いた場合の映像信号線の電界による透過率の左右方向の分布を示す。 [0015] FIG. 3 (a) shows the distribution in the lateral direction of the transmittance due to the electric field of the video signal lines when an insulating light blocking film. 図に示されるように、映像信号線の電界による透過光の発生は映像信号線の中心から26μmまで及んでいる。 As shown, the occurrence of the transmitted light due to the electric field of the video signal line is ranging from the center of the video signal line to 26 .mu.m. 一方、図3(b)に、導電性遮光膜を用いた場合の映像信号線の電界による透過率の左右方向の分布を示す。 On the other hand, in FIG. 3 (b), it shows the distribution in the lateral direction of the transmittance due to the electric field of the video signal lines in the case of using the conductive light shielding film. 導電性BMを用いた場合は、14μmと、12μmも表示部の透過光に影響する領域が減少している。 When using a conductive BM, and 14 [mu] m, the area 12μm also affects the light transmitted through the display portion is decreased. したがって、遮光膜の幅を52μmから28μmに低減できるので、開口率を大幅に増す事ができ、高開口率と低スミアの両立が可能となる。 Therefore, since the width of the light shielding film can be reduced from 52μm to 28 .mu.m, it is possible to increase the aperture ratio greatly, it is possible to achieve both a high aperture ratio and low smear.

【0016】 [0016]

【発明の実施の形態】本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。 DETAILED DESCRIPTION OF THE INVENTION The present invention is further another aspect of the other objects and the present invention of the present invention will become apparent from the following description with reference to the drawings.

【0017】(実施例1) 《アクティブ・マトリクス液晶表示装置》以下、アクティブ・マトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。 [0017] (Example 1) "Active Matrix LCD device" hereinafter, an embodiment in which the present invention is applied to a color liquid crystal display device of active matrix type. なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 In the following description drawings, parts having identical functions are given same symbols and their repeated explanation is omitted.

【0018】《マトリクス部(画素部)の平面構成》図4は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。 [0018] Figure 4 "planar configuration of the matrix portion (pixel portion)" is a plan view showing one pixel and its periphery of the active matrix system color liquid crystal display device of the present invention.

【0019】図4に示すように、各画素は走査信号線(ゲート信号線または水平信号線)GLと、対向電圧信号線(対向電極配線)CLと、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。 As shown in FIG. 4, each pixel scanning signal lines (gate signal lines or horizontal signal lines) GL, counter voltage signal line (counter electrode wiring) CL and adjacent two video signal lines (drain disposed in the signal line or vertical signal lines) intersecting with the DL region (region enclosed by four signal lines). 各画素は薄膜トランジスタTFT、蓄積容量Cst Each pixel thin film transistor TFT, a storage capacitor Cst
g、画素電極PX(本実施例中では、画素電極と称し、 g, the pixel electrode PX (in this embodiment, referred to as a pixel electrode,
すなわち表示用電極の事である)および対向電極CT That it is a display electrode) and a counter electrode CT
(本実施例中では、対向電極と称し、すなわち基準電極の事である)を含む。 (In the present embodiment, it referred to as the counter electrode, i.e. in which it reference electrode) including. 走査信号線GL、対向電圧信号線CLは図では左右方向に延在し、上下方向に複数本配置されている。 Scanning signal lines GL, the counter voltage signal lines CL in the figure extend in the left-right direction and are parallelly arranged in the vertical direction. 映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。 The video signal lines DL extend in the vertical direction and are parallelly arranged in the lateral direction. 画素電極PXはソース電極SD1を介して薄膜トランジスタTFTと電気的に接続され、対向電極CTも対向電圧信号線CLと電気的に接続されている。 Pixel electrodes PX are electrically connected to the thin film transistor TFT through the source electrode SD1, the counter electrode CT is also connected a counter voltage signal line CL and electrically.

【0020】画素電極PXと対向電極CTは互いに対向し、各画素電極PXと対向電極CTとの間で発生させられる基板面に略平行な電界により液晶組成物LCの光学的な状態を制御し、表示を制御する。 The pixel electrode PX and the counter electrode CT oppose each other to control the optical state of the liquid crystal composition LC by substantially parallel electric field to the substrate surface is generated between each pixel electrode PX and the counter electrode CT , to control the display. 画素電極PXと対向電極CTは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。 Pixel electrode PX and the counter electrode CT are configured in a comb shape, respectively, and has a long narrow electrodes in the vertical direction in FIG.

【0021】画素電極PXと対向電極CTの電極幅はそれぞれ6μmとする。 The electrode width of the pixel electrode PX and the counter electrode CT is set to 6μm respectively. これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶組成物層の厚み3.9μmよりも十分大きく設定する. This is the thickness direction of the liquid crystal layer, in order to apply a sufficient electric field across the liquid crystal layer is set sufficiently larger than the thickness 3.9μm of the liquid crystal composition layer which will be described later. 望ましくは、液晶組成物層の1.5倍以上に設定する. Desirably set to at least 1.5 times the liquid crystal composition layer. また、開口率を大きくするためにできるだけ細くする。 Also as thin as possible in order to increase the aperture ratio. また、映像信号線DLも6μmとする。 Also a 6μm video signal line DL. 映像信号線DLの線幅は断線を防止するために、画素電極PXと対向電極CTに比較して若干広くしても良い。 For the line width of the video signal line DL is to prevent disconnection may be slightly wider than the pixel electrode PX and the counter electrode CT.

【0022】走査信号線GLは末端側の画素(後述の走査電極端子GTMの反対側)のゲート電極GTに十分に走査電圧が伝搬されるだけの抵抗値を満足するように線幅を設定する。 The scanning signal line GL is set to line width as well scanning voltage to the gate electrode GT of the pixel of the end side (a side opposite to that of later scan electrode terminals GTM) satisfies the resistance value of only propagated . また、対向電圧信号線CLも末端側の画素(後述の共通バスラインCB1およびCB2から最も遠い画素すなわちCB1とCB2の中間の画素)の対向電極CTに十分に対向電圧が印加できるだけの抵抗値を満足するように線幅を設定する。 Further, the resistance value of only can be applied sufficiently counter voltage to the counter electrode CT of the counter voltage signal lines CL also distal pixels (farthest pixel i.e. CB1 and CB2 of the intermediate pixels from the common bus line CB1 and CB2 below) so as to satisfy to set the line width.

【0023】一方、画素電極PXと対向電極CTの間の電極間隔は、用いる液晶材料によって変える。 On the other hand, the electrode interval between the pixel electrode PX and the counter electrode CT is varied by the liquid crystal material used. これは、 this is,
液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路(信号側ドライバ)の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。 Since the electric field strength to achieve maximum transmission through the liquid crystal material is different, the electrode interval is set according to the liquid crystal material, the maximum amplitude range of the signal voltage set by the breakdown voltage of the video signal driving circuit (signal side driver) used , in order that the maximum transmittance is obtained. 後述の液晶材料を用いると電極間隔は、約12μmとなる。 Electrode interval when using a liquid crystal material described later is about 12 [mu] m.

【0024】《マトリクス部(画素部)の断面構成》図5は図4の6−6切断線における断面を示す図、図6は図4の7−7切断線における薄膜トランジスタTFTの断面図、図7は図4の8−8切断線における蓄積容量C FIG. 5 "cross-sectional configuration of the matrix portion (pixel portion)" is a view showing a cross section taken 6-6 cut line in FIG. 4, FIG. 6 is a sectional view of the thin film transistor TFT in 7-7 section line of FIG. 4, FIG. 7 the storage capacitor C in 8-8 section line of FIG. 4
stgの断面を示す図である。 It is a diagram showing a cross section of stg. 図5〜図7に示すように、 As shown in FIGS. 5 to 7,
液晶組成物層LCを基準にして下部透明ガラス基板SU The lower transparent glass substrate SU based on the liquid crystal composition layer LC
B1側には薄膜トランジスタTFT、蓄積容量Cstgおよび電極群が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光膜(ブラックマトリクス)BMが形成されている。 The thin film transistor TFT on the B1 side, the storage capacitance Cstg and electrode groups are formed, the color filter FIL and the upper transparent glass substrate SUB2 side, the light shielding film (black matrix) BM are formed.

【0025】また、透明ガラス基板SUB1、SUB2 [0025] In addition, the transparent glass substrates SUB1, SUB2
のそれぞれの内側(液晶LC側)の表面には、液晶の初期配向を制御する配向膜AF1、AF2が設けられており、透明ガラス基板SUB1、SUB2のそれぞれの外側の表面には、偏光板が設けられている。 Of the surface of the respective inner sides (liquid crystal LC sides), the alignment layer AF1 to control the initial alignment of the liquid crystal, AF2 is provided with, on the respective outer surfaces of the transparent glass substrates SUB1, SUB2, polarizing plates It is provided.

【0026】《TFT基板》まず、下側透明ガラス基板SUB1側(TFT基板)の構成を詳しく説明する。 [0026] "TFT substrate" first described in detail the structure of the lower transparent glass substrate SUB1 side (TFT substrate).

【0027】《薄膜トランジスタTFT》薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。 The "thin film transistor TFT" thin film transistor TFT, when a positive bias is applied to the gate electrode GT, the source - channel resistance between the drain is reduced, when the zero bias, the channel resistance is operated so as to increase.

【0028】薄膜トランジスタTFTは、図6に示すように、ゲート電極GT、絶縁膜GI、i型(真性、intr The thin film transistor TFT, as shown in FIG. 6, the gate electrode GT, an insulating film GI, i-type (intrinsic, intr
insic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。 Insic, conductivity determining impurities are not doped) Yusuke of amorphous silicon (Si) i-type semiconductor layer AS, the pair of source electrodes SD1, the drain electrode SD2. なお、 It should be noted that,
ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。 Source and drain are originally determined by the bias polarity between them, since the circuit of this liquid crystal display device the polarity is inverted during the operation, the source, drain is to be understood as interchanged during the operation. しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。 However, the following description, expressed in fixed and convenience one source, drain the other.

【0029】《ゲート電極GT》ゲート電極GTは走査信号線GLと連続して形成されており、走査信号線GL The "gate electrode GT" gate electrode GT is formed continuously with the scanning signal lines GL, the scanning signal lines GL
の一部の領域がゲート電極GTとなるように構成されている。 Some areas of is configured such that the gate electrode GT. ゲート電極GTは薄膜トランジスタTFTの能動領域を超える部分である。 The gate electrode GT is a portion exceeding the active region of the thin film transistor TFT. 本例では、ゲート電極GT In this example, the gate electrode GT
は、単層の導電膜g3で形成されている。 It is formed of a conductive film g3 of the monolayer. 導電膜g3としては例えばスパッタで形成されたクロム−モリブデン合金(Cr−Mo)膜が用いられるがそれに限ったものではない。 Chromium as the conductive film g3 formed by sputtering for example - but molybdenum alloy (Cr-Mo) film is used not limited thereto.

【0030】《走査信号線GL》走査信号線GLは導電膜g3で構成されている。 The "scanning signal lines GL" scanning signal line GL is composed of the conductive film g3. この走査信号線GLの導電膜g3はゲート電極GTの導電膜g3と同一製造工程で形成され、かつ一体に構成されている。 Conductive film g3 of this gate line GL is formed of a conductive film g3 and the same manufacturing process of the gate electrode GT, and is formed integrally. この走査信号線G The scanning signal lines G
Lにより、外部回路からゲート電圧(走査電圧)Vgをゲート電極GTに供給する。 The L, supplied from an external circuit of the gate voltage (scan voltage) Vg to the gate electrode GT. 本例では、導電膜g3としては例えばスパッタで形成されたクロム−モリブデン合金(Cr−Mo)膜が用いられる。 In this embodiment, as the conductive film g3 for example, chromium is formed by sputtering - molybdenum alloy (Cr-Mo) film is used. また、走査信号線G Moreover, the scanning signal line G
Lおよびはゲート電極GTは、クロム−モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム−モリブデンで包み込んだ2層構造としてもよい。 L and the gate electrode GT, chromium - not limited only to the molybdenum alloy, for example, aluminum or aluminum alloy chromium for low resistance - may be a two-layer structure wrapped with molybdenum. さらに、 further,
映像信号線DLと交差する部分は映像信号線DLとの短絡の確率を小さくするため細くし、また、短絡しても、 Portions intersecting the video signal lines DL is made narrow to minimize the probability of a short circuit with the video signal lines DL, also it is short-circuited,
レーザートリミングで切り離すことができるように二股にしても良い。 It may be bifurcated so that it can be disconnected by laser trimming.

【0031】《対向電圧信号線CL》対向電圧信号線C [0031] "counter voltage signal line CL" counter line C
Lは導電膜g3で構成されている。 L is formed of a conductive film g3. この対向電圧信号線CLの導電膜g3はゲート電極GT、走査信号線GLおよび対向電極CTの導電膜g3と同一製造工程で形成され、かつ対向電極CTと電気的に接続できるように構成されている。 Conductive film g3 gate electrode GT of the counter voltage signal line CL, the scanning signal lines are formed in GL and the counter electrode CT of the conductive film g3 and the same manufacturing process, and is configured to be connected to the counter electrode CT and the electrically there. この対向電圧信号線CLにより、外部回路から対向電圧Vcomを対向電極CTに供給する。 This counter voltage signal line CL, and supplies the counter voltage Vcom to the counter electrode CT from an external circuit. また、 Also,
対向電圧信号線CLは、クロム−モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム−モリブデンで包み込んだ2層構造としてもよい。 Counter voltage signal lines CL, chromium - not limited only to the molybdenum alloy, for example, aluminum or aluminum alloy chromium for low resistance - may be a two-layer structure wrapped with molybdenum. さらに、映像信号線DLと交差する部分は映像信号線DLとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。 Moreover, the portion that intersects the video signal line DL is made narrow to minimize the probability of a short circuit with the video signal lines DL, also be short-circuited, may be bifurcated so that it can be disconnected by laser trimming.

【0032】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFTにおいて、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜として使用される。 The "insulating film GI" insulating film GI, in the thin film transistor TFT, are used as a gate insulating film for applying an electric field to the semiconductor layer AS together with the gate electrode GT. 絶縁膜GIはゲート電極GTおよび走査信号線GL Insulating film GI gate electrode GT and the scanning signal lines GL
の上層に形成されている。 Of it is formed in the upper layer. 絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜が選ばれ、2 Insulation The film GI is selected is silicon nitride film formed by, for example, plasma CVD, 2
000〜4500Åの厚さに(本実施例では、3500 The thickness of the 000~4500A (in this example, 3500
Å程度)形成される。 About Å) is formed. また、絶縁膜GIは走査信号線G The insulating film GI is the scanning signal line G
Lおよび対向電圧信号線CLと映像信号線DLの層間絶縁膜としても働き、それらの電気的絶縁にも寄与している。 Also it serves as an interlayer insulating film of the L and the counter voltage signal line CL and the video signal line DL, contributing to their electrical insulation.

【0033】《i型半導体層AS》i型半導体層AS [0033] "i-type semiconductor layer AS" i-type semiconductor layer AS
は、非晶質シリコンで、150〜2500Åの厚さに(本実施例では、1200Å程度の膜厚)で形成される。 Is amorphous silicon (in this embodiment, the thickness of about 1200 Å) in thickness of 150~2500Å formed by. 層d0はオーミックコンタクト用のリン(P)をドープしたN(+)型非晶質シリコン半導体層であり、下側にi型半導体層ASが存在し、上側に導電層d3が存在するところのみに残されている。 Layer d0 is N (+) type amorphous silicon semiconductor layer doped with phosphorus (P) for ohmic contact, there is i-type semiconductor layer AS on the lower side, only where the conductive layer d3 upward exists It has been left in.

【0034】i型半導体層ASおよび層d0は、走査信号線GLおよび対向電圧信号線CLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。 The i-type semiconductor layer AS and the layer d0 are also formed between the intersections of the scanning signal lines GL and the counter voltage signal line CL and the video signal line DL (crossover portions). この交差部のi型半導体層ASは交差部における走査信号線GLおよび対向電圧信号線CLと映像信号線D Scanning signal lines GL and the counter voltage signal line CL and the video signal line D in the i-type semiconductor layer AS is the intersection of the intersection
Lとの短絡を低減する。 To reduce the short-circuiting between the L.

【0035】《ソース電極SD1、ドレイン電極SD [0035] "source electrode SD1, the drain electrode SD
2》ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する導電膜d3から構成されている。 2 "source electrode SD1, the respective drain electrodes SD2, and a conductive film d3 in contact with the N (+) type semiconductor layer d0.

【0036】導電膜d3はスパッタで形成したクロム− [0036] chromium conductive film d3 is formed by sputtering -
モリブデン合金(Cr−Mo)膜を用い、500〜30 With molybdenum alloy (Cr-Mo) film, 500-30
00Åの厚さに(本実施例では、2500Å程度)で形成される。 (In this embodiment, about 2500 Å) in thickness of 00Å is formed by. Cr−Mo膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。 Since Cr-Mo film has a low stress, which contributes to reduction in resistance of the relatively thickness can be formed thick wire.

【0037】また、Cr−Mo膜はN(+)型半導体層d Further, Cr-Mo film is N (+) type semiconductor layer d
0との接着性も良好である。 0 and adhesion is good. 導電膜d3として、Cr− As the conductive film d3, Cr-
Mo膜の他に高融点金属(Mo、Ti、Ta、W)膜、 Other refractory metals Mo film (Mo, Ti, Ta, W) film,
高融点金属シリサイド(MoSi 2 、TiSi 2 、TaS Refractory metal silicide (MoSi 2, TiSi 2, TaS
2 、WSi 2 )膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。 i 2, WSi 2) film may be used, or may be a laminated structure with aluminum or the like.

【0038】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の導電膜d3 The "video signal lines DL" video signal lines DL is the source electrode SD1, the conductive film between the drain electrode SD2 same layer d3
で構成されている。 In is configured. また、映像信号線DLはドレイン電極SD2と一体に形成されている。 The video signal lines DL are formed integrally with the drain electrode SD2. 本例では、導電膜d In this example, the conductive film d
3はスパッタで形成したクロム−モリブデン合金(Cr 3 was formed by sputtering chromium - molybdenum alloy (Cr
−Mo)膜を用い、500〜3000Åの厚さに(本実施例では、2500Å程度)で形成される。 Using -mo) film, the (present embodiment in a thickness of 500 to 3000 Å, a thickness of about 2500 Å). Cr−Mo Cr-Mo
膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。 Since film has a low stress, which contributes to reduction in resistance of the relatively thickness can be formed thick wire. また、Cr−Mo膜はN(+)型半導体層d0との接着性も良好である。 Moreover, Cr-Mo film has adhesiveness to the N (+) type semiconductor layer d0 is good. 導電膜d3として、Cr−Mo膜の他に高融点金属(Mo、 As the conductive film d3, besides the high melting point metal Cr-Mo film (Mo,
Ti、Ta、W)膜、高融点金属シリサイド(MoSi Ti, Ta, W) film, a refractory metal silicide (MoSi
2 、TiSi 2 、TaSi 2 、WSi 2 )膜を用いてもよく、また、断線を防ぐために、アルミニウム等との積層構造にしてもよい。 2, TiSi 2, TaSi 2, WSi 2) film may be used, also, in order to prevent breakage, may have a laminated structure with aluminum or the like.

【0039】《蓄積容量Cstg》導電膜d3は、薄膜トランジスタTFTのソース電極SD2部分において、対向電圧信号線CLと重なるように形成されている。 The "storage capacitance Cstg" conductive film d3 is the source electrode SD2 portion of the thin-film transistor TFT, is formed so as to overlap with the counter voltage signal line CL. この重ね合わせは、図7からも明らかなように、ソース電極SD2(d3)を一方の電極とし、対向電圧信号CLを他方の電極とする蓄積容量(静電容量素子)Cstgを構成する。 This overlapping, as is apparent from FIG. 7, the source electrode SD2 and (d3) as one electrode, constituting the storage capacitance (electrostatic capacitance element) Cstg where the counter voltage signal CL as the other electrode. この蓄積容量Cstgの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜G The dielectric film of this storage capacitance Cstg, an insulating film G to be used as a gate insulating film of the thin film transistor TFT
Iで構成されている。 It is composed of I.

【0040】図4に示すように平面的には蓄積容量Cst [0040] The planar as shown in FIG. 4 the storage capacitor Cst
gは対向電圧信号線CLの一部分に形成されている。 g is formed in a portion of counter line CL.

【0041】《保護膜PSV1》薄膜トランジスタTF [0041] "protective film PSV1" thin film transistor TF
T上には保護膜PSV1が設けられている。 The on T are provided protective film PSV1. 保護膜PS Protective film PS
V1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。 V1 is mainly being formed to protect the thin film transistor TFT from moisture or the like, using the ones yet good moisture resistance high transparency. 保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、0.1〜1μm程度の膜厚で形成する。 Protective film PSV1 is formed of silicon oxide film or a silicon nitride film formed by, for example, the plasma CVD apparatus, to have a thickness of about 0.1 to 1 [mu] m.

【0042】保護膜PSV1は、外部接続端子DTM、 [0042] The protective film PSV1, the external connection terminal DTM,
GTMを露出するよう除去されている。 It has been removed to expose the GTM. 保護膜PSV1 Protective film PSV1
と絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを考え薄くされる。 And with respect to the thickness relationship of the insulating film GI, the former is made thick considered a protective effect, the latter is thinned consider the mutual conductance gm of the transistor.

【0043】また、画素部では、対向電圧信号線CLと後述の対向電極CTとの電気的接続、および、ソース電極SD2と画素電極PXとの電気的接続のために、スルーホールTH2およびTH1を設けている。 [0043] In the pixel portion, the electrical connection between the counter line CL and the counter electrode CT which will be described later, and, for electrical connection between the source electrode SD2 and the pixel electrode PX, through holes TH2 and TH1 It is provided. スルーホールTH2では、保護膜PSV1と絶縁膜GIが一括で加工されるのでg3層までの孔があき、スルーホールTH In the through hole TH2, the hole until g3 layer autumn since the protective film PSV1 and the insulating film GI is processed in bulk, through holes TH
1ではd3でブロッキングされるのでd3層までの孔があく。 Hole until d3 layers evil because it is blocked with 1, d3.

【0044】また、保護膜PSV1は、ポリイミド等の有機膜を厚く構成したものとの積層構造としても良い。 [0044] The protective film PSV1 may be a laminated structure of as that thickened the organic film such as polyimide.

【0045】《画素電極PX》画素電極PXは、透明導電層i1で形成されている。 The "pixel electrode PX" pixel electrode PX is formed of a transparent conductive layer i1. この透明導電膜i1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide The transparent conductive film i1 is made of a transparent conductive film (Indium-Tin-Oxide
ITO:ネサ膜)からなり、100〜2000Åの厚さに(本実施例では、1400Å程度の膜厚)形成される。 ITO: Nesa film) made of, in the (present embodiment in a thickness of 100 to 2,000 Å, a thickness of about 1400 Å) is formed. また、画素電極PXはスルーホールTH1を介して、ソース電極SD2に接続されている。 Further, the pixel electrode PX via a through hole TH1, and is connected to the source electrode SD2.

【0046】画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を行うことができる。 [0046] By the pixel electrode becomes transparent as in the present embodiment, the light transmitted through that portion, to improve the maximum transmittance when a white display than if the pixel electrode is opaque, brighter it is possible to perform the display. この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成(ノーマリブラックモードにする)しているので、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。 At this time, as described later, when no voltage is applied, liquid crystal molecules maintain the initial orientation state, constitutes an arrangement of the polarizing plate (to the normally black mode) so that the black display in that state , even if the transparent pixel electrode, without which transmits light of the portion, it is possible to display a high quality black. これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。 This allows the maximum transmittance is improved, and to achieve a sufficient contrast ratio.

【0047】《対向電極CT》対向電極CTは透明導電層i1で形成されている。 The "counter electrode CT" counter electrode CT is formed of a transparent conductive layer i1. この透明導電膜i1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide The transparent conductive film i1 is made of a transparent conductive film (Indium-Tin-Oxide
ITO:ネサ膜)からなり、100〜2000Åの厚さに(本実施例では、1400Å程度の膜厚)形成される。 ITO: Nesa film) made of, in the (present embodiment in a thickness of 100 to 2,000 Å, a thickness of about 1400 Å) is formed. また、対向電極CTはスルーホールTH2を介して、対向電圧信号線CLに接続されている。 The counter electrode CT via the through hole TH2, is connected to a counter voltage signal line CL. 画素電極P Pixel electrodes P
Xと同様、対向電極を透明にすることにより、白表示を行う時の最大透過率が向上する。 As with X, by a transparent counter electrode, thereby improving the maximum transmittance when a white display.

【0048】対向電極CTには対向電圧Vcomが印加されるように構成されている。 [0048] is configured as a counter voltage Vcom is applied to the counter electrode CT. 本実施例では、対向電圧V In this embodiment, the counter voltage V
comは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdmaxとの中間直流電位から、薄膜トランジスタ素子TFTをオフ状態にするときに発生するフィードスルー電圧ΔVs分だけ低い電位に設定される。 com from the intermediate DC potential between a drive voltage Vdmax of a minimum level drive voltage Vdmin and the maximum level applied to the video signal lines DL, the feed-through voltage ΔVs amount corresponding low potential generated when the thin film transistor element TFT is turned off It is set to.

【0049】《カラーフィルタ基板》次に、図4、図5 [0049] "color filter substrate" Next, FIGS. 4, 5
に戻り、上側透明ガラス基板SUB2側(カラーフィルタ基板)の構成を詳しく説明する。 The return will be described in detail a configuration of the upper transparent glass substrate SUB2 side (color filter substrate).

【0050】《遮光膜BM》上部透明ガラス基板SUB The "light-shielding film BM" upper transparent glass substrate SUB
2側には、不要な間隙部(画素電極PXと対向電極CT The second side, an unnecessary gap (pixel electrode PX and the counter electrode CT
の間以外の隙間)からの透過光が表示面側に出射して、 Transmitted light from the gap) is emitted to the display surface side other than between,
コントラスト比等を低下させないように遮光膜BM(いわゆるブラックマトリクス)を形成している。 Forming a light shielding film BM (so-called black matrix) so as not to reduce the contrast ratio or the like. 遮光膜B Shielding film B
Mは、外部光またはバックライト光がi型半導体層AS M is an external light or backlight light i-type semiconductor layer AS
に入射しないようにする役割も果たしている。 Also it serves to prevent the incident on. すなわち、薄膜トランジスタTFTのi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。 That, i-type semiconductor layer AS of the thin-film transistor TFT is sandwiched by the light blocking film BM and the larger gate electrode GT and below, not shielded from external natural light and backlight.

【0051】図4に遮光膜BMのパターンの1例を示す。 [0051] shows an example of a pattern of the light blocking film BM in FIG.

【0052】遮光膜BMは、導電性および遮光性を有する金属膜で形成し、画素の表示部に孔をあけたマトリクス状のパターンにする。 The light shielding film BM is conductive and formed of a metal film having a light shielding property and a matrix-like pattern of spaced holes in the display portion of the pixel. 本実施例では、遮光膜BMは、 In this embodiment, the light blocking film BM,
クロム薄膜を用いる。 Using a chromium thin film. また、クロム薄膜のガラス面側には、酸化クロム、窒化クロムを形成する。 Further, on the glass surface side of the chromium thin film, to form chromium oxide, chromium nitride. これは、ガラス面側の反射率を低減するためであり、液晶表示装置の表示面を低反射にするためである。 This is for reducing the reflectance of the glass surface side is to the display surface of the liquid crystal display device in a low reflection. また、遮光膜BMで映像信号線DL上を完全に覆い隠すように構成し、映像信号線DLからの電気力線のほとんどを遮光膜BMに終端させる。 Furthermore, configured to completely cover the upper video signal lines DL by the light-shielding film BM, to terminate most lines of electric force from the video signal line DL to the light shielding film BM. このままでは遮光膜BMの電位が映像信号線DLの電位によって変動してしまうので、クロストークは軽減しないが、遮光膜BMの左右方向に延在した部分により、隣の映像信号線DLからの逆極性の電位変動との間に、それらをお互いにキャンセルする電流が流れ、 Since the potential of the light shielding film BM in this state fluctuates depending on the potential of the video signal lines DL, the crosstalk is not reduced, by extending Mashimashi portion in the lateral direction of the light shielding film BM, opposite from the adjacent video signal lines DL between the polarity of the potential variation, current flows to cancel them to each other,
遮光膜BMの電位は安定する。 The potential of the light shielding film BM is stabilized. これにより、画素電極P Thus, the pixel electrode P
Xと対向電極CT間の電界は、映像信号線DLの電位の変動を受けることは無くなる。 Electric field between X and the counter electrode CT is subject to fluctuations in the potential of the video signal line DL is eliminated. したがって、クロストークが大幅に軽減する。 Therefore, cross-talk can be greatly reduced. これは、前述したように、導電性の遮光膜BMを用い、一列毎に映像信号線DLに印加する映像信号の極性を逆転させた駆動方法を用いたことによって、新たに発生する効果であり、横電界方式を用いるアクティブマトリクス型液晶表示装置に特有の効果である。 This is because, as described above, using the light shielding film BM conductivity, by using the driving method in which polarity is reversed video signal applied to the video signal lines DL for each one row, be newly generated effectively a unique effect in active matrix liquid crystal display device using a lateral electric field scheme. 本発明によって、作用にも示したように遮光膜B The present invention, the light shielding as shown in action film B
Mの左右方向の幅を30μm以下にできるので大幅に開口率を向上する事ができる。 Since the lateral width of the M possible to 30μm or less can be significantly improved aperture ratio. したがって、本実施例では、対角13.3型のXGA解像度のもので約40%の開口率を得ることができた。 Thus, in this embodiment, it could be obtained about 40% of the aperture ratio as diagonal 13.3-inch XGA resolution.

【0053】また、この遮光膜BMで各行の有効表示領域が仕切られる。 [0053] The effective display region of each line with the light shielding film BM is partitioned. 従って、各行の画素の輪郭が遮光膜B Therefore, the contour of each row of pixels light-shielding film B
Mによってはっきりとする。 Clearly that by M. さらに、遮光膜BMは.i Furthermore, the light shielding film BM .i
型半導体層ASに対する遮光の機能も持つ。 Shading functions for type semiconductor layer AS also has.

【0054】また、本発明は、薄膜でも遮光性の高い金属膜(0.05〜0.2μm)を用いているため、カラーフィルタの凹凸が絶縁性の遮光膜(1〜3μm)を用いるものより少なくなり、平坦性が増すので、液晶層の厚みが均一になり、液晶層の厚みの変化に伴う輝度のむらが解消される。 [0054] Further, the present invention is, since also having a high light-shielding metal film (0.05 to 0.2 [mu] m) with a thin film, which unevenness of color filter using an insulating light shielding film (1 to 3 [mu] m) fewer, since increases flatness, the thickness of the liquid crystal layer becomes uniform, unevenness in luminance due to the change in the thickness of the liquid crystal layer is eliminated.

【0055】遮光膜BMは周辺部にも額縁状に形成され、そのパターンは図4に示すマトリクス部のパターンと連続して形成されている。 The light shielding film BM is also formed in a frame shape on the periphery, the pattern is formed continuously with the pattern of the matrix portion shown in FIG. 周辺部の遮光膜BMは、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。 Shielding film BM of the peripheral portion is extended outside of the seal portion SL, with prevents the leakage light such as reflection light resulting from mounting machine such as a personal computer from entering the matrix portion immediately, light display area, such as a backlight also it is prevented from leaking to the outside. 他方、この遮光膜BMは基板SU On the other hand, this light blocking film BM substrate SU
B2の縁よりも約0.3〜1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。 Than B2 edge fastened inside by about 0.3 to 1.0 mm, it is formed to avoid the cut region of the substrate SUB2.

【0056】.《カラーフィルタFIL》カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。 [0056]. "The color filter FIL" color filter FIL is formed in the red, green, striped in a repeat of the blue at a position opposite to the pixel. カラーフィルタFILは遮光膜BMのエッジ部分と重なるように形成されている。 The color filter FIL is formed so as to overlap the edge portions of the light shielding film BM.

【0057】カラーフィルタFILは次のように形成することができる。 [0057] The color filter FIL can be formed as follows. まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。 First, the surface to form a dyeing base material such as an acrylic resin of the upper transparent glass substrate SUB2, removing the stained substrate other than red filter forming region by a photolithography technique. この後、染色基材を赤色顔料で染め、固着処理を施し、赤色フィルタRを形成する。 Thereafter, dyeing the dyed material with a red pigment and fixed to form a red filter R. つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。 Then, by applying similar processes, a green filter G, are sequentially formed blue filter B. なお、染色には染料を用いてもよい。 It should be noted, may be used dyes to staining.

【0058】《オーバーコート膜OC》オーバーコート膜OCはカラーフィルタFILの染料の液晶組成物層L [0058] "overcoat film OC" overcoat film OC is a liquid crystal composition layer of the dye of the color filter FIL L
Cへの漏洩の防止、および、カラーフィルタFIL、遮光膜BMによる段差の平坦化のために設けられている。 Prevention of leakage into C, and are provided the color filters FIL, for planarization of the step by the light shielding film BM.
オーバーコート膜OCはたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。 The overcoat film OC is for example an acrylic resin, and is formed of a transparent resin material such as epoxy resin. また、オーバーコート膜OCとして、流動性の良いポリイミド等の有機膜を使用しても良い。 Further, the overcoat film OC, may be used organic film such as good flowability polyimide. また、このオーバーコート膜OCの膜厚は、通常2μm程度であるが、本発明の効果をより発揮するためには、出来る限り薄いほうが、遮光膜BMが映像信号線DLに近ずくので、より映像信号線DLからの電気力線が基板と水平な方向(横方向)に広がらず、遮光膜BMに終端するので、シールド効率が良くなる。 The thickness of the overcoat film OC is usually about 2 [mu] m, in order to secure the effect of the present invention, a thinner as possible, the light shielding film BM is so close mutual agreement to the video signal lines DL, and more not spread to the electric line of force substrate and a horizontal direction (lateral direction) from the video signal line DL, since it terminates the light blocking film BM, shield efficiency is improved. 具体的には、平坦性を出せる0.2μmからシールド効率を十分保てる1.0μm以下が好ましい。 Specifically, preferably 1.0μm or less to maintain sufficient 0.2μm from the shield efficiency put out flatness.

【0059】《液晶層および偏向板》次に、液晶層、配向膜、偏光板等について説明する。 [0059] "liquid crystal layer and deflector" Next, the liquid crystal layer, orientation film, described polarizing plate or the like.

【0060】《液晶層》液晶材料LCとしては、誘電率異方性Δεが正でその値が13.2、屈折率異方性Δnが0.0 [0060] As the "liquid crystal layer" crystal material LC, a dielectric anisotropy Δε is its value in positive 13.2, refractive index anisotropy Δn is 0.0
81(589nm、20℃)のネマティック液晶を用いる。 81 (589nm, 20 ℃) ​​using nematic liquid crystals. 液晶層の厚み(ギャップ)は、3.9μmとし、リタデーションΔn・dは0.316とする。 The thickness (gap) of the liquid crystal layer, and 3.9 .mu.m, the retardation [Delta] n · d is set to 0.316. このリタデーションΔn・dの値により、後述の配向膜と偏光板と組み合わせ、液晶分子がラビング方向から電界方向に45°回転したとき最大透過率を得ることができ、可視光の範囲内で波長依存性がほとんどない透過光を得ることができる。 The value of the retardation [Delta] n · d, the orientation film and the polarizing plate and the combination described below, can be the liquid crystal molecules to obtain the maximum transmittance when rotated 45 ° from the rubbing direction to the electric field direction, the wavelength dependence in the range of visible light sex can be obtained almost no transmitted light. このリタデーションの範囲は、0.25〜0.32μmの範囲が十分な透過光を得るために好ましい。 Scope of this retardation is preferred for the range of 0.25~0.32μm to obtain sufficient transmitted light.

【0061】なお、液晶層の厚み(ギャップ)は、ポリマビーズで制御している。 [0061] Incidentally, the liquid crystal layer thickness (gap) is controlled by polymer beads.

【0062】なお、液晶材料LCは、特に限定したものではなく、誘電率異方性Δεは負でもよい。 [0062] The liquid crystal material LC is not in particular limited, the dielectric anisotropy Δε may be negative. また、誘電率異方性Δεは、その値が大きいほうが、駆動電圧が低減できる。 Further, the dielectric anisotropy Δε is more that value is large, the driving voltage can be reduced. また、屈折率異方性Δnは小さいほうが、液晶層の厚み(ギャップ)を厚くでき、液晶の封入時間が短縮され、かつギャップばらつきを少なくすることができる。 Also, should the refractive index anisotropy Δn is small, can increase the thickness of the liquid crystal layer (gap), the liquid crystal of the encapsulating time is shortened, and it is possible to reduce the gap variation.

【0063】また、液晶組成物の比抵抗としては、10 [0063] As the specific resistance of the liquid crystal composition is 10
Ωcm以上10 Ωcm以下、好ましくは10 9 [Omega] cm or more 10 1 4 [Omega] cm or less, preferably 10 1 1
Ωcm以上10 Ωcm以下のものを用いる。 [Omega] cm or more 10 1 3 [Omega] cm using the following things. 本方式では、液晶組成物の抵抗が低くても、画素電極と対向電極間に充電された電圧を十分保持することができ、その下限は10 Ωcm、好ましくは10 Ωcmである。 In this method, even at low resistance of the liquid crystal composition, the voltage charged between the pixel electrode and the counter electrode can be sufficiently held, the lower limit of 10 9 [Omega] cm, preferably 10 1 1 [Omega] cm. これは、画素電極と対向電極を、同一基板上に構成していることによる。 This is because the pixel electrode and the counter electrode, are formed on the same substrate. また、抵抗が高すぎると、製造工程上に入った静電気を緩和しにくいため、10 Ωc Further, when the resistance is too high, the hard alleviate static electricity entering the production process, 10 1 4 .omega.c
m以下、好ましくは10 Ωcm以下が良い。 m or less, preferably 10 1 3 [Omega] cm or less.

【0064】また、液晶材料のツイスト弾性定数K2は小さいほうが好ましい。 [0064] Furthermore, the twist elastic constant K2 of the liquid crystal material is preferably small. 具体的には、2pN以上が良い。 Specifically, more than 2pN is good.

【0065】《配向膜》配向膜ORIとしては、ポリイミドを用いる。 [0065] Examples of the "orientation film" orientation film ORI, a polyimide. ラビング方向RDRは上下基板で互いに平行にし、かつ印加電界方向EDRとのなす角度は75 Rubbing direction RDR is in the upper and lower substrates parallel to each other and the angle between the applied electric field direction EDR 75
°とする。 ° to. 図20にその関係を示す。 Figure 20 shows the relationship.

【0066】なお、ラビング方向RDRと印加電界方向EDRとのなす角度は、液晶材料の誘電率異方性Δεが正であれば、45°以上90°未満、誘電率異方性Δε [0066] Incidentally, the angle between the rubbing direction RDR and the applied electric field direction EDR is, if positive dielectric anisotropy Δε of the liquid crystal material, 45 ° or more and less than 90 °, a dielectric anisotropy Δε
が負であれば、0°を超え45°以下でなければならない。 There if it is negative, must be less than 45 ° beyond the 0 °.

【0067】《偏光板》偏光板POLとしては、下側の偏光板POL1の偏光透過軸MAX1をラビング方向R [0067] "polarizer" as the polarizing plate POL, the rubbing direction R of the polarization transmission axis MAX1 of the polarizer POL1 on the lower side
DRと一致させ、上側の偏向板POL2の偏光透過軸M DR and matched, the polarization transmission axis M of the upper deflection plate POL2
AX2を、それに直交させる。 The AX2, is perpendicular thereto. 図3にその関係を示す。 Figure 3 shows the relationship.
これにより、本発明の画素に印加される電圧(画素電極PXと対向電極CTの間の電圧)を増加させるに伴い、 Thus, with the increase the voltage applied to the pixel of the present invention (voltage between the pixel electrode PX and the counter electrode CT),
透過率が上昇するノーマリクローズ特性を得ることができ、また、電圧無印加時には、良質な黒表示ができる。 Normally closed characteristic that the transmittance is increased can be obtained, also when no voltage is applied, it is high-quality black display.
また、上側と下側の偏光板の関係は、逆転させても良く、特性上大きな変化はない。 The relationship between the polarizing plate of the upper and lower may be reversed, there is no big change the characteristics.

【0068】なお、本実施例では、偏光板に導電性を持たせることにより、外部からの静電気による表示不良およびEMI対策を施している。 [0068] In the present embodiment, by providing conductivity to the polarizing plate, it is subjected to display failure and EMI measures by external static electricity. 導電性に関しては、静電気による影響を対策するためだけであれば、シート抵抗が10 Ω/ロ以下、EMIに対しても対策するのであれば、10 Ω/ロ以下とするのが望ましい。 With respect to conductivity, if only to measure the effects of static electricity, the sheet resistance is 10 8 Omega / b less, if for measures against EMI, it is desirable to 10 4 Omega / b below. また、ガラス基板の液晶組成物の挟持面の裏面(偏光板を粘着させる面)に導電層を設けてもよい。 Further, on the rear surface of the holding surface of the liquid crystal composition of the glass substrate (surface to adhere the polarizing plate) may be provided a conductive layer.

【0069】《マトリクス周辺の構成》図8は上下のガラス基板SUB1、SUB2を含む表示パネルPNLのマトリクス(AR)周辺の要部平面を示す図である。 [0069] Figure 8 "configuration of the surrounding elements" is a diagram illustrating a matrix (AR) around the principal plan of the display panel PNL including the upper and lower glass substrates SUB1, SUB2. また、図9は、左側に走査回路が接続されるべき外部接続端子GTM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。 FIG. 9 is a cross-section in the vicinity of the external connection terminal GTM to be scanning circuit on the left is connected, a diagram showing a cross section of the vicinity of the seal portion where no external connection terminal on the right.

【0070】このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。 [0070] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared reducing the size of the glass substrate which is standardized in varieties after machining to a size that fits to each breed, in either case the glass is cut through the one way process. 図8、図9は後者の例を示すもので、図8、図9の両図とも上下基板SUB1、SUB 8, 9 show the latter example, FIG. 8, upper and lower substrates SUB1 with both FIGS. 9, SUB
2の切断後を表しており、LNは両基板の切断前の縁を示す。 Represents the post 2 of the cutting, LN represents edges before cutting the two substrates. いずれの場合も、完成状態では外部接続端子群T In either case, the external connection terminal group T is a completed state
g、Tdおよび端子COT(添字略)が存在する(図で上辺と左辺の)部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。 g, Td and a terminal COT (suffix omitted) are present size of the upper substrate SUB2 so as to expose parts thereof (upper side and the left side in the figure) is limited to the inside than the lower substrate SUB1. 端子群Tg、Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTM Terminal groups Tg, Td are described below each gate circuit connecting terminals GTM, image signal circuit connecting terminals DTM
とそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP(図19、図2 A tape carrier package their lead wire sections integrated circuit chips CHI are mounted TCP (Figure 19, Figure 2
0)の単位に複数本まとめて名付けたものである。 0) which was named in a plurality of summarized in units of. 各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。 Lead-out lines from the matrix of each group to the external connection terminal portion are inclined as they approach both ends. これは、パッケージTCPの配列ピッチ及び各パッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM、 This package TCP arrangement pitch and terminals DTM of the display panel PNL to the connection terminal pitch in each package TCP,
GTMを合わせるためである。 In order to match the GTM. また、対向電極端子CO The counter electrode terminal CO
Tは、対向電極CTに対向電圧を外部回路から与えるための端子である。 T is a terminal for applying a counter voltage from an external circuit to the counter electrode CT. マトリクス部の対向電圧信号線CL Counter voltage signal lines CL of the matrix portion
は、走査回路用端子GTMの反対側(図では右側)に引き出し、各対向電圧信号線を共通バスラインCBで一纏めにして、対向電極端子COTに接続している。 (In the Figure the right) opposite to the scanning circuit terminals GTM drawer, are collectively each counter voltage signal line in the common bus line CB, is connected to the counter electrode terminal COT.

【0071】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LC [0071] Between the transparent glass substrates SUB1, SUB2, along margins thereof, except for a liquid crystal filling port INJ, the liquid crystal LC
を.封止するようにシールパターンSLが形成される。 The. Seal pattern SL is formed to seal.
シール材は例えばエポキシ樹脂から成る。 Sealing material made of, for example, epoxy resin.

【0072】配向膜ORI1、ORI2の層は、シールパターンSLの内側に形成される。 [0072] layer of the alignment film ORI1, ORI2 are formed inside the seal pattern SL. 偏光板POL1、P Polarizer POL1, P
OL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に構成されている。 OL2 lower transparent glass substrate SUB1 are constituted on the outer surface of the upper transparent glass substrate SUB2.
液晶LCは液晶分子の向きを設定する下部配向膜ORI Lower alignment film ORI liquid crystal LC is to set the orientation of the liquid crystal molecules
1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。 It is filled in the region partitioned by the seal pattern SL between the 1 and the upper alignment layer ORI2. 下部配向膜ORI1 Lower alignment film ORI1
は下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。 It is formed over a passivation film PSV1 of the lower transparent glass substrate SUB1 side.

【0073】この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2 [0073] The liquid crystal display device includes a lower transparent glass substrate SUB1 side, separately stacking the various layers in the upper transparent glass substrate SUB2 side, the seal pattern SL substrate SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。 Formed on the side, superimposing the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, injecting a liquid crystal LC through the opening INJ of the seal material SL, the inlet INJ is sealed with an epoxy resin, the upper and lower substrates assembled by cutting.

【0074】《ゲート端子部》図10は表示マトリクスの走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面図であり(B)は(A)のB−B切断線における断面図を示している。 [0074] "gate terminal part" FIG. 10 is a diagram showing the connection structure from the scanning signal lines GL of the display matrix to its external connection terminal GTM, the (A) is a plan view (B) is (A) It shows a cross-sectional view taken along B-B cutting line. なお、同図は図8下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。 Note that this figure corresponds to around 8 lower, portion of the oblique line is expressed for convenience like straight line.

【0075】図中Cr−Mo層g3は、判り易くするためハッチを施してある。 [0075] figure Cr-Mo layer g3 is are hatched for easy understanding.

【0076】ゲート端子GTMはCr−Mo層g3と、 [0076] The gate terminal GTM is a Cr-Mo layer g3,
更にその表面を保護し、かつ、TCP(Tape Ca Further protect the surface, and, TCP (Tape Ca
rrier Packege)との接続の信頼性を向上させるための透明導電層i1とで構成されている。 And a transparent conductive layer i1 for improving the reliability of the connection between rrier Packege). この透明導電層i1は画素電極PXと同一工程で形成された透明導電膜ITOを用いている。 The transparent conductive layer i1 adopts the transparent conductive film ITO formed by the pixel electrode PX and the same step.

【0077】平面図において、絶縁膜GIおよび保護膜PSV1はその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電気的接触ができるようになっている。 [0077] In plan view, the insulating film GI and the protective film PSV1 is formed on the right side from the boundary line, as the terminal portion GTM which is positioned at the left end can electrically contact with an external circuit is exposed from them going on. 図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図8に示すように上下に複数本並べられ端子群Tg(図8)が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線SHg(図示せず)によって短絡される。 In the figure, although only one pair of gate line GL and the gate terminal are shown, in practice such pairs are arranged a plurality of vertically as shown in FIG. 8 terminal group Tg (Fig. 8) is formed, leftmost gate terminal, the manufacturing process is extended beyond the cutting area of ​​the substrate are short-circuited by the wiring SHg (not shown). 製造過程における配向膜ORI1のラビング時等の静電破壊防止に役立つ。 It helps prevent electrostatic breakdown of the isochronous rubbing the orientation film ORI1 in the manufacturing process.

【0078】《ドレイン端子DTM》図11は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面図を示し、(B)は(A)のB−B切断線における断面図を示す。 [0078] "drain terminal DTM" Figure 11 shows the connection to the external connection terminals DTM from the video signal line DL, (A) shows a plan view thereof, (B) in (A) B- a cross sectional view taken along B cutting line. なお、同図は図8 It should be noted that the figure 8
右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部に該当する。 Corresponding to the vicinity of the upper right, the orientation of the drawing although are changed for convenience right end direction corresponds to the upper portion of the substrate SUB1.

【0079】TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。 [0079] TSTd is an external circuit here is a test terminal is not connected, and the width is widened than the wiring portion so that it can contact the probe needles or the like. 同様に、ドレイン端子D Similarly, the drain terminal D
TMも外部回路との接続ができるよう配線部より幅が広げられている。 TM also wider than the wiring portion to allow connection to an external circuit is widened. 外部接続ドレイン端子DTMは上下方向にに配列され、ドレイン端子DTMは、図5に示すように端子群Td(添字省略)を構成し基板SUB1の切断線を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線SHd(図示せず)によって短絡される。 The external connection drain terminals DTM are arranged in the vertical direction, the drain terminal DTM is further extended beyond the cutting line of the substrate SUB1 constitute a terminal group Td (suffix omitted) as shown in FIG. 5, during the manufacturing process all for electrostatic breakdown prevention is short-circuited by the wiring SHd (not shown) with each other. 検査端子TSTdは図11に示すように一本置きの映像信号線DLに形成される。 Test terminals TSTd are formed into the video signal lines DL every other one as shown in FIG. 11.

【0080】ドレイン接続端子DTMは透明導電層i1 [0080] The drain connection terminal DTM is a transparent conductive layer i1
で形成されており、保護膜PSV1を除去した部分で映像信号線DLと接続されている。 In is formed, and is connected to the video signal line DL with the removal of the protective film PSV1 portion. この透明導電膜i1はゲート端子GTMの時と同様に画素電極PXと同一工程で形成された透明導電膜ITOを用いている。 The transparent conductive film i1 adopts the transparent conductive film ITO formed by the pixel electrode PX and the same process as in the case of gate terminals GTM.

【0081】マトリクス部からドレイン端子部DTMまでの引出配線は、映像信号線DLと同じレベルの層d3 [0081] lead wire from the matrix portion to the drain terminal portion DTM is a layer at the same level as the video signal line DL d3
が構成されている。 There has been configured.

【0082】《対向電極端子CTM》図12は対向電圧信号線CLからその外部接続端子CTMまでの接続を示す図であり、(A)はその平面図を示し、(B)は(A)のB−B切断線における断面図を示す。 [0082] "counter electrode terminal CTM" Figure 12 is a diagram showing the connection from the counter line CL to the external connection terminals CTM, (A) shows a plan view thereof, (B) in (A) a cross sectional view taken along B-B cutting line. なお、同図は図8左上付近に対応する。 Note that this figure corresponds to the vicinity of Figure 8 the upper left.

【0083】各対向電圧信号線CLは共通バスラインC [0083] Each counter voltage signal line CL is common bus line C
B1で一纏めして対向電極端子CTMに引き出されている。 They are drawn out to the counter electrode terminals CTM and collectively in B1. 共通バスラインCBは導電層g3の上に導電層3を積層し、透明導電層i1でそれらを電気的に接続した構造となっている。 Common bus line CB is laminated conductive layer 3 on the conductive layer g3, and has a structure connected them electrically transparent conductive layer i1. これは、共通バスラインCBの抵抗を低減し、対向電圧が外部回路から各対向電圧信号線CL This reduces the resistance of the common bus line CB, facing each counter voltage from an external circuit voltage signal line CL
に十分に供給されるようにするためである。 This is to be sufficiently supplied to the. 本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。 In this structure, particularly without newly loading the conductive layer, it is characterized by lowered the resistance of the common bus line.

【0084】対向電極端子CTMは、導電層g3の上に透明導電層i1が積層された構造になっている。 [0084] The counter electrode terminal CTM has the transparent conductive layer i1 on the conductive layer g3 is in the laminated structure. この透明導電膜i1は他の端子の時と同様に画素電極PXと同一工程で形成された透明導電膜ITOを用いている。 The transparent conductive film i1 adopts the transparent conductive film ITO formed by the pixel electrode PX and the same process as in the case of other terminals. 透明導電層i1により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層i1で、導電層g3を覆っている。 A transparent conductive layer i1, and protects its surface, electrostatic good transparent conductive layer i1 having durability for preventing food etc., and covers the conductive layer g3. また透明導電層i1と導電層g3および導電層d3との接続は保護膜PSV1および絶縁膜GIにうスルーホールを形成し導通を取っている。 The connection between the transparent conductive layer i1 and the conductive layer g3 and the conductive layer d3 is taking conduction form the protective film PSV1 and the insulating film GI Niu through hole.

【0085】一方、図13は対向電圧信号線CLのもう一方の端からその外部接続端子CTM2までの接続を示す図であり、(A)はその平面図を示し、(B)は(A)のB−B切断線における断面図を示す。 [0085] On the other hand, FIG. 13 is a diagram showing the connection from the other end of the counter line CL to the external connection terminals CTM2, (A) shows a plan view thereof, (B) is (A) a cross sectional view taken along the B-B cutting line. なお、同図は図5右上付近に対応する。 It should be noted that this figure corresponds to the vicinity of Figure 5 the upper right corner. ここで、共通バスラインCB2では各対向電圧信号線CLのもう一方の端(ゲート端子GTM側)をで一纏めして対向電極端子CTM2 Here, the counter electrode terminal by collectively exits the other end of the common bus line CB2 Each counter voltage signal line CL (gate terminal GTM side) CTM2
に引き出されている。 They are drawn to. 共通バスラインCB1と異なる点は、走査信号線GLとは絶縁されるように、導電層d3 The difference from the common bus line CB1, as is insulated from the scanning signal lines GL, the conductive layer d3
と透明導電層i1で形成していることである。 Is that which is formed of a transparent conductive layer i1 and. また、走査信号線GLとの絶縁は絶縁膜GIで行っている。 Also, insulation between the scanning signal line GL is performed by the insulating film GI.

【0086】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図14に示す。 [0086] "display overall equivalent circuit" equivalent circuit of the display matrix portion and a wiring view of its peripheral circuit shown in FIG. 14.
同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。 FIG is a circuit diagram, is drawn to correspond to the actual geometric arrangement. ARは複数の画素を二次元状に配列したマトリクス・アレイである。 AR is a matrix array in which a plurality of pixels two-dimensionally.

【0087】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。 [0087] In the figure, X is mean video signal lines DL, subscripts G, B and R are added respectively corresponding to green, blue and red pixels. Yは走査信号線GLを意味し、添字1,2,3,…,endは走査タイミングの順序に従って付加されている。 Y means scanning signal lines GL, subscripts 1,2,3, ..., end are added in accordance with the sequence of the scanning timing.

【0088】走査信号線Y(添字省略)は垂直走査回路Vに接続されており、映像信号線X(添字省略)は映像信号駆動回路Hに接続されている。 [0088] scanning signal lines Y (subscript is omitted) are connected to a vertical scanning circuit V, the video signal lines X (suffix omitted) are connected to the video signal driver circuit H.

【0089】SUPは1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に交換する回路を含む回路である。 [0089] SUP is CRT (cathode ray tube) information TFT liquid crystal display device for from one power supply circuit for obtaining a plurality of dividing the stabilized voltage source from the voltage source and the host (host processor) a circuit including a circuit for exchanging the information of use.

【0090】《駆動方法》図15に本実施例の液晶表示装置の駆動波形を示す。 [0090] shows a driving waveform of the liquid crystal display device of this embodiment to "drive method" Figure 15. 対向電圧VCは一定電圧とする。 Counter voltage VC is set to a constant voltage. 走査信号VGは1走査期間ごとに、オンレベルをとり、その他はオフレベルをとる。 Scanning signal VG for each scanning period, takes on level, others take off level. 映像信号電圧は、液晶層に印加したい電圧の2倍の振幅で正極と負極を1フレーム毎に反転して1つの画素に伝えるように印加する。 Image signal voltage is at twice the amplitude of the voltage to be applied to the liquid crystal layer inverts the positive and negative electrodes for each frame is applied to convey a single pixel.
ここで、映像信号電圧Vdは1列毎に極性を反転し、1 Here, the image signal voltage Vd is inverted the polarity for each row, 1
行毎にも極性を反転する。 Also reversed the polarity on a row-by-row basis. これにより、極性が反転した画素が上下左右にとなりあう構成となり、フリッカ、クロストーク(左右方向のスミア)を発生しにくくすることができる。 Thus, the polarity is configured to pixels inverted adjacent vertically and horizontally, the flicker can be difficult to generate crosstalk (smear in the left-right direction). また、対向電圧Vcは映像信号電圧の極性反転のセンター電圧から、一定量さげた電圧に設定する。 Further, the counter voltage Vc from the polarity inversion of the center voltage of the video signal voltage, is set to a constant weight lowered voltage. これは、薄膜トランジスタ素子がオンからオフに変わるときに発生するフィードスルー電圧を補正するものであり、液晶に直流成分の少ない交流電圧を印加するために行う(液晶は直流が印加されると、残像、劣化等が激しくなるため)。 This is to correct the feed-through voltage which is generated when the thin film transistor element is changed from on to off, when to apply a small AC voltage direct current component to the liquid crystal (liquid crystal DC is applied, afterimage , since the deterioration becomes severe).

【0091】《蓄積容量Cstgの働き》蓄積容量Cstg [0091] "function of the storage capacitor Cstg" storage capacity Cstg
は、画素に書き込まれた(薄膜トランジスタTFTがオフした後の)映像情報を、長く蓄積するために設ける。 It is (after the thin film transistor TFT is turned off) written in the pixel image information, provided for storing long.
本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量(いわゆる液晶容量)がほとんど無いため、蓄積容量Cstgが映像情報を画素に蓄積することができない。 In the method of applied parallel to the substrate surface electric field is used in the present invention, unlike the method of applying perpendicular electric field to the substrate surface, the capacitance formed by the pixel electrode and the counter electrode (so-called liquid crystal capacitance) because there is little storage capacitor Cstg can not accumulate image information in a pixel. したがって、電界を基板面と平行に印加する方式では、蓄積容量Cstgは必須の構成要素である。 Thus, in a manner of applying an electric field parallel to the substrate surface, the storage capacitor Cstg is an essential component.

【0092】また、蓄積容量Cstgは、薄膜トランジスタTFTがスイッチングするとき、画素電極電位Vsに対するゲート電位変化ΔVgの影響を低減するようにも働く。 [0092] The storage capacitor Cstg, when the thin film transistor TFT is switched, also works to reduce the influence of the gate potential change ΔVg to the pixel electrode potential Vs. この様子を式で表すと、次のようになる。 Expressing this situation by the formula, as follows.

【0093】 ΔVs={Cgs/(Cgs+Cstg+Cpix)}×ΔVg ここで、Cgsは薄膜トランジスタTFTのゲート電極G [0093] ΔVs = {Cgs / (Cgs + Cstg + Cpix)} × ΔVg Here, Cgs is a thin film transistor TFT gate electrode G
Tとソース電極SD1との間に形成される寄生容量、C T and the parasitic capacitance formed between the source electrode SD1, C
pixは画素電極PXと対向電極CTとの間に形成される容量、ΔVsはΔVgによる画素電極電位の変化分いわゆるフィードスルー電圧を表わす。 pix is ​​the capacitance formed between the pixel electrode PX and the counter electrode CT, .DELTA.Vs represents variation called feed-through voltage of the pixel electrode potential by [Delta] Vg. この変化分ΔVsは液晶LCに加わる直流成分の原因となるが、保持容量Cst This variation ΔVs causes the DC component to be added to the liquid crystal LC, storage capacitor Cst
gを大きくすればする程、その値を小さくすることができる。 The greater the g, it is possible to reduce the value. 液晶LCに印加される直流成分の低減は、液晶L The DC component to be applied to the liquid crystal LC, the liquid crystal L
Cの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。 Improved C life, it is possible to reduce the so-called sticking the previous image remains at the time of switching the liquid crystal display screen.

【0094】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量Cgsが大きくなり、画素電極電位Vsはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。 [0094] As described above, minute gate electrode GT is large to cover the complete i-type semiconductor layer AS, the source electrode SD1, increasing overlap area between the drain electrode SD2, thus the parasitic capacitance Cgs is increased , the pixel electrode potential Vs reverse effect easily affected by the gate (scanning) signal Vg is generated. しかし、蓄積容量Cstgを設けることによりこのデメリットも解消することができる。 However, it can also eliminate this disadvantage by providing a storage capacitance Cstg.

【0095】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図16〜図18 [0095] "production process" Next, a method for manufacturing the substrate SUB1 side of the liquid crystal display device described above 16 to 18
を参照して説明する。 With reference to the description. なお同図において、中央の文字は工程名の略称であり、左側は図27に示す薄膜トランジスタTFT部分、右側は図10に示すゲート端子付近の断面形状でみた加工の流れを示す。 Note In the figure, the center of the character is an abbreviation of step names, left thin film transistor TFT part shown in FIG. 27, the right side shows the flow of processing as viewed in cross section around the gate terminal shown in FIG. 10. 工程B、工程Dを除き工程A〜工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。 Step B, step A~ step I except Step D obtained by dividing in correspondence with the photographic processing, illustrates the steps which the processing is to remove the photoresist end of after photographic processing any cross-sectional views of respective steps . なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。 Incidentally, it is assumed that a series of operations until the developing it through a selective exposure using a mask from the photoresist coating in this description the photographic processing, a description of repetition avoided. 以下区分けした工程に従って説明する。 It is described according to the divided following steps.

【0096】工程A、図16 AN635ガラス(商品名)からなる下部透明ガラス基板SUB1上に膜厚が2000ÅのCr−Mo等からなる導電膜g3をスパッタリングにより設ける。 [0096] Step A, provided by sputtering a conductive film g3 of film thickness on the lower transparent glass substrate SUB1 made Figure 16 AN635 glass (trade name) made of Cr-Mo or the like of 2000 Å. 写真処理後、硝酸第2セリウムアンモンで導電膜g3を選択的にエッチングする。 After photographic processing, selectively etching the conductive film g3 in ceric nitrate ammon. それによって、ゲート電極GT、走査信号線GL、対向電圧信号線CL、ゲート端子GTM、 Thereby, the gate electrode GT, the scanning signal lines GL, counter voltage signal lines CL, the gate terminals GTM,
共通バスラインCB1の第1導電層、対向電極端子CT The first conductive layer of the common bus line CB1, the counter electrode terminal CT
M1の第1導電層、ゲート端子GTMを接続するバスラインSHg(図示せず)を形成する。 The first conductive layer of M1, to form the bus line SHg (not shown) for connecting the gate terminal GTM.

【0097】工程B、図16 プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が3500Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が1200Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。 [0097] Step B, and introducing ammonia gas, silane gas, nitrogen gas 16 plasma CVD apparatus, the film thickness is provided Si nitride film of 3500 Å, by introducing silane gas, a hydrogen gas into a plasma CVD device, the film thickness There After an i-type amorphous Si film of 1200 Å, hydrogen gas introduced into the plasma CVD apparatus to phosphine gas, the film thickness is provided 300Å of N (+) type amorphous Si film.

【0098】工程C、図16 写真処理後、ドライエッチングガスとしてSF6、CC [0098] Step C, after 16 photographic processing, as a dry etching gas SF6, CC
l4を使用してN(+)型非晶質Si膜、i型非晶質Si Using l4 and N (+) type amorphous Si film, i-type amorphous Si
膜を選択的にエッチングすることにより、i型半導体層ASの島を形成する。 By selectively etching the film to form an island of the i-type semiconductor layer AS.

【0099】工程D、図17 膜厚が300ÅのCrからなる導電膜d3をスパッタリングにより設ける。 [0099] Step D, Figure 17 thickness provided by sputtering a conductive film d3 made of 300Å of Cr. 写真処理後、導電膜d3を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2、共通バスラインCB2の第1導電層,およびドレイン端子DTMを短絡するバスラインSHd(図示せず)を形成する。 After photographic processing, etching the conductive film d3 in the same liquid and the step A, the bus line for short-circuiting the video signal lines DL, the source electrode SD1, the drain electrode SD2, the first conductive layer of the common bus line CB2, and a drain terminal DTM forming a SHd (not shown). つぎに、ドライエッチング装置にCCl4、SF6を導入して、N(+)型非晶質Si膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。 Then, by introducing CCl4, SF6 dry etching apparatus, by etching the N (+) type amorphous Si film is selectively removed N (+) type semiconductor layer d0 between the source and the drain .
導電膜d3をマスクパターンでパターニングした後、導電膜d3をマスクとして、N(+)型半導体層d0が除去される。 After patterning the conductive film d3 with a mask pattern, the conductive film d3 as a mask, N (+) type semiconductor layer d0 is removed. つまり、i型半導体層AS上に残っていたN That, N remaining in the i-type semiconductor layer AS
(+)型半導体層d0は導電膜d1、導電膜d2以外の部分がセルフアラインで除去される。 (+) Type semiconductor layer d0 is conductive d1, portions other than the conductive film d2 is removed in self-alignment. このとき、N(+)型半導体層d0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。 At this time, since the N (+) type semiconductor layer d0 is etched to be removed in its entirety the thickness of the, i-type semiconductor layer AS is also a surface portion thereof slightly etched, the degree controlled by the etching time do it.

【0100】工程E、図17 プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が0.4μmの窒化Si膜を設ける。 [0100] Step E, ammonia gas 17 plasma CVD apparatus, silane gas, and nitrogen gas are introduced into the thickness provided nitride Si film of 0.4 .mu.m. 写真処理後、ドライエッチングガスとしてSF6 After photographic processing, SF6 as a dry etching gas
を使用して窒化Si膜を選択的にエッチングすることによって、保護膜PSV1および絶縁膜GIをパターニングする。 By selectively etching the Si nitride film was used to pattern the protective film PSV1 and the insulating film GI. ここで、保護膜PSV1と絶縁膜GIは同一ホトマスクでパターニングされ、一括で加工される。 Here, the insulating film GI protective film PSV1 is patterned in the same photomask and processed collectively.

【0101】工程F、図18 膜厚が1400ÅのITO膜からなる透明導電膜i1をスパッタリングにより設ける。 [0102] Step F, 18 thickness provided by sputtering the transparent conductive film i1 made of an ITO film of 1400 Å. 写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜i1を選択的にエッチングすることにより、ゲート端子GTMの最上層、ドレイン端子DTMおよび対向電極端子CTM1 After photographic processing, by selectively etching the transparent conductive film i1 a mixed acid solution of hydrochloric acid and nitric acid as an etchant uppermost gate terminal GTM, the drain terminals DTM and counter electrode terminals CTM1
およびCTM2の第2導電層を形成する。 And forming a second conductive layer of CTM2.

【0102】《表示パネルPNLと駆動回路基板PCB [0102] and "display panel PNL drive circuit board PCB
1》図19は、図8等に示した表示パネルPNLに映像信号駆動回路Hと垂直走査回路Vを接続した状態を示す上面図である。 1 "Figure 19 is a top view showing a state of connecting the video signal driver circuit H and a vertical scanning circuit V to the display panel PNL shown in FIG. 8 or the like.

【0103】CHIは表示パネルPNLを駆動させる駆動ICチップ(下側の5個は垂直走査回路側の駆動IC [0103] CHI is five drive IC chips (the lower driving the display panel PNL vertical scanning circuit side of the drive IC
チップ、左の10個ずつは映像信号駆動回路側の駆動I Chips, of each ten left video signal driving circuit side drive I
Cチップ)である。 It is a C chip). TCPは図16、図17で後述するように駆動用ICチップCHIがテープ・オートメイティド・ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1は上記TCPやコンデンサ等が実装された駆動回路基板で、映像信号駆動回路用と走査信号駆動回路用の2つに分割されている。 TCP is 16, a tape carrier package on which a driving IC chip CHI as described later is mounted by a tape automated bonding method (TAB) in FIG. 17, PCB1 is a drive circuit for the TCP and capacitors and the like are mounted in the substrate, it is divided into two scanning signal driver circuit and the video signal driving circuit. FG FG
Pはフレームグランドパッドであり、シールドケースS P is a frame ground pad, the shield case S
HDに切り込んで設けられたバネ状の破片が半田付けされる。 Spring-like pieces provided cut into HD are soldered. FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1を電気的に接続するフラットケーブルである。 FC is a flat cable for electrically connecting the lower driver circuit board PCB1 and the left driver circuit substrate PCB1. フラットケーブルFCとしては図に示すように、複数のリード線(りん青銅の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。 As shown in FIG. The flat cable FC, to use a material obtained by supporting and sandwiched by a plurality of leads (those subjected to Sn plating phosphor bronze material) the striped polyethylene layer and a polyvinyl alcohol layer.

【0104】《TCPの接続構造》図20は走査信号駆動回路Vや映像信号駆動回路Hを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、 [0104] "TCP connection structure" 20 is a view showing a sectional structure of a scanning signal drive circuit V and constituting a video signal driving circuit H, a tape carrier package TCP in which an integrated circuit chip CHI is mounted on the flexible printed circuit board Yes,
図21はそれを液晶表示パネルの、本例では走査信号回路用端子GTMに接続した状態を示す要部断面図である。 Figure 21 is it the liquid crystal display panel in this embodiment is a fragmentary cross-sectional view showing a state of connecting to the scanning signal circuit terminals GTM.

【0105】同図において、TTBは集積回路CHIの入力端子・配線部であり、TTMは集積回路CHIの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部(通称インナーリード)には集積回路C [0105] In the figure, TTB denotes an input terminal, wiring portion of the integrated circuit CHI, TTM denotes an output terminal, wiring portion of the integrated circuit CHI, for example, a Cu, respective inner tip portion (called inner leads ) to the integrated circuit C
HIのボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。 Bonding pads PAD of HI are connected by a so-called face-down bonding method. 端子TTB、T Terminals TTB, T
TMの外側の先端部(通称アウターリード)はそれぞれ半導体集積回路チップCHIの入力及び出力に対応し、 Outer tip of TM (aka outer leads) correspond to the input and output of the semiconductor integrated circuit chip CHI, respectively,
半田付け等によりCRT/TFT変換回路・電源回路S CRT by soldering or the like / TFT converting circuit, power supply circuit S
UPに、異方性導電膜ACFによって液晶表示パネルP The UP, the liquid crystal display panel by an anisotropic conductive film ACF P
NLに接続される。 It is connected to the NL. パッケージTCPは、その先端部がパネルPNL側の接続端子GTMを露出した保護膜PS Package TCP, a protective film PS that its distal end is exposed to the panel PNL side connection terminal GTM
V1を覆うようにパネルに接続されており、従って、外部接続端子GTM(DTM)は保護膜PSV1かパッケージTCPの少なくとも一方で覆われるので電触に対して強くなる。 V1 and is connected to the panel cover, therefore resistant to electrolytic corrosion since the external connection terminals GTM (DTM) are covered by at least one of the protective film PSV1 or the package TCP.

【0106】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。 [0106] BF1 is a base film made of polyimide or the like, SRS is a solder resist film for masking so that the solder during soldering not from adhering to unnecessary. シールパターンSLの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコーン樹脂SILが充填され保護が多重化されている。 Clearance outside the upper and lower glass substrates of the seal pattern SL is protected by cleaning after the epoxy resin EPX or the like, is protected further filled silicone resin SIL between the package TCP and the upper substrate SUB2 is multiplexed.

【0107】《駆動回路基板PCB2》駆動回路基板P [0107] "drive circuit board PCB2" drive circuit board P
CB2は、IC、コンデンサ、抵抗等の電子部品が搭載されている。 CB2 is, IC, capacitors, electronic components such as resistors are mounted. この駆動回路基板PCB2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト(上位演算処理装置)からのCR The driving circuit board PCB 2, and a power supply circuit for obtaining a plurality of dividing the stabilized voltage sources from one voltage source, CR from the host (host processor)
T(陰極線管)用の情報をTFT液晶表示装置用の情報に変換する回路を含む回路SUPが搭載されている。 Circuit SUP including a circuit for converting information for T (cathode ray tube) to information for TFT liquid crystal display device is mounted. C
Jは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。 J is a connector connecting portion to which the connector (not shown) connected with the outside is connected.

【0108】駆動回路基板PCB1と駆動回路基板PC [0108] The drive circuit board PCB1 and the drive circuit board PC
B2とはフラットケーブルFCにより電気的に接続されている。 The B2 are electrically connected by the flat cable FC.

【0109】《液晶表示モジュールの全体構成》図22 [0109] "the entire structure of a liquid crystal display module" Figure 22
は、液晶表示モジュールMDLの各構成部品を示す分解斜視図である。 Is an exploded perspective view showing respective components of the liquid crystal display module MDL.

【0110】SHDは金属板から成る枠状のシールドケース(メタルフレーム)、LCWその表示窓、PNLは液晶表示パネル、SPBは光拡散板、LCBは導光体、 [0110] SHD is a frame-like shield case made of a metal plate (metal frame), LCW the display window, PNL is a liquid crystal display panel, SPB is a light diffuser plate, LCB is the light guide,
RMは反射板、BLはバックライト蛍光管、LCAはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。 RM is reflecting plate, BL is the backlight fluorescent tube, LCA is a backlight case, the module MDL is assembled members are stacked in the arrangement relation of the upper and lower as shown in FIG.

【0111】モジュールMDLは、シールドケースSH [0111] module MDL is, the shield case SH
Dに設けられた爪とフックによって全体が固定されるようになっている。 Whole by claws and hooks provided on D is adapted to be fixed.

【0112】バックライトケースLCAはバックライト蛍光管BL、光拡散板SPB光拡散板、導光体LCB、 [0112] backlight case LCA backlight fluorescent tube BL, the light diffusion plate SPB light diffusion plate, the light guide body LCB,
反射板RMを収納する形状になっており、導光体LCB It has become a shape that houses the reflection plate RM, the light guide body LCB
の側面に配置されたバックライト蛍光管BLの光を、導光体LCB、反射板RM、光拡散板SPBにより表示面で一様なバックライトにし、液晶表示パネルPNL側に出射する。 The light of the arrangement of the side surface backlight fluorescent tube BL, the light guide LCB, the uniform backlight display surface reflector RM, the light diffusion plate SPB, emitted to the liquid crystal display panel PNL side.

【0113】バックライト蛍光管BLにはインバータ回路基板PCB3が接続されており、バックライト蛍光管BLの電源となっている。 [0113] backlight fluorescent tube BL is connected with the inverter circuit board PCB 3, it indicates the power of the backlight fluorescent tube BL.

【0114】以上説明したことから明らかなように、本実施例の液晶表示装置では、横電界方式を用いた超広視野角の液晶表示装置において本質的な問題で有るいわゆる縦スミアを抑制することが、消費電力の低減、周辺回路規模の縮小と同時に図ることができる。 [0114] As apparent from the above description, in the liquid crystal display device of this embodiment, to suppress the so-called vertical smear which is an intrinsic problem in the liquid crystal display device of the super wide viewing angle with IPS mode There, it is possible to reduce power consumption, and reduction of the peripheral circuit scale at the same time.

【0115】(実施例2)本実施例は下記の要件を除けば、実施例1と同一である。 [0115] (Example 2) This example except for the following requirements, the same as in Example 1. 図23に画素の平面図を示す。 It shows a plan view of a pixel in FIG. 23. 図の斜線部分は透明導電膜i1を示す。 Shaded part of the figure shows a transparent conductive film i1.

【0116】《対向電極CT》本実施例では、対向電極CTを導電膜g3で対向電圧信号線CLと一体に構成する。 [0116] In the "counter electrode CT" present embodiment, constituting the counter voltage signal line CL integrally counter electrodes CT in the conductive film g3.

【0117】本実施例では、実施例1の効果に加え、透過率は犠牲になるが、対向電極CTと対向電圧信号線C [0117] In this embodiment, in addition to the effects of Embodiment 1, but the transmittance at the expense, the counter electrode CT and the counter voltage signal line C
Lとのコンタクト不良が回避できる。 Contact failure of the L can be avoided. また、電極の一方が絶縁膜(保護膜PSV1)で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、信頼性が向上する。 Also, since one of the electrodes is covered with an insulating film (protective film PSV1), reduced possibility of flowing liquid DC current when there is alignment film defects, it is not a liquid crystal deterioration, reliability is improved.

【0118】(実施例3)本実施例は下記の要件を除けば、実施例1と同一である。 [0118] (Embodiment 3) This embodiment except for the following requirements, the same as in Example 1. 図24に画素の平面図を示す。 It shows a plan view of a pixel in FIG. 24.

【0119】《画素電極PX》本実施例では、画素電極PXはソース電極SD1、ドレイン電極SD2と同層の導電膜d3で構成されている。 [0119] In the "pixel electrode PX" present embodiment, the pixel electrode PX is constituted by the source electrode SD1, the conductive film between the drain electrode SD2 same layer d3. また、画素電極PXはソース電極SD1と一体に形成されている。 The pixel electrode PX is formed integrally with the source electrode SD1.

【0120】《対向電極CT》本実施例では、対向電極CTを導電膜g3で対向電圧信号線CLと一体に構成する。 [0120] In the "counter electrode CT" present embodiment, constituting the counter voltage signal line CL integrally counter electrodes CT in the conductive film g3.

【0121】本実施例では、実施例1の効果に加え、透過率は犠牲になるが、画素電極PXとソース電極SD1 [0121] In the present embodiment, in addition to the effects of Embodiment 1, but the transmittance at the expense, the pixel electrode PX and the source electrode SD1
とのコンタクト不良が回避でき、また、対向電極CTと対向電圧信号線CLとのコンタクト不良も回避できる。 Poor contact between can be avoided, also can contact failure is also prevented between the counter electrode CT and the counter voltage signal line CL.
また、電極の両方が絶縁膜(保護膜PSV1)で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、実施例2 Further, since the both electrodes are covered with an insulating film (protective film PSV1), reduced possibility of flowing liquid DC current when there is alignment film defects, it is not a liquid crystal deterioration, Example 2
と比較しさらに信頼性が向上する。 Comparison was further reliability is improved with.

【0122】(実施例4)本実施例は、以下を除き、実施例1と同様である。 [0122] (Embodiment 4) In this embodiment, except the following is the same as the first embodiment.

【0123】《駆動方法》図25に本実施例の液晶表示装置の駆動波形を示す。 [0123] shows a driving waveform of the liquid crystal display device of this embodiment to "drive method" Figure 25. 本実施例では、実施例1と同様に映像信号電圧Vdは1列毎に極性を反転させるが、実施例1とは異なり、1行毎には反転させず、1フレーム毎にも極性を反転させる。 In this embodiment, the polarity is inverted every row image signal voltage Vd in the same manner as in Example 1, unlike Example 1, without inverting the each row, also reverses the polarity for each frame make. 本実施例でも、極性が反転した画素が左右にとなりあう構成となることにより、実施例1と同様に、フリッカ、クロストーク(左右方向のスミア)を発生しにくくすることができる。 Also in this embodiment, by the pixel polarity is inverted is configured adjacent to the left and right, in the same manner as in Example 1, flicker can be difficult to generate crosstalk (smear in the left-right direction).

【0124】本実施例では、実施例1の効果に加えて、 [0124] In the present embodiment, in addition to the effects of Embodiment 1,
映像信号の極性反転の周期が行数倍だけ長くできるため、映像信号の極性反転の周波数が1/行数になる。 Since the period of the polarity inversion of the video signal can be extended by many times the line frequency of the polarity inversion of the video signal is the number 1 / row. 映像信号を映像信号線DLに充放電させるための消費電力は、極性反転の周波数に比例するので、これにより、映像信号駆動回路の駆動ICチップの消費電力が大幅に軽減される。 Power consumption for charging and discharging the video signal to the video signal line DL is proportional to the frequency of the polarity inversion, thereby, the power consumption of the drive IC chip of the video signal driving circuit is greatly reduced. また、駆動ICチップの駆動能力を落とした設計もできるため、駆動ICチップの回路規模を縮小でき、液晶表示パネルの額縁を挟額縁にできる。 Further, since it is also designed it dropped driving capability of the drive IC chip, can reduce the circuit scale of the driving IC chip can be a picture frame of the liquid crystal display panel on narrow frame.

【0125】また、本実施例では、1フレーム毎に映像信号の極性を反転させたが、2走査期間毎以上であれば、本実施例と同様の効果を得られる。 [0125] Further, in this embodiment, by inverting the polarity of the video signal for each frame, if more than every two scanning periods, it is possible to obtain the same effect as in this embodiment.

【0126】(実施例5)本実施例は、以下を除き、実施例1と同様である。 [0126] (Embodiment 5) In this embodiment, except the following is the same as the first embodiment.

【0127】《マトリクス部(画素部)の平面構成》図26は本実施例のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。 [0127] Figure 26 "planar configuration of the matrix portion (pixel portion)" is a plan view showing one pixel and its periphery of the active matrix system color liquid crystal display device of the present embodiment.

【0128】本実施例では、実施例1と異なり、対向電圧信号線CLは図では上下方向に延在し、左右方向に複数本配置されている。 [0128] In this embodiment, unlike the first embodiment, the counter voltage signal line CL FIG extend in the vertical direction and are parallelly arranged in the lateral direction. また、対向電圧信号線CLは映像信号線DLと同層に同一材料で構成されている。 The counter voltage signal line CL is composed of the same material in the same layer as the video signal line DL.

【0129】本実施例では、各対向電圧信号線CLの半分は共通バスラインCB1で一纏めして対向電極端子C [0129] In the present embodiment, the counter electrode terminal C is one half of the counter voltage signal line CL and collectively in the common bus line CB1
TM1に引き出されており、残りの半分は。 It has been drawn to the TM1, the rest of the half. 共通バスラインCB2で一纏めして対向電極端子CTM2に引き出されている。 Are drawn out to the counter electrode terminals CTM2 to collectively by a common bus line CB2.

【0130】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図27に示す。 [0130] "display overall equivalent circuit" equivalent circuit of the display matrix portion and a wiring view of its peripheral circuit shown in FIG. 27.

【0131】本実施例では、各対向電圧信号線CLの半分は共通バスラインCB1で一纏めして対向電極端子C [0131] In the present embodiment, the counter electrode terminal C is one half of the counter voltage signal line CL and collectively in the common bus line CB1
TM1に引き出されており、残りの半分は。 It has been drawn to the TM1, the rest of the half. 共通バスラインCB2で一纏めして対向電極端子CTM2に引き出されている。 Are drawn out to the counter electrode terminals CTM2 to collectively by a common bus line CB2. また、本実施例では、駆動波形の異なる2 Further, in this embodiment, different driving waveforms 2
種類の電圧を、対向電極端子CTM1、CTM2に印加し、対向電極CTに印加する。 The type of voltage, is applied to the counter electrode terminal CTM1, CTM2, is applied to the counter electrode CT.

【0132】《駆動方法》図28に本実施例の液晶表示装置の駆動波形を示す。 [0132] shows a driving waveform of the liquid crystal display device of this embodiment to "drive method" Figure 28. 対向電圧Vchには交流電圧を印加し、Vch1とVch2には、お互いに位相が180°ずれた矩型波を各々対向電極端子CTM1、CTM2に印加する。 The counter voltage Vch is applied an AC voltage, the Vch1 the Vch2, applied respectively to the counter electrode terminal CTM1, CTM2 a rectangular type wave shifted in phase by 180 ° from each other. また、映像信号電圧Vdは実施例1と同様に1列毎に極性を反転し、1行毎にも極性を反転させるが、実施例1とは異なり、映像信号線DLには、液晶層に印加したい電圧の内、液晶表示パネルの透過率が変化する部分の電圧だけ印加するだけでよく、映像信号線DLに印加する電圧の最大振幅が1/2以下にできる。 The video signal voltage Vd is inverted the polarity for each row in the same manner as in Example 1, but also to reverse the polarity every row, unlike Example 1, the video signal line DL, the liquid crystal layer of the applied desired voltage, by the voltage of a portion transmittance of the liquid crystal display panel is changed it is only necessary to apply the maximum amplitude of the voltage applied to the video signal line DL can be less than 1/2.

【0133】消費電力は、駆動電圧の2乗に比例するため、これにより、消費電力を1/4以下にすることができる。 [0133] Power consumption is proportional to the square of the driving voltage, thereby, power consumption can be reduced to 1/4 or less. また、映像信号駆動回路の駆動ICチップの耐圧を5V以下の耐圧にすることが可能になるので、量産性の良い駆動ICチップを使用することができ、液晶表示装置全体の量産性を向上させることができる。 Further, it becomes possible to make the breakdown voltage of the drive IC chip of the image signal drive circuit in the following breakdown voltage 5V, it can be used for mass production with good driving IC chips, thereby improving the productivity of the entire liquid crystal display device be able to.

【0134】また、実施例2の駆動方法を採用すれば、 [0134] Also, by adopting the driving method of Example 2,
実施例2と同等の効果を得ることができ、さらに低消費電力にすることができ、本実施例の効果と合わせて、さらに駆動ICチップの回路規模を小さくでき、挟額縁にできる。 It is possible to obtain the same effects as in Example 2, can be further low power consumption, together with the effect of the present embodiment, can further reduce the circuit scale of the driving IC chip can be a narrow frame.

【0135】また、本実施例では、1列毎に映像信号の極性および交流矩形波の極性を反転させたが、2走査期間毎以上であれば、本実施例に加えて実施例4と同様の効果を得られる。 [0135] Further, in this embodiment, by inverting the polarity of the polarity and the AC rectangular wave of the video signal in each column, equal to or greater than every second scanning period, similarly to Example 4 in addition to the embodiment It obtained the effect.

【0136】 [0136]

【発明の効果】以上説明したことから明らかなように、 [Effect of the Invention] As apparent from the above description,
本実施例の液晶表示装置では、横電界方式を用いた超広視野角の液晶表示装置において本質的な問題で有るいわゆる縦スミアを抑制することが、消費電力の低減、周辺回路規模の縮小と同時に図ることができる。 In the liquid crystal display device of this embodiment, to suppress the so-called vertical smear which is an intrinsic problem in the liquid crystal display device of the super wide viewing angle with the horizontal electric field method is, reduction in power consumption, the peripheral circuit downsizing and it is possible to achieve at the same time.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の作用1を示す摸式図である。 1 is a schematic diagram showing the operation of the present invention.

【図2】本発明の作用2を示す摸式図である。 2 is a schematic diagram showing the operation 2 of the present invention.

【図3】映像信号線の電界による透過率の左右方向の分布を示す図である。 3 is a diagram showing the lateral direction of the distributions of transmittance due to the electric field of the video signal lines. (a)導電性遮光膜の場合、(b) (A) if the conductive light shielding film, (b)
絶縁性遮光膜の場合。 For insulating the light-shielding film.

【図4】本発明の実施例1のアクティブ・マトリックス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。 4 is a plan view showing one pixel and its periphery of the liquid crystal display unit of active matrix type color liquid crystal display device of Example 1 of the present invention.

【図5】図4の6−6切断線における画素の断面図である。 5 is a cross-sectional view of a pixel in 6-6 section line of FIG.

【図6】図4の7−7切断線における薄膜トランジスタ素子TFTの断面図である。 It is a cross sectional view of a thin film transistor element TFT in 7-7 section line in FIG. 6 FIG.

【図7】図4の8−8切断線における蓄積容量Cstgの断面図である。 7 is a cross-sectional view of the storage capacitor Cstg in 8-8 section line of FIG.

【図8】表示パネルのマトリクス周辺部の構成を説明するための平面図である。 8 is a plan view for explaining the structure of the matrix peripheral portion of the display panel.

【図9】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。 [9] the scanning signal terminal on the left side is a sectional view showing a free panel edge portions of the external connection terminal on the right.

【図10】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。 10 is a diagram of the plane and cross section showing a vicinity connection portion of the gate terminal GTM and the gate line GL.

【図11】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。 11 is a diagram of the plane and cross section showing the vicinity of the connection portion of the drain terminal DTM and the video signal line DL.

【図12】共通電極端子CTM1、共通バスラインCB [12] The common electrode terminal CTM1, a common bus line CB
1および共通電圧信号線CLの接続部付近を示す平面と断面の図である。 It is a diagram of the plane and cross section showing the vicinity of the connection portion of the first and the common voltage signal line CL.

【図13】共通電極端子CTM2、共通バスラインCB [13] The common electrode terminal CTM2, a common bus line CB
2および共通電圧信号線CLの接続部付近を示す平面と断面の図である。 It is a diagram of the plane and cross section showing the vicinity of the connection portion 2 and a common voltage signal line CL.

【図14】本発明のアクティブ・マトリックス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。 14 is a circuit diagram including a matrix part and its periphery of the active matrix type color liquid crystal display device of the present invention.

【図15】本発明のアクティブ・マトリックス型カラー液晶表示装置の実施例1の駆動波形を示す図である。 Is a diagram that shows the drive waveforms in the first embodiment of the active matrix type color liquid crystal display device of the present invention; FIG.

【図16】基板SUB1側の工程A〜Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 16 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step A~C and the gate terminal portion.

【図17】基板SUB1側の工程D〜Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 17 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step D~F and the gate terminal portion.

【図18】基板SUB1側の工程G〜Hの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 18 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step G~H and the gate terminal portion.

【図19】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。 19 is a top view showing a state of mounting the driving circuit around the liquid crystal display panel.

【図20】駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。 [Figure 20] integrated circuit chip CHI constituting the driver circuit is a diagram showing a sectional structure of a tape carrier package TCP mounted on the flexible wiring board.

【図21】テープキャリアパッケージTCPを液晶表示パネルPNLの走査信号回路用端子GTMに接続した状態を示す要部断面図である。 21 is a fragmentary cross-sectional view showing a state of connecting the tape carrier package TCP to the scanning signal circuit terminals GTM of the liquid crystal display panel PNL.

【図22】液晶表示モジュールの分解斜視図である。 22 is an exploded perspective view of a liquid crystal display module.

【図23】本発明の実施例2のアクティブ・マトリックス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。 23 is a fragmentary plan view showing one pixel and its periphery of the liquid crystal display unit of active matrix type color liquid crystal display device of Example 2 of the present invention.

【図24】本発明の実施例3のアクティブ・マトリックス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。 FIG. 24 is a plan view showing one pixel and its periphery of the liquid crystal display unit of active matrix type color liquid crystal display device of Example 3 of the present invention.

【図25】本発明のアクティブ・マトリックス型カラー液晶表示装置の実施例2の駆動波形を示す図である。 Is a diagram that shows the drive waveforms in the second embodiment of the active matrix type color liquid crystal display device in FIG. 25 the present invention.

【図26】本発明の実施例3のアクティブ・マトリックス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。 FIG. 26 is a plan view showing one pixel and its periphery of the liquid crystal display unit of active matrix type color liquid crystal display device of Example 3 of the present invention.

【図27】本発明のアクティブ・マトリックス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。 FIG. 27 is a circuit diagram including a matrix part and its periphery of the active matrix type color liquid crystal display device of the present invention.

【図28】本発明のアクティブ・マトリックス型カラー液晶表示装置の実施例3の駆動波形を示す図である。 28 is a diagram showing driving waveforms of the third embodiment of the active matrix type color liquid crystal display device of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

SUB…透明ガラス基板、GL…走査信号線、DL…映像信号線、CL…対向電圧信号線、PX…画素電極、C SUB ... Transparent glass substrate, GL ... scanning signal lines, DL ... Video signal line, CL ... counter voltage signal line, PX ... pixel electrode, C
T…対向電極、 GI…絶縁膜、GT…ゲート電極、A T ... counter electrode, GI ... insulating film, GT ... Gate electrode, A
S…i型半導体層、SD…ソース電極またはドレイン電極、PSV…保護膜、BM…遮光膜、LC…液晶、TF S ... i-type semiconductor layer, SD ... Source electrode or drain electrode, PSV ... protective film, BM ... light blocking film, LC ... liquid crystal, TF
T…薄膜トランジスタ、PH…スルーホール、g,d… T ... thin film transistor, PH ... through-hole, g, d ...
導電膜、Cstg…蓄積容量、AOF…陽極酸化膜、AO Conductive film, Cstg ... storage capacitor, AOF ... anodized film, AO
…陽極酸化マスク、GTM…ゲート端子、DTM…ドレイン端子、CB…共通バスライン、DTM…共通電極端子、SHD…シールドケース、PNL…液晶表示パネル、SPB…光拡散板、LCB…導光体、BL…バックライト蛍光管、LCA…バックライトケース、RM…反射板、(以上添字省略)。 ... anodization mask, GTM ... Gate terminal, DTM ... drain terminal, CB ... Common bus line, DTM ... Common electrode terminal, SHD ... Shield case, PNL ... liquid crystal display panel, SPB ... Light diffuser, LCB ... light guide, BL ... backlight fluorescent tubes, LCA ... backlight case, RM ... reflection plate, (or more subscript omitted).

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 6識別記号 FI G09G 3/36 G09G 3/36 (72)発明者 小野 記久雄 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 阿須間 宏明 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 6 identification symbol FI G09G 3/36 G09G 3/36 (72) inventor Ono KiHisao Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Seisakusho electronic device business unit ( 72) inventor AS between Hiroaki Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Seisakusho electronic device within the Division

Claims (7)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】複数の映像信号線と複数の走査電極で構成された複数の画素を有し、前記画素内に、基板面に平行な電界を印加でき得る画素電極と対向電極を有し、前記画素電極に前記映像信号線と前記走査信号線に接続された薄膜トランジスタから映像信号が供給され得るアクティブマトリクス型液晶表示装置において、 前記映像信号線の対向面に、導電性の遮光膜を有し、隣合う映像信号線に印加される映像信号電圧の極性が、同一期間で、互いに反転していることを特徴とするアクティブマトリクス型液晶表示装置。 [Claim 1 further comprising a plurality of a plurality of pixels composed of a video signal line and a plurality of scanning electrodes, in said pixel, a pixel electrode and a counter electrode may be applied to an electric field parallel to the substrate surface, in an active matrix liquid crystal display device to which a video signal may be supplied from the thin film transistor connected to said said scanning signal lines with the video signal line to the pixel electrode, the facing surface of the video signal line has a conductive light shielding film , adjacent the polarity of the video signal voltage applied to the video signal lines at the same time, an active matrix type liquid crystal display device, characterized in that mutually inverted.
  2. 【請求項2】前記導電性の遮光膜は、クロム、窒化クロム、酸化クロムの積層構造であることを特徴とする請求項1記載のアクティブマトリクス型液晶表示装置。 Wherein said conductive light shielding film include chromium, active matrix liquid crystal display device according to claim 1, characterized in that the laminated structure of chromium nitride, chromium oxide.
  3. 【請求項3】前記映像信号線の映像信号電圧の極性反転の周期が2走査期間毎以上であることを特徴とする請求項1記載のアクティブマトリクス型液晶表示装置。 3. The active matrix type liquid crystal display device according to claim 1, wherein the period of the polarity inversion of the video signal voltage of the video signal lines is more than every two scanning periods.
  4. 【請求項4】前記走査電極の長手方向の隣り合う画素の対向電極に、互いに極性の反転した交流矩形波を印加することを特徴とする請求項1記載のアクティブマトリクス型液晶表示装置。 Wherein the counter electrode in the longitudinal direction of the adjacent pixels of the scan electrodes, each other polarity inverted active matrix type liquid crystal display device according to claim 1, wherein applying an AC rectangular wave.
  5. 【請求項5】前記交流矩形波の極性反転の周期が2走査期間毎以上であることを特徴とする請求項4記載のアクティブマトリクス型液晶表示装置。 5. The active matrix liquid crystal display device according to claim 4, wherein the period of the polarity inversion of the AC rectangular wave is more than every two scanning periods.
  6. 【請求項6】前記遮光膜の厚みは、0.05μmから0. 6. The thickness of the light shielding film is from 0 to 0.05 .mu.m.
    2μmであることを特徴とする請求項1から5記載のアクティブマトリクス型液晶表示装置。 Active matrix liquid crystal display device 5 according to claims 1, characterized in that the 2 [mu] m.
  7. 【請求項7】前記遮光膜の水平方向の幅は、30μm以下であることを特徴とする請求項1から5記載のアクティブマトリクス型液晶表示装置。 Horizontal width of wherein said light-shielding film, an active matrix type liquid crystal display device 5 according to claims 1, wherein the at 30μm or less.
JP21162597A 1997-08-06 1997-08-06 The liquid crystal display device Pending JPH1152420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21162597A JPH1152420A (en) 1997-08-06 1997-08-06 The liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21162597A JPH1152420A (en) 1997-08-06 1997-08-06 The liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH1152420A true JPH1152420A (en) 1999-02-26

Family

ID=16608878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21162597A Pending JPH1152420A (en) 1997-08-06 1997-08-06 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH1152420A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088330B2 (en) 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
KR100928921B1 (en) * 2002-12-11 2009-11-30 엘지디스플레이 주식회사 A horizontal electric field mode liquid crystal display element
KR100945347B1 (en) * 2002-12-11 2010-03-08 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
US7705946B2 (en) 2003-05-14 2010-04-27 Obayashiseikou Co., Ltd. High quality and ultra large screen liquid crystal display device and production method thereof
JP2010278388A (en) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd Method and structure of connection, and electronic device
JP2011141552A (en) * 2000-02-22 2011-07-21 Semiconductor Energy Lab Co Ltd Display device
JP2013037126A (en) * 2011-08-05 2013-02-21 Japan Display Central Co Ltd Liquid crystal display device
CN107015388A (en) * 2017-05-10 2017-08-04 京东方科技集团股份有限公司 A kind of display panel and its manufacture method, display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011141552A (en) * 2000-02-22 2011-07-21 Semiconductor Energy Lab Co Ltd Display device
US9318610B2 (en) 2000-02-22 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9869907B2 (en) 2000-02-22 2018-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7088330B2 (en) 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
KR100928921B1 (en) * 2002-12-11 2009-11-30 엘지디스플레이 주식회사 A horizontal electric field mode liquid crystal display element
KR100945347B1 (en) * 2002-12-11 2010-03-08 엘지디스플레이 주식회사 In plane switching mode liquid crystal display device
US7705946B2 (en) 2003-05-14 2010-04-27 Obayashiseikou Co., Ltd. High quality and ultra large screen liquid crystal display device and production method thereof
US7768613B2 (en) 2003-05-14 2010-08-03 Obayashiseikou Co., Ltd. High quality and ultra large screen liquid crystal display device and production method thereof
US7768612B2 (en) 2003-05-14 2010-08-03 Obayashiseikou Co., Ltd. High quality and ultra large screen liquid crystal display device and production method thereof
US8194219B2 (en) 2003-05-14 2012-06-05 Obayashiseikou Co., Ltd. High quality and ultra large screen liquid crystal display device and production method thereof
JP2010278388A (en) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd Method and structure of connection, and electronic device
JP4746687B2 (en) * 2009-06-01 2011-08-10 住友電工プリントサーキット株式会社 Connection method, connection structure, and electronic device
JP2013037126A (en) * 2011-08-05 2013-02-21 Japan Display Central Co Ltd Liquid crystal display device
US9244322B2 (en) 2011-08-05 2016-01-26 Japan Display Inc. Liquid crystal display device
CN107015388A (en) * 2017-05-10 2017-08-04 京东方科技集团股份有限公司 A kind of display panel and its manufacture method, display device

Similar Documents

Publication Publication Date Title
US9488883B2 (en) Liquid crystal display device
US7088402B2 (en) Liquid crystal display device
KR960014823B1 (en) Liquid crystal display device
US6803982B2 (en) In-plane switching mode liquid crystal display device including common electrode on passivation layer which is formed over TFT and data electrode
JP2701698B2 (en) The liquid crystal display device
KR100444538B1 (en) Active matrix liquid crystal display device
JP2758864B2 (en) The liquid crystal display device
JP3949897B2 (en) Liquid crystal display
US7724336B2 (en) In-plane switching mode liquid crystal display device having first and second common electrode connection lines and first and second pixel electrode connection lines being formed on the same layer
KR100392575B1 (en) Liquid crystal display device and manufacturing method thereof
JP3200552B2 (en) Active matrix liquid crystal display device
CN100395641C (en) Liquid crystal display device
KR100587366B1 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
JP3205373B2 (en) The liquid crystal display device
KR100219979B1 (en) Production of liquid crystal display substrate
KR100409251B1 (en) Liquid crystal display device
KR100501628B1 (en) A liquid crystal display device
US6356331B1 (en) Liquid crystal display device
US6774956B2 (en) Liquid crystal display device with holding capacitance
KR0166602B1 (en) Liquid crystal display device with a structure of improved terminal contact
US20040027507A1 (en) Active matrix type liquid crystal display and liquid crystal material
CN100390624C (en) Liquid crystal display device and image display unit
DE69633650T2 (en) Liquid crystal display device with large viewing angle
US6545736B2 (en) Liquid crystal display device having particular pixel region
US7522245B2 (en) In-plane switching mode liquid crystal display device