JP2001111194A - 配線板と電子部品との接続構造およびその配線板 - Google Patents
配線板と電子部品との接続構造およびその配線板Info
- Publication number
- JP2001111194A JP2001111194A JP29213299A JP29213299A JP2001111194A JP 2001111194 A JP2001111194 A JP 2001111194A JP 29213299 A JP29213299 A JP 29213299A JP 29213299 A JP29213299 A JP 29213299A JP 2001111194 A JP2001111194 A JP 2001111194A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- connection
- electronic component
- connection pad
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 外部の電磁場との相互作用による影響を排除
した配線板と電子部品との接続構造およびそのための配
線板を提供すること。 【解決手段】 接続箇所Ａ，Ｂの半田塊１９，２０を可
能な限り囲むようにサイドウォール１８を設け，その上
端にシールドパターン１５を形成した。さらに，ールド
パターン１５の高さを，半田塊１９，２０の中心高さよ
り高くした。このため，ＩＣ２と配線板１との間でやり
とりされる信号が，外部の電磁場による影響をほとんど
受けない。
した配線板と電子部品との接続構造およびそのための配
線板を提供すること。 【解決手段】 接続箇所Ａ，Ｂの半田塊１９，２０を可
能な限り囲むようにサイドウォール１８を設け，その上
端にシールドパターン１５を形成した。さらに，ールド
パターン１５の高さを，半田塊１９，２０の中心高さよ
り高くした。このため，ＩＣ２と配線板１との間でやり
とりされる信号が，外部の電磁場による影響をほとんど
受けない。
Description
【０００１】
【発明の属する技術分野】本発明は，ＩＣチップその他
の電子部品を搭載する配線板に関する。さらに詳細に
は，配線板と電子部品との接続箇所について外部からの
影響の遮断性の確保を図った配線板と電子部品との接続
構造およびそのための配線板に関するものである。
の電子部品を搭載する配線板に関する。さらに詳細に
は，配線板と電子部品との接続箇所について外部からの
影響の遮断性の確保を図った配線板と電子部品との接続
構造およびそのための配線板に関するものである。
【０００２】
【従来の技術】従来から，ＩＣチップその他の電子部品
を搭載する配線板が種々の電気機器に使用されている。
配線板と電子部品との間には，種々の電気信号をやりと
りする接続箇所が存在する。そのような接続箇所は一般
的に，配線板側の接続パッドと，電子部品側の接続パッ
ドもしくは接続ピンとを半田付けにより接続して構成さ
れている。
を搭載する配線板が種々の電気機器に使用されている。
配線板と電子部品との間には，種々の電気信号をやりと
りする接続箇所が存在する。そのような接続箇所は一般
的に，配線板側の接続パッドと，電子部品側の接続パッ
ドもしくは接続ピンとを半田付けにより接続して構成さ
れている。
【０００３】
【発明が解決しようとする課題】しかしながら，前記し
た従来の技術には，次のような問題点があった。すなわ
ち，配線板と電子部品との接続箇所を流れる電流が，外
部の電磁場との相互作用により影響を受けてしまうので
ある。このため，当該電流の波形が変形してしまう場合
がある。特に，高周波のクロック信号やあるいはアナロ
グ信号などの，波形にシビアな信号を伝達する接続箇所
では，この問題が無視できなかった。
た従来の技術には，次のような問題点があった。すなわ
ち，配線板と電子部品との接続箇所を流れる電流が，外
部の電磁場との相互作用により影響を受けてしまうので
ある。このため，当該電流の波形が変形してしまう場合
がある。特に，高周波のクロック信号やあるいはアナロ
グ信号などの，波形にシビアな信号を伝達する接続箇所
では，この問題が無視できなかった。
【０００４】本発明は，前記した従来の技術が有する問
題点を解決するためになされたものである。すなわちそ
の課題とするところは，外部の電磁場との相互作用によ
る影響を排除した配線板と電子部品との接続構造および
そのための配線板を提供することにある。
題点を解決するためになされたものである。すなわちそ
の課題とするところは，外部の電磁場との相互作用によ
る影響を排除した配線板と電子部品との接続構造および
そのための配線板を提供することにある。
【０００５】
【課題を解決するための手段】この課題の解決を目的と
してなされた本発明に係る配線板は，接続パッドと，接
続パッドの側方に導電体で形成されるとともにその高さ
方向の範囲が接続パッドの高さを包含するサイドウォー
ルとを有し，接続パッドの上方に，バンプの載置が可能
なスペースが設けられているものである。そして，この
配線板と電子部品との本発明に係る接続構造は，電子部
品が，配線板の接続パッドに対向する位置に設けられた
接続端子を有しており，配線板の接続パッドと電子部品
の接続端子とがバンプを介して接続されているものであ
る。言い換えると，本発明の配線板の接続パッドの上方
のスペースに半田塊等を供給してバンプとなし，これに
より電子部品の接続端子を半田付けしたものである。
してなされた本発明に係る配線板は，接続パッドと，接
続パッドの側方に導電体で形成されるとともにその高さ
方向の範囲が接続パッドの高さを包含するサイドウォー
ルとを有し，接続パッドの上方に，バンプの載置が可能
なスペースが設けられているものである。そして，この
配線板と電子部品との本発明に係る接続構造は，電子部
品が，配線板の接続パッドに対向する位置に設けられた
接続端子を有しており，配線板の接続パッドと電子部品
の接続端子とがバンプを介して接続されているものであ
る。言い換えると，本発明の配線板の接続パッドの上方
のスペースに半田塊等を供給してバンプとなし，これに
より電子部品の接続端子を半田付けしたものである。
【０００６】この構造では，配線板の接続パッドおよび
その上方のバンプ，すなわち配線板と電子部品との接続
箇所の側方に，導電性のサイドウォールが存在してい
る。これにより，接続箇所と外部の電磁場との相互作用
が抑制されている。したがって，高周波のクロック信号
やあるいはアナログ信号などの，波形にシビアな信号で
も，外部の電磁場による影響をあまり受けずに配線板と
電子部品との間でやりとりすることができる。
その上方のバンプ，すなわち配線板と電子部品との接続
箇所の側方に，導電性のサイドウォールが存在してい
る。これにより，接続箇所と外部の電磁場との相互作用
が抑制されている。したがって，高周波のクロック信号
やあるいはアナログ信号などの，波形にシビアな信号で
も，外部の電磁場による影響をあまり受けずに配線板と
電子部品との間でやりとりすることができる。
【０００７】本発明の配線板においては，サイドウォー
ルが，接続パッドの上方のスペースを周方向に囲んでい
ることが望ましい。このようにすると，電子部品を接続
した状態では，サイドウォールが，バンプを周方向に囲
むこととなる。このため，外部の電磁場による影響が効
果的に防止される。
ルが，接続パッドの上方のスペースを周方向に囲んでい
ることが望ましい。このようにすると，電子部品を接続
した状態では，サイドウォールが，バンプを周方向に囲
むこととなる。このため，外部の電磁場による影響が効
果的に防止される。
【０００８】本発明の配線板においては，サイドウォー
ルが，接続パッドの上方のスペースを高さ方向に半分以
上覆っていることが望ましい。このようにすると，電子
部品を接続した状態では，サイドウォールが，バンプを
高さ方向に半分以上覆うこととなる。このため，外部の
電磁場による影響がさらに効果的に防止される。
ルが，接続パッドの上方のスペースを高さ方向に半分以
上覆っていることが望ましい。このようにすると，電子
部品を接続した状態では，サイドウォールが，バンプを
高さ方向に半分以上覆うこととなる。このため，外部の
電磁場による影響がさらに効果的に防止される。
【０００９】
【発明の実施の形態】以下，本発明を具体化した実施の
形態について，図面を参照しつつ詳細に説明する。
形態について，図面を参照しつつ詳細に説明する。
【００１０】（第１の形態）第１の形態に係る配線板と
ＩＣとの接続構造は，図１の断面図に示す構造を有して
いる。図１には，配線板１とＩＣ２との接続箇所が，Ａ
とＢとの２箇所現れている。接続箇所Ａは，配線板１の
電源層１１とＩＣ２の接続パッド３１とを接続する箇所
である。接続箇所Ｂは，配線板１の信号線１３０とＩＣ
２の接続パッド３２とを接続する箇所である。
ＩＣとの接続構造は，図１の断面図に示す構造を有して
いる。図１には，配線板１とＩＣ２との接続箇所が，Ａ
とＢとの２箇所現れている。接続箇所Ａは，配線板１の
電源層１１とＩＣ２の接続パッド３１とを接続する箇所
である。接続箇所Ｂは，配線板１の信号線１３０とＩＣ
２の接続パッド３２とを接続する箇所である。
【００１１】図１の構造における配線板１では，絶縁層
１０の上に導体層の１つである電源層１１が積層されて
いる。その上に，絶縁層１２が積層されている。そし
て，絶縁層１２の上には，パターン付き導体層１３が積
層されている。パターン付き導体層１３のパターンに
は，信号線１３０の他，電源層１１のアクセスパッド１
３１が含まれている。パターン付き導体層１３の上に
は，絶縁層１４が積層されており，さらにその上には導
体層の１つであるシールドパターン１５が形成されてい
る。
１０の上に導体層の１つである電源層１１が積層されて
いる。その上に，絶縁層１２が積層されている。そし
て，絶縁層１２の上には，パターン付き導体層１３が積
層されている。パターン付き導体層１３のパターンに
は，信号線１３０の他，電源層１１のアクセスパッド１
３１が含まれている。パターン付き導体層１３の上に
は，絶縁層１４が積層されており，さらにその上には導
体層の１つであるシールドパターン１５が形成されてい
る。
【００１２】接続箇所Ａでは，電源層１１とそのアクセ
スパッド１３１との導通をとるビア１７が，絶縁層１２
を貫通して形成されている。アクセスパッド１３１は，
ビア１７のふためっきとしての体を成している。また，
接続箇所ＡおよびＢに隣接する位置には，電源層１１と
シールドパターン１５との導通をとる２段ビア１８が，
絶縁層１２および１４を貫通して形成されている。
スパッド１３１との導通をとるビア１７が，絶縁層１２
を貫通して形成されている。アクセスパッド１３１は，
ビア１７のふためっきとしての体を成している。また，
接続箇所ＡおよびＢに隣接する位置には，電源層１１と
シールドパターン１５との導通をとる２段ビア１８が，
絶縁層１２および１４を貫通して形成されている。
【００１３】一方，ＩＣ２は，接続箇所ＡおよびＢにお
ける図１中下側の面に，接続パッド３１，３２を有して
いる。そして接続パッド３１は，半田塊１９によりアク
セスパッド１３１に接続されている。また，接続パッド
３２は，半田塊２０により信号線１３０に接続されてい
る。なお，配線板１においてシールドパターン１５が形
成されている高さは，半田塊１９，２０の中心高さより
高い。さらに，ＩＣ２とシールドパターン１５との間の
隙間には，アンダーフィル樹脂１６が充填されている。
ける図１中下側の面に，接続パッド３１，３２を有して
いる。そして接続パッド３１は，半田塊１９によりアク
セスパッド１３１に接続されている。また，接続パッド
３２は，半田塊２０により信号線１３０に接続されてい
る。なお，配線板１においてシールドパターン１５が形
成されている高さは，半田塊１９，２０の中心高さより
高い。さらに，ＩＣ２とシールドパターン１５との間の
隙間には，アンダーフィル樹脂１６が充填されている。
【００１４】図１に示したものから，ＩＣ２（接続パッ
ド３１，３２を），半田塊１９，２０，およびアンダー
フィル樹脂１６を取り除いた状態の平面図を図２に示
す。図２の状態では，接続箇所ＡおよびＢにおいてシー
ルドパターン１５に穴が開けられている。そしてその中
に，絶縁層１４のすり鉢状の壁面２１と，アクセスパッ
ド１３１または信号線１３０の表面とが覗いている。ま
た，２段ビア１８は，シールドパターン１５の下に多
数，チェーン状に連続して配置されている。これにより
２段ビア１８は，サイドウォールを構成している。特
に，接続箇所Ａの周囲は２段ビア１８のサイドウォール
により完全に包囲されている。接続箇所Ｂも，信号線１
３０の引き出し方向を除きサイドウォールにより包囲さ
れている。なお，このサイドウォール（２段ビア１８の
連続）は，図２のような平面視では鎖状をなしている。
ド３１，３２を），半田塊１９，２０，およびアンダー
フィル樹脂１６を取り除いた状態の平面図を図２に示
す。図２の状態では，接続箇所ＡおよびＢにおいてシー
ルドパターン１５に穴が開けられている。そしてその中
に，絶縁層１４のすり鉢状の壁面２１と，アクセスパッ
ド１３１または信号線１３０の表面とが覗いている。ま
た，２段ビア１８は，シールドパターン１５の下に多
数，チェーン状に連続して配置されている。これにより
２段ビア１８は，サイドウォールを構成している。特
に，接続箇所Ａの周囲は２段ビア１８のサイドウォール
により完全に包囲されている。接続箇所Ｂも，信号線１
３０の引き出し方向を除きサイドウォールにより包囲さ
れている。なお，このサイドウォール（２段ビア１８の
連続）は，図２のような平面視では鎖状をなしている。
【００１５】図１の構造では，接続箇所Ａの半田塊１
９，アクセスパッド１３１，そしてビア１７が，２段ビ
ア１８のサイドウォールおよびシールドパターン１５に
より囲まれている。このため接続箇所Ａでは，ＩＣ２の
接続パッド３１と電源層１１との間でやりとりされる信
号に対する，外部の電磁場による影響がほとんどない。
また，接続箇所Ｂの半田塊２０が，２段ビア１８のサイ
ドウォールおよびシールドパターン１５により一方向を
除き囲まれている。このため接続箇所Ｂでは，ＩＣ２の
接続パッド３２と信号線１３０との間でやりとりされる
信号に対する，外部の電磁場による影響が軽微である。
９，アクセスパッド１３１，そしてビア１７が，２段ビ
ア１８のサイドウォールおよびシールドパターン１５に
より囲まれている。このため接続箇所Ａでは，ＩＣ２の
接続パッド３１と電源層１１との間でやりとりされる信
号に対する，外部の電磁場による影響がほとんどない。
また，接続箇所Ｂの半田塊２０が，２段ビア１８のサイ
ドウォールおよびシールドパターン１５により一方向を
除き囲まれている。このため接続箇所Ｂでは，ＩＣ２の
接続パッド３２と信号線１３０との間でやりとりされる
信号に対する，外部の電磁場による影響が軽微である。
【００１６】図１の接続構造は，以下の手順で製造され
る。まず，絶縁層１０の上に導体層（電源層１１）が積
層されている状態を出発状態とする。このとき導体層
（電源層１１）には，適宜パターニングが施されていて
もよい。この状態に対し感光性ドライフィルムにより絶
縁層１２を全面に積層し，露光および現像してビア１７
の穴を開ける。ただし２段ビア１８の穴はこの時点では
開けない。そして全面めっきを施し，ビア１７の穴を充
填樹脂で埋め，ふためっきをした上でめっき層をパター
ニングすると，図３の状態が得られる。この状態で，ビ
ア１７の他，アクセスパッド１３１，および信号線１３
０が形成されている。しかし２段ビア１８はまだ形成さ
れていない。
る。まず，絶縁層１０の上に導体層（電源層１１）が積
層されている状態を出発状態とする。このとき導体層
（電源層１１）には，適宜パターニングが施されていて
もよい。この状態に対し感光性ドライフィルムにより絶
縁層１２を全面に積層し，露光および現像してビア１７
の穴を開ける。ただし２段ビア１８の穴はこの時点では
開けない。そして全面めっきを施し，ビア１７の穴を充
填樹脂で埋め，ふためっきをした上でめっき層をパター
ニングすると，図３の状態が得られる。この状態で，ビ
ア１７の他，アクセスパッド１３１，および信号線１３
０が形成されている。しかし２段ビア１８はまだ形成さ
れていない。
【００１７】図３の状態に対し，その上に片面銅貼り板
を貼着することにより絶縁層１４および導体層（シール
ドパターン１５となるもの）を積層する。そして，その
導体層をパターニングして，２段ビア１８を形成すべき
箇所に穴を開ける。そして，その穴をコンフォーマルマ
スクとしてレーザ加工を施し，絶縁層１４および絶縁層
１２を貫く穴を開ける。そして全面めっきを施し，２段
ビア１８の穴を充填樹脂で埋め，ふためっきをする。そ
して，導体層をエッチングにより加工して，接続箇所
Ａ，Ｂに穴を開ける。このときシールドパターン１５が
残る。そしてこの穴により露出した絶縁層１４をエッチ
ングしてアクセスパッド１３１および信号線１３０を露
出させる。この状態を図４に示す。この状態は，図１の
接続構造における配線板１ができあがった状態である。
この状態では，アクセスパッド１３１と信号線１３０と
のそれぞれの上方に，半田ボールの載置が可能なスペー
スが存在する（接続箇所Ａ，Ｂ）。
を貼着することにより絶縁層１４および導体層（シール
ドパターン１５となるもの）を積層する。そして，その
導体層をパターニングして，２段ビア１８を形成すべき
箇所に穴を開ける。そして，その穴をコンフォーマルマ
スクとしてレーザ加工を施し，絶縁層１４および絶縁層
１２を貫く穴を開ける。そして全面めっきを施し，２段
ビア１８の穴を充填樹脂で埋め，ふためっきをする。そ
して，導体層をエッチングにより加工して，接続箇所
Ａ，Ｂに穴を開ける。このときシールドパターン１５が
残る。そしてこの穴により露出した絶縁層１４をエッチ
ングしてアクセスパッド１３１および信号線１３０を露
出させる。この状態を図４に示す。この状態は，図１の
接続構造における配線板１ができあがった状態である。
この状態では，アクセスパッド１３１と信号線１３０と
のそれぞれの上方に，半田ボールの載置が可能なスペー
スが存在する（接続箇所Ａ，Ｂ）。
【００１８】そして，当該スペースに半田ボール２２を
１個ずつ載置し（図５），ＩＣ２を載せて加熱して半田
を溶融し上下に接合させる。そして，配線板１とＩＣ２
との隙間にアンダーフィル樹脂１６を注入して充填する
と，図１の状態となる。かくして，図１の接続構造が製
造される。
１個ずつ載置し（図５），ＩＣ２を載せて加熱して半田
を溶融し上下に接合させる。そして，配線板１とＩＣ２
との隙間にアンダーフィル樹脂１６を注入して充填する
と，図１の状態となる。かくして，図１の接続構造が製
造される。
【００１９】（第２の形態）第２の形態に係る配線板と
ＩＣとの接続構造は，図６の断面図に示す構造を有して
いる。この構造は，図１の構造中の２段ビア１８をビア
オンビア２３で置き換えた構造である。これ以外は図１
の構造と共通である。ビアオンビア２３は，絶縁層１２
を貫通する下段ビア２３１と，絶縁層１４を貫通する上
段ビア２３２とを積み重ねて構成されている。これによ
り，シールドパターン１５と電源層１１との導通をとっ
ている。下段ビア２３１および上段ビア２３２は，図１
の２段ビア１８と異なり，溝状に形成されている。この
ため上方から見ると，図７（図２に相当）に示すよう
に，ビアオンビア２３の壁面は鎖状でなくスムーズであ
る。
ＩＣとの接続構造は，図６の断面図に示す構造を有して
いる。この構造は，図１の構造中の２段ビア１８をビア
オンビア２３で置き換えた構造である。これ以外は図１
の構造と共通である。ビアオンビア２３は，絶縁層１２
を貫通する下段ビア２３１と，絶縁層１４を貫通する上
段ビア２３２とを積み重ねて構成されている。これによ
り，シールドパターン１５と電源層１１との導通をとっ
ている。下段ビア２３１および上段ビア２３２は，図１
の２段ビア１８と異なり，溝状に形成されている。この
ため上方から見ると，図７（図２に相当）に示すよう
に，ビアオンビア２３の壁面は鎖状でなくスムーズであ
る。
【００２０】図７の構造でも，接続箇所Ａの半田塊１
９，アクセスパッド１３１，そしてビア１７が，ビアオ
ンビア２３のサイドウォールおよびシールドパターン１
５により囲まれている。また，接続箇所Ｂの半田塊２０
が，ビアオンビア２３のサイドウォールおよびシールド
パターン１５により一方向を除き囲まれている。このた
め第１の形態の場合と同様に，接続箇所Ａや接続箇所Ｂ
にてやりとりされる信号に対する，外部の電磁場による
影響が軽減されている。
９，アクセスパッド１３１，そしてビア１７が，ビアオ
ンビア２３のサイドウォールおよびシールドパターン１
５により囲まれている。また，接続箇所Ｂの半田塊２０
が，ビアオンビア２３のサイドウォールおよびシールド
パターン１５により一方向を除き囲まれている。このた
め第１の形態の場合と同様に，接続箇所Ａや接続箇所Ｂ
にてやりとりされる信号に対する，外部の電磁場による
影響が軽減されている。
【００２１】図７の接続構造は，以下の手順で製造され
る。まず，導体層（電源層１１）上への感光性ドライフ
ィルムによる絶縁層１２の積層までは，第１の形態の場
合と同じである。そして絶縁層１２の露光および現像を
行う。ただしこのとき，ビア１７の穴ばかりでなく下段
ビア２３１の溝をも開ける。そして全面めっきを施し，
ビア１７の穴および下段ビア２３１の溝を充填樹脂で埋
め，ふためっきをした上でめっき層をパターニングする
と，図８（図３に相当）の状態が得られる。この状態
で，ビア１７，下段ビア２３１の他アクセスパッド１３
１，信号線１３０が形成されている。
る。まず，導体層（電源層１１）上への感光性ドライフ
ィルムによる絶縁層１２の積層までは，第１の形態の場
合と同じである。そして絶縁層１２の露光および現像を
行う。ただしこのとき，ビア１７の穴ばかりでなく下段
ビア２３１の溝をも開ける。そして全面めっきを施し，
ビア１７の穴および下段ビア２３１の溝を充填樹脂で埋
め，ふためっきをした上でめっき層をパターニングする
と，図８（図３に相当）の状態が得られる。この状態
で，ビア１７，下段ビア２３１の他アクセスパッド１３
１，信号線１３０が形成されている。
【００２２】図８の状態に対し，その上に再び感光性ド
ライフィルムを貼着して絶縁層１４を積層する。そし
て，露光および現像により，下段ビア２３１の上に上段
ビア２３２の溝を開ける。そして全面めっきを施し，上
段ビア２３２の溝を充填樹脂で埋め，ふためっきをす
る。そして，めっき層をエッチングにより加工して，接
続箇所Ａ，Ｂに穴を開ける。そしてこの穴により露出し
た絶縁層１４をエッチングしてアクセスパッド１３１お
よび信号線１３０を露出させる。この状態を図９（図４
に相当）に示す。この状態は，図７の接続構造における
配線板３ができあがった状態である。そして，第１の形
態の場合と同様に，アクセスパッド１３１および信号線
１３０のそれぞれの上方のスペース（接続箇所Ａ，Ｂ）
に半田ボール２２を１個ずつ載置し，ＩＣ２を載せて加
熱して半田を溶融し上下に接合させる。そしてアンダー
フィル樹脂１６を注入すると，図７の状態となる。かく
して，図７の接続構造が製造される。
ライフィルムを貼着して絶縁層１４を積層する。そし
て，露光および現像により，下段ビア２３１の上に上段
ビア２３２の溝を開ける。そして全面めっきを施し，上
段ビア２３２の溝を充填樹脂で埋め，ふためっきをす
る。そして，めっき層をエッチングにより加工して，接
続箇所Ａ，Ｂに穴を開ける。そしてこの穴により露出し
た絶縁層１４をエッチングしてアクセスパッド１３１お
よび信号線１３０を露出させる。この状態を図９（図４
に相当）に示す。この状態は，図７の接続構造における
配線板３ができあがった状態である。そして，第１の形
態の場合と同様に，アクセスパッド１３１および信号線
１３０のそれぞれの上方のスペース（接続箇所Ａ，Ｂ）
に半田ボール２２を１個ずつ載置し，ＩＣ２を載せて加
熱して半田を溶融し上下に接合させる。そしてアンダー
フィル樹脂１６を注入すると，図７の状態となる。かく
して，図７の接続構造が製造される。
【００２３】以上詳細に説明したように本実施の形態に
よれば，接続箇所Ａ，Ｂの半田塊１９，２０を可能な限
り囲むように２段ビア１８もしくはビアオンビア２３に
よるサイドウォールを設けている。このため，ＩＣ２と
配線板１，３との間でやりとりされる信号と，外部の電
磁場との相互作用が良好に軽減されている。したがっ
て，ＩＣ２と配線板１，３との間で，外部の電磁場によ
る影響をあまり受けずに信号を伝達することができる。
ここにおいて，サイドウォールの上端，すなわちシール
ドパターン１５が半田塊１９，２０の中心高さより高い
ことから，サイドウォールにより遮蔽されない隙間の部
分は著しく小さい。これにより，外部の電磁場が良好に
遮断されるようになっている。特に，サイドウォールが
半田塊１９の周りを全周にわたって囲んでいる接続箇所
Ａでは遮断性がさらによい。かくして，信号の伝達性が
良好な配線板とＩＣとの接続構造およびそのための配線
板が実現されている。
よれば，接続箇所Ａ，Ｂの半田塊１９，２０を可能な限
り囲むように２段ビア１８もしくはビアオンビア２３に
よるサイドウォールを設けている。このため，ＩＣ２と
配線板１，３との間でやりとりされる信号と，外部の電
磁場との相互作用が良好に軽減されている。したがっ
て，ＩＣ２と配線板１，３との間で，外部の電磁場によ
る影響をあまり受けずに信号を伝達することができる。
ここにおいて，サイドウォールの上端，すなわちシール
ドパターン１５が半田塊１９，２０の中心高さより高い
ことから，サイドウォールにより遮蔽されない隙間の部
分は著しく小さい。これにより，外部の電磁場が良好に
遮断されるようになっている。特に，サイドウォールが
半田塊１９の周りを全周にわたって囲んでいる接続箇所
Ａでは遮断性がさらによい。かくして，信号の伝達性が
良好な配線板とＩＣとの接続構造およびそのための配線
板が実現されている。
【００２４】なお，本実施の形態は単なる例示にすぎ
ず，本発明を何ら限定するものではない。したがって本
発明は当然に，その要旨を逸脱しない範囲内で種々の改
良，変形が可能である。例えば，２段ビア１８の充填樹
脂やビアオンビア２３のうち上段ビア２３１の充填樹脂
は，必須のものではない。シールドパターン１５やアン
ダーフィル樹脂１６も必須のものではない。アンダーフ
ィル樹脂１６については，半田ボール２２の接合後に注
入する代わりに，図４または図９の状態であらかじめシ
ールドパターン１５上にそのための樹脂層を設けてお
き，半田ボール２２の接合と同時に接着するようにして
もよい。また，各部分の具体的な材質やその形成プロセ
スは，同様の目的を達するものであれば他のものでもよ
い。
ず，本発明を何ら限定するものではない。したがって本
発明は当然に，その要旨を逸脱しない範囲内で種々の改
良，変形が可能である。例えば，２段ビア１８の充填樹
脂やビアオンビア２３のうち上段ビア２３１の充填樹脂
は，必須のものではない。シールドパターン１５やアン
ダーフィル樹脂１６も必須のものではない。アンダーフ
ィル樹脂１６については，半田ボール２２の接合後に注
入する代わりに，図４または図９の状態であらかじめシ
ールドパターン１５上にそのための樹脂層を設けてお
き，半田ボール２２の接合と同時に接着するようにして
もよい。また，各部分の具体的な材質やその形成プロセ
スは，同様の目的を達するものであれば他のものでもよ
い。
【００２５】
【発明の効果】以上の説明から明らかなように本発明に
よれば，外部の電磁場との相互作用による伝達信号への
影響を排除した配線板と電子部品との接続構造およびそ
のための配線板が提供されている。
よれば，外部の電磁場との相互作用による伝達信号への
影響を排除した配線板と電子部品との接続構造およびそ
のための配線板が提供されている。
【図１】第１の形態に係る接続構造の断面図である。
【図２】図１における配線板の平面図である。
【図３】図１における配線板の製造途上の断面図であ
る。
る。
【図４】図１における配線板ができあがった状態を示す
断面図である。
断面図である。
【図５】図４の配線板に半田ボールを載置した状態を示
す断面図である。
す断面図である。
【図６】第２の形態に係る接続構造の断面図である。
【図７】図６における配線板の平面図である。
【図８】図６における配線板の製造途上の断面図であ
る。
る。
【図９】図６における配線板ができあがった状態を示す
断面図である。
断面図である。
１，３ 配線板 ２ ＩＣ １８ ２段ビア（サイドウォール） １９，２０ 半田塊 ２３ ビアオンビア（サイドウォール） ３１，３２ 接続パッド（ＩＣ） １３０ 信号線 １３１ アクセスパッド
フロントページの続き Ｆターム(参考） 5E319 AA03 AA07 AB05 AC11 BB04 CC33 GG20 5E321 AA17 BB24 CC12 GG05 5E336 AA04 AA16 BB02 BC12 BC15 BC25 BC31 BC34 CC32 CC36 EE03 GG11
Claims (6)
- 【請求項１】 配線板が，接続パッドと，前記接続パッ
ドの側方に導電体で形成されるとともにその高さ方向の
範囲が前記接続パッドの高さを包含するサイドウォール
とを有し，電子部品が，前記配線板の接続パッドに対向
する位置に設けられた接続端子を有し，前記配線板の接
続パッドと前記電子部品の接続端子とがバンプを介して
接続されていることを特徴とする配線板と電子部品との
接続構造。 - 【請求項２】 請求項１に記載する配線板と電子部品と
の接続構造において，前記サイドウォールが，前記バン
プを周方向に囲んでいることを特徴とする配線板と電子
部品との接続構造。 - 【請求項３】 請求項１または請求項２に記載する配線
板と電子部品との接続構造において，前記サイドウォー
ルが，前記バンプを高さ方向に半分以上覆っていること
を特徴とする配線板と電子部品との接続構造。 - 【請求項４】 接続パッドと，前記接続パッドの側方に
導電体で形成されるとともにその高さ方向の範囲が前記
接続パッドの高さを包含するサイドウォールとを有し，
前記接続パッドの上方に，バンプの載置が可能なスペー
スが設けられていることを特徴とする配線板。 - 【請求項５】 請求項４に記載する配線板において，前
記サイドウォールが，前記スペースを周方向に囲んでい
ることを特徴とする配線板。 - 【請求項６】 請求項４または請求項５に記載する配線
板において，前記サイドウォールが，前記スペースを高
さ方向に半分以上覆っていることを特徴とする配線板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29213299A JP2001111194A (ja) | 1999-10-14 | 1999-10-14 | 配線板と電子部品との接続構造およびその配線板 |
| PCT/JP2000/007106 WO2001028303A1 (fr) | 1999-10-14 | 2000-10-11 | Structure filaire anti-electromagnetique pour panneau de connexions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29213299A JP2001111194A (ja) | 1999-10-14 | 1999-10-14 | 配線板と電子部品との接続構造およびその配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001111194A true JP2001111194A (ja) | 2001-04-20 |
Family
ID=17777960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29213299A Pending JP2001111194A (ja) | 1999-10-14 | 1999-10-14 | 配線板と電子部品との接続構造およびその配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001111194A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104333974A (zh) * | 2014-11-14 | 2015-02-04 | 镇江华印电路板有限公司 | 防电磁波干扰的软硬结合板 |
| JP7439486B2 (ja) | 2019-12-10 | 2024-02-28 | 大日本印刷株式会社 | 配線基板および実装基板 |
-
1999
- 1999-10-14 JP JP29213299A patent/JP2001111194A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104333974A (zh) * | 2014-11-14 | 2015-02-04 | 镇江华印电路板有限公司 | 防电磁波干扰的软硬结合板 |
| JP7439486B2 (ja) | 2019-12-10 | 2024-02-28 | 大日本印刷株式会社 | 配線基板および実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8633587B2 (en) | Package structure | |
| US5519580A (en) | Method of controlling solder ball size of BGA IC components | |
| US6469393B2 (en) | Semiconductor package and mount board | |
| JP2004095607A (ja) | モジュール部品 | |
| US8043514B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
| JPH08125379A (ja) | シールド装置 | |
| JP3877095B2 (ja) | 半導体装置 | |
| JP3907845B2 (ja) | 半導体装置 | |
| JPS6016701A (ja) | マイクロ波プリント板回路 | |
| US7145234B2 (en) | Circuit carrier and package structure thereof | |
| KR101214671B1 (ko) | 전자 부품 내장형 인쇄회로기판 및 그 제조 방법 | |
| US6038135A (en) | Wiring board and semiconductor device | |
| JP2001111194A (ja) | 配線板と電子部品との接続構造およびその配線板 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2636779B2 (ja) | ボール状外部接続端子の構造およびその形成方法 | |
| JPH01230289A (ja) | 電子回路ユニット | |
| JP2002083900A (ja) | チップサイズパッケージ | |
| JP2006013029A (ja) | 半導体パッケージ | |
| US7838777B2 (en) | Signal transmission structure, package structure and bonding method thereof | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP5890978B2 (ja) | 配線基板の製造方法 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP2004165318A (ja) | 多層プリント配線板 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| WO2001028303A1 (fr) | Structure filaire anti-electromagnetique pour panneau de connexions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |