JP2001108444A - 振動子の駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来のＰＬＬ回路を用いた駆動装置では、外
乱により駆動周波数が振動子の反共振周波数よりも高い
周波数帯に外れると、駆動周波数が振動子の反共振周波
数にロックしてしまい検出信号の周波数を再ロックする
ことができなくなる。 【解決手段】 ヒステリシスを持たせたコンパレータを
有する制御手段２０よりＶＣＯ１５の制御信号Ｓ_Iを監
視する。制御電圧Ｖ_Iが、ヒステリシスの上限値を超え
て振動子１１の反共振周波数よりも高い周波数帯に相当
する電圧となった場合には、制御手段２０が制御電圧Ｖ
_Iを一時的に低下させる。これにより、駆動周波数Ｓ_Dが
振動子１１の共振周波数よりも低い周波数に強制的に遷
移させられ、駆動周波数Ｓ_Dが振動子１１の反共振周波
数にロックするのを防止し、検出信号Ｓ_K1およびＳ_K2を
再びロックできるようになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬを用いた振
動子の駆動回路に係わり、特にＰＬＬのロックが外れ
て、駆動信号の駆動周波数が振動子の反共振周波数より
も高い周波数帯に遷移した場合に、駆動信号が振動子の
検出信号を再びロックできるようにした振動子の駆動装
置に関する。

【０００２】

【従来の技術】図７は、従来のＰＬＬを用いた振動子の
駆動回路を示すブロック構成図である。

【０００３】図７に示す駆動回路は、被駆動部材となる
振動子１がフェーズ・ロックト・ループ（ＰＬＬ）回路
２内に組み込まれている。すなわち、ＰＬＬ回路２は、
振動子１、位相比較手段３、ローパスフィルタ４、ＶＣ
Ｏ（電圧制御発振器）５、分周器６および駆動手段７と
から構成されている。

【０００４】以下においてはローパスフィルタ４から出
力される制御信号をＳ_I（アナログ信号）、ＶＣＯ５か
ら出力される発振信号（ディジタル値）をＳ_V（発振周
波数ｆ_V）、分周器６から出力される参照信号（ディジ
タル値）をＳ_B（周波数ｆ_B）、駆動手段７から出力され
る駆動信号（交流アナログ信号）をＳ_D（駆動周波数
ｆ_D）、振動子１の出力信号（振動子１から直接出力さ
れる検出信号Ｓ_Kをディジタル信号に変換したもの）を
Ｓ_O（出力周波数ｆ_O）として説明する。なお、参照信号
Ｓ_Bの周波数ｆ_Bと駆動信号Ｓ_Dの駆動周波数ｆ_Dとは同一
の関係にある。

【０００５】位相比較手段３には、振動子１の出力信号
Ｓ_Oと分周器６の参照信号Ｓ_Bが入力される。位相比較手
段３では、前記出力信号Ｓ_Oと参照信号Ｓ_Bの位相を比較
し、参照信号Ｓ_Bに対し振動子１の出力信号Ｓ_Oが遅れて
いる場合には、ＶＣＯ５の発振信号Ｓ_Vの発振周波数ｆ_V
を上げるパルス波形を出力し、逆の場合には発振周波数
ｆ_Vを下げるパルス波形を出力する。ローパスフィルタ
４は、前記パルス波形に含まれている不要な高周波成分
のカットを行うと同時に、パルス波形を積分平滑してＶ
ＣＯ５を制御するためのアナログ波形からなる制御信号
Ｓ_Iの生成を行う。そして、ＶＣＯ５は、前記制御信号
Ｓ_Iを受け、制御信号Ｓ_Iの制御電圧Ｖ_Iに比例した発振
周波数ｆ_Vからなる発振信号Ｓ_Vを出力する。

【０００６】分周器６では、前記ＶＣＯ５の発振周波数
ｆ_Vを分周し、振動子１の共振周波数ｆａに近い周波数
帯の参照信号Ｓ_Bを生成する。この参照信号Ｓ_Bは、駆動
手段７と前記位相比較手段３に出力される。駆動手段７
に送信された参照信号Ｓ_Bは、駆動手段７内において増
幅され、駆動信号Ｓ_Dとして振動子１に与えられ、前記
振動子１が発振駆動させられる。

【０００７】図８は振動子の位相特性を示す図であり、
周波数に対する振動子１の駆動信号Ｓ_Dと検出信号Ｓ
_K（振動子１から直接出力されるアナログ信号）との位
相差を示している。図８に示すように、参照信号Ｓ_Bと
検出信号Ｓ_Kの位相差を示す位相曲線αが０°とクロス
するところが、共振周波数ｆａおよび反共振周波数ｆｒ
である。分周器６が出力可能な参照信号Ｓ_Bの周波数ｆ_B
は、ＶＣＯ５の発振周波数ｆ _Vに依存する。そして、こ
のＰＬＬ回路２では、参照信号Ｓ_Bの制御範囲（最小周
波数と最大周波数の間）内に前記共振周波数ｆａが含ま
れ、反共振周波数ｆｒは含まれないように前記ＶＣＯ５
の発振周波数ｆ_Vが設定されている。

【０００８】ＶＣＯ５は、ローパスフィルタ４から出力
される制御信号Ｓ_Iに基づき前記分周器６の参照信号Ｓ_B
と振動子１の出力信号Ｓ_Oとの位相差を小さくさせる方
向に発振周波数ｆ_Vを変化させる。これにより、駆動信
号Ｓ_Dが振動子１の検出信号Ｓ _Kに一致するように動作す
る。

【０００９】図８の実線に示すように、ＶＣＯ５の発振
周波数ｆ_Vが、外乱等により振動子１の共振周波数ｆａ
よりも低い周波数ｆ１にずれると、前記発振周波数ｆ_V
は＋９０°方向の進み位相となる。このとき位相比較手
段３は、発振周波数ｆ_Vを上げるパルス波形を出力する
ため、ローパスフィルタ４から高い制御電圧Ｖ_Iの制御
信号Ｓ_IがＶＣＯ５に与えられる。よって、ＶＣＯ５の
発振周波数ｆ_Vは高い周波数帯方向（図示右方向）に移
動させられるため、駆動周波数ｆ_Dが振動子１の検出信
号Ｓ_Kの周波数に一致するようになる。すなわち、図８
に示すように、このＰＬＬ回路２では、ＶＣＯ５の発振
周波数ｆ_Vを高い周波数方向（位相差を少なくする−９
０°方向）に遷移させることにより、駆動信号Ｓ_D（参
照信号Ｓ_B）が検出信号Ｓ_Kの周波数にロックするように
動作する。

【００１０】逆に、発振周波数ｆ_Vが、反共振周波数ｆ
ｒよりも低く且つ共振周波数ｆａよりも高い周波数ｆ２
にずれると、ＶＣＯ５の発振周波数ｆ_Vは−９０°方向
の遅れ位相となる。ＶＣＯ５は、位相比較手段３および
ローパスフィルタ４の制御信号Ｓ_Iを受け、発振周波数
ｆ_Vを低い周波数帯（位相差を少なくする−９０°方
向：図示左方向）に遷移させることにより、上記同様に
駆動信号Ｓ_D（参照信号Ｓ_B）が検出信号Ｓ_Kの周波数に
ロックするように動作する。

【００１１】以上のように、従来のＰＬＬ回路では、Ｖ
ＣＯ５が一度ロック状態になると、駆動信号Ｓ_Dの周波
数ｆ_Dが振動子１の検出信号Ｓ_Kの周波数を追従し、常に
その間の位相差を０°に追い込むように動作するため、
振動子１が安定して発振できるようになっている。

【００１２】

【発明が解決しようとする課題】分周器６から出力され
る参照信号Ｓ_Bの周波数ｆ_Bの範囲は、ＶＣＯ５の発振能
力により決定されるが、前記共振周波数ｆａおよび反共
振周波数ｆｒは振動子１ごとにばらつきがあるため、す
べての振動子１を駆動することができるようにするため
には、駆動周波数ｆ_Dの範囲（ＶＣＯ１５の制御範囲）
を広くしておく必要がある。

【００１３】しかし、駆動周波数ｆ_Dの範囲が広いと、
共振周波数ｆａよりもわずかに高い周波数帯に反共振周
波数ｆｒが存在する場合、すなわち共振周波数ｆａと反
共振周波数ｆｒとが接近している振動子１の場合には、
駆動周波数ｆ_Dの範囲内に振動子１の前記共振周波数ｆ
ａと反共振周波数ｆｒとが含まれ、以下に示すような問
題が生じる。

【００１４】図８に点線で示す位相曲線βは、共振周波
数ｆａと反共振周波数ｆｒ′とが接近している状態を示
している。

【００１５】上記のように共振周波数ｆａと反共振周波
数ｆｒ′とが極めて接近する特性を有する振動子１で
は、電源ノイズやその他の外乱により、例えばＶＣＯ５
の発振周波数ｆ_Vが共振周波数ｆａのみならず反共振周
波数ｆｒ′を超えた高い周波数帯にずれると、＋９０°
の進み位相となる。ところが、上記のように従来のＰＬ
Ｌ回路２では、進み位相の場合にはＶＣＯ５の発振周波
数ｆ_Vを高い周波数帯に遷移させるように動作する。こ
のため、ＶＣＯ５の発振周波数ｆ_Vは、更に高い周波数
帯に遷移させられてしまう。したがって、従来のＰＬＬ
回路２では、発振周波数ｆ_Vが反共振周波数ｆｒ′を超
えた高い周波数帯にずれると、駆動信号Ｓ_D（参照信号
Ｓ_B）の周波数は共振周波数ｆａからますます離れる方
向に遷移させられてしまい、再び共振周波数ｆａ付近で
振動子１の検出信号Ｓ_Kの周波数にロックすることがで
きず振動子１の発振が不安定になる。

【００１６】本発明は上記従来の課題を解決するための
ものであり、振動子を駆動するＰＬＬ回路のロックが外
れても、再びロック状態に復帰させることにより、振動
子を安定して駆動できるようにした振動子の駆動装置を
提供することを目的としている。

【００１７】

【課題を解決するための手段】本発明は、駆動すべき共
振周波数と前記共振周波数よりも高い反共振周波数とを
有する振動子と、ＶＣＯ（電圧制御発振器）と、前記Ｖ
ＣＯから前記振動子に与えられる駆動周波数信号と前記
振動子からの検出信号との位相を比較する位相比較手段
とを有し、前記位相比較手段で比較された位相差に基づ
く電圧が前記ＶＣＯへ発振周波数を制御する制御信号と
して与えられ、前記駆動周波数信号に基づいて前記振動
子に駆動信号が与えられる振動子の駆動装置において、
前記ＶＣＯに与えられる前記制御信号と第１の基準電圧
とを比較し、前記制御信号の電圧が前記第１の基準電圧
を超えたときに、前記制御信号を前記第１の基準電圧よ
りも低い電圧に低下させる制御手段が設けられ、前記振
動子に与えられる駆動信号が前記反共振周波数に至らな
いように前記第１の基準電圧が設定されていることを特
徴とするものである。

【００１８】本発明では、ＶＣＯの制御信号を監視する
ことにより、電源ノイズ等の外乱によってＶＣＯの発振
周波数が変動し、振動子の駆動信号の周波数が他の周波
数帯域、特に振動子の反共振周波数を超える高い周波数
帯に遷移させられた場合においても、駆動信号の周波数
を振動子の共振周波数以下の周波数帯に強制的に戻すこ
とができるようになる。よって、駆動信号を駆動信号を
共振周波数の近傍で振動子の検出信号の周波数に再びロ
ックさせることができる。これにより、振動子の発振を
安定化させることができる。

【００１９】また前記ＶＣＯの発振周波数を分周手段に
より分周した参照信号が、前記駆動周波数信号となるも
のが好ましい。

【００２０】例えば、前記位相比較手段がＥＸ−ｏｒ回
路で、このＥＸ−ｏｒ回路で得られた信号が、この信号
の振幅の中点となる電位の第２の基準電圧に基づいて平
滑化されて前記ＶＣＯに与えられる制御信号が生成さ
れ、前記制御手段では、前記制御信号の電圧が前記第１
の基準電圧を超えたときに前記第２の基準電圧を低下さ
せるように動作するものである。

【００２１】ＥＸ−ｏｒ回路で得られた信号（ＥＸ１出
力およびＥＸ２出力）のデューティー比が５０％のと
き、すなわち駆動信号と検出信号の位相差が０のとき
に、ローパスフィルタで積分平滑された制御信号Ｓ_Iの
電圧が電源電圧の半値（Ｖcc／2）となるように設定さ
れている。ＶＣＯは前記Ｖcc／２を中心に動作し、すな
わち制御信号の電圧が前記Ｖcc／２を超えると発振周波
数を低下させ、制御信号の電圧が前記Ｖcc／２よりも低
くなると発振周波数を上げるように動作する。第２の基
準電圧を下げ、ＶＣＯが発振可能な周波数以下に相当す
る電圧まで制御信号の電圧を低下させる。これにより、
確実に駆動信号Ｓ_Dの周波数を振動子の共振周波数より
も低い周波数に遷移させることができる。

【００２２】また振動子から２種類の検出信号が得られ
る場合には、前記振動子の異なる場所から２種類の検出
信号が得られ、前記位相比較手段が２個設けられて、一
方の位相比較手段では一方の前記検出信号と前記駆動周
波数信号との位相が比較され、他方の位相比較手段では
他方の前記検出信号と前記駆動周波数信号との位相が比
較され、前記両位相比較手段で検出された位相差を加算
する加算手段が設けられ、前記加算された位相差に応じ
て前記制御信号が生成されるものである。

【００２３】これにより、両検出信号間に位相差が生じ
ている場合には、前記位相差に応じた制御信号の電圧に
より、ＶＣＯの発振周波数を設定すことができるように
なる。

【００２４】上記においては、前記２個の位相比較手段
がＥＸ−ｏｒ回路であり、前記加算手段では、２個の前
記ＥＸ−ｏｒ回路で得られた信号が加算され、加算され
た信号が、この加算された信号の振幅の中点となる電位
の第２の基準電圧に基づいて平滑化されて前記ＶＣＯに
与えられる制御信号が生成され、前記制御手段では、前
記制御信号の電圧が前記第１の基準電圧を超えたときに
前記第２の基準電圧を低下させるように動作するものが
好ましい。

【００２５】また前記制御手段には、ＶＣＯに与えられ
る制御信号の電圧と前記第１の基準電圧とを比較するコ
ンパレータが設けられ、このコンパレータからの出力が
前記第２の基準電圧を設定するものであり、前記制御信
号の電圧が前記第１の基準電圧を超えたときに前記コン
パレータが前記第２の基準電圧を低下させるものであ
る。

【００２６】この場合、前記コンパレータは、ヒステリ
シスを有し、前記ヒステリシスの下限値が振動子の前記
共振周波数よりも低い周波数に相当する制御電圧に設定
されているものが好ましい。

【００２７】コンパレータのヒステリシスの上限値は、
反共振周波数に相当する制御電圧よりも高い周波数帯に
設定されている。このため、制御信号に過大な外乱が混
入しＰＬＬのロックが外れ、ＶＣＯの発振周波数が変動
して駆動周波数がコンパレータのヒステリシスの上限値
に相当する周波数を超えた高い周波数帯に遷移すると、
前記コンパレータの出力を反転させることができる。ま
た反共振周波数とヒステリシスの上限値に相当する周波
数との間の周波数帯に遷移した場合には、ＰＬＬの機能
によりＶＣＯの発振周波数がさらに高い周波数に移行さ
せられ、最終的にヒステリシスの上限値に相当する周波
数を越えるため、前記同様にコンパレータの出力を反転
させることができる。

【００２８】同時に、コンパレータの第１の基準電圧
は、ヒステリシスの下限値以下に低下させられるため、
駆動周波数を振動子の共振周波数以下に確実に設定する
ことができる。よって、再び駆動周波数を振動子の検出
信号の周波数にロックさせることができる。

【００２９】

【発明の実施の形態】以下、本発明について図面を参照
して説明する。

【００３０】図１は、本発明における振動子の駆動装置
を示すブロック構成図であり、例えばジャイロスコープ
用のものである。

【００３１】図１に示すように、この駆動装置１０では
ＰＬＬ（フェーズ・ロックト・ループ）回路１２が設け
られている。ＰＬＬ回路１２は、位相比較手段１３、ロ
ーパスフィルタ１４、電圧制御発振器（ＶＣＯ）１５お
よび分周器１６とから構成されている。そして、前記分
周器１６と位相比較手段１３との間に、駆動部１７、セ
ラミック振動子などからなる振動子１１および検出部１
８が設けられている。

【００３２】前記駆動部１７は、前記分周器１６から出
力される参照信号Ｓ_Bを増幅するとともに正弦波状の駆
動信号Ｓ_Dを生成する。したがって、この駆動装置で
は、分周器１６から出力される参照信号Ｓ_Bの周波数ｆ_B
と駆動部１７の駆動信号Ｓ_Dの駆動周波数ｆ_Dとは同じ周
波数となっている。

【００３３】振動子１１の出力には、２つの検出電極１
１ａ，１１ｂが設けられている。上記振動子の駆動装置
がジャイロスコープ用として使用された場合において、
この駆動装置をある回転系におくと、振動子１１にコリ
オリ力が作用する。そして、前記検出電極１１ａ，１１
ｂからそれぞれ出力される検出信号Ｓ_K1とＳ_K2の間に
は、コリオリ力に比例した位相差が発生する。前記検出
信号Ｓ_K1とＳ_K2は電流出力信号であり、検出部１８に設
けられた電流／電圧変換手段（Ｉ／Ｖ変換手段）１８
ａ，１８ｂにより、それぞれ電圧信号に変換され、さら
に二値化手段１８ｃ，１８ｄにより所定のスレッショル
ドレベルでディジタル信号Ｄ１，Ｄ２にそれぞれ変換さ
せられる。なお、前記ディジタル信号Ｄ１，Ｄ２は、必
要に応じて信号が反転され、前記参照信号Ｓ_Bと同極性
となるように設定されている。

【００３４】位相比較手段１３は、前記検出部１８の各
ディジタル信号Ｄ１，Ｄ２と参照信号Ｓ_Bとの位相をそ
れぞれ比較する。ディジタル信号Ｄ１に対し参照信号Ｓ
_Bの位相が遅れている場合には、ＶＣＯ１５の発振周波
数ｆ_Vを上げるパルス波形を出力し、位相が進んでいる
場合には前記発振周波数ｆ_Vを下げるパルス波形を出力
する。なお、ディジタル信号Ｄ２についても同様であ
る。これら位相比較手段１３の出力は、加算手段１９に
より加算され、ローパスフィルタ（積分平滑手段）１４
に出力される。

【００３５】ローパスフィルタ１４では、前記加算手段
１９で加算された信号を第２の基準電圧Ｖcc／２を基準
に積分平滑し、平滑後の制御信号Ｓ_IをＶＣＯ１５に出
力する。

【００３６】ＶＣＯ１５では、前記制御信号Ｓ_Iに比例
した発振周波数ｆ_Vからなる発振信号Ｓ_Vが生成される。
そして、分周器１６では、前記発振信号Ｓ_Vを分周し、
所定の周波数の参照信号Ｓ_Bを生成する。そして、前記
参照信号Ｓ_Bは、上記のように位相比較手段１３および
駆動部１７に出力される。

【００３７】また図１に示すように、前記駆動装置１０
には制御手段２０が設けられており、前記ローパスフィ
ルタ１４から出力される制御信号Ｓ_Iが監視されてい
る。

【００３８】前記制御手段２０は、ヒステリシスを有す
るコンパレータ、第１の基準電圧Ｖ _R、第２の基準電圧
Ｖcc／２、基準電圧変更手段２２，インバータ回路２３
などで構成されている。そして、後述するように制御手
段２０は、ＶＣＯ１５の周波数ロックが外れたときに、
ＶＣＯ１５が再びロック状態に復帰できるようにローパ
スフィルタ１４に必要な信号の送出を行っている。

【００３９】図２は、図１に示す振動子の駆動装置の実
施の形態を示す回路構成図、図３は検出部および位相比
較手段での各信号のタイミングチャートを示す図、図４
は位相比較手段の出力、加算手段の出力および制御信号
との関係を示すタイミングチャートである。

【００４０】図２に示す駆動装置１０Ａでは、ＶＣＯ１
５→分周器１６→位相比較手段１３→ローパスフィルタ
１４→ＶＣＯ１５により第１のループ回路が形成され、
ＶＣＯ１５→分周器１６→駆動部１７→振動子１１→検
出部１８→位相比較手段１３→ローパスフィルタ１４→
ＶＣＯ１５により第２のループ回路が形成されている。
前記位相比較手段１３は、２つのＥＸ−ｏｒ（排他的
論理和）回路１３ａ，１３ｂから構成されている。

【００４１】図３に示すように、上記検出信号Ｓ_K1とＳ
_K2の間にコリオリ力に比例した位相差λが生じている場
合には、ディジタルＤ１とＤ２との間にも前記位相差λ
が出力される。またローパスフィルタ１４は、後述する
ように完全積分器として動作するため、制御信号Ｓ
_Bは、前記ディジタルＤ１とＤ２との中心点からφ＝９
０°（π／２）だけ遅れた信号となる。そして、第１の
ＥＸ−ｏｒ回路１３ａでは、前記参照信号Ｓ_Bとディジ
タル信号Ｄ１の排他的論理和出力信号ＥＸ１（ＥＸ１出
力）が生成される。同様に第２のＥＸ−ｏｒ回路１３ｂ
では、前記参照信号Ｓ_Bとディジタル信号Ｄ２の排他的
論理和出力信号ＥＸ２（ＥＸ２出力）が生成される。そ
して、前記ＥＸ１出力およびＥＸ２出力は、前記ディジ
タル信号Ｄ１およびＤ２の２倍の周波数となる。

【００４２】これらＥＸ１出力とＥＸ２出力は、抵抗Ｒ
０とＲ１からなる加算手段１９により加算され、概念的
に図４に示すような加算信号（ＥＸ１＋ＥＸ２）が生成
される。

【００４３】ローパスフィルタ１４は、演算増幅器Ｘ１
の反転入力端子（−端子）に抵抗Ｒ１とコンデンサＣ１
とを外付けしたアクティブ型のフィルタである。そし
て、ローパスフィルタ１４から出力される制御信号Ｓ_I
の位相は、加算信号（ＥＸ１＋ＥＸ２）により制御され
る。

【００４４】またローパスフィルタ１４の演算増幅器Ｘ
１の非反転入力端子（＋端子）側には、制御手段２０Ａ
の出力として通常第２の基準電圧Ｖcc／２が印加されて
おり、反転入力端子（−端子）には前記加算手段１９に
接続されている。よって、このローパスフィルタ１４で
は、前記ＥＸ−ｏｒ回路１３ａ，１３ｂで得られ、加算
手段１９で加算された加算信号（ＥＸ１＋ＥＸ２）が、
加算信号（ＥＸ１＋ＥＸ２）の振幅の中点となる電位
（第２の基準電圧Ｖcc／２）を基準に積分平滑され、ア
ナログ信号からなる制御信号Ｓ_Iが生成される。そし
て、ＶＣＯ１５では、前記制御信号Ｓ_Iに基づき、発振
信号Ｓ_Vを生成するが、この発振信号Ｓ_Vを分周した参照
信号Ｓ_Bが前記ディジタル信号Ｄ１とＤ２との位相差λ
の中心点からφ＝９０°だけ遅れたときにロックするよ
うに動作する。

【００４５】制御手段２０Ａは、演算増幅器Ｘ２を主体
とするコンパレータ２１と抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５
およびトランジスタＴr１からなる基準電圧変更手段
（インピーダンス変換手段）２２、トランジスタＴr２
からなるインバータ回路２３とから構成されている。

【００４６】前記演算増幅器Ｘ２の反転入力端子（−端
子）には、電源電圧Ｖccを抵抗Ｒ２と抵抗Ｒ３とにより
抵抗分割した第１の基準電圧Ｖ_R（＝Ｒ３・Ｖcc／（Ｒ
２＋Ｒ３））が印加されている。演算増幅器Ｘ２の反転
入力端子と出力端子との間には、抵抗Ｒ４，Ｒ５および
トランジスタＴr１が設けられ、基準電圧変更手段２２
が構成されている。トランジスタＴr１のコレクタは、
抵抗Ｒ４を介して前記反転入力端子に接続され、ベース
は抵抗５を介して前記演算増幅器Ｘ２の出力端子に接続
されている。そして、トランジスタＴr１のエミッタは
グランドに接地されている。前記演算増幅器Ｘ２の出力
端子とローパスフィルタ１４（演算増幅器Ｘ１）の非反
転入力端子（＋端子）との間には、抵抗Ｒ６とトランジ
スタＴr２（インバータ回路）が設けられている。すな
わち、演算増幅器Ｘ２の出力端子は、抵抗Ｒ６を介して
トランジスタＴr２のベースに接続されている。トラン
ジスタＴr２のコレクタは、演算増幅器Ｘ１の非反転入
力端子に接続されるとともに、抵抗Ｒ７を介して第２の
基準電圧Ｖcc／２（電源電圧Ｖccの１／２の電圧）に接
続されている。そして、トランジスタＴr２のエミッタ
はグランドに接地されている。また演算増幅器Ｘ１（ロ
ーパスフィルタ１４）の出力端子は、ＶＣＯ１５の制御
入力端子１５ａおよび前記演算増幅器Ｘ２（コンパレー
タ２１）の非反転入力端子（＋端子）にそれぞれ接続さ
れている。

【００４７】基準電圧変更手段２２は、第１の基準電圧
Ｖ_Rを決定する抵抗の分割比を変えるものであり、前記
コンパレータ２１の出力レベルに応じて動作する。コン
パレータ２１の出力がＬレベルのときには、トランジス
タＴｒ１がオフ状態となるので、第１の基準電圧Ｖ_Rは
抵抗Ｒ２とＲ３の分割比により決定される（Ｖ_R＝Ｒ３
・Ｖcc／（Ｒ２＋Ｒ３））。一方、コンパレータ２１の
出力がＨレベルのときには、トランジスタＴｒ１がオン
状態となる。よって、第１の基準電圧Ｖ_Rは、抵抗Ｒ３
とＲ４との並列抵抗をｒ１（＝Ｒ３・Ｒ４／（Ｒ３＋Ｒ
４））とすると、抵抗Ｒ２と前記並列抵抗ｒ１との分割
比で決定される（Ｖ_R＝ｒ１・Ｖcc／（Ｒ２＋ｒ
１））。

【００４８】例えば、Ｒ２：Ｒ３＝１：４で、且つＲ
２：ｒ１＝４：１となるように設定される。この場合、
コンパレータ２１の出力がＬレベルのときには、Ｖ_R＝
４・Ｖcc／５に設定され、コンパレータ２１の出力がＨ
レベルのときには、Ｖ_R＝Ｖcc／５に設定される。した
がって、この演算増幅器Ｘ２は、上限値Ｖh＝４・Ｖcc
／５、下限値ＶL＝Ｖcc／５のヒステリシスを持つコン
パレータ２１としての機能を有する。

【００４９】インバータ回路２３は、コンパレータ２１
の出力レベルにより反転する。コンパレータ２１の出力
がＬレベルのときには、トランジスタＴr２がオフ状態
となるため、演算増幅器Ｘ１（ローパスフィルタ１４）
の非反転入力端子には、第２の基準電圧Ｖcc／２が印加
される。一方、コンパレータ２１の出力がＨレベルのと
きには、トランジスタＴr２がオン状態となるため、演
算増幅器Ｘ１（ローパスフィルタ１４）の非反転入力端
子は、ほぼ接地電位に設定される。

【００５０】前記コンパレータ２１は、ローパスフィル
タ１４から出力される制御信号Ｓ_Iの電圧Ｖ_Iと第１の基
準電圧Ｖ_Rとを比較し、Ｖ_R＞Ｖ_IのときにＬレベル信号
を出力し、Ｖ_R＜Ｖ_IのときにＨレベル信号を出力する。
そして、制御電圧Ｖ_Iが第１の基準電圧Ｖ_Rよりも低いと
き、すなわちＶ_R＞Ｖ_Iであれば、演算増幅器Ｘ１の出力
は、位相比較器１３から位相差に応じた加算信号（ＥＸ
１＋ＥＸ２）をローパスフィルタ１４で積分平滑した制
御信号Ｓ_IがＶＣＯ１５の制御入力端子１５ａに供給さ
れる。一方、制御電圧Ｖ_Iが第１の基準電圧Ｖ_Rより高い
とき、すなわちＶ_R＜Ｖ_Iであれば、インバータ回路２３
が起動し演算増幅器Ｘ１の非反転入力端子の入力電圧が
Ｌレベルとなるため、ＶＣＯ１５の制御入力端子１５ａ
にＬレベル信号が印加される。

【００５１】前記ＶＣＯ１５は、制御入力端子１５ａに
前記コンパレータ２１（演算増幅器Ｘ２）の上限値Ｖh
に相当する電圧が印加されると、ＶＣＯ１５が出力可能
な最大周波数よりもわずかに低い周波数に設定される。
一方、制御入力端子１５ａに前記コンパレータ２１（演
算増幅器Ｘ２）の下限値ＶLに相当する電圧を印加した
ときに、ＶＣＯ１５が出力可能な最小周波数よりもわず
かに高い周波数に設定される。

【００５２】前記駆動装置１０Ａの電源を投入すると、
ＰＬＬ回路１２、制御手段２０Ａ、駆動部１７および検
出部１８等に電源電圧Ｖccが供給される。

【００５３】電源投入直後の演算増幅器Ｘ２では、非反
転入力端子の電圧よりも反転端子に入力される第１の基
準電圧Ｖ_Rの方が高い状態（Ｖ_R＞Ｖ_I）にある。よっ
て、コンパレータ２１（演算増幅器Ｘ２）の出力は、
「Ｌ」レベルであり、トランジスタＴｒ１およびＴｒ２
は共にオフ状態にあるため、ローパスフィルタ１４（演
算増幅器Ｘ１）の非反転入力端子には、第２の基準電圧
Ｖcc／２が供給される。

【００５４】演算増幅器Ｘ１では、反転入力端子に与え
られる加算手段１９からの加算信号（ＥＸ１およびＥＸ
２）が、非反転入力端子に入力される第１の基準電圧Ｖ
cc／２を基準にアナログ信号に積分平滑され、前記ＶＣ
Ｏ１５の制御入力端子１５ａに制御信号Ｓ_Iとして出力
される。例えば、加算手段１９からの加算信号（ＥＸ１
およびＥＸ２）が、発振周波数ｆ_Vを上げる信号である
場合には、第２の基準電圧Ｖcc／２よりも高い電圧Ｖ_I
からなる制御信号Ｓ_Iが前記ＶＣＯ１５に出力される。
反対に加算手段１９からの加算信号（ＥＸ１およびＥＸ
２）が、発振周波数ｆ_Vを下げる信号である場合には、
第２の基準電圧Ｖcc／２よりも低い電圧Ｖ_Iからなる制
御信号Ｓ_Iが前記ＶＣＯ１５に出力される。

【００５５】ＶＣＯ１５の発振信号Ｓ_Vは、前記制御信
号Ｓ_Iに比例した発振周波数ｆ_Vを前記最小周波数と最大
周波数の範囲内で生成し、これを分周器１６に与える。
分周器１６は、発振信号Ｓ_Vを分周した参照信号Ｓ_Bを生
成する。なお、振動子１１の共振周波数ｆａおよび反共
振周波数ｆｒは、前記参照信号Ｓ_Bの最小周波数と最大
周波数の範囲内に設定されている。

【００５６】前記駆動部１７には、ローパスフィルタ１
７ａとドライブ手段１７ｂが設けられており、参照信号
Ｓ_Bから余分な高周波成分を除去するとともに、これを
正弦波状に増幅して振動子１１を駆動するための駆動信
号Ｓ_Dを生成する。なお、参照信号Ｓ_Bの周波数ｆ_Bと駆
動信号Ｓ_Dの駆動周波数ｆ_Dとは、同一周波数である。ま
たローパスフィルタ１７ａは、２次系のフィルタであ
り、駆動信号Ｓ_Dは参照信号Ｓ_Bに対し位相が９０°遅れ
る関係となっている。

【００５７】振動子１１は、駆動部１７のドライブ手段
１７ｂより与えられる駆動信号Ｓ_Dにより発振する。こ
の駆動信号Ｓ_Dの駆動周波数ｆ_Dが、振動子１１の共振周
波数ｆａと一致するときに、振動子１１は最も効率良く
発振する。よって、駆動信号Ｓ_Dを共振周波数ｆａに一
致させることが好ましい。

【００５８】そして、上記図８に示すように駆動振動Ｓ
_Dの周波数と検出信号Ｓ_Kとの間の位相差を０°となると
ころが共振周波数ｆａである。したがって、駆動信号Ｓ
_Dが、振動子の検出信号Ｓ_K1とＳ_K2との中心点をロック
するように動作させると振動子１１の効率が最も良くな
る。このため、この駆動装置では、参照信号Ｓ_Bが検出
部１８から出力されるディジタル信号Ｄ１とＤ２との中
心点をロックするように、実際にはディジタル信号Ｄ１
とＤ２との中心点から参照信号Ｓ_Bの立上がりまでの位
相が９０°を維持することにより、振動子１１の発振を
安定させている。

【００５９】次に、電源ノイズ等の外乱による影響につ
いて説明する。図５は振動子の位相特性を示す図であ
る。図５には、周波数に対する振動子１１の駆動信号Ｓ
_Dと検出信号Ｓ_K1又はＳ_K2との位相差の関係が示されて
おり、同図に示すように位相差が０°となる点が２箇所
ある。このうち周波数の低い方が振動子１１のインピー
ダンスが最小となる共振周波数ｆａであり、周波数の高
い方がインピーダンスが最大となる反共振周波数ｆｒを
示している。なお、振動子１１の共振周波数ｆａ近傍に
おいて、検出電極１１ａの検出信号Ｓ_K1と検出電極１１
ｂの検出信号Ｓ_K2との位相差の中心点と駆動信号Ｓ_Dの
位相差が０°となるように駆動させられている。

【００６０】電源ノイズ等の外乱がＶＣＯ１５に入る
と、制御信号Ｓ_Iの電圧レベルが変動するため、ＰＬＬ
回路１２でのロックが外れる。すなわち、制御信号Ｓ_I
の電圧レベルが変動すると、参照信号Ｓ_Bの周波数さら
には駆動信号Ｓ_Dの駆動周波数ｆ _Dが遷移するため、振動
子１１の検出信号Ｓ_K1およびＳ_K2と一致しなくなる。こ
こで駆動周波数ｆ_Dの遷移後の周波数を遷移周波数とし
てｆｍとすると、遷移周波数ｆｍは以下に示すような３
つの態様に分けることができる。

【００６１】（１）遷移周波数ｆｍが共振周波数ｆａよ
りも低い場合（ｆｍ＜ｆａ） 制御信号Ｓ_Iの電圧の変動が第２の基準電圧Ｖcc／２以
下の変動の場合には、遷移周波数ｆｍ１（遷移後の駆動
周波数ｆ_D）は、図５に示すように前記共振周波数ｆａ
よりも低い周波数帯Ｗａに遷移する。このとき、遷移周
波数ｆｍ１の位相は＋９０°方向にずれるため、駆動信
号Ｓ_Dは検出電極１１ａの検出信号Ｓ_K1と検出電極１１
ｂの検出信号Ｓ_K2との位相差の中心点に対し進み位相の
関係となる。この場合、上記制御手段２０Ａでは、制御
信号Ｓ_Iの電圧Ｖ_Iが第１の基準電圧Ｖ_R以下であるため
（Ｖ_I＜Ｖcc／２＜Ｖ_R）、コンパレータ２１の出力は
「Ｌ」レベルである。よって、トランジスタＴｒ１およ
びＴｒ２はオフ状態が維持される。すなわち、制御電圧
Ｖ_Iが第１の基準電圧Ｖ_R以下に一時的にずれるような外
乱が混入しても、制御電圧Ｖ_Iは外乱混入前の電圧に戻
り、ＰＬＬ回路１２が遷移周波数ｆｍ１を共振周波数ｆ
ａの方向に戻すよう動作するため、駆動信号Ｓ _Dの駆動
周波数ｆ_Dを振動子１１の検出信号Ｓ_K1およびＳ_K2の周
波数にロックさせることができる。

【００６２】（２）遷移周波数ｆｍが共振周波数ｆａと
反共振周波数ｆｒとの間の場合（ｆａ＜ｆｍ＜ｆｒ） 制御信号Ｓ_Iの電圧Ｖ_Iが第２の基準電圧Ｖcc／２以上に
変動すると、前記外乱のレベルによっては、遷移周波数
ｆｍ２（遷移後の駆動信号Ｓ_Dの駆動周波数ｆ_D）が前記
共振周波数ｆａと反共振周波数ｆｒとの間の周波数帯Ｗ
ｂに移動することがある（図５参照）。この場合、検出
電極１１ａの検出信号Ｓ_K1と検出電極１１ｂの検出信号
Ｓ_K2との位相差の中心点と駆動信号Ｓ_Dとの位相差は、
−９０°方向の遅れ位相の関係となる。ただし、この場
合の制御信号Ｓ_Iの電圧Ｖ_Iの変動は、コンパレータ２１
の上限値Ｖh（Ｖh＜Ｖ_R＝４／５・Ｖcc）以下であるた
め、ＶＣＯ１５の制御可能な範囲内であり、コンパレー
タ２１の出力は「Ｌ」レベルが維持される。よって、ト
ランジスタＴｒ１およびＴｒ２もオフ状態が維持され、
第１の基準電圧Ｖ_Rおよび演算増幅器Ｘ１の非反転端子
の入力電圧（第２の基準電圧Ｖcc／２）の設定値は変化
しない。よって、制御信号Ｓ_Iの電圧Ｖ_Iは、外乱の混入
により一時的に変動しＶＣＯ１５の発振周波数ｆ_Vおよ
び駆動部１７の駆動周波数ｆ_Vが乱れることがある。し
かし、（１）同様にＰＬＬ回路１２は、遷移周波数ｆｍ
２を共振周波数ｆａの方向に戻すよう動作するため、駆
動信号Ｓ_Dの駆動周波数ｆ_Dを、振動子１１の検出信号Ｓ
_K1およびＳ_K2の周波数にロックさせることができる。

【００６３】（３）遷移周波数ｆｍが反共振周波数ｆｒ
よりも高い場合（ｆｒ＜ｆｍ） ＶＣＯ１５に混入した外乱により、制御信号Ｓ_Iの電圧
Ｖ_Iがコンパレータ２１の上限値Ｖh（４／５・Ｖcc）を
超えると、図５に示すようにＶＣＯ１５の発振周波数ｆ
_Vが高い周波数帯Ｗｃに変動する。よって、駆動信号Ｓ_D
の駆動周波数ｆ _D（参照信号の周波数ｆ_B）は、前記反共
振周波数ｆr以上の高い遷移周波数ｆｍ３となる。この
場合、遷移周波数ｆｍ３（駆動周波数ｆ_D）は、振動子
１１の検出信号Ｓ_K1と検出電極１１ｂの検出信号Ｓ_K2と
の位相差の中心点に対し、＋９０°方向に遷移した進み
位相の関係となる。よって、制御信号Ｓ_Iの電圧Ｖ_Iと第
１の基準電圧Ｖ_Rとの関係は、Ｖ_I＞Ｖ_R＝Ｖhとなるた
め、コンパレータ２１の出力が「Ｈ」レベルに反転させ
られる。

【００６４】また遷移周波数ｆｍ３が、反共振周波数ｆ
ｒとヒステリシスの上限値Ｖｈに相当する周波数との間
である場合には、制御信号Ｓ_Iの電圧Ｖ_Iは上限値Ｖｈを
越えていないのでコンパレータの出力は反転しないこと
になる。しかし、この場合の遷移周波数ｆｍ３（駆動周
波数ｆ_D）は、前記＋９０°方向に遷移した進み位相の
関係と同様になる。よって、ＰＬＬ回路１２は、遷移周
波数ｆｍ３を反共振周波数ｆｒから離れる高い周波数方
向に追い込み、最終的にはヒステリシスの上限値Ｖｈに
相当する周波数を越える周波数に設定する。よって、前
記同様にＶ_I＞Ｖ_R＝Ｖhの関係となるため、コンパレー
タ２１の出力をＨレベルに反転させることができる。

【００６５】そして、コンパレータ２１の出力がＨレベ
ルに反転すと、トランジスタＴｒ１およびＴＲ２がオン
状態となるため、演算増幅器Ｘ１の非反転端子の電圧
は、ほぼグランドレベルに設定される。これにより、演
算増幅器Ｘ１の制御信号Ｓ_Iの電圧Ｖ_Iは、コンパレータ
２１のヒステリシスの下限値ＶLよりも低い電圧となる
ため、ＶＣＯ１５の発振周波数ｆ_Vを低い周波数帯に遷
移させることができる。よって、分周器１６から出力さ
れる参照信号Ｓ_Bの周波数ｆ_Bが低下させられるため、遷
移周波数ｆｍ３（駆動周波数ｆ_D）を振動子１１の共振
周波数ｆａよりも低い周波数帯Ｗａに遷移させることが
できる。すなわち、上記（１）において駆動周波数ｆ_D
が共振周波数ｆａよりも低い周波数帯Ｗａへ遷移した場
合と同様となるため、ＰＬＬ回路１２Ａを再びロック状
態とすることができる。

【００６６】上記において、第１の基準電圧Ｖ_Rは、コ
ンパレータ２１の出力が「Ｈ」レベルに反転すると、ト
ランジスタＴｒ１はオン状態であるため、ヒステリシス
の下限値ＶLに設定される（Ｖ_R＝ＶL）。一方、演算増
幅器Ｘ１の出力である制御電圧Ｖ_Iは、前記下限値ＶLよ
りも低い接地電位となる。よって、コンパレータ２１で
は、Ｖ_R＝ＶL＞Ｖ_Iとなるため、再び「Ｌ」レベルに反
転させられる。これにより、トランジスタＴｒ１および
Ｔｒ２がオフ状態となるので、演算増幅器Ｘ１の出力が
第２の基準電圧Ｖcc／２に復帰させられ、コンパレータ
２１のヒステリシスが上限値Ｖhに設定し直される。

【００６７】すなわち、このコンパレータ２１は、ヒス
テリシスの第１の基準電圧Ｖ_Rのレベルを上限値Ｖhに設
定しておき、第１の基準電圧Ｖ_Rを超える外乱が入った
ときには、一度第１の基準電圧Ｖ_Rを下限値ＶLに下げ
る。そして、制御信号Ｓ_Iの電圧Ｖ_Iが下限値ＶL以下、
すなわち駆動信号Ｓ_Dの駆動周波数ｆ_Dを振動子１１の共
振周波数ｆａ以下に下げてから、第１の基準電圧Ｖ_Rを
再びヒステリシスの上限値Ｖhに設定し直す。これによ
り、駆動周波数ｆ_Dを共振周波数ｆａ以下に確実に下げ
ることが可能となる。よって、ＰＬＬ回路１２は、駆動
周波数ｆ_Dを振動子１１の検出信号Ｓ_K1およびＳ_K2の周
波数にロックし直すことが可能となる。

【００６８】上記（１）ないし（３）に示すように、こ
のＰＬＬ回路を用いた圧電振動子１１の駆動回路では、
外乱等によりＶＣＯ１５の発振周波数ｆ_Vが他の周波数
帯に遷移し、駆動信号Ｓ_Dが駆動周波数ｆ_Dが振動子１１
の検出信号Ｓ_K1およびＳ_K2の周波数から外れた場合であ
っても、制御手段２０Ａにより再び一致させることがで
きる。これにより、駆動周波数ｆ_Dは、常に振動子１１
の検出信号Ｓ_K1およびＳ_K2の周波数を追従するように動
作するため、振動子１１は安定した発振ができるように
なる。

【００６９】またＶＣＯ１５の発振周波数ｆ_Vが外乱に
より遷移しても、ロック状態とすることができるため、
起動時にロック外れを防止するための起動コンデンサを
不要とすることができる。

【００７０】図６は制御手段の他の実施の形態を示す回
路構成図である。図６に示す制御手段２０Ｂは、抵抗Ｒ
１１、コンデンサＣ１１とからなる遅延手段３１と、コ
ンパレータ３２およびダイオードＤとから構成されてい
る。

【００７１】前記コンパレータ３２を構成する演算増幅
器Ｘ３の非反転端子（＋端子）には、電源電圧Ｖccを抵
抗Ｒ１２およびＲ１３で抵抗分割した第１の基準電圧Ｖ
_Rが入力されている。また演算増幅器Ｘ３の非反転端子
と出力端子との間が抵抗Ｒ１４で接続されている。一
方、演算増幅器Ｘ３の反転入力端子には、ローパスフィ
ルタ１４を構成する演算増幅器Ｘ１の出力端子に接続さ
れ、ＶＣＯ１５の制御信号Ｓ_Iが入力されるものとなっ
ている。前記演算増幅器Ｘ１の非反転端子には、抵抗Ｒ
７およびコンデンサＣ２とからなる遅延手段３１が接続
されており、第２の基準電圧Ｖcc／２が印加可能となっ
ている。そして、演算増幅器Ｘ１の非反転端子と演算増
幅器Ｘ３の出力端子との間にはダイオードＤが設けられ
ている。前記ダイオードＤのアノード側は、演算増幅器
Ｘ１の非反転端子に接続され、カソード側が演算増幅器
Ｘ３の出力端子に接続されている。

【００７２】前記コンパレータ３２（演算増幅器Ｘ３）
の出力端子側の内部構造は、オープンコレクタ型であ
る。そして、非反転入力端子の電位が反転入力端子の電
位よりも高いときには、前記オープンコレクタを構成す
るトランジスタ（図示せず）がオフ状態となるため、出
力端子が第１の基準電圧Ｖ_Rとなるので「Ｈ」レベルに
設定される。なお、このときの第１の基準電位Ｖ_Rは、
抵抗Ｒ１２とＲ１３との抵抗分割により決定される（Ｖ
_R＝Ｒ１３・Ｖcc／（Ｒ１２＋Ｒ１３））。このため、
上記第１の実施の形態同様に、Ｒ１２：Ｒ１３＝１：４
となるように選定すると、第１の基準電位Ｖ_Rをコンパ
レータ３２のヒステリシスの上限値Ｖhに設定すること
ができる（Ｖ_R＝Ｖh）。したがって、ダイオードＤとコ
ンパレータ３２（演算増幅器Ｘ３）内のトランジスタに
より、基準電圧変更手段（インピーダンス変換手段）お
よびインバータが構成されている。

【００７３】一方、ダイオードＤのアノード側の電位
は、第２の基準電圧Ｖcc／２または接地電位となるた
め、コンパレータ３２の出力がＨのときにはカソード側
の電位（Ｖ_R＝Ｖh）の方が高い状態にある。このとき、
ダイオードＤはオフ状態であり、演算増幅器Ｘ１の非反
転入力端子は第２の基準電位Ｖcc／２に設定される。よ
って、演算増幅器Ｘ１の出力端子は、第２の基準電位Ｖ
cc／２を基準とする制御信号Ｓ_IをＶＣＯ１５の制御入
力端子１５ａに出力する。

【００７４】上記において、前記制御信号Ｓ_Iに外乱が
混入すると、制御信号Ｓ_Iの電圧Ｖ_Iが変動するため、Ｖ
ＣＯ１５の発振周波数ｆ_Vが遷移する。このため、上記
の場合同様に駆動周波数ｆ_Dが遷移して上記（１）ない
し（３）の場合と同様となる。

【００７５】このうち、（１）の遷移周波数ｆｍが共振
周波数ｆａよりも低い場合（ｆｍ＜ｆａ）および（２）
の遷移周波数ｆｍが共振周波数ｆａと反共振周波数ｆｒ
との間の場合（ｆａ＜ｆｍ＜ｆｒ）には、制御信号Ｓ_I
の電圧Ｖ_Iは第１の基準電圧Ｖ _R以下である。よって、コ
ンパレータ３２の出力はいずれの場合もＨレベル出力で
あるため、ダイオードＤはオフ状態となり、演算増幅器
Ｘ１の反転入力端子には、第２の基準電圧Ｖcc／２が印
加された状態である。よって、ＰＬＬ回路１２Ａが、遷
移周波数ｆｍ１又はｆｍ２を共振周波数ｆａの方向に戻
すよう動作するため、駆動信号Ｓ_Dの駆動周波数ｆ_Dを振
動子１１の検出信号Ｓ_K1またはＳ_K2の周波数にロックさ
せることができる。

【００７６】一方、制御信号Ｓ_Iの電圧Ｖ_Iに、この電圧
レベルを超えるような過大な外乱が混入すると、駆動周
波数ｆ_Dが，振動子１１の反共振周波数ｆｒを超えた高
い周波数帯（図５のＷc）に遷移する。この場合、コン
パレータ３２の反転入力端子の電位（Ｖ_I）が、非反転
入力端子の電位（Ｖ_R）を超えるため、前記コンパレー
タ３２（演算増幅器Ｘ３）内のオープンコレクタを構成
するトランジスタがオン状態となる。このため、コンパ
レータ３２の出力は「Ｌ」レベルに反転する。この際、
演算増幅器Ｘ３に接続された抵抗Ｒ１４の端子は、前記
オン状態のトランジスタを介してグランド電位に接地さ
れる。このため、抵抗Ｒ１3と抵抗Ｒ１４の並列抵抗をr
２とすると（r２＝Ｒ１２・Ｒ１３／（Ｒ１２＋Ｒ１
３））、第１の基準電圧Ｖ_Rは、抵抗Ｒ１２と並列抵抗
をr２との抵抗分割により決定される（Ｖ_R＝ｒ２・Ｖcc
／（Ｒ１２＋ｒ２））。よって、上記の実施の形態同様
に、抵抗Ｒ１３とＲ１４とを適切な抵抗値に選定するこ
とにより、このときの第１の基準電圧Ｖ_Rをコンパレー
タ３２のヒステリシスの下限値ＶLに設定し、前記抵抗
Ｒ１２とＲ１３とで設定される第１の基準電圧Ｖ_R（＝
Ｒ１２・Ｖcc／（Ｒ１２＋Ｒ１３））をヒステリシスの
上限値Ｖhに設定することができる。

【００７７】前記第１の基準電圧Ｖ_Rが下限値ＶLに設定
されると、ダイオードＤのカソード側の電位はグランド
電位となり、アノード側には第２の基準電圧Ｖcc／２が
接続されているため、ダイオードＤがオン状態となる。
よって、演算増幅器Ｘ１の非反転入力端子の電位はグラ
ンド電位となる。これにより、演算増幅器Ｘ１から出力
される制御信号Ｓ_Iの制御電圧Ｖ_Iが低下させられるた
め、ＶＣＯ１５から出力される発振周波数ｆ_Vを低い周
波数帯に遷移させることができ、参照信号Ｓ_Bおよび駆
動周波数ｆ_Dの周波数を振動子１１の共振周波数ｆａ以
下に設定することができる。

【００７８】そして、一度演算増幅器Ｘ３の出力端子の
制御信号Ｓ_Iの電圧Ｖ_Iがヒステリシスの下限値ＶL以下
に低下すると、コンパレータ３２（演算増幅器Ｘ３）の
出力端子の電位が再び「Ｈ」レベルに反転するため、第
１の基準電圧Ｖ_Rはヒステリシスの上限値Ｖhに設定し直
される。そして、演算増幅器Ｘ１の非反転入力端子の電
位は、抵抗Ｒ７と起動コンデンサＣ２の時定数により、
第２の基準電圧Ｖcc／２までゆっくり立ち上る。これに
より、制御信号Ｓ_Iの電圧Ｖ_Iも緩やかに上昇するため、
ＶＣＯ１５の発振周波数ｆ_Vを低い周波数から除々に高
い周波数に遷移させ、ＶＣＯ１５が制御可能な周波数の
範囲に至らせることができる。よって、振動子１１の駆
動周波数ｆ_Dを低い周波数帯から除々に振動子１１の共
振周波数ｆａ付近に接近させることができ、駆動周波数
ｆ_Dを振動子１１の検出信号Ｓ_{K 1}およびＳ_K2の周波数に
ロックさせることが可能となる。

【００７９】

【発明の効果】以上詳述した本発明によれば、外乱によ
りＰＬＬ回路のロックが外れ、駆動周波数が振動子の検
出信号の周波数からずれ、反共振周波数よりも高い周波
数に遷移しても、駆動周波数が振動子の反共振周波数に
ロックすることを防止できる。さらに駆動信号の周波数
が振動の検出信号の周波数を追従できるようになる。よ
って、振動子を安定して発振させることができる。

【図面の簡単な説明】

【図１】本発明における振動子の駆動装置を示すブロッ
ク構成図、

【図２】図１に示す振動子の駆動装置の実施の形態を示
す回路構成図、

【図３】検出部および位相比較手段での各信号のタイミ
ングチャートを示す図、

【図４】位相比較手段の出力、加算手段の出力および制
御信号との関係を示すタイミングチャート図、

【図５】振動子の位相特性を示す図、

【図６】制御手段の他の実施の形態を示す回路構成図、

【図７】従来のＰＬＬを用いた振動子の駆動回路を示す
ブロック構成図、

【図８】振動子の位相特性を示す図、

【符号の説明】

１０ 駆動装置 １１ 振動子 １２ ＰＬＬ回路 １３ 位相比較手段 １３ａ，１３ｂ ＥＸ−ｏｒ（排他的論理和）回路 １４ ローパスフィルタ １５ ＶＣＯ（電圧制御発振器） １６ 分周器 １７ 駆動部 １８ 検出器 ２０Ａ，２０Ｂ 制御手段 ２１，３２ コンパレータ ２２ 基準電圧変更手段（インピーダンス変換手段） ２３ インバータ回路 Ｄ ダイオード Ｔｒ１，Ｔｒ２ トランジスタ Ｖcc 電源電圧 Ｖ_R 第１の基準電圧 Ｖcc／２ 第２の基準電圧 Ｖh コンパレータの上限値 ＶL コンパレータの下限値 ｆａ 共振周波数 ｆｒ，ｆｒ′ 反共振周波数 Ｓ_I 制御信号 Ｖ_I 制御信号の電圧（制御電圧） Ｓ_V ＶＣＯの発振信号 ｆ_V ＶＣＯの発振周波数 Ｓ_B 参照信号 ｆ_B 参照信号の周波数 Ｓ_D 駆動信号 ｆ_D 駆動周波数 ｆｍ 遷移周波数（遷移後の駆動周波数） Ｘ１，Ｘ２，Ｘ３，Ｘ４ 演算増幅器

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2F105 BB04 CC04 CD11 5J106 AA04 BB05 CC01 CC26 CC38 CC52 DD21 DD46 GG01 HH03 JJ01 KK12 KK30 LL05

Claims (7)

【特許請求の範囲】
1. 【請求項１】 駆動すべき共振周波数と前記共振周波数
   よりも高い反共振周波数とを有する振動子と、ＶＣＯ
   （電圧制御発振器）と、前記ＶＣＯから前記振動子に与
   えられる駆動周波数信号と前記振動子からの検出信号と
   の位相を比較する位相比較手段とを有し、前記位相比較
   手段で比較された位相差に基づく電圧が前記ＶＣＯへ発
   振周波数を制御する制御信号として与えられ、前記駆動
   周波数信号に基づいて前記振動子に駆動信号が与えられ
   る振動子の駆動装置において、 前記ＶＣＯに与えられる前記制御信号と第１の基準電圧
   とを比較し、前記制御信号の電圧が前記第１の基準電圧
   を超えたときに、前記制御信号を前記第１の基準電圧よ
   りも低い電圧に低下させる制御手段が設けられ、 前記振動子に与えられる駆動信号が前記反共振周波数に
   至らないように前記第１の基準電圧が設定されているこ
   とを特徴とする振動子の駆動装置。
2. 【請求項２】 前記ＶＣＯの発振周波数を分周手段によ
   り分周した参照信号が、前記駆動周波数信号となる請求
   項１記載の振動子の駆動装置。
3. 【請求項３】 前記位相比較手段がＥＸ−ｏｒ回路で、
   このＥＸ−ｏｒ回路で得られた信号が、この信号の振幅
   の中点となる電位の第２の基準電圧に基づいて平滑化さ
   れて前記ＶＣＯに与えられる制御信号が生成され、前記
   制御手段では、前記制御信号の電圧が前記第１の基準電
   圧を超えたときに前記第２の基準電圧を低下させるよう
   に動作する請求項１または２に記載の振動子の駆動装
   置。
4. 【請求項４】 前記振動子の異なる場所から２種類の検
   出信号が得られ、前記位相比較手段が２個設けられて、
   一方の位相比較手段では一方の前記検出信号と前記駆動
   周波数信号との位相が比較され、他方の位相比較手段で
   は他方の前記検出信号と前記駆動周波数信号との位相が
   比較され、前記両位相比較手段で検出された位相差を加
   算する加算手段が設けられ、前記加算された位相差に応
   じて前記制御信号が生成される請求項１又は２に記載の
   振動子の駆動装置。
5. 【請求項５】 前記２個の位相比較手段がＥＸ−ｏｒ回
   路であり、前記加算手段では、２個の前記ＥＸ−ｏｒ回
   路で得られた信号が加算され、加算された信号が、この
   加算された信号の振幅の中点となる電位の第２の基準電
   圧に基づいて平滑化されて前記ＶＣＯに与えられる制御
   信号が生成され、前記制御手段では、前記制御信号の電
   圧が前記第１の基準電圧を超えたときに前記第２の基準
   電圧を低下させるように動作する請求項４記載の振動子
   の駆動装置。
6. 【請求項６】 前記制御手段には、ＶＣＯに与えられる
   制御信号の電圧と前記第１の基準電圧とを比較するコン
   パレータが設けられ、このコンパレータからの出力が前
   記第２の基準電圧を設定するものであり、前記制御信号
   の電圧が前記第１の基準電圧を超えたときに前記コンパ
   レータが前記第２の基準電圧を低下させる請求項３また
   は５記載の振動子の駆動装置。
7. 【請求項７】 前記コンパレータは、ヒステリシスを有
   し、前記ヒステリシスの下限値が振動子の前記共振周波
   数よりも低い周波数に相当する制御電圧に設定されてい
   る請求項６記載の振動子の駆動装置。