JP2001100808A - プログラマブル制御回路 - Google Patents

プログラマブル制御回路

Info

Publication number
JP2001100808A
JP2001100808A JP27639199A JP27639199A JP2001100808A JP 2001100808 A JP2001100808 A JP 2001100808A JP 27639199 A JP27639199 A JP 27639199A JP 27639199 A JP27639199 A JP 27639199A JP 2001100808 A JP2001100808 A JP 2001100808A
Authority
JP
Japan
Prior art keywords
control circuit
input
trigger logic
port
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27639199A
Other languages
English (en)
Other versions
JP2001100808A5 (ja
Inventor
Shinji Ozaki
信次 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUR SYSTEM Inc
Original Assignee
SUR SYSTEM Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUR SYSTEM Inc filed Critical SUR SYSTEM Inc
Priority to JP27639199A priority Critical patent/JP2001100808A/ja
Publication of JP2001100808A publication Critical patent/JP2001100808A/ja
Publication of JP2001100808A5 publication Critical patent/JP2001100808A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【課題】 複数の機器をそれぞれ容易に制御できる制御
装置を提供する。 【解決手段】 プログラマブル制御回路において、一連
の機器動作機能を複数の命令にして一度に命令レジスタ
に書き込み、自動的に切り替えていくことで、CPUの
途中介在無しで、動作モードやスピード変更、同期動作
を行う。複数のオープンコレクタ入出力ポートが、それ
らの命令切り替えを行なうために備えられ、複数の制御
装置の間で直接に接続され、制御信号のやり取りを行な
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の機器の制御
に使用される制御装置に関する。
【0002】
【従来の技術】サーボモーターやステッピングモータの
速度・動作ステップ数などを制御するために、専用のモ
ータ制御回路(LSI)を使用して制御することが多く
なっている。モータ制御回路は、モータの動作モードや
回転方向・動作スピード・動作ステップ数などを設定し
て、モータを回転させる。複数のモータをそれぞれ専用
のモータ制御回路で制御するシステムは、各々のモータ
が独立したシーケンスで動作するのであれば問題はな
い。必要なときにCPUから動作命令を送り、モータを
回転させればよい。モータ制御回路は、これらの動作命
令を設定した直後、改めて起動命令を入れた時、同期起
動信号がオンになった時などに、動作命令のパラメータ
に従って動作パルスを出力する。
【0003】
【発明が解決しようとする課題】しかし、実際には各モ
ータが勝手に動くことは少ない。複数のモータが同時に
起動始めたり、あるモータが必要な位置に来たら他のモ
ータが起動したり、速度を変えたりする。このように、
相互に影響を与え、協調しながら動作させたりする場合
がほとんどである。現在、モータ制御回路に特別の起動
信号入力ピンを設け、CPUから出力ポートを通して制
御し、複数のモータを同時起動させるようなことは行な
われている。そのようなモータ制御回路を使ったシステ
ムでは、CPUは、I/Oポートを介して複数のモータ
制御回路に同時起動信号を送信し、これにより、複数の
モータを同時に起動させる。この場合、CPUは各モー
タ制御回路が起動できるように準備が整ったかを知るこ
とができないため、起動をかけるまでの時間を多めに見
積もっておく必要があり、待ち時間が長くなる。また、
全てのモータが同時起動するのであれば問題はないが、
同時に起動するモータの組み合わせが変動するような場
合、そのようなシステムでは制御しきれない。
【0004】あるモータAが必要な位置に来たら、他の
モータBに制御をかける機能をもった、モータ制御回路
は今のところ存在しない。モータ制御回路には1回に1
つの動作命令しか入らず、動作スピード等を変更するに
も、必ずCPUの介在が必要である。CPUがモータA
の動きを監視して、必要に応じてモータBに動作命令を
送ることになる。このような監視機能が多く必要になる
と、CPUの負担が大きくなり、より高性能なCPUが
必要になることもある。また、CPUが介在すると、オ
ペレーティングシステムなどの計算しきれない待ち時間
が追加され、即応性に問題が出てくることになる。
【0005】本発明の目的は、複数の機器を容易に制御
できる制御装置を提供することである。
【0006】
【課題を解決するための手段】本発明に係るプログラマ
ブル制御回路は、複数の機器からなるシステムにおいて
各機器にそれぞれ接続されるプログラマブル制御回路で
ある。このプログラマブル制御回路は、一連のステップ
の動作機能を複数ステップの命令にして一度に書き込み
可能な命令レジスタと、複数ビットのオープン・コレク
タ入出力ポートであって、複数のプログラマブル制御回
路のオープン・コレクタ入出力ポートの間で相互に直接
に接続されるとき動作変更と同期のための制御信号がや
り取りされるオープン・コレクタ入出力ポートと、命令
レジスタから出力される命令を解読して、機器に与える
動作命令パラメータを機器に出力するとともに、所定の
条件を満たしたとき、命令レジスタにおける次の命令に
対応して前記の制御信号をオープン・コレクタ入出力ポ
ートに対し出力する出力パラメータ設定回路とからな
る。一連のモータ動作機能を複数の命令にして、命令レ
ジスタに一度に書き込む。オープン・コレクタ入出力ポ
ートは、モータ制御回路相互を直接に接続し、制御信号
のやり取りを行なって動作を監視し、それらの命令を自
動的に切り替えていく。これにより、CPUが途中に介
在しなくても、動作モードやスピードの変更と同期動作
を行う。
【0007】好ましくは、前記のプログラマブル制御回
路において、前記の入出力ポートは、機器の動作が可能
な状態であること示す動作可能信号をワイヤドAND機
能で出力する1ビットの第1ポート部を備える。また、
好ましくは、前記のプログラマブル制御回路において、
前記の入出力ポートは、複数の機器の動作を変えるため
のトリガロジック信号を入出力する複数ビットの第2ポ
ート部と、第2ポート部での入力信号を基にトリガロジ
ック信号の入出力のタイミングをとるトリガロジックア
クノーレッジ信号を入出力する1ビットの第3ポート部
とを備える。また、好ましくは、前記のプログラマブル
制御回路は、さらに、第2ポートから入力されるトリガ
ロジック信号を必要なビットに対してマスクするマスク
回路を備える。また、好ましくは、前記のプログラマブ
ル制御回路は、さらに、第2ポートから出力されるトリ
ガロジック信号の初期条件を設定する非動作時レベル設
定回路と、命令レジスタの命令に対応してトリガロジッ
ク信号の起動条件を設定する起動条件設定回路を備え
る。また、好ましくは、前記のプログラマブル制御回路
において、前記の機器がモータである。
【0008】
【発明の効果】複数の機器(たとえばモータ)を制御す
るプログラマブル制御回路からなるシステムにおいて、
一連のモータ動作機能を複数の命令にして、命令レジス
タに一度に書き込み、オープン・コレクタ入出力ポート
を相互に直接に接続する。これにより、CPUが介在し
なくても、動作モードやスピードの変更と同期動作を命
令に対応して自動的に行える。
【0009】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施の形態を説明する。なお、図面において、同じ
参照記号は同一または同等のものを示す。本発明は、複
数の機器からなるシステムにおいて各機器にそれぞれ接
続されるプログラマブル制御回路に関するものである
が、以下では機器の1例としてのモータの制御について
説明する。
【0010】はじめに、本発明の実施の形態のモータ制
御回路(LSI)10の動作概要を説明する。モータ制
御回路10は、モータの動作モードや回転方向・動作ス
ピード・動作ステップ数などを設定して、モータを回転
させる。ここで、外部からモータ制御回路10に一連の
モータ動作機能を複数の命令にして一度に書き込んでお
くと、命令を自動的に切り替えて複数のモータの制御が
実行されていく。これにより、CPUが途中に介在しな
くても、動作モードやスピードの変更と同期動作を行え
る。
【0011】図1は、複数のモータを制御するモータ制
御システムの1例を示す。N個(たとえば4個)のモー
タ制御回路10a、10b、10c、10dが、それぞ
れ、モータドライブ回路を介してモータに接続される。
一方、CPU100は、バスを介して、メモリ102
と、その他のI/Oポート104に接続されるととも
に、これらのモータ制御回路10a〜10dに接続され
る。モータ制御回路10a〜10dは内部にレジスタを
備え、CPU100は、一連のモータ動作機能を複数の
命令にして一度にモータ制御回路10a〜10dに書き
込む。
【0012】モータ制御回路10a〜10dにはマスタ
ーICとスレーブICがある。マスターICは、後述の
トリガロジック信号TL1〜TLNの各ビットに対応した
Nビットの設定値を出力する。スレーブICは、次の動
作命令を実行する。なお、1つのモータ制御回路は、マ
スターICとスレーブICのいずれにもなる。命令を自
動的に切り替えていくことで、CPU100が途中に介
在しなくても、モータ制御回路10a〜10dにおける
動作モードやスピードの変更と同期動作を行う。
【0013】図2は、モータ制御回路10の内部構成を
示す。モータ制御回路10は、従来と同様に、モータの
動作モードや回転方向・動作スピード・動作ステップ数
などを設定して、モータを回転させる。このため、モー
タ回転の種類・方向などを設定する回転命令レジスタ1
2、回転ステップ数レジスタ14、定速・高速スピー
ド、加減速ステップ数を設定する加減速データレジスタ
16、パルスカウントソース切替レジスタ18を備え
る。加減速データレジスタ16における定速とはモータ
がモータ回転パルス出力に追随できるスピードであり、
高速とは、追随できないスピードである。高速回転制御
では、追随できる低速で回転をはじめ、徐々に回転スピ
ードを上げ高速回転にし、また、回転スピードを下げて
から停止する。さらに、ステップ数カウンタ20と回転
パルスタイマ22が備えられる。ここで、回転命令レジ
スタ12は、モータ回転方向信号をモータに送る。回転
ステップ数レジスタ14と加減速のためのデータレジス
タ16はモータ制御のためのパラメータを出力する。パ
ルスカウントソース切替レジスタ18は、ステップ数カ
ウンタ20に対し、モータ制御回路からの出力パルスと
エンコーダの出力パルス数のどちらをカウントするかを
切り替えるための1ビットの設定値である。ステップ数
カウンタ20は、モータのステップ数を計数するもので
あり、モータがオープンループで制御するステッピング
モータである場合は、モータ制御回路からモータに出力
される出力パルスを数える。また、エンコーダを備えた
サーボモータの場合は、クローズドループで制御される
ので、ステップ数カウンタ20は、エンコーダからの入
力パルスを計数して実際の位置を求め、回転パルスタイ
マ22からモータ回転パルス信号を出力する。なお、モ
ータの回転速度は、モータ回転パルスの周期に比例して
変わるので、これにより回転速度が制御される。
【0014】さらに、複数のモータ制御回路を相互に直
接に接続し、制御信号をやり取りするため、モータ制御
回路10にはオープンコレクタ入出力ポート30、3
2、34が設けられる。オープンコレクタ入出力ポート
は3種類の機能を持る。3種類の機能に対応するオープ
ンコレクタ入出力ポートでの信号は、動作可能信号MO
V、トリガロジック信号TL1〜TLN、トリガロジック
アクノーレッジ信号TLAである。これに対応して、オ
ープンコレクタ入出力ポートは、動作可能信号MOVの
ためのポート30、トリガロジック信号TL1〜TLN
ためのポート32、および、トリガロジックアクノーレ
ッジ信号TLAのためのポート34からなる。なお、こ
こではTTLロジックで言われる「オープンコレクタ」
という言葉を用いているが、MOSロジックで言うオー
プンドレイン、オープンソースでも同じである。ライン
をドライブするのに、一方に能動素子であるトランジス
タやFETを、他方に受動素子である抵抗を置いたもの
を、オープンコレクタという言葉で表わす。各制御回路
が任意のタイミングで信号レベルを変化してもショート
状態にならず、接続したラインレベルにしたがって、ワ
イヤードORまたはワイヤードANDをとることのでき
るロジックである。
【0015】オープンコレクタ入出力ポートの3種類の
機能を以下で説明する。 (1) 動作可能信号(MOV) 1ビットのオープンコレクタ入出力ポート30をモータ
起動制御に使用し、このポートの信号を動作可能信号
(MOV)信号と名づける。動作命令の入っていない初期
設定時は、MOV信号は0となっている。CPU100
から動作命令が送られ、起動可能になったら、MOV出
力に1(起動可能)を書き込む。しかし、他のモータ制
御回路も全て1になっていないと、MOV信号は1にな
らない。全てのモータ制御回路10a〜10dの動作命
令が設定され、動作可能になればMOV信号は1にな
り、各モータ制御回路は、1を読み出すと一斉にモータ
起動を始める。MOV信号は、全てが1になれば1にな
るワイヤードAND機能を持つことになる。
【0016】実際には、使いやすくするために、動作命
令にはMOV信号を1にするモードと、0のまま動作命
令を設定するモードを持たせる。一斉起動を行うとき
は、1つのモータ制御回路10は0のまま、他のモータ
制御回路10には1にするモードで動作命令を設定し、
CPU100は他の部分とのタイミングをみて、MOV
信号を0に設定されたモータ制御回路10に1を設定す
る命令を入れる。最初には起動せず、他のモータの回転
の終了で動作を始めたいモータ制御回路にも対応でき
る。後述するトリガロジックマスク44で1ビットでも
起動可能(Enable)にしているものは、その入力条件が
そろうまで起動しない。最初に起動するモータ制御回路
は全てのマスクが起動不可(Disable)のものだけとな
る。また、MOV信号の入出力ポート30を外部スイッ
チ(図示しない)を介して接地することによって、回転
/停止を外部から制御できる。外部スイッチで強制的に
0にすると非常停止スイッチになる。
【0017】 (2) トリガロジック信号(TL1〜TLN) モータの動作モードやスピードを変えるには、トリガロ
ジック信号TL1〜TLNのためのNビットのオープンコ
レクタ入出力ポート32を使う。これをトリガロジック
信号(TL1〜TLN)と名づける。マスターICは、1つ
の命令に対するモータ回転終了時に、必要なビットの値
を変化させる。なお、トリガロジック信号TL1〜TLN
を出力するため必要なモータ位置は、ステップ数カウン
タ20により数えられる。マスターICは、必要なビッ
トに0を書き込むことで次のステップに進む。このポー
トはオープンコレクタであるため、複数のモータ制御回
路10のどれが0を書き込んでも0になる、ワイヤード
OR機能を持つことになる。上述のビットの値の変化を
検出したモータ制御回路(スレーブIC)が、次の命令動
作を開始するように制御する。
【0018】通常、トリガロジック信号TL1〜TL
Nは、標準トリガレベルレジスタ36を基に初期設定命
令の標準トリガロジック設定で1に設定する。標準トリ
ガレベルは、トリガロジック信号TL1〜TLNの各ビッ
トに対応したNビットの設定値であり、トリガロジック
の非動作値を示す。トリガロジック信号TL1〜TLN
ワイヤードORとして動作させるときは1を、ワイヤー
ドANDとして動作させるときは0を書き込む。
【0019】一方、トリガロジックレジスタ38は、マ
スターICにて、トリガロジック信号TL1〜TLNの各
ビットに対応したNビットの出力設定値を出力する。標
準トリガレベル出力とトリガロジック出力とは切替回路
40により切り替えられる。トリガロジックレジスタ3
8の出力設定値で動作しているとき、ステップ数カウン
タ20により数えられる現在のステップ数が終了したと
き、ここで設定した値をトリガロジック信号TL1〜T
Nに出力する。トリガロジックアクノーレッジ信号T
LAが0、1と変化したことを検出すると、切替回路4
0により標準トリガロジックレベルレジスタ36の出力
設定レベルに戻す。
【0020】スレーブICにおいては、トリガロジック
信号に対して、トリガ入力レベル設定部42からのトリ
ガ入力によりトリガロジック信号TL1〜TLNの各ビッ
トに対応した入力レベルが設定される。また、入力マス
ク設定レジスタ44により複数ビットのトリガロジック
信号TL1〜TLNのうち必要な任意のビットのみマスク
をして、そのビットを有効かどうかを設定し、入力ビッ
ト間のANDをとる。両機能をまとめると、OR−AN
Dロジックとなり、あらゆる論理演算に対応できること
になる。マスクが1に設定されたビットの入力信号とロ
ジック入力設定が等しい時、トリガロジックアクノーレ
ッジ信号TLAを0にして、入出力ポート32から出力
する。そして、次の動作命令に従って、回転パルスを出
力する。
【0021】ANDロジック入力の数は、最大N個のト
リガロジックポート数にて制限される。より多くのモー
タ制御回路の数に対応するために、ワイヤードAND機
能も用意する。あるビットの初期値を0として、動作終
了時に1を出力することもできる。これで、接続したモ
ータ制御回路の全てが1の時にのみONと認識するワイ
ヤードAND機能となる。ANDロジックに参加しない
モータ制御回路は初期値を1にし、0を出力しないよう
にする必要がある。
【0022】ここまでの説明では、トリガロジック信号
TL1〜TLNを出力するのは、1つの回転命令終了時と
既定している。しかし、場合によっては、回転途中に、
他のモータの回転を始めたいことがある。この時、1つ
の命令のステップ数を他のモータ回転を始まるまでに設
定し、次の命令で同じスピードで残りステップ数をかせ
ぐということで、実行できる。しかし、自分の回転数カ
ウンタとは別に出力用ステップ数カウンタを設けて回転
途中でもTL1〜TLNを出力することもできる。
【0023】 (3) トリガロジックアクノーレッジ信号(TLA) トリガロジック信号TL1〜TLNの入出力のタイミング
を取るための信号も必要となる。これは1ビットのオー
プンコレクタ入出力ポート34で入出力される信号であ
り、トリガロジックアクノーレッジ信号TLAと名づけ
る。マスターICがトリガロジック信号TL1〜TLN
どれかを変更すると、変更したビットに対応できるスレ
ーブICはトリガロジックアクノーレッジ信号TLAを
0にする。その後スレーブICが次の命令に応じて、パ
ルスを出力し始めると、トリガロジックアクノーレッジ
信号TLAを1にする。マスターICはトリガロジック
アクノーレッジ信号TLAが1度0になった後、再び1
になったことを確認した後、切替回路40によりトリガ
ロジック信号TL1〜TLNを標準値に戻し、切り替え終
了と見なす。
【0024】命令レジスタ46は、一連のモータ動作機
能についての複数の命令を記憶する。CPU100は、
一連の機器動作機能を複数の命令にして命令レジスタ4
6に一度に書き込む。モータ制御回路は、自動的に命令
を切り替えていくことで、CPU100の途中介在無し
で、動作モードやスピードの変更、同期動作を行う。す
べてのトリガーロジック信号の入力値がととのうと、ト
リガロジックアクノーレッジ信号TLAが出力されると
ともに、次命令番号レジスタ48が出力する次の命令番
号で、レジスタ46からの次の命令が、解読回路50を
経てモータ制御回路10内の上述の各種レジスタに記憶
される。次命令番号レジスタ48は、1つの命令終了
後、次に処理する命令番号を指定するものである。こう
して、連続処理だけでなく、ループや繰返しルーチンを
組むことができ、少ない命令バッファ数で自動処理ステ
ップ数を増やすことができる。
【0025】さらに具体的に説明すると、リセット直後
の初期設定で、標準トリガレジスタ36から標準トリガ
ロジックを設定し、これにより、トリガロジック信号T
1〜TLNの非動作状態の出力レベルを設定する。標準
トリガレベルとトリガロジック出力とは切替回路40に
よりステップ数カウンタ28にしたがって切り替えられ
る。トリガロジック信号TL1〜TLNの入力値は、入力
マスク設定レジスタ44にしたがってマスクされる。ト
リガロジックの入力マスクで1ビットでもEnable(起動
可能)にしているものはその入力条件がそろうまで起動
しない。
【0026】次に、動作命令について説明する。モータ
制御回路10において、従来と同様にモータの動作モー
ド(定速動作、基準点まで定速動作、加減速動作、基準
点まで加減速動作)や回転方向・動作最高速度・動作パ
ルス数(距離)などを設定して、モータを回転させる。そ
の他に、自動スタート(EnableまたはDisable)、次命
令番号、起動条件トリガロジックデータ(トリガ入力レ
ベル設定と入力マスク設定)、終了時設定データ、終了
方式などのデータが設定される。これらのパラメータデ
ータの複数組を一度にモータ制御回路10の命令レジス
タ46に書き込む。初期設定データには、標準トリガー
ロジック、加減速パターン、基準クロック、加減速処理
データなどが含まれる。データを全て書き込んだ後、動
作可能(MOV)信号を1に出力する。全てのモータ制御
回路のMOV出力が1になると、起動条件が合ったモー
タ制御回路10は動作パルスを出力し、モータを回転さ
せる。モータ回転終了で終了設定データをトリガロジッ
ク信号TL1〜TLNに出力し、終了を知らせる。トリガ
ロジック信号TL1〜TLNを出力するモータ制御回路1
0はマスターICである。
【0027】トリガロジック信号TL1〜TLNが起動条
件トリガロジックデータと等しいモータ制御回路10
は、トリガロジックアクノーレッジ信号TLAを0にし
て、次の動作命令の実行を始める。動作命令を実行する
モータ制御回路をスレーブICという。スレーブICは
次の起動パルスを出力した後、トリガロジックアクノー
レッジ信号TLAを1にして、起動を始めたことをマス
ターICに知らせる。マスターICはトリガロジックア
クノーレッジ信号TLAが0,1と変化したことを確認
し、トリガロジック信号TL1〜TLN出力を標準トリガ
ロジックレベルに戻す。起動条件が合えば、同じモータ
制御回路も次の動作命令動作に入り、1つのモータ制御
回路がマスター/スレーブ双方のICにもなる。スレー
ブICは起動条件が合わなければ、起動条件が合うまで
停止して待つ。
【0028】高速で回転中に速度を変更するときには、
命令を切り替える。このときは、それまでの速度から、
加減速カーブにしたがって次の命令速度に切り替える。
回転方向を変えたり、一旦停止する場合は、モータを減
速し停止させる必要がある。どちらの方式を取るかは、
終了方式・待ち時間レジスタ52における1ビットの終
了方式データで指定する。回転方向の変更や一旦停止を
するとき、モータ回転の慣性を考えた場合、パルス出力
を一時停止した方がよい場合がある。そのため、終了方
式・待ち時間レジスタ52において待ち時間が設定され
る。次の動作命令は、次の命令番号レジスタ48で指定
する。このため、連続処理だけでなく、ループや繰り返
しルーチンを組むことができ、少ない命令バッファで自
動処理ステップ数を増やすことができる。
【0029】なお、動作命令には、上述の通常の動作命
令のほかに、命令が入ったらすぐ動作する即動作命令が
ある。たとえば、連続命令スタート命令は、自動スター
トがDisableに設定されていた動作命令をEnableにして
一斉動作を開始させる。
【0030】次に動作の1例を説明する。動作命令パラ
メータの複数組が一度にモータ制御回路10に書き込ま
れており、それに従い自動的に命令が切り替えられてい
く。先に説明したように、動作命令パラメータには、従
来と同様の回転命令(回転の種類、方向など)、回転ス
テップ数、加減速のためのデータ(低速・高速スピー
ド、加減速ステップ数)のほか、トリガ入力レベル、ト
リガ入力マスク、トリガロジック出力、終了方式・待ち
時間、次の命令番号を含む。
【0031】リセット直後の初期設定では、モータ制御
回路10の動作モード、基本クロック、パルスカウント
ソースなど、一度設定すれば後で変更する必要のないパ
ラメータを設定する。この例では、さらにトリガロジッ
クTLの非動作時のレベルも設定する。
【0032】ここでは、2つのモータを用いてX,Yの
2軸で動作させた例を示す。各モータにモータ制御回路
が接続される。記号a〜lが工程を表わすものとする
と、図3に示すように、a,b,c,dで4角形をつく
り、その中にf,g,h,i,j,kののこぎり歯状の
動作を入れる。また、e,lは原点とのこぎり歯状の移
動を示す。
【0033】図4に示すように、この例では、X軸とY
軸の各々で0〜5の全6ステップの動作を行う。ここ
に、数字はステップを表わす。また、記号a〜lは図3
と同様に工程を表わす。図において、波形は、モータの
回転スピードと方向のグラフである。縦方向は回転スピ
ードを示し、横方向は時間を示す。また、トリガロジッ
クTLは、ビット1(TL1)が0でX軸起動となり、
ビット2(TL2)が0でY軸起動となるように設定す
る。縦の棒が、切り替え時にレベルが0になっているこ
とを示す。
【0034】最初に各ステップの動作命令パラメータを
モータ制御回路10の命令レジスタ46にまとめて書き
込む。これにより、一部データの変更以外はCPUの介
在が必要なく、自動的に全工程を処理できる。
【0035】a工程では、Y軸だけが高速に動作して、
X軸は動作しない。Y軸ステップ0の動作となる。トリ
ガロジック信号の1ビット目TL1がX軸に、2ビット
目TL2がY軸に対応する。動作終了にてTL1を0にし
て、X軸起動命令となる。ここで、Y軸のモータについ
て、次のような1動作の動作命令が与えられている。自
動スタート=Enable、次の命令番号="001"、終了割
込=Disable、回転方向=時計回り、動作命令=加減
速、トリガロジック入力マスク="0000"、トリガロ
ジック入力レベル="1111"、終了方式=停止、起動
前停止時間=0msec、終了トリガロジック出力データ
="1110"、動作最高速度=高速、加減速パルス数=
8000ステップ。終了トリガロジック出力データの0
ビット目のデータ("0")は、終了後のX軸のモータを
起動するX軸起動命令に対応する。(以下の工程でも同
様に動作命令が設定されるが、説明を省略する。)
【0036】b工程では、Y軸は停止し、X軸のみが高
速動作をする。X軸ステップ0の動作となる。動作終了
にてTL2を0にして、Y軸起動命令となる。
【0037】c工程とd工程では、X軸とY軸を各々逆
方向に回転させ、4角形に動作させる。X軸のd工程の
終了で、TL1とTL2の双方を0にして、X,Y両軸を
起動させる。
【0038】e工程では、X,Y両軸を同時に低速で動
作させる。e工程が終了すると、X軸はTL1を、Y軸
はTL2だけを0にする。次のf工程は、TL1、TL2
とも0になることを確認して開始する。このことで、e
工程の終了のタイミングがX軸とY軸でずれても、f工
程はX,Yの両軸で同時に起動できる。
【0039】f工程からk工程までにおいて、X軸は一
定のスピードで動き、Y軸は方向を切り替えながら3往
復することになる。Y軸は、各工程の終了で、TL2
0にして、ステップ3と4を繰り返す。
【0040】なお、f工程の起動条件は、TL1とTL2
のANDであるのに対し、h、j工程の起動条件は、T
2のみである。このように、一部の条件が異なるの
で、ステップ番号を3と3−1で区別している。そこだ
けをCPUの介在で書き替えることになる。データの書
き替えは、g工程の空き時間に行えばよく、CPUはク
リチカルなタイミングを見る必要はない。
【0041】k工程は、次のステップ番号と終了条件が
違うため、4−3ステップとする。Y軸の次ステップ番
号は5に、X軸も切り替えるため、TL1も0にする。
今までのステップ切り替えはいったん停止してからであ
ったが、Y軸のステップ4−3からステップ5への切り
替えでは停止せず、スピードを切り替える。
【0042】l工程では、Y軸は低速で、X軸は高速で
基準点まで移動させる。定速の場合、基準点を検出して
パルス出力を止めると、モータはその場で停止する。
【0043】X軸のように高速で基準点に移動をさせる
と、基準点から減速停止をし、モータの停止時点は基準
点を越える。そこで、ステップ5の低速で基準点へ逆回
転させる命令が追加される。
【図面の簡単な説明】
【図1】 モータ制御回路を含むシステムの図
【図2】 モータ制御回路のブロック図
【図3】 2つのモータを用いてX,Yの2軸で動作さ
せた工程を示す図
【図4】 図3の工程に対応した2つのモータの速度を
示す図
【符号の説明】
10 モータ制御回路、 30、32、34 オープ
ンコレクタ入出力ポート、 36 標準トリガレベル
レジスタ、 38 トリガロジックレジスタ、 4
4 入力マスクレジスタ、 46 命令レジスタ、
48 次の命令番号レジスタ、 100 CPU。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の機器からなるシステムにおいて各
    機器にそれぞれ接続されるプログラマブル制御回路であ
    って、 一連のステップの動作機能を複数ステップの命令にして
    一度に書き込み可能な命令レジスタと、 複数ビットのオープン・コレクタ入出力ポートであっ
    て、複数のプログラマブル制御回路のオープン・コレク
    タ入出力ポートの間で相互に直接に接続されるとき動作
    変更と同期のための制御信号がやり取りされるオープン
    ・コレクタ入出力ポートと、 命令レジスタから出力される命令を解読して、機器に与
    える動作命令パラメータを機器に出力するとともに、所
    定の条件を満たしたとき、命令レジスタにおける次の命
    令に対応して前記の制御信号をオープン・コレクタ入出
    力ポートに対し出力する出力パラメータ設定回路とから
    なるプログラマブル制御回路。
  2. 【請求項2】 請求項1に記載されたプログラマブル制
    御回路において、 前記の入出力ポートは、機器の動作が可能な状態である
    こと示す動作可能信号をワイヤドAND機能で出力する
    1ビットの第1ポート部を備えるプログラマブル制御回
    路。
  3. 【請求項3】 請求項1または請求項2に記載されたプ
    ログラマブル制御回路において、 前記の入出力ポートは、 複数の機器の動作を変えるためのトリガロジック信号を
    入出力する複数ビットの第2ポート部と、 第2ポート部での入力信号を基にトリガロジック信号の
    入出力のタイミングをとるトリガロジックアクノーレッ
    ジ信号を入出力する1ビットの第3ポート部とを備える
    プログラマブル制御回路。
  4. 【請求項4】 請求項3に記載されたプログラマブル制
    御回路において、 さらに、第2ポートから入力されるトリガロジック信号
    を必要なビットに対してマスクするマスク回路を備える
    プログラマブル制御回路。
  5. 【請求項5】 請求項3に記載されたプログラマブル制
    御回路において、 さらに、第2ポートから出力されるトリガロジック信号
    の初期条件を設定する非動作時レベル設定回路と、命令
    レジスタの命令に対応してトリガロジック信号の起動条
    件を設定する起動条件設定回路を備えるプログラマブル
    制御回路。
  6. 【請求項6】 請求項1から5までのいずれかに記載さ
    れたプログラマブル制御回路において、前記の機器がモ
    ータであるプログラム制御回路。
JP27639199A 1999-09-29 1999-09-29 プログラマブル制御回路 Pending JP2001100808A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27639199A JP2001100808A (ja) 1999-09-29 1999-09-29 プログラマブル制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27639199A JP2001100808A (ja) 1999-09-29 1999-09-29 プログラマブル制御回路

Publications (2)

Publication Number Publication Date
JP2001100808A true JP2001100808A (ja) 2001-04-13
JP2001100808A5 JP2001100808A5 (ja) 2006-10-05

Family

ID=17568768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27639199A Pending JP2001100808A (ja) 1999-09-29 1999-09-29 プログラマブル制御回路

Country Status (1)

Country Link
JP (1) JP2001100808A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586284B2 (en) 2006-03-01 2009-09-08 Fujitsu Limited Synchronization control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586284B2 (en) 2006-03-01 2009-09-08 Fujitsu Limited Synchronization control system
KR101016258B1 (ko) * 2006-03-01 2011-02-25 후지쯔 가부시끼가이샤 동기 제어 시스템

Similar Documents

Publication Publication Date Title
US6845276B2 (en) Multiple axis modular controller and method of operating same
JPH04133102A (ja) プログラマブル・コントローラ及びその制御方法
JP2001100808A (ja) プログラマブル制御回路
JPH0934518A (ja) 制御処理装置
JPH01246602A (ja) プログラマブルコントローラ用特殊機能ユニット
JPH0322103A (ja) 数値制御装置の軸制御方法
JP3849100B2 (ja) 同期動作制御ic
JP2002358104A (ja) プログラマブルコントローラ及びその制御方法
JPS6148001A (ja) プログラマブルコントロ−ラ
JPS61285503A (ja) デイジタル制御方法
JPH10240330A (ja) 数値制御装置
JP2508026B2 (ja) タイマ制御方式
JP3584342B2 (ja) 複数icの同期動作スタート/ストップ制御システム
SU1605211A1 (ru) Устройство дл программного управлени объектом
KR100278666B1 (ko) 버스 아비터
JPH08278943A (ja) 共有バス制御方式
JP2621477B2 (ja) インサーキット・エミュレータ
JPH0573296A (ja) マイクロコンピユータ
UA71200C2 (en) Programmable logic controller
JP2665520B2 (ja) プログラマブルコントローラ
JPH11234120A (ja) 時間制御装置
JPS62152045A (ja) プログラマブルコントロ−ラ
JPH06274214A (ja) プログラマブルコントローラ
JPH04120603A (ja) Pc―nc装置
JPH0224703A (ja) 数値制御装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526