JP2001100175A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2001100175A
JP2001100175A JP27497999A JP27497999A JP2001100175A JP 2001100175 A JP2001100175 A JP 2001100175A JP 27497999 A JP27497999 A JP 27497999A JP 27497999 A JP27497999 A JP 27497999A JP 2001100175 A JP2001100175 A JP 2001100175A
Authority
JP
Japan
Prior art keywords
circuit
signal
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27497999A
Other languages
English (en)
Other versions
JP3515443B2 (ja
Inventor
Satoru Hiraga
悟 平賀
Yutaka Nojiri
豊 野尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP27497999A priority Critical patent/JP3515443B2/ja
Publication of JP2001100175A publication Critical patent/JP2001100175A/ja
Application granted granted Critical
Publication of JP3515443B2 publication Critical patent/JP3515443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【目的】 電源立ち上げ(走査回路の初期化)シーケン
スを確実に行ない、表示品位を高めることを課題とす
る。 【構成】 走査回路2と信号回路3を備える液晶表示パ
ネル4と、前記各回路へ供給する信号の処理を行なう信
号処理回路5とを備え、前記信号処理回路5は、電源立
ち上げ時に前記走査回路2の初期化を行なうための電源
立ち上げシーケンスを実行する液晶表示装置において、
小振幅インターフェイス化処理されて供給される画像信
号や制御信号を元の状態に復元して前記信号処理回路に
供給する信号受信回路6を設けるとともに、前記信号処
理回路5は、この信号受信回路6の動作が安定してから
前記電源立ち上げシーケンスを開始する構成とした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電源立ち上げ時に走査
回路を初期化するための電源立ち上げシーケンスを行な
う液晶表示装置に関する。
【0002】
【従来の技術】走査回路と信号回路を備える液晶表示パ
ネルを駆動する際、電源立ち上げ時の走査回路(シフト
レジスタ)の状態は不定であるため、電源立ち上げ直後
にそのまま動作させると、表示画面に一瞬ランダムな横
線が走る、過電流が流れるという問題が有る。そのた
め、電源立ち上げ直後、例えば図5に示すように、走査
回路のシフトレジスタをシフトするクロックを所定期間
(最低1フレーム)入力して初期化状態とし、初期化作
業が終わるまでの期間、走査回路の出力をマスクしてお
く電源立ち上げ(走査回路の初期化)シーケンスが実行
される。
【0003】ところで、外部機器(パソコン等)から液
晶表示装置に供給する信号線数の削減やEMI雑音の低
減を図るために、信号を並列―直列変換して小振幅で送
るインターフェイスが採用されており、このインターフ
ェイスに対応した信号受信回路を内蔵した液晶表示装置
が製品化されている。
【0004】
【発明が解決しようとする課題】上記のように小振幅イ
ンターフェイス対応の液晶表示装置においては、例えば
図3に示すように、電源入力後、最初の信号が信号受信
回路に与えられてからしばらくの間、信号受信回路(特
にその中のPLL回路)の動作が安定しないため、元の
状態に復元されて信号受信回路から出力された信号の状
態が所定期間不安定になる。この不安定出力によって信
号処理回路が正常に動作することができず、上記のよう
な電源立ち上げシーケンスが正常に働かない場合が生じ
た。
【0005】そこで本発明は、上記の点を考慮し、電源
立ち上げ(走査回路の初期化)シーケンスを確実に行な
うことを課題とする。また、画面の表示品位を高めるこ
とを課題とする。
【0006】
【課題を解決するための手段】本発明の液晶表示装置
は、請求項1に記載のように、走査回路と信号回路を備
える液晶表示パネルと、前記各回路へ供給する信号の処
理を行なう信号処理回路とを備え、前記信号処理回路
は、電源立ち上げ時に前記走査回路の初期化を行なうた
めの電源立ち上げシーケンスを実行する液晶表示装置に
おいて、小振幅インターフェイス化処理されて供給され
る画像信号や制御信号を元の状態に復元して前記信号処
理回路に供給する信号受信回路を設けるとともに、前記
信号処理回路は、この信号受信回路の動作が安定してか
ら前記電源立ち上げシーケンスを開始する構成としたこ
とを特徴とする。
【0007】本発明の液晶表示装置は、請求項2に記載
のように、請求項1記載の液晶表示装置において、前記
信号処理回路は、前記信号受信回路から供給されるクロ
ック信号をカウントしてそれが所定値に達したときに信
号受信回路の動作が安定したと判定することを特徴とす
る。
【0008】本発明の液晶表示装置は、請求項3に記載
のように、請求項1記載の液晶表示装置において、前記
信号処理回路は、前記信号受信回路のPLL回路がロッ
クしたときに信号受信回路の動作が安定したと判定する
ことを特徴とする。
【0009】本発明の液晶表示装置は、請求項4に記載
のように、請求項1記載の液晶表示装置において、前記
信号処理回路は、タイマーによって電源投入から所定時
間経過したことを計時したときに信号受信回路の動作が
安定したと判定することを特徴とする。
【0010】
【発明の実施の形態】以下本発明の実施例について図面
を参照して説明する。図1は、本発明が適用される液晶
表示装置(この例ではTFTタイプの液晶表示装置)の
概略的なブロック図を示している。図1に示すように、
この液晶表示装置1は、所定数のゲートドライバから成
る走査回路2と所定数のソースドライバから成る信号回
路3を周辺部に備える液晶表示パネル4と、前記各回路
2,3へ供給する信号の処理を行なう信号処理回路5
と、小振幅インターフェイス化処理されて供給される画
像信号や制御信号を元の状態に復元して前記信号処理回
路5に供給する信号受信回路6とを備えている。
【0011】信号処理回路5は、信号受信回路6から与
えられる画像信号や制御信号(クロック信号を含む)に
基づいて、走査回路2や信号回路3に所定の駆動用信号
を供給するもので、ASIC化されて1チップの集積回
路の形態をとっている。
【0012】信号受信回路6は、信号送信回路(図示せ
ず)と少数の信号線を介して接続される。この信号送信
回路は、パーソナルコンピュータ等の周辺機器に組み込
まれたグラフィックコントローラからの画像信号や制御
信号等を直列化し、必要に応じて符号化し、0.5〜
2.5V程度の小振幅化処理して送信する。信号受信回
路6は、このような並列―直列変換して小振幅で送信さ
れる信号を直列―並列化し、必要に応じて復号化して出
力する回路7と、入力されるドットクロック信号CLO
CKを所定の位相にロックするPLL回路8を含んでい
る。このような直列化/小振幅化インターフェイスを介
して信号を授受するので、信号線の削減とEMI雑音の
低減を図ることができる。
【0013】信号処理回路5は、図5に示すような電源
立ち上げ(走査回路の初期化、特にそのシフトレジスタ
の初期化)シーケンスを実行するため、図2に示すよう
に、初期化部10を内蔵しているとともに、信号受信回
路6の動作が安定したか否かを判定して安定したと判定
するまでは初期化部10をリセット状態とする判定部1
1を内蔵している。この判定部11は、PLL回路8が
出力するクロック信号CLKをカウントする所定ビット
のカウンタ9によって構成している。
【0014】PLL回路8の出力クロック信号は、0H
zから所定周波数、この例では40MHzへ徐々に周波
数が上がっていき、所定期間T0(通常10秒以下)が
経過した後に安定する。この期間T0の間は、信号受信
回路6の出力が不安定な状態となる。したがって電源が
投入されると、判定部11は、図4に示すように、カウ
ンタ9を0にリセットした後、カウンタ9が期間T0よ
りも若干長い期間T1のカウントを終了するまでの間、
初期化部10をリセット状態に保持する。PLL回路8
の出力クロック信号CLKは、40MHzを超えること
(25ns以下の周期になること)はないので、カウン
タ9として19ビットカウンタを用いれば、25ns×
2^19=13.1ms以上の期間T1をカウントする
ことができる。カウンタ9がカウントを終了すると、そ
の出力に基づいて初期化部10のリセット状態が解除さ
れ、図5に示す電源立ち上げシーケンスが実行される。
このシーケンスによって、走査回路2のシフトレジスタ
が所定期間(この例では3フレーム期間)シフトを繰り
返されて初期状態に保持されることにより、不特定な状
態に保持されることに起因する表示不良、すなわち、画
面にランダムな横線が走ることを防止することができ
る。電源立ち上げからこの電源立ち上げシーケンスが終
わるまでの間、走査回路2の出力は、信号処理回路5が
出力する信号OEによってマスクした状態(強制的に表
示をOFFにする状態)に保持される。
【0015】信号受信回路6の動作が安定したか否かの
判定を行なう判定部11は、PLL回路8が出力するク
ロック信号をカウンタ9によってカウントする上述した
第1の構成以外にも以下の第2、第3の構成とすること
もできる。すなわち、PLL回路8として、PLLがロ
ックした状態を信号出力する機能を有するものを用いた
場合に、このPLLロック出力によって信号受信回路6
の動作が安定したことを判別し、初期化部10のリセッ
ト状態を解除する構成(第2の構成)とすることができ
る。また、電源投入からPLL回路8がロックするまで
の最大期間T2を計時して出力するタイマーを設け、タ
イマーが期間T2を計時するまでの間、初期化部10を
リセット状態にしておく構成(第3の構成)とすること
もできる。
【0016】第2の構成は、PLL回路8がPLLロッ
ク状態を信号出力する機能を持っていない場合は採用で
きない、また、第3の構成は、電源投入から信号入力さ
れるまでの期間T3が接続した外部機器の機種によって
大幅に相違するので、期間T3の設定が困難であるなど
の点で、第1の構成よりも若干使い勝手が悪いが、これ
ら3つの内から状況に応じて最適なものを選択すれば良
い。
【0017】
【発明の効果】以上のように本発明によれば、走査回路
の初期化を信号受信回路の動作が安定してから行なうよ
うにしているので、初期化動作を安定させることがで
き、表示品位の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】同実施例の判定部の回路構成例を示す回路図で
ある。
【図3】同実施例のタイミングチャート図である。
【図4】同実施例の動作を説明するためのフローチャー
トである。
【図5】同実施例の動作を説明するためのフローチャー
トである。
【符号の説明】
1 液晶表示装置 2 走査回路 3 信号回路 4 液晶表示パネル 5 信号処理回路 6 信号受信回路 8 PLL回路 9 カウンタ 10 初期化部 11 判定部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野尻 豊 鳥取県鳥取市南吉方3丁目201番地 鳥取 三洋電機株式会社内 Fターム(参考) 2H093 NA06 NC01 NC21 NC27 NC49 NC59 ND48 ND60 5C006 AF65 AF67 BB11 BB16 BF16 BF29 FA32 FA46 5C080 AA10 BB05 DD09 DD12 JJ02 JJ04 JJ07

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 走査回路と信号回路を備える液晶表示パ
    ネルと、前記各回路へ供給する信号の処理を行なう信号
    処理回路とを備え、前記信号処理回路は、電源立ち上げ
    時に前記走査回路の初期化を行なうための電源立ち上げ
    シーケンスを実行する液晶表示装置において、小振幅イ
    ンターフェイス化処理されて供給される画像信号や制御
    信号を元の状態に復元して前記信号処理回路に供給する
    信号受信回路を設けるとともに、前記信号処理回路は、
    この信号受信回路の動作が安定してから前記電源立ち上
    げシーケンスを開始する構成としたことを特徴とする液
    晶表示装置。
  2. 【請求項2】 前記信号処理回路は、前記信号受信回路
    から供給されるクロック信号をカウントしてそれが所定
    値に達したときに信号受信回路の動作が安定したと判定
    することを特徴とする請求項1記載の液晶表示装置。
  3. 【請求項3】 前記信号処理回路は、前記信号受信回路
    のPLL回路がロックしたときに信号受信回路の動作が
    安定したと判定することを特徴とする請求項1記載の液
    晶表示装置。
  4. 【請求項4】 前記信号処理回路は、タイマーによって
    電源投入から所定時間経過したことを計時したときに信
    号受信回路の動作が安定したと判定することを特徴とす
    る請求項1記載の液晶表示装置。
JP27497999A 1999-09-28 1999-09-28 液晶表示装置 Expired - Fee Related JP3515443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27497999A JP3515443B2 (ja) 1999-09-28 1999-09-28 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27497999A JP3515443B2 (ja) 1999-09-28 1999-09-28 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001100175A true JP2001100175A (ja) 2001-04-13
JP3515443B2 JP3515443B2 (ja) 2004-04-05

Family

ID=17549237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27497999A Expired - Fee Related JP3515443B2 (ja) 1999-09-28 1999-09-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3515443B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208303A (ja) * 2002-12-23 2004-07-22 Lg Phillips Lcd Co Ltd タイミングコントローラ用リセット回路
JP2005266017A (ja) * 2004-03-16 2005-09-29 Sharp Corp アクティブマトリクス型表示装置およびその駆動方法、電子情報機器
JP2009157371A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd 液晶表示装置の駆動装置及びその駆動方法
US8013824B2 (en) 2006-09-21 2011-09-06 Samsung Electronics Co., Ltd. Sequence control unit, driving method thereof, and liquid crystal display device having the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004208303A (ja) * 2002-12-23 2004-07-22 Lg Phillips Lcd Co Ltd タイミングコントローラ用リセット回路
US7256778B1 (en) 2002-12-23 2007-08-14 Lg. Philips Lcd Co. Ltd. Reset circuit for timing controller
KR100891122B1 (ko) 2002-12-23 2009-04-06 엘지디스플레이 주식회사 전압유기 방지회로를 구비한 타이밍컨트롤러 리셋회로
US8009160B2 (en) 2002-12-23 2011-08-30 Lg Display Co. Ltd. Circuit for timing controller
JP2005266017A (ja) * 2004-03-16 2005-09-29 Sharp Corp アクティブマトリクス型表示装置およびその駆動方法、電子情報機器
JP4535752B2 (ja) * 2004-03-16 2010-09-01 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法、電子情報機器
US8013824B2 (en) 2006-09-21 2011-09-06 Samsung Electronics Co., Ltd. Sequence control unit, driving method thereof, and liquid crystal display device having the same
JP2009157371A (ja) * 2007-12-27 2009-07-16 Dongbu Hitek Co Ltd 液晶表示装置の駆動装置及びその駆動方法
US8451261B2 (en) 2007-12-27 2013-05-28 Dongbu Hitek Co., Ltd. LCD driver IC and method for operating the same

Also Published As

Publication number Publication date
JP3515443B2 (ja) 2004-04-05

Similar Documents

Publication Publication Date Title
KR100693863B1 (ko) 디스플레이 구동 회로
US9093020B2 (en) Mode conversion method, and display driving integrated circuit and image processing system using the method
US8115721B2 (en) Display data receiving circuit and display panel driver having changeable internal clock and sychronization mechanisms
US20100045656A1 (en) Display driver with charge pumping signals synchronized to different clocks for multiple modes
WO2010078448A2 (en) Timing controller capable of switching between graphics processing units
JPH08149542A (ja) 無線選択呼出受信機
JP2001100175A (ja) 液晶表示装置
US7237132B2 (en) Power reduction for unintentional activation of a wireless input device using a flip-flop to detect event termination
CN111312135B (zh) 源极驱动器及其操作方法
JP4291663B2 (ja) 液晶表示装置
JP2001350739A (ja) マイクロコンピュータ
US8081152B2 (en) Timing control circuit with power-saving function and method thereof
TWI686783B (zh) 源極驅動器及其操作方法
US20080174354A1 (en) Clock generating circuit and method thereof
JP4527941B2 (ja) プロセッサの介入あり又はなしでのハードウェアの初期化
JP2020088490A (ja) ソフトウェアの改ざんを検知することが可能な情報処理装置
KR100925291B1 (ko) 액정 표시 장치
JP5456705B2 (ja) 画像形成装置
JP2006174854A (ja) 超音波診断装置
JP2002149104A (ja) 表示装置
US20190289153A1 (en) Information processing apparatus, information processing method, and non-transitory storage medium
JP2000101347A (ja) 発振制御回路
JP5257300B2 (ja) データ処理装置
JPH0981081A (ja) 液晶ディスプレイシステム
JP4411055B2 (ja) 電源制御回路および制御装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040115

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees