JP2001092543A - 定電圧電源装置 - Google Patents
定電圧電源装置Info
- Publication number
- JP2001092543A JP2001092543A JP2000190015A JP2000190015A JP2001092543A JP 2001092543 A JP2001092543 A JP 2001092543A JP 2000190015 A JP2000190015 A JP 2000190015A JP 2000190015 A JP2000190015 A JP 2000190015A JP 2001092543 A JP2001092543 A JP 2001092543A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- electronic switch
- switch
- pulsating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
難であった。 【解決手段】 交流電源1に交流―脈流変換手段5を介
してスィッチ2と出力平滑用コンデンサ3との直列回路
を接続する。平滑回路を設けないことによって、スィッ
チ2とコンデンサ3との直列回路に平滑されていない脈
流電圧を印加する。スィッチ2とコンデンサ3との間に
平滑用にリアクトルは接続しない。コンデンサ3の電圧
を検出回路7で検出する。比較用トランジスタ11で検
出電圧と基準電圧とを比較し、検出電圧が基準電圧より
も高い時には、主スイッチ2をオフ制御する。
Description
負荷に直流電圧を供給するために好適なオン・オフ制御
型定電圧電源装置に関する。
置は、整流回路と、入力平滑回路と、スイッチング回路
と、リアクトルを含む出力整流平滑回路とから成る。
ッチング方式の定電圧電源装置は、入力平滑回路及びリ
アクトルを含む出力平滑回路を設けるために必然的に大
型且つコスト高になった。
スト化を図ることができる定電圧電源装置を提供するこ
とにある。
目的を達成するための本発明は、正弦波の単相交流電圧
を供給するための交流電源手段と、前記交流電源手段に
接続され且つ前記単相交流電圧の半波又は両波整流波形
に相当する平滑されていない脈流電圧を出力するように
形成されている交流―脈流変換手段と、前記平滑されて
いない脈流電圧が印加されるように前記交流―脈流変換
手段の第1及び第2の脈流電圧出力端子間に接続された
電子スイッチと出力平滑用コンデンサとの直列回路と、
前記第1の脈流電圧出力端子と前記電子スイッチの制御
端子との間に接続されたスイッチオン駆動回路と、帰還
制御するために前記コンデンサの電圧を検出するための
電圧検出手段と、基準電圧を与える基準電圧手段と、前
記電圧検出手段から得られた検出電圧と前記基準電圧手
段の基準電圧とを比較し、前記検出電圧が前記基準電圧
よりも高い時に前記スイッチオン駆動回路による前記電
子スイッチのオン駆動を禁止し、前記電子スイッチをオ
フに制御するオフ制御回路と、前記コンデンサの両端に
負荷を接続するための手段と、を有し,且つ前記電子ス
イッチと前記出力平滑用コンデンサと間に平滑用リアク
トルが接続されていないことを特徴とする定電圧電源装
置に係わるものである。
路を第1の脈流電圧出力端子とスイッチの制御端子との
間に接続されたオン駆動用抵抗とし、オフ制御用スイッ
チを電子スイッチの制御端子と第2の脈流電圧出力端子
との間に接続することが望ましい。また、請求項3に示
すように過電流防止手段を設けることが望ましい。 ま
た、請求項4に示すように、過電流防止手段をトランジ
スタと定電圧ダイオードで構成することが望ましい。ま
た、請求項5に示すように、干渉防止用抵抗を接続する
ことができる。また、請求項6に示すように、定電流回
路を設けることができる。また、請求項7に示すよう
に、スイッチを逆方向阻止型電子スイッチとすることに
よって交流―脈流変換手段を省くことができる。
回路及び出力平滑用リアクトルを設けないので、オン・
オフ制御型定電圧電源装置の小型化及び低コスト化を図
ることができる。また、請求項3〜6の発明によれば、
交流電圧のピーク値及びこの近傍での電子スイッチのオ
ンを防止することができるので、電子スイッチを通って
過大電流が流れることを防ぐことができる。また、請求
項5及び6の発明によれば、相互干渉を抑制して閉ルー
プ制御動作の安定性を向上させることができる。また、
請求項7の発明によれば、入力平滑回路と出力平滑用リ
アクトルのみでなく交流―脈流変換手段も設けないの
で、オン・オフ制御型定電圧電源装置の小型化及び低コ
スト化を更に進めることができる。
本発明の実施形態及び実施例について説明する。
制御型定電圧電源装置は、交流電源手段としての交流電
源1と、電子スイッチとしてのトランジスタから成る主
スイッチ2と、出力平滑用コンデンサ3と、負荷4と、
交流―脈流変換手段5と、オン駆動回路としてのオン駆
動用又は起動用抵抗6と、電圧検出回路7と、基準電圧
手段としてのツェナーダイオード8と、オフ制御回路9
とを有する。
a、1bに例えば50Hzの正弦波単相交流電圧Vacを供
給するものである。交流電圧Vacは商用交流電源電圧そ
のもの又はこれをトランスで電圧交換したものである。
この交流電圧Vacを80〜280Vのように変えること
ができる。交流―脈流変換手段5は、ダイオードDから
成り、第1及び第2の脈流電圧出力端子31、32を有
している。ダイオードDは第1の電流端子1aと第1の
脈流出力端子31との間に接続され、第2の脈流出力端
子32は第2の電源端子1bに接続されている。従っ
て、第1及び第2の脈流電圧出力端子31、32間に
は、単相交流電圧Vacを半波整流した波形に相当する図
2(A)及び図3(A)に示す脈流電圧Vinが得られ
る。なお、図2(A)及び図3(A)にはダイオ−ドD
で除去された交流電圧Vacの負の半波が点線で示されて
いる。
る主スイッチ2の一端(コレクタ)は平滑回路を介さな
いで第1の脈流電圧出力端子31に接続され、この他端
(エミッタ)はコンデンサ3を介して第2の脈流電圧出
力端子32に接続されている。即ち、主スイッチ2とコ
ンデンサ3との直列回路が平滑回路を介さないで第1及
び第2の脈流電圧出力端子31、32間に接続されてい
る。従って、主スイッチ2とコンデンサ3との直列回路
の両端には半波整流波形の脈流電圧Vinが印加される。
また、本発明の実施形態では、チョッパ型定電圧電源回
路で一般的に設けられる主スイッチと出力平滑用コンデ
ンサとの間の平滑用リアクトルが設けられておらず、コ
ンデンサ3が主スイッチ2に直接に接続されている。コ
ンデンサ3に接続された対の直流出力端子4a、4bは
負荷接続手段であって、この端子4a、4b間に負荷4
が接続されている。
抵抗6は第1の脈流電圧出力端子31と主スイッチ2の
制御端子(ベース)との間に接続されている。出力電圧
検出回路7は抵抗7a、7bから成り、コンデンサ3に
並列に接続されている。従って、抵抗7a、7bの接続
点10とグランド側の第2の脈流電圧出力端子32との
間には出力電圧V0 に比例した検出電圧V10が得られ
る。
御ループを形成するものであって、比較部としての比較
用トランジスタ11とオフ制御用トランジスタ12とか
ら成る。NPN型の比較用トランジスタ11のベースは
電圧検出回路7の接続点10に接続され、このエミッタ
は基準電圧手段としてのツェナーダイオード8に接続さ
れている。ツェナーダイオード8のカソードは抵抗13
を介してコンデンサ3の一端に接続され、アノードはコ
ンデンサ3の他端に接続され、ツェナー電圧Vr は接続
点10の検出電圧V10の目標値に設定されている。比較
用トランジスタ11のコレクタはPNP型のオフ制御用
トランジスタ12のベースに接続されている。オフ制御
用トランジスタ12のエミッタは主スイッチ2のベース
に接続され、コレクタは第2の脈流電圧出力端子32に
接続されている。
装置の動作を説明する。図2は負荷4が比較的重い場合
の定常状態における各部の状態を概略的に示す。電源1
から正弦波単相交流電圧Vacを供給すると、第1及び第
2の脈流電圧出力端子31、32間に図2(A)及び図
3(A)に示す脈流電圧Vinが得られる。主スイッチ2
の入力段に平滑回路が設けられていないので、主スイッ
チ2とコンデンサ3との直列回路に脈流電圧Vinが印加
される。コンデンサ3が全く充電されていないスタート
時には、正の半波からなる脈流電圧Vinの大部分におい
て起動抵抗6を介して主スイッチ2に駆動用ベース電流
が流れ、主スイッチ2がオンになり、コンデンサ3の初
期充電が行われる。検出電圧V10が基準電圧Vr に達す
ると、主スイッチ2がオフ制御され、出力電圧V0 の上
昇が制限される。t0 時点で電源電圧Vacの正の半波か
らなる脈流電圧Vinが立上るが、コンデンサ3が出力電
圧V0 に充電されているとすれば、脈流電圧Vinとコン
デンサ3の電圧V0との差が主スイッチ2に印加され
る。従って、図2(D)に示すようにオフ制御信号Vco
n がH即ち高レベルであり、オフ制御用トランジスタ1
2がオフであっても、主スイッチ2のベース・エミッタ
間が逆バイアスされ、主スイッチ2がオフに保たれる。
脈流電圧Vinがt1 時点でコンデンサ3の電圧V0 より
も高くなると、主スイッチ2が順バイアス状態となり、
オンになる。これにより、主スイッチ2に電流Ic が流
れ、コンデンサ3が充電され、且つ負荷4に電力が供給
される。コンデンサ3の電圧V0 が充電によって上昇
し、検出電圧V10が図2(C)に示すようにt2 時点で
基準電圧Vr を横切ると、比較用トランジスタ11がオ
ンになり、オフ制御信号Vcon が図2(D)に示すよう
にL即ち低レベルになる。これにより、オフ制御用トラ
ンジスタ12がオンになるが、寄生容量のために主スイ
ッチ2のベースは直ちにグランドレベルにならず、t2
よりも少し遅れて低いレベルになり、主スイッチ2がオ
フ制御される。主スイッチ2がオフになると、コンデン
サ3の充電が中止され、負荷4にはコンデンサ3から電
力が供給される。コンデンサ3の放電によってこの電圧
V0 は徐々に低下し、検出電圧V10が図2のt3 時点で
基準電圧Vr よりも低くなると、比較用トランジスタ1
1がオフになり、オフ制御信号Vcon が高レベルにな
り、オフ制御用トランジスタ12がオフに転換し、主ス
イッチ2が起動抵抗6を介してオン駆動される。t0 〜
t8の電源電圧Vinの正の半波期間であると共に出力電
圧V0 が電源電圧Vinよりも低い期間においては、図2
(D)のオフ制御信号Vcon に依存して主スイッチ2が
オンオフするが、t8 〜t10に示す電源電圧Vacの負の
半波期間には脈流電圧Vinが出力電圧V0 よりも低い零
ボルトとなるので、オフ制御信号Vcon のHとLとに無
関係に主スイッチ2はオフに保たれる。このため、図2
ではt9 〜t11期間にオフ制御信号Vcon がHとなり、
主スイッチ2のオン指令になっているにも拘らず、主ス
イッチ2はオフに保たれ、出力電圧V0 及び検出電圧V
10は徐々に低下する。t10以後の電源電圧Vacの次の正
の半波期間には、前の正の半波期間と同様な動作が生じ
る。この結果、実施例の電源装置では、自励発振による
チョッパ動作が生じる。
態を図2と同様に示す。負荷4が軽い場合には、コンデ
ンサ3の放電による電圧低下が少なくなる。このため、
図3(B)に示すようにt1 〜t2 期間に主スイッチ2
がオンになってコンデンサ3が充電されると、電源電圧
Vacの正の半波期間t0 〜t4 において検出電圧V10が
基準電圧Vrよりも高く保たれ、主スイッチ2はオンに
ならない。従って、図3では電源電圧Vac各正の半波期
間に1回のみ主スイッチ2がオンになる。図3において
電源電圧Vaの負の半波の期間には図2の場合と同様に
主スイッチ2はオンならない。なお、負荷4が更に軽く
なると、電源電圧Vacの複数サイクルに1回の割合で主
スイッチ2がオンになる。
ば、入力段に平滑回路が設けられておらず、且つチョッ
パ用主スイッチ2とコンデンサ3との間に平滑用リアク
トルが設けられていないので、自励発振型チヨッパ回路
から成る定電圧電源装置の低コスト化及び小型化を図る
ことができる。また、電源電圧Vacが例えば80〜28
0Vのように広範囲に変化する場合であっても、出力電
圧V0 の定電圧化を図ることができる。
装置を説明する。但し、図4及び後述する図5〜図16
において、図1と同一の部分及び相互に共通する部分に
は同一の符号を付してその説明を省略する。
ンジスタ21と、定電圧ダイオードとしてのツェナーダ
イオード22とを設けた点を除いて図1と同一に構成し
たものである。NPN型の過電流防止用トランジスタ2
1のコレクタはオフ制御用トランジスタ12のエミッタ
及び主スイッチ2の制御端子に接続され、エミッタは第
2の脈流電圧出力端子32に接続され、ベースは過電流
防止用ツェナーダイオード22を介して起動抵抗6に接
続されている。なお、ツェナ−ダイオ−ド22のカソ−
ドを起動抵抗6とは別なツエナ−ダイオ−ド専用の抵抗
(図示せず)を介して第1の脈流電圧出力端子31に接続
することができる。
源電圧Vacの正の半波で降伏する方向性を有している。
また、ツェナーダイオード22の降伏電圧Vz は、図2
に示すよう出力電圧V0 よりも高く且つ脈流電圧Vinの
π/2時点のピーク値よりも低い値に設定されている。
ナーダイオード22の降伏電圧Vzとトランジスタ21
のベース・エミッタ間電圧VBEとの和Vz +VBEよりも
高い時にツェナーダイオード22及びトランジスタ21
が導通状態となり、主スイッチ2の制御端子(ゲート)
が第2の脈流電圧出力端子32に接続され、出力電圧V
0 の高低に無関係にオフに保たれる。従って、主スイッ
チ2の最大電流を図1の回路よりも低くすることができ
る。この結果、主スイッチ2のコストの低減及び小型化
を図ることができる。なお、第2の実施例は第1の実施
例と同一の効果も有する。
は、相互干渉防止用抵抗23を新たに設けた他は図4と
同一に構成したものである。相互干渉防止用抵抗23
は、ツェナーダイオード22のカソードと主スイッチ2
の制御端子との間に接続されている。
イッチ2のベース電圧が出力電圧V0と主スイッチ2の
ベース・エミッタ間電圧VBE1との和となり、またツェ
ナーダイオード22の電圧Vzとトランジスタ21のベ
ース・エミッタ間電圧VBE2との和でもあり、これらが
相互に干渉するため、電圧変動幅が大きくなることがあ
る。これに対し、図5の回路では、抵抗23が電圧を分
担し、ツェナーダイオード22及びトランジスタ21の
出力電圧V0 への干渉が少なくなる。なお、第3の実施
例は第1の実施例と同一の効果も有する。
ェナーダイオード22の干渉を更に良好に防ぐために、
図5の抵抗23の代りに定電流源23aを設けた他は図
5と同一に構成したものである。定電流源23aは起動
抵抗6と主スイッチ2の制御端子(ベース)との間に接
続されている。即ち、定電流源23aはツェナーダイオ
ード22のカソードとトランジスタ12のエミッタとの
間に接続されている。
起動抵抗6の値を比較的大きく設定すれば、相互干渉防
止用抵抗23の値も比較的大きくなる。この結果、主ス
イッチ2の制御端子(ベース)に対して十分な駆動電流
を供給することができなくなる。これに対して、図6の
第4の実施例では定電流源23aが設けられているの
で、主スイッチ2に十分な駆動電流(ベース電流)を供
給することができる。なお、定電流源23aは、周知の
ように極めて大きな内部抵抗を有する回路であるから、
ツェナーダイオード22の出力電圧V0 に対する干渉を
良好に防ぐことができる。なお、第4の実施例は第1の
実施例と同一の効果も有する。
は、第2の定電流源24を新たに設けた他は、図6と同
一に構成したものである。第2の定電流源24は第1の
定電流源23aの出力端とトランジスタ12のエミッタ
及びトランジスタ21のコレクタとの間に設けられてい
る。
ジスタ12及び過電流防止用トランジスタ21の電流を
制限するために設けられている。もし、主スイッチ2の
オフ制御を急速に行うと、主スイッチ2の両端に高いス
パイク電圧が発生し、ノイズが問題になる。そこで、図
7の回路ではトランジスタ12及び21に流れる電流を
第1及び第2の定電流源23a、24で制限し、主スイ
ッチ2のターンオフの切換速度を遅くしてスパイク電圧
のレベルを抑制している。なお、第5の実施例は第1の
実施例と同一の効果も有する。
装置は、図1の半波整流回路から成る交流−脈流変換手
段5を全波整流回路から成る交流−脈流変換手段5aに
変形した他は図1と同一に構成したものである。図8の
交流−脈流変換手段5aは第1〜第4のダイオ−ドD1
〜D4のブリッジ接続回路から成る全波整流回路を交流
電源1に接続することによって構成されている。従っ
て、第1及び第2の脈流電圧出力端子31、32間には
図9(A)に示す両波整流波形に相当する脈流電圧Vi
nが得られ、これが主スイッチ2とコンデンサ3との直
列回路に印加される。これにより、主スイッチ2の電流
Icは図9(B)に示すように流れる。
も入力平滑回路及び出力平滑用リアクトルが設けられて
いないので、第1の実施例と同一の効果を得ることがで
きる。なお、図4、図5、図6、図7の交流−脈流変換
手段5を図8の交流−脈流変換手段5aに変形すること
ができる。
源装置は、図1の半波整流回路から成る交流−脈流変換
手段5を両波整流回路から成る交流−脈流変換手段5b
に変形し、且つ主電源回路33と主負荷34とコンデン
サC1とを付加した他は図1と同一に構成されている。
図10の交流−脈流変換手段5bは、第1〜第4のダイ
オ−ドD1〜D4のブリッジ回路と、第5及び第6のダイ
オ−ドD5、D6との組み合せから成る。第1〜第4の
ダイオ−ドD1〜D4から成るブリッジ回路の交流入力端
子は交流電源1に接続され、直流出力端子は主電源回路
33に接続されている。主電源回路33は負荷4よりも
大きい負荷34に電力を供給するものであり、入力段に
平滑用コンデンサC1を有している。交流−脈流変換手
段5bの第5のダイオ−ドD5は第1の電源端子1aと
第1の脈流電圧出力端子31との間に接続され、第6の
ダイオ−ドD6は第2の電源端子1bと第1の脈流電圧
出力端子31との間に接続されている。第2の脈流電圧
出力端子32はダイオ−ドD1〜D4から成るブリッジ回
路のグランド側出力端子に接続されている。
も図8の場合と同様に両波整流波形に相当する脈流電圧
Vinを得ることができる。従って、図10の回路によ
っても図1及び図8の回路と同一の効果を得ることがで
きる。また、図10の交流−脈流変換手段5bは、主電
源回路33のためのダイオ−ドD1〜D4から成るブリッ
ジ回路を脈流電圧を得るために兼用しているので、全体
として回路構成を簡略化できる。なお、図10の交流−
脈流変換手段5bを図4、図5、図6、図7の交流−脈
流変換手段5の代わりに使用することができる。
置は、図1の交流−脈流変換手段5を変形した交流−脈
流変換手段5cを設け、この他は図1と同一に構成した
ものである。図11の交流−脈流変換手段5cは1次巻
線N1と2次巻線N2とを有するトランスと第1及び第2
のダイオ−ドD1、D2とから成る。1次巻線N1は交流
電源1に接続されている。2次巻線N2は第1及び第2
の部分N2a、N2bに分割され、センタタップP0を有
する。第1及び第2のダイオ−ドD1、D2は2次巻線N
2の一端及び他端と第1の脈流電圧出力端子31との間に
接続されている。センタタップP0は第2の脈流電圧出力
端子32に接続されている。
同様に単相交流電圧の両波整流波形に相当する脈流電圧
Vinを出力端子31、32に発生する。従って、図1
1の実施例によっても図8の実施例と同一の効果を得る
ことができる。なお、図11の交流−脈流変換手段5c
を図4、図5、図6、図7の交流−脈流変換手段5の代
りに使用することができる。
源装置は、図1の起動抵抗6を定電流源回路6aに置き
換え、この他は図1と同一に構成したものである。図1
2の様に構成しても図1の実施例と同一の効果を得るこ
とができる。また、主スイッチ2の制御端子に定電流を
供給することによって主スイッチを安定的に動作させる
ことができる。なお、図12の定電流源回路6aを、図
4〜図8、図9、図10、図11及び図14の回路の起
動抵抗6の代わりにも使用することができる。
トランジスタからなる主スイッチ2を電界効果トランジ
スタ(FET)から成る主スイッチ2aに置き換えた他
は、図1と同一に構成したものである。図13の実施例
によっても図1の実施例と同一の効果を得ることができ
る。なお、図13のFETからなる主スイッチ2aを、
図4〜図8、図10、図11の主スイッチ2の代りに使
用することができる。
ら交流−脈流変換手段5を省き、主スイッチ2のベ−ス
回路にダイオ−ドDbを付加し、この他は図1と同一に
形成したものである。即ち、図14では、主スイッチ2
とコンデンサ3との直列回路が第1及び第2の電源端子
1a、1b間に整流回路及び平滑回路を介さないで直接
に接続されている。従って、主スイッチ2とコンデンサ
3の直列回路に単相交流電圧が直接に印加される。しか
し、主スイッチ2はトランジスタから成る逆方向阻止型
電子スイッチであって、コレクタからエミッタに向かっ
て電流が流れるが、エミッタからコレクタに向かって電
流が流れないような単方向性を有しているので、交流電
源電圧Vacの負の半波における主スイッチ2のオン・オ
フ動作が阻止され、図1の回路と同様に動作し、同一の
効果を得ることができる。また、に入力平滑回路のみで
なく、交流−脈流変換手段も不要になるので、回路構成
が更に簡単になる。なお、図14の実施例では主スイッ
チ2のベ−ス・エミッタ間を保護するためにベ−スライ
ンにダイオ−ドDbが接続されている。図14の回路の電
源電圧Vacは主スイッチ2の耐圧を考慮して決定され
る。主スイッチ2の耐圧が低い時には電源電圧acも低
くしなければならい。
5を省略することは、図4〜図7、図12、図13の実
施例においても可能である。
過電流防止用トランジスタ21とツェナ−ダイオ−ド2
2とから成る過電流防止回路の代りに、第1及び第2の
抵抗41、42と電界効果トランジスタ即ちFET43
とから成る過電流防止回路40を設け、この他は、図4
と同一に構成したものである。第1及び第2の抵抗4
1、42は脈流電圧出力端子31、32間に接続されて
いる。なお、第1の抵抗41を省いて起動抵抗6をこの
代りとすることができる。FET43は主スイッチ2の
ベ−スとグランド側の第2の脈流電圧出力端子32との
間に接続され、このゲ−トが第1及び第2の抵抗41、
42の相互接続点に接続されている。FET43はゲ−
ト・ソ−ス間電圧が所定のしきい値Vthに達した時にオ
ンになるように構成されているので、入力脈流電圧Vin
が所定値以上になると、FET43がオンになり、主スイ
ッチ2がオフに制御され、主スイッチ2の過電流が図4
の場合と同様に防止される。従って、図15の実施例は
図4の実施例と同一の効果を有する。なお、図15の過
電流防止回路40を、図8、図10〜図14の実施例に
も適用することができる。
は、図4の過電流検出回路の代りに過電流防止回路40
aを設け、この他は図4の回路と同一に構成したもので
ある。過電流防止回路40aは電圧検出用の第1及び第
2の抵抗41、42と比較器53と基準電圧源54とか
ら成る。第1の抵抗41、42は図15と同一に接続さ
れている。比較器53の一方の入力端子は第1及び第2
の抵抗41、42の相互接続点に接続され、他方のに入
力端子は基準電圧源54に接続され、出力端子は主スイ
ッチ2のベ−スに接続されている。入力脈流電圧Vinに
比例した抵抗42の両端の電圧が基準電圧源54の過電
流保護レベルに相当する基準電圧よりも高くなると、比
較器53の出力が低レベルになり、主スイツチ2がオフ
制御される。これにより、主スイッチ2が過電流から保
護される。従って、図16の実施例は図4の実施例と同
一の効果を有する。なお、図16の過電流防止回路40
aを、図8、図10〜図14の実施例にも適用すること
ができる。
く、例えば次の変形が可能なものである。 (1) 各実施例において、主スイッチ2をIGBT等
の半導体スイッチ即ち電子スイッチにすることができ
る。 (2) 主スイッチ2を第2の脈流電圧出力端子32又
は電源端子1bとコンデンサ3との間に接続することが
できる。 (3) オフ制御回路9を、ヒステリシス特性を有する
コンパレータ等にすることができる。 (4) 電源1を降圧又は昇圧用トランスを含むものと
することができる。 (5) コンデンサ3と負荷4との間にノイズ除去のた
めのフイルタを接続することができる。
す波形図である。
す波形図である。
る。
る。
る。
る。
る。
図である。
図である。
Claims (7)
- 【請求項1】 正弦波の単相交流電圧を供給するための
交流電源手段と、前記交流電源手段に接続され且つ前記
単相交流電圧の半波又は両波整流波形に相当する平滑さ
れていない脈流電圧を出力するように形成されている交
流―脈流変換手段と、前記平滑されていない脈流電圧が
印加されるように前記交流―脈流変換手段の第1及び第
2の脈流電圧出力端子間に接続された電子スイッチと出
力平滑用コンデンサとの直列回路と、 前記第1の脈流電圧出力端子と前記電子スイッチの制御
端子との間に接続されたスイッチオン駆動回路と、 帰還制御するために前記コンデンサの電圧を検出するた
めの電圧検出手段と、 基準電圧を与える基準電圧手段と、 前記電圧検出手段から得られた検出電圧と前記基準電圧
手段の基準電圧とを比較し、前記検出電圧が前記基準電
圧よりも高い時に前記スイッチオン駆動回路による前記
電子スイッチのオン駆動を禁止し、前記電子スイッチを
オフに制御するオフ制御回路と、前記コンデンサの両端
に負荷を接続するための手段と、を有し,且つ前記電子
スイッチと前記出力平滑用コンデンサと間に平滑用リア
クトルが接続されていないことを特徴とする定電圧電源
装置。 - 【請求項2】 前記オン駆動回路は前記第1の脈流電圧
出力端子と前記電子スイッチの制御端子との間に接続さ
れたオン駆動用抵抗であり、 前記オフ制御回路は前記検出電圧と前記基準電圧とを比
較する比較部と前記電子スイッチをオフに制御するため
のオフ制御用スイッチとを備え、前記オフ制御用スイッ
チは前記電子スイッチの制御端子と前記第2の脈流電圧
出力端子との間に接続され且つ前記検出電圧が前記基準
電圧よりも高いことを示す前記比較部の出力に応答して
オンになることを特徴とする請求項1記載の定電圧電源
装置。 - 【請求項3】 更に、前記交流電圧の振幅が所定のレベ
ル以上になった時に前記電子スイッチをオフに制御して
前記電子スイッチの過電流を防止するための過電流防止
手段が設けられていることを特徴とする請求項1又は2
記載の定電圧電源装置。 - 【請求項4】 前記過電流防止手段は、過電流防止用ト
ランジスタと定電圧ダイオードとを有し、前記過電流防
止用トランジスタは前記電子スイッチの制御端子と前記
第2の脈流電圧出力端子との間に接続され、前記定電圧
ダイオードは前記第1の脈流電圧出力端子と過電流防止
用トランジスタのベースとの間に前記オン駆動用抵抗又
は別の抵抗を介して接続され、前記交流電圧の振幅が所
定レベル以上になった時に前記定電圧ダイオードが導通
状態となって前記過電流防止用トランジスタがオンにな
るように前記定電圧ダイオードの降伏電圧が決定されて
いることを特徴とする請求項3記載の定電圧電源装置。 - 【請求項5】 前記定電圧ダイオ−ドは前記オン駆動用
抵抗と前記過電流防止用トランジスタのベ−スとの間に
接続され、前記オン駆動用抵抗と前記定電圧ダイオード
との接続点と前記電子スイッチの制御端子との間に干渉
防止用抵抗が設けられていることを特徴とする請求項4
記載の定電圧電源装置。 - 【請求項6】 前記定電圧ダイオ−ドは前記オン駆動用
抵抗と前記過電流防止用トランジスタのベ−スとの間に
接続され、前記オン駆動用抵抗と前記定電圧ダイオード
との接続点と前記電子スイッチの制御端子との間に定電
流源回路が設けられていることを特徴とする請求項4記
載の定電圧電源装置。 - 【請求項7】 正弦波の単相交流電圧を供給するための
第1及び第2の交流電源端子と、前記単相交流電圧が整
流及び平滑されないで印加されるように前記第1及び第
2の交流電源端子間に接続された逆方向阻止型電子スイ
ッチと出力平滑用コンデンサとの直列回路と、 前記第1の交流電源端子と前記逆方向阻止型電子スイッ
チの制御端子との間に接続されたスイッチオン駆動回路
と、 前記コンデンサの電圧を検出するための電圧検出手段
と、 基準電圧を与える基準電圧手段と、 前記電圧検出手段から得られた検出電圧と前記基準電圧
手段の基準電圧とを比較し、前記検出電圧が前記基準電
圧よりも高い時に前記スイッチオン駆動回路による前記
逆方向阻止型電子スイッチのオン駆動を禁止し、前記逆
方向阻止型電子スイッチをオフに制御するオフ制御回路
と、前記コンデンサの両端に負荷を接続するための手段
と、を有し,且つ前記逆方向阻止型電子スイッチと前記
出力平滑用コンデンサと間に平滑用リアクトルが接続さ
れていないことを特徴とする定電圧電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190015A JP3454308B2 (ja) | 1999-07-21 | 2000-06-23 | 定電圧電源装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20688699 | 1999-07-21 | ||
JP11-206886 | 1999-07-21 | ||
JP2000190015A JP3454308B2 (ja) | 1999-07-21 | 2000-06-23 | 定電圧電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001092543A true JP2001092543A (ja) | 2001-04-06 |
JP3454308B2 JP3454308B2 (ja) | 2003-10-06 |
Family
ID=26515938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000190015A Expired - Fee Related JP3454308B2 (ja) | 1999-07-21 | 2000-06-23 | 定電圧電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3454308B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011034411A (ja) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ac/dc電源装置 |
-
2000
- 2000-06-23 JP JP2000190015A patent/JP3454308B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011034411A (ja) * | 2009-08-03 | 2011-02-17 | Saxa Inc | Ac/dc電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3454308B2 (ja) | 2003-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7525259B2 (en) | Primary side regulated power supply system with constant current output | |
US6690586B2 (en) | Switching power source device | |
JP2002330584A (ja) | 電気回路の消散型クランプを行うための方法および装置 | |
JP2009153234A (ja) | スイッチング電源装置 | |
JP2009081992A (ja) | ソリッドステート・スイッチ用の高効率ドライバ回路 | |
US11705807B2 (en) | Control circuit of power factor improvement circuit and semiconductor integrated circuit device | |
JPH10201235A (ja) | 電源回路 | |
JP4111326B2 (ja) | スイッチング電源装置 | |
US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
JP2004208379A (ja) | 多出力スイッチング電源装置 | |
JP2001092543A (ja) | 定電圧電源装置 | |
JP3436463B2 (ja) | スイッチング電源装置 | |
US20240048046A1 (en) | High efficiency boost power factor correction circuit having shared pin and conversion control circuit thereof | |
JP3177356B2 (ja) | 電源回路 | |
JP2002354790A (ja) | コンバータ及びその起動方法 | |
JP3171068B2 (ja) | スイッチング電源 | |
JPH0654525A (ja) | Dc/dcコンバータ | |
JPH06222845A (ja) | 突入電流抑制回路 | |
JP3090299B2 (ja) | 電源回路 | |
JP2808286B2 (ja) | 電源装置 | |
JPH0336222Y2 (ja) | ||
JP2918435B2 (ja) | スイッチング電源装置 | |
JP3002628B2 (ja) | スイッチング電源 | |
JP2003309972A (ja) | 自励式スイッチング電源 | |
JP2011034411A (ja) | Ac/dc電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |