JP2001092373A - 表示装置及びその製造方法及びイオンドーピング方法 - Google Patents

Abstract

(57)【要約】 【課題】ドライバ一体型の表示装置にあって、その画質
の向上とともに、装置としての信頼性を高めることので
きる表示装置及びその製造方法及びイオンドーピング方
法を提供する。 【解決手段】表示装置を構成する透明基板１上に、ドラ
イバ回路ＣＭＯＳトランジスタのｎ−ｃｈＴＦＴを形成
するための活性層ポリシリコン膜２、同ｐ−ｃｈＴＦＴ
を形成するための活性層ポリシリコン膜３、画素・サン
プリングｎ−ｃｈＴＦＴを形成するための活性層ポリシ
リコン膜４を形成する。ポリシリコン膜３，４をレジス
ト６ａで覆い、ポリシリコン膜２のみに低濃度のＢ（ホ
ウ素）イオンをドープする。次にポリシリコン膜２，４
をレジスト７を覆い、ポリシリコン膜３のみに、低濃度
のＰ（リン）イオンをドープし、画素・サンプリングｎ
−ｃｈＴＦＴの閾値電圧をＣＭＯＳトランジスタのｎ−
ｃｈＴＦＴの閾値電圧よりも低く設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置及びその製
造方法及びイオンドーピング方法に関し、特に表示画素
部と駆動回路部とが同一基板上に形成されたドライバ一
体型の表示装置及びその製造方法及びイオンドーピング
方法に関する。

【０００２】

【従来の技術】近年、液晶表示装置（ＬＣＤ）等の表示
装置においては、その実装上の優位性等の理由により、
表示画素部とそれを駆動する駆動回路部とを同一基板上
に形成するいわゆるドライバ一体型とすることが一般的
に行われている。

【０００３】このような例として、図１３に、多結晶シ
リコンＴＦＴ（薄膜トランジスタ）を能動スイッチング
素子として用いた多結晶シリコン形ＴＦＴ方式アクティ
ブマトリックス液晶表示装置（以下、単にｐ−Ｓｉ形Ｔ
ＦＴ液晶表示装置という）のブロック構成を示す。ま
た、図１４にその製造方法の１部を示す概略断面構造を
示す。なお、この表示装置はカラー表示装置であり、Ｒ
（赤），Ｇ（緑），Ｂ（青）に対応する３画素によって
１表示画素が構成される。

【０００４】図１３に示されるように、同表示装置は、
大きくは表示部５０、データドライバ７０、及び走査ド
ライバ８０等を有して構成され、これらは同一透明基
板、例えば石英基板上に形成される。同表示装置のこれ
ら各部を構成するトランジスタはＴＦＴ（薄膜トランジ
スタ）として形成される。

【０００５】このうち、表示部５０は、マトリックス状
に配列されるｍ×ｎ個の画素６０によって構成されてい
る。同表示部５０にはｍ行の走査線（ゲート配線）Ｇ
1，Ｇ２，…Ｇm とｎ列のデータ線（ドレイン配線）Ｄ1
，Ｄ２…Ｄn とがそれぞれ直交するように配設され、
その直交部分に対応して画素６０が各々形成されてい
る。そして、各ゲート配線Ｇ１〜Ｇｍは走査ドライバ８
０に接続され、同ドライバ８０を通じてゲート信号（走
査信号）が印加される。また、各データ線Ｄ1〜Ｄnはデ
ータドライバ７０に接続され、同ドライバ７０を通じて
データ信号（ビデオ信号）が印加される。

【０００６】このデータドライバ７０は、ＣＭＯＳトラ
ンジスタによって構成されるシフトレジスタ及びｎチャ
ネルトランジスタによって構成されるサンプリングトラ
ンジスタＳＴ（ＳＴ１〜ＳＴｎ）等を有して構成され
る。そして、入力されるビデオ信号Ｖ１（Ｒ），Ｖ２
（Ｇ），Ｖ３（Ｂ）を、シフトレジスタによるサンプリ
ングトランジスタＳＴのスイッチング制御の基づき、所
定のタイミングにおいて所定のデータ線に出力する。

【０００７】また、同図１３には、前記画素６０の等価
回路が示され、同画素６０は、電気的には、ｎチャネル
トランジスタによって構成される画素トランジスタ６
１、液晶ＬＣ、補助容量（蓄積容量）Ｃｓ等を有して構
成される。ゲート配線Ｇ１には画素トランジスタ６１の
ゲート電極Ｇが接続され、データ線Ｄ１には画素トラン
ジスタ６１のドレイン電極Ｄが接続されている。そし
て、画素トランジスタ６１のソース電極Ｓには、液晶Ｌ
Ｃの表示電極（画素電極）６２と補助容量ＣＳの蓄積電
極６４とが接続されている。液晶ＬＣの共通電極（表示
電極６２の反対側の電極）６３には所定の共通電圧Ｖｃ
ｏｍ（通常、データドライバ駆動電圧のほぼ半値）が印
加される。一方、補助容量Ｃｓの対向電極（蓄積電極６
４の反対側の電極）６５には定電圧Ｖｒが印加される。
なお、この対向電極６５は、隣のゲート配線に接続され
る場合もある。

【０００８】電気的にこのように構成される画素６０に
おいて、画素トランジスタ６１のゲート電極ＧにＯＮ
（オン）電圧を印加すると、画素トランジスタ６１がオ
ンとなる。このとき、データ線Ｄ１に印加されたデータ
（ビデオ）信号で、液晶ＬＣと補助容量Ｃｓとが充電さ
れる。反対に、画素トランジスタ６１のゲート電極Ｇに
ＯＦＦ（オフ）電圧を印加すると、画素トランジスタ６
１がオフとなり、その時点でデータ線Ｄ１に印加されて
いた電圧が、液晶ＬＣと補助容量Ｃｓとによって保持さ
れる。なお、ここでは補助容量Ｃｓによって液晶ＬＣの
みによる静電容量の不足分を補うようにしている。

【０００９】このように、画素６０へ書き込みたいデー
タ信号をデータ線Ｄ１に与えてゲート配線Ｇ１の電位を
制御することにより、画素６０には任意のデータ信号が
保持される。そして、その画素６０に保持されたデータ
信号に応じて同画素６０に対応した液晶の透過率が変化
し、表示部５０全体としてに所望の画像が表示される。

【００１０】次に、図１４を参照して、上記各ＴＦＴ
（薄膜トランジスタ）、すなわち画素トランジスタ６
１、サンプリングトランジスタＳＴ、及びデータドライ
バ７０，走査ドライバ８０のシフトレジスタ等を構成す
るＣＭＯＳトランジスタのチャネルドーピングにかかる
製造方法を説明する。なお、画素トランジスタ６１及び
サンプリングトランジスタＳＴは、上述したようにｎ−
ｃｈ（チャネル）ＴＦＴとして形成される。

【００１１】この製造に際してはまず、図１４（ａ）に
示すように、透明基板１、例えば石英ガラス基板上にプ
ラズマＣＶＤ法や減圧ＣＶＤ法等によりａ−Ｓｉ（アモ
ルファスシリコン）を成膜し、ＥＬＡ（エキシマレーザ
アニール）法やＳＰＣ（固相成長）法等により多結晶
（ポリ）シリコン膜とする。そして、このポリシリコン
膜を、上記各ＴＦＴ用に所定の形状にパターニングす
る。

【００１２】すなわちＣＭＯＳのｎ−ｃｈＴＦＴを形成
するための活性層となるポリシリコン膜（以下、単にｎ
−ｃｈ活性層ポリシリコン膜と記す）２、ＣＭＯＳのｐ
−ｃｈＴＦＴを形成するための活性層となるポリシリコ
ン膜（以下、単にｐ−ｃｈ活性層ポリシリコン膜と記
す）３、画素トランジスタ６１及びサンプリングトラン
ジスタＳＴを形成するための活性層となるポリシリコン
膜（以下、単に画素・サンプリングＴＦＴ活性層ポリシ
リコン膜と記す）４にパターニングする。

【００１３】そして、このパターニングされた各ポリシ
リコン膜上に、プラズマＣＶＤ法や減圧ＣＶＤ法等によ
りゲート絶縁膜５、例えばＳｉＯ２（酸化シリコン）膜
を形成する。

【００１４】続いて図１４（ｂ）に示すように、ｐ−ｃ
ｈ活性層ポリシリコン膜３を覆うようにレジスト６を形
成し、ｎ−ｃｈ活性層ポリシリコン膜２及び画素・サン
プリングＴＦＴ活性層ポリシリコン膜４に、低濃度、例
えばイオン濃度１．５×１０ ¹²／ｃｍ²のＢ（ホウ素）
イオンをイオン注入法やイオンドーピング法等によりド
ープする。

【００１５】続いて図１４（ｃ）に示すように、レジス
ト６を剥離した後、新たにｎ−ｃｈ活性層ポリシリコン
膜２及び画素・サンプリングＴＦＴ活性層ポリシリコン
膜４を覆うようにレジスト７を形成する。そして、ｐ−
ｃｈ活性層ポリシリコン膜３に、低濃度、例えばイオン
濃度１．３×１０¹²／ｃｍ²のＰ（リン）イオンをイオ
ン注入法やイオンドーピング法等によりドープする。

【００１６】このようなチャネルドーピングの終了後、
ゲート電極形成、ＬＤＤ（LightlyDoped Drain ）構造
の形成、高濃度イオンのドーピングによるソース・ドレ
インの形成等を行うことによって、画素トランジスタ６
１、サンプリングトランジスタＳＴ等のＴＦＴを完成す
る。

【００１７】このような各ＴＦＴのチャネルドーピング
条件、及びその条件によって形成された各ＴＦＴの閾値
電圧Ｖｔｈを図１５に示す。また、画素トランジスタ６
１を代表としてその電気特性例を図１６に示す。

【００１８】ここで、図１６（ａ）は、画素トランジス
タ６１のゲート電圧Ｖｇに対するドレイン−ソース電流
Ｉｄｓの関係を示したものである。ここでは、液晶駆動
電圧ＶＨ及びＶＬがそれぞれ「６Ｖ」及び「−６Ｖ」で
あるとしている。なお、この液晶駆動電圧ＶＨ及びＶＬ
の値は、実際に上記画素電極６２に印加される電圧値と
は異なる。

【００１９】また、図１６（ｂ）は、図１６（ａ）に示
す電気特性において、画素トランジスタ６１のＯＮ（オ
ン）電圧Ｖｇｏｎ及びＯＦＦ（オフ）電圧Ｖｇｏｆｆを
それぞれ「＋９Ｖ」，「−９Ｖ」とした場合の同トラン
ジスタ６１のＯＮ電流Ｉｏｎ及びＯＦＦ電流Ｉｏｆｆの
値を示したものである。なお、これらＯＮ電流Ｉｏｎ及
びＯＦＦ電流Ｉｏｆｆは、画素トランジスタ６１のドレ
イン−ソース電流Ｉｄｓに相当している。

【００２０】

【発明が解決しようとする課題】ところで、ドライバ一
体型となる上記従来の表示装置では、画素トランジスタ
６１、サンプリングトランジスタＳＴ、及びデータドラ
イバ７０や走査ドライバ８０のシフトレジスタ等を構成
するｎ−ｃｈＴＦＴのチャネルドーピングを同一条件で
行うことで、先の図１５に示されるように、それらｎ−
ｃｈＴＦＴの閾値電圧Ｖｔｈをほぼ等しい電圧値、例え
ば「＋３．０Ｖ」となるように制御している。これは、
表示装置全体のｎ−ｃｈＴＦＴの閾値電圧ＶｔｈをＣＭ
ＯＳの駆動条件に合せることで回路的な安定を狙ったも
のであるが、実際的には以下のような不都合が生じるこ
とにもなっている。

【００２１】すなわち、一般に上記画素電極６２への印
加電圧のスイッチングを行うには、画素トランジスタ６
１及びサンプリングトランジスタＳＴの閾値電圧Ｖｔｈ
は低い方が画質向上の観点から望ましい。ところが、表
示装置全体のｎ−ｃｈＴＦＴの閾値電圧Ｖｔｈを単にＣ
ＭＯＳの駆動条件に合わせた値に制御すると、画素トラ
ンジスタ６１及びサンプリングトランジスタＳＴ等にあ
っては最適条件下での駆動ができなくなる。そしてその
ため、画質の低下や、あるいはそれを回避するためのド
ライバ駆動電圧の高圧化、及びそれに伴う信頼性の低下
等も避け得ないものとなっている。

【００２２】本発明は上記実情に鑑みてなされたもので
あり、その目的とするところは、ドライバ一体型の表示
装置にあって、その画質の向上とともに、装置としての
信頼性を高めることのできる表示装置及びその製造方法
及びイオンドーピング方法を提供することにある。

【００２３】

【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に記載の発明では、表示画素部と駆動回
路部とが同一絶縁基板上に形成されるドライバ一体型の
表示装置において、前記表示画素部を構成する薄膜トラ
ンジスタは、前記駆動回路部を構成する薄膜トランジス
タよりも低い閾値電圧に設定されてなることをその要旨
とする。

【００２４】一般に、ドライバ一体型の表示装置、例え
ば液晶表示装置においては、表示画素部に形成される画
素薄膜トランジスタの閾値電圧が低いほど同トランジス
タのオン・オフ電流比がとれ、表示装置としての表示画
質が向上する。そのため、表示画素部を構成する薄膜ト
ランジスタの閾値電圧が同駆動回路部を構成する薄膜ト
ランジスタの閾値電圧よりも低い閾値電圧に設定される
上記記載の構成にあっては、表示装置として例えば液晶
表示装置の表示画質を向上させることができる。

【００２５】また請求項２に記載の発明では、表示画素
部と駆動回路部とが同一絶縁基板上に形成されるドライ
バ一体型の表示装置において、前記表示画素部を構成す
る薄膜トランジスタは、前記駆動回路部のＣＭＯＳ回路
を構成する薄膜トランジスタよりも低い閾値電圧に設定
されてなることをその要旨とする。

【００２６】上記記載の構成においては、表示画素部を
構成する薄膜トランジスタ、例えば画素薄膜トランジス
タの閾値電圧が駆動回路部のＣＭＯＳ回路（シフトレジ
スタ等）を構成する薄膜トランジスタの閾値電圧よりも
低い閾値電圧に設定されるため、表示装置として例えば
液晶表示装置の表示画質を向上させることができる。

【００２７】また請求項３に記載の発明では、表示画素
部と駆動回路部とが同一絶縁基板上に形成されるドライ
バ一体型の表示装置において、前記表示画素部に形成さ
れる画素薄膜トランジスタ及び前記駆動回路部の出力段
に形成されるサンプリング薄膜トランジスタの少なくと
も一方の閾値電圧が、前記駆動回路部のＣＭＯＳ回路を
構成する薄膜トランジスタの閾値電圧よりも低い閾値電
圧に設定されてなることをその要旨とする。

【００２８】上記表示装置、例えば液晶表示装置におい
ては、駆動回路部の出力段に形成されるサンプリング薄
膜トランジスタの閾値電圧も低いほど画素薄膜トランジ
スタのオン・オフ電流比がとれ、表示装置としての表示
画質が向上する。

【００２９】そのため、画素薄膜トランジスタ及び駆動
回路部の出力段に形成されるサンプリング薄膜トランジ
スタの少なくとも一方の閾値電圧が同駆動回路部のＣＭ
ＯＳ回路を構成する薄膜トランジスタの閾値電圧よりも
低い閾値電圧に設定される上記記載の構成にあっても、
表示装置として例えば液晶表示装置の表示画質を向上さ
せることができる。

【００３０】また請求項４に記載の発明では、表示画素
部と駆動回路部とを同一絶縁基板上に形成するドライバ
一体型の表示装置の製造方法において、前記表示画素部
を構成する薄膜トランジスタの閾値電圧が前記駆動回路
部を構成する薄膜トランジスタの閾値電圧よりも低くな
るようにそれら閾値電圧のコントロールを行うことをそ
の要旨とする。

【００３１】上記製造方法によれば、表示画素部を構成
する薄膜トランジスタ、例えば画素薄膜トランジスタの
閾値電圧が同駆動回路部を構成する薄膜トランジスタの
閾値電圧よりも低くなるようにそれら閾値電圧のコント
ロール行われるため、表示装置として例えば液晶表示装
置の表示画質を向上させることができる。

【００３２】また請求項５に記載の発明では、表示画素
部と駆動回路部とを同一絶縁基板上に形成するドライバ
一体型の表示装置の製造方法において、前記表示画素部
を構成する薄膜トランジスタの閾値電圧が前記駆動回路
部のＣＭＯＳ回路を構成する薄膜トランジスタの閾値電
圧よりも低くなるようにそれら閾値電圧のコントロール
を行うことをその要旨とする。

【００３３】上記製造方法によれば、表示画素部を構成
する薄膜トランジスタ、例えば画素薄膜トランジスタの
閾値電圧が同駆動回路部のＣＭＯＳ回路（シフトレジス
タ等）を構成する薄膜トランジスタの閾値電圧よりも低
くなるようにそれら閾値電圧がコントロールされるた
め、表示装置として例えば液晶表示装置の表示画質を向
上させることができる。

【００３４】また請求項６に記載の発明では、表示画素
部と駆動回路部とを同一絶縁基板上に形成するドライバ
一体型の表示装置の製造方法において、前記表示画素部
に形成される画素薄膜トランジスタ及び前記駆動回路部
の出力段に形成されるサンプリング薄膜トランジスタの
少なくとも一方の閾値電圧が、前記駆動回路部のＣＭＯ
Ｓ回路を構成する薄膜トランジスタの閾値電圧よりも低
くなるようにそれら閾値電圧のコントロールが行われる
ことをその要旨とする。

【００３５】上記製造方法によれば、画素薄膜トランジ
スタのオン・オフ電流比がとれ、例えば液晶表示装置の
表示画質を向上させることができる。また請求項７に記
載の発明では、請求項６記載の表示装置の製造方法にお
いて、前記絶縁基板上に前記画素薄膜トランジスタ、サ
ンプリング薄膜トランジスタ、及びＣＭＯＳ回路を構成
する薄膜トランジスタを形成するための活性層となるポ
リシリコン膜を形成する工程と、前記ＣＭＯＳ回路を構
成する薄膜トランジスタのうちのｐチャンネルトランジ
スタ、前記画素薄膜トランジスタ、及び前記サンプリン
グ薄膜トランジスタを形成する活性層ポリシリコン膜に
はマスキングをし、前記ＣＭＯＳ回路を構成する薄膜ト
ランジスタのうちのｎチャンネルトランジスタを形成す
る活性層ポリシリコン膜にのみチャンネル領域を形成す
るための低濃度不純物をドーピングする工程と、前記Ｃ
ＭＯＳ回路を構成する薄膜トランジスタのうちのｎチャ
ンネルトランジスタ、前記画素トランジスタ、及び前記
サンプリング薄膜トランジスタを形成する活性層ポリシ
リコン膜にはマスキングをし、前記ＣＭＯＳ回路を構成
する薄膜トランジスタのうちのｐチャンネルトランジス
タを形成する活性層ポリシリコン膜にのみチャンネル領
域を形成するための低濃度不純物をドーピングする工程
とを備えることをその要旨とする。

【００３６】上記製造方法によれば、画素トランジスタ
及びサンプリングトランジスタを形成する際に、その画
素及びサンプリングＴＦＴ活性層ポリシリコン膜への低
濃度不純物、例えば低濃度Ｂ（ホウ素）イオンのチャネ
ルドーピングを行なわないことにより、同画素トランジ
スタ、サンプリングトランジスタの閾値電圧を従来に比
べ低く形成することができる。その結果、これらトラン
ジスタのＯＮ（オン）電流を増加させるとともに、その
ＯＦＦ（オフ）電流を減少させることができ、表示装置
としてのコントラスト比を向上させ、表示画質を高める
ことができる。

【００３７】また、コントラスト比を向上させることが
できるため、従来と同じコントラスト比を得る場合にあ
っては、ドレインドライバ等の駆動電圧を低下させるこ
とができ、それによって表示装置としての消費電力を低
下させることができるようになる。

【００３８】また請求項８に記載の発明では、請求項６
記載の表示装置の製造方法において、前記絶縁基板上に
前記画素薄膜トランジスタ、サンプリング薄膜トランジ
スタ、及びＣＭＯＳ回路を構成する薄膜トランジスタを
形成するための活性層となるポリシリコン膜を形成する
工程と、前記ＣＭＯＳ回路を構成する薄膜トランジスタ
のうちのｐチャンネルトランジスタ、前記画素薄膜トラ
ンジスタ、及び前記サンプリング薄膜トランジスタを形
成する活性層ポリシリコン膜にはマスキングをし、前記
ＣＭＯＳ回路を構成する薄膜トランジスタのうちのｎチ
ャンネルトランジスタを形成する活性層ポリシリコン膜
にのみチャンネル領域を形成するための低濃度不純物を
ドーピングする工程と、前記ＣＭＯＳ回路を構成する薄
膜トランジスタのうちのｎチャンネルトランジスタを形
成する活性層ポリシリコン膜にのみマスキングをし、前
記ＣＭＯＳ回路を構成する薄膜トランジスタのうちのｐ
チャンネルトランジスタ、前記画素薄膜トランジスタ、
及び前記サンプリング薄膜トランジスタを形成する活性
層ポリシリコン膜にはチャンネル領域を形成するための
低濃度不純物をドーピングする工程とを備えたことをそ
の要旨とする。

【００３９】上記製造方法によれば、前記画素及びサン
プリングＴＦＴ活性層ポリシリコン膜へ、例えば低濃度
Ｂ（ホウ素）イオンのチャネルドーピングを行なわず、
Ｐ（リン）イオンのチャネルドーピングを行うことによ
り、同画素トランジスタ、サンプリングトランジスタの
閾値電圧を従来に比べ大きく低下させることができる。
その結果、これらトランジスタのＯＮ電流をさらに増加
させるとともに、そのＯＦＦ電流もさらに減少させるこ
とができ、表示装置としてのコントラスト比をさらに向
上させ、表示画質を高めることができる。

【００４０】また、コントラスト比を大きく向上させる
ことができるため、従来と同じコントラスト比を得る場
合にあっては、ドレインドライバ等の駆動電圧をさらに
低下させることができ、それによって表示装置としての
消費電力を大きく低下させることができるようになる。

【００４１】また請求項９に記載の発明では、請求項７
または８記載の表示装置の製造方法において、前記低濃
度不純物のドーピングを、イオンビームと前記絶縁基板
とを相対的に変位させつつ同イオンビームを同絶縁基板
上で走査させるイオン注入装置による不純物イオンの注
入によって行うとともに、前記イオンビームの前記絶縁
基板上での走査速度を、前記トランジスタ閾値電圧を所
定の目標トランジスタ閾値電圧とするために必要なイオ
ン注入量に反比例させて行うことをその要旨とする。

【００４２】最近の表示装置、例えば液晶表示装置の大
型化に伴い、同液晶表示装置が多面取りされる透明基板
（マザーガラス基板等）はさらに大型化する傾向にあ
り、上記各活性層ポリシリコン膜の形成時、マザーガラ
ス基板内においてその膜厚を均一に制御することも困難
なものとなっている。そのため、この活性層ポリシリコ
ン膜の成膜等、その膜厚の不均一性等に起因して、上記
ＴＦＴの閾値電圧にばらつきが存在することとなってい
る。このような閾値電圧のばらつきは、例えば液晶表示
装置にあっては、その表示画面の不均一性の要因ともな
る。

【００４３】この点、上記製造方法では、上記チャネル
ドーピングを上記イオン注入装置によって行う際、その
イオンビームの前記絶縁基板上での走査速度を、前記ト
ランジスタ閾値電圧を所定の目標トランジスタ閾値電圧
とするために必要なイオン注入量に反比例させる。すな
わち、必要イオン注入量が多いときにはイオンビーム走
査速度を遅めるように、逆に必要イオン注入量が少ない
ときにはイオンビーム走査速度を早める。その結果、前
記閾値電圧のばらつきを低減することができるようにな
る。

【００４４】また請求項１０に記載の発明では、請求項
９記載の表示装置の製造方法において、前記イオン注入
装置はイオンビームを前記絶縁基板上で走査させる走査
電極を備えるものであり、該走査電極に印加する走査電
圧波形により前記走査速度を必要なイオン注入量に反比
例させて可変とすることをその要旨とする。

【００４５】上記製造方法によれば、イオン注入装置の
走査電極に印加する走査電圧波形により前記走査速度を
必要なイオン注入量に反比例させて可変とするため、何
ら追加装置等を必要とすることなく、単に同走査電圧波
形を変更するだけでイオンビームの前記絶縁基板上での
走査速度を可変とすることができる。

【００４６】また請求項１１に記載の発明では、請求項
１０記載の表示装置の製造方法において、前記走査電圧
波形を前記必要イオン注入量の積分値に基づき形成する
ことをその要旨とする。

【００４７】上記製造方法では、イオンビームの走査速
度を必要イオン注入量に反比例させる関係から、走査経
過時間をその時間内に注入された必要イオン注入量の積
分値（ビーム到達位置の関数）として表すことができ
る。また一般に、走査電圧とビーム到達位置とは比例関
係にあるため、走査時間（必要イオン注入量の積分値）
とビーム到達位置との関係から走査時間と走査電圧との
関係、すなわち走査電圧波形を形成することができる。
このように走査電圧波形を必要イオン注入量の積分値に
基づき形成することにより、好適にイオンビームの走査
速度を変化させることができ、その結果、前記閾値電圧
のばらつきを低減させることができる。

【００４８】また、請求項１２に記載の発明では、イオ
ンビームとその照射対象基板とを相対的に変位させつつ
同イオンビームを同照射対象基板上で走査させるイオン
注入装置を用いて前記基板に対するイオンドーピングを
行うイオンドーピング方法において、前記イオンビーム
の前記照射対象基板上での走査速度を可変としてドーピ
ングを行うことをその要旨とする。

【００４９】最近の表示装置、例えば液晶表示装置等の
大型化に伴い、同液晶表示装置が多面取りされる透明基
板（マザーガラス基板等）はさらに大型化する傾向にあ
り、同マザーガラス基板にＴＦＴ（薄膜トランジスタ）
を形成するための活性層ポリシリコン膜等の形成時、マ
ザーガラス基板内においてその膜厚を均一に制御するこ
とも困難なものとなっている。そのため、この活性層ポ
リシリコン膜の成膜等、その膜厚の不均一性等に起因し
て、上記ＴＦＴの閾値電圧にばらつきが存在することと
なっている。このような閾値電圧のばらつきは、例えば
液晶表示装置にあっては、その表示画面の不均一性の要
因ともなる。

【００５０】この点、上記ドーピング方法によれば、例
えば上記ＴＦＴの閾値電圧を制御するチャネルドーピン
グを上記イオン注入装置を用いて行う際、そのイオンビ
ームの照射基板（マザーガラス基板等）上での走査速度
を可変として行う、すなわち同基板の位置によってドー
ピング量を可変とすることにより、上記ＴＦＴの閾値電
圧等のばらつきを低減できるようになる。

【００５１】また、請求項１３に記載の発明では、請求
項１２記載のイオンドーピング方法において、前記走査
速度を必要イオン注入量に反比例させてドーピングを行
うことをその要旨とする。

【００５２】上記ドーピング方法によれば、例えばイオ
ンビームの走査速度を、ＴＦＴトランジスタの閾値電圧
を所定の目標閾値電圧とするために必要なイオン注入量
に反比例させる。すなわち、必要イオン注入量が多いと
きにはイオンビーム走査速度を遅めるように、逆に必要
イオン注入量が少ないときにはイオンビーム走査速度を
早める。このようにイオン注入量（ドーピング量）を可
変とすることにより、上記閾値電圧等のばらつきを低減
できるようになる。

【００５３】また、請求項１４に記載の発明では、請求
項１２または１３記載のイオンドーピング方法におい
て、前記イオン注入装置はイオンビームを前記照射対象
基板上で走査させる走査電極を備えるものであり、該走
査電極に印加する走査電圧波形により前記走査速度を可
変とすることをその要旨とする。

【００５４】上記ドーピング方法によれば、イオン注入
装置の走査電極に印加する走査電圧波形により、前記走
査速度を必要なイオン注入量に反比例させて可変とする
ため、何ら追加装置等を必要とすることなく、単に同走
査電圧波形を変更するだけでイオンビームの前記照射対
象基板上での走査速度を可変とすることができる。

【００５５】また、請求項１５に記載の発明では、請求
項１４記載のイオンドーピング方法において、前記走査
電圧波形を前記必要イオン注入量の積分値に基づき形成
してドーピングを行うことをその要旨とする。

【００５６】上記ドーピング方法では、イオンビームの
走査速度を必要イオン注入量に反比例させる関係から、
走査経過時間をその時間内に注入された必要イオン注入
量の積分値（ビーム到達位置の関数）として表すことが
できる。また一般に、走査電圧とビーム到達位置とは比
例関係にあるため、走査時間（必要イオン注入量の積分
値）とビーム到達位置との関係から走査時間と走査電圧
との関係、すなわち走査電圧波形を形成することができ
る。このように走査電圧波形を必要イオン注入量の積分
値に基づき形成することにより、好適にイオンビームの
走査速度を変化させることができ、その結果、前記閾値
電圧のばらつきを低減させることができる。

【００５７】

【発明の実施の形態】（第１の実施の形態）以下、本発
明の表示装置をｐ−Ｓｉ（ポリシリコン）形ＴＦＴ液晶
表示装置に具体化した第１の実施の形態を図１〜図３、
及び図７に基づき詳細に説明する。

【００５８】なお、本実施の形態のｐ−Ｓｉ形ＴＦＴ液
晶表示装置においても、その電気的なブロック構成は先
の図１３に例示した従来の液晶表示装置と同様であり、
その図示を割愛するとともに、それら要素についての重
複する説明は割愛する。

【００５９】本実施の形態のｐ−Ｓｉ形ＴＦＴ液晶表示
装置もカラー液晶表示装置であり、図１３に例示したよ
うにｍ×ｎ個の画素６０によって構成される表示部５
０、データドライバ７０、及び走査ドライバ８０等を有
して構成されている。そして、これら各部は同一透明基
板、例えば石英基板上に形成されるとともに、これら各
部を構成するトランジスタはＴＦＴ（薄膜トランジス
タ）として形成されている。

【００６０】このうち、データドライバ７０は、ＣＭＯ
Ｓトランジスタによって構成されるシフトレジスタ及び
ｎチャンネル（ｎ−ｃｈ）トランジスタによって構成さ
れるサンプリングトランジスタＳＴ等を有して構成され
ている。

【００６１】また、各画素６０を構成する画素トランジ
スタ６１は、サンプリングトランジスタＳＴと同様に、
ｎ−ｃｈトランジスタによって構成されている。ただ
し、本実施の形態の表示装置において、画素トランジス
タ６１及びサンプリングトランジスタＳＴの閾値電圧Ｖ
ｔｈは、ＣＭＯＳトランジスタのｎ−ｃｈＴＦＴの閾値
電圧Ｖｔｈよりも低い電圧に設定されている。

【００６２】次に、図１を参照して、本実施の形態の各
ＴＦＴ（薄膜トランジスタ）、すなわち画素トランジス
タ６１、サンプリングトランジスタＳＴ、及びデータド
ライバ７０、走査ドライバ８０のシフトレジスタ等を構
成するＣＭＯＳトランジスタのチャネルドーピングにか
かる製造方法を説明する。

【００６３】その製造に際してはまず、図１（ａ）に示
すように、透明基板１、例えば石英ガラス基板上にプラ
ズマＣＶＤ法や減圧ＣＶＤ法等によりａ−Ｓｉ（アモル
ファスシリコン）を成膜し、ＥＬＡ（エキシマレーザア
ニール）法やＳＰＣ（固相成長）法等によりポリシリコ
ン膜とする。そして、このポリシリコン膜を、上記各Ｔ
ＦＴ用に所定の形状にパターニングする。すなわち、先
の図１４（ａ）に示したのと同様に、ｎ−ｃｈ活性層ポ
リシリコン膜２、ｐ−ｃｈ活性層ポリシリコン膜３、画
素・サンプリングＴＦＴ活性層ポリシリコン膜４にパタ
ーニングする。

【００６４】そして、このパターニングされたポリシリ
コン膜上に、プラズマＣＶＤ法や減圧ＣＶＤ法等により
ゲート絶縁膜５、例えばＳｉＯ２（酸化シリコン）膜を
形成する。

【００６５】続いて図１（ｂ）に示すように、ｐ−ｃｈ
活性層ポリシリコン膜３及び画素・サンプリングＴＦＴ
活性層ポリシリコン膜４を覆うようにレジスト６ａを形
成し、ｎ−ｃｈ活性層ポリシリコン膜２のみに、低濃
度、例えばイオン濃度１．５×１０¹²／ｃｍ²のＢ（ホ
ウ素）イオンをイオン注入法やイオンドーピング法等に
よりドープする。すなわち、本実施の形態においては、
画素・サンプリングＴＦＴ活性層ポリシリコン膜４には
Ｂ（ホウ素）イオンのチャネルドーピングを行なわな
い。

【００６６】続いて図１（ｃ）に示すように、レジスト
６を剥離した後、新たにｎ−ｃｈ活性層ポリシリコン膜
２及び画素・サンプリングＴＦＴ活性層ポリシリコン膜
４を覆うようにレジスト７を形成する。そして、ｐ−ｃ
ｈ活性層ポリシリコン膜３に、低濃度、例えばイオン濃
度１．３×１０¹²／ｃｍ²のＰ（リン）イオンをイオン
注入法やイオンドーピング法等によりドープする。

【００６７】その後は、従来のｐ−Ｓｉ形ＴＦＴ液晶表
示装置の基板素子形成プロセスにしたがって、例えばゲ
ート電極形成、ＬＤＤ（Lightly Doped Drain ）構造の
形成、高濃度イオンのドーピングによるソース・ドレイ
ンの形成等を行うことによって、画素トランジスタ６
１、サンプリングトランジスタＳＴ等のＴＦＴを完成す
る。

【００６８】上述したような本実施の形態の各ＴＦＴの
チャネルドーピング条件、及びその条件によって形成さ
れた各ＴＦＴの閾値電圧Ｖｔｈを図２に示す。同図２に
示されるように、本実施の形態においては画素・サンプ
リングＴＦＴ活性層ポリシリコン膜４にＢ（ホウ素）イ
オンのチャネルドーピングを行なわなかったことによ
り、画素トランジスタ６１及びサンプリングトランジス
タＳＴの閾値電圧Ｖｔｈは、＋１．２Ｖとなり、ＣＭＯ
Ｓトランジスタのｎ−ｃｈＴＦＴの閾値電圧Ｖｔｈ（＋
３．０Ｖ）より１．８Ｖ低くなっている。

【００６９】また、このチャネルドーピング条件によっ
て形成された画素トランジスタ６１を代表としてその電
気特性例を図３に示す。ここで、図３（ａ）は、先の図
１６（ａ）と同様に、画素トランジスタ６１のゲート電
圧Ｖｇに対するドレイン−ソース電流Ｉｄｓの関係を示
したものである。ここでは、液晶駆動電圧ＶＨ及びＶＬ
がそれぞれ「６Ｖ」及び「−６Ｖ」であるとしている。
なお、この液晶駆動電圧ＶＨ及びＶＬの値は、実際に上
記画素電極６２に印加される電圧値とは異なる。

【００７０】また、図３（ｂ）は、図３（ａ）に示す電
気特性において、画素トランジスタ６１のＯＮ（オン）
電圧Ｖｇｏｎ及びＯＦＦ（オフ）電圧Ｖｇｏｆｆをそれ
ぞれ「＋９Ｖ」，「−９Ｖ」とした場合の同トランジス
タ６１のＯＮ電流Ｉｏｎ及びＯＦＦ電流Ｉｏｆｆの値を
示したものである。なお、これらＯＮ電流Ｉｏｎ及びＯ
ＦＦ電流Ｉｏｆｆは、画素トランジスタ６１のドレイン
−ソース電流Ｉｄｓに相当している。

【００７１】同図３（ｂ）に示されるように、画素トラ
ンジスタ６１の閾値電圧Ｖｔｈを＋１．２Ｖとし従来の
閾値電圧Ｖｔｈより低くしたことにより、同トランジス
タ６１のＯＮ電流Ｉｏｎを増加させるとともに、そのＯ
ＦＦ電流Ｉｏｆｆを減少させることができる。

【００７２】その結果、図７に示されるように、従来の
ｐ−Ｓｉ形ＴＦＴ液晶表示装置に比べそのコントラスト
比を向上させ、表示画質を高めることができる。また、
同図７に示されるように、従来と同じコントラスト比を
得る場合にあっては、ドレイン（データ）ドライバ７０
の駆動電圧を低下させることができ、それによって表示
装置としての消費電力を低下させることができる。

【００７３】以上説明したように、本実施の形態の表示
装置によれば、以下のような効果を得ることができる。 （１）本実施の形態では、画素トランジスタ６１及びサ
ンプリングトランジスタＳＴを形成する際に、その画素
及びサンプリングＴＦＴ活性層ポリシリコン膜４への低
濃度Ｂ（ホウ素）イオンのチャネルドーピングを行なわ
ないことにより、同画素トランジスタ６１及びサンプリ
ングトランジスタＳＴの閾値電圧Ｖｔｈを従来に比べ低
く形成することができる。その結果、同トランジスタ６
１，ＳＴのＯＮ電流Ｉｏｎを増加させるとともに、その
ＯＦＦ電流Ｉｏｆｆを減少させることができ、表示装置
としてのコントラスト比を向上させ、表示画質を高める
ことができる。 （２）本実施の形態では、コントラスト比を向上させる
ことができるため、従来と同じコントラスト比を得る場
合にあっては、データドライバ７０の駆動電圧を低下さ
せることができ、それによって表示装置としての消費電
力を低下させることができるとともに信頼性を高めるこ
ともできる。

【００７４】なお、上記第１の実施の形態は以下のよう
な形態で実施することもできる。 ・上記第１の実施の形態においては、本発明の表示装置
をカラー表示するｐ−Ｓｉ形ＴＦＴ液晶表示装置に具体
化した例を示したがこれに限らず、その他、例えばモノ
クロ表示のｐ−Ｓｉ形ＴＦＴ液晶表示装置、あるいは液
晶プロジェクタ用のｐ−Ｓｉ形ＴＦＴ液晶表示装置等に
も適用できる。

【００７５】・上記第１の実施の形態においては、画素
トランジスタ６１及びサンプリングトランジスタＳＴの
閾値電圧Ｖｔｈが、ＣＭＯＳトランジスタのｎ−ｃｈＴ
ＦＴの閾値電圧Ｖｔｈよりも低い電圧に設定される例を
示したが、これに限られない。その他、例えば画素トラ
ンジスタ６１のみがＣＭＯＳトランジスタのｎ−ｃｈＴ
ＦＴの閾値電圧Ｖｔｈよりも低い電圧に設定されるよう
にしてもよい。要は、表示画素部に形成される画素薄膜
トランジスタ及び駆動回路部の出力段に形成されるサン
プリング薄膜トランジスタの少なくとも一方の閾値電圧
が、駆動回路部のＣＭＯＳ回路を構成する薄膜トランジ
スタの閾値電圧よりも低い閾値電圧に設定されてなるも
のであればよい。

【００７６】・上記第１の実施の形態においては、各薄
膜トランジスタをトップゲート型としたが、本発明はボ
トムゲート型にも適応できる。 （第２の実施の形態）次に、本発明の表示装置を、第１
の実施の形態と同様にｐ−Ｓｉ形ＴＦＴ液晶表示装置に
具体化した第２の実施の形態について、図４〜図７に基
づき詳細に説明する。なお、ここでは第１の実施の形態
との相違点を中心に説明する。

【００７７】本実施の形態のｐ−Ｓｉ形ＴＦＴ液晶表示
装置と前記第１の実施の形態のｐ−Ｓｉ形ＴＦＴ液晶表
示装置との相違点は、画素トランジスタ６１、サンプリ
ングトランジスタＳＴ、及びデータドライバ７０，走査
ドライバ８０のシフトレジスタ等を構成するＣＭＯＳト
ランジスタのチャネルドーピングにかかる製造方法が異
なる点にある。

【００７８】図４を参照して本実施の形態におけるチャ
ネルドーピングにかかる製造方法の相違点を説明する。
その製造に際してはまず、図４（ａ）に示すように、第
１の実施の形態と同様、透明基板１、例えば石英ガラス
基板上にプラズマＣＶＤ法や減圧ＣＶＤ法等によりａ−
Ｓｉを成膜し、ＥＬＡ法やＳＰＣ法等により同ａ−Ｓｉ
膜をポリシリコン膜とする。そして、このポリシリコン
膜を、各ＴＦＴ用に所定の形状にパターニングする。す
なわち、ｎ−ｃｈ活性層ポリシリコン膜２、ｐ−ｃｈ活
性層ポリシリコン膜３、画素・サンプリングＴＦＴ活性
層ポリシリコン膜４にパターニングする。

【００７９】そして、このパターニングされたポリシリ
コン膜上に、プラズマＣＶＤ法や減圧ＣＶＤ法等により
ゲート絶縁膜５、例えばＳｉＯ２膜を形成する。続いて
図４（ｂ）に示すように、同じく第１の実施の形態と同
様に、ｐ−ｃｈ活性層ポリシリコン膜３及び画素・サン
プリングＴＦＴ活性層ポリシリコン膜４を覆うようにレ
ジスト６ａを形成し、ｎ−ｃｈ活性層ポリシリコン膜２
のみに、低濃度、例えばイオン濃度１．５×１０¹²／ｃ
ｍ²のＢ（ホウ素）イオンをイオン注入法やイオンドー
ピング法等によりドープする。すなわち、本実施の形態
においても、画素・サンプリングＴＦＴ活性層ポリシリ
コン膜４にはＢ（ホウ素）イオンのチャネルドーピング
を行なわない。

【００８０】続いて図４（ｃ）に示すように、レジスト
６ａを剥離した後、新たにｎ−ｃｈ活性層ポリシリコン
膜２のみを覆うようにレジスト７を形成する。そして、
ｐ−ｃｈ活性層ポリシリコン膜３及び画素・サンプリン
グＴＦＴ活性層ポリシリコン膜４に、低濃度、例えばイ
オン濃度１．３×１０¹²／ｃｍ²のＰ（リン）イオンを
イオン注入法やイオンドーピング法等によりドープす
る。すなわち、本実施の形態においては、画素・サンプ
リングＴＦＴ活性層ポリシリコン膜４にＢ（ホウ素）イ
オンのチャネルドーピングを行なわず、Ｐ（リン）イオ
ンのチャネルドーピングを行う。

【００８１】その後は、第１の実施の形態と同様に、従
来のｐ−Ｓｉ形ＴＦＴ液晶表示装置の基板素子形成プロ
セスにしたがって、画素トランジスタ６１、サンプリン
グトランジスタＳＴ等のＴＦＴを完成する。

【００８２】上述したような本実施の形態の各ＴＦＴの
チャネルドーピング条件、及びその条件によって形成さ
れた各ＴＦＴの閾値電圧Ｖｔｈを図５に示す。同図５に
示されるように、本実施の形態においては画素・サンプ
リングＴＦＴ活性層ポリシリコン膜４にＢイオンのチャ
ネルドーピングを行なわず、Ｐイオンのチャネルドーピ
ングを行うことにより、画素トランジスタ６１及びサン
プリングトランジスタＳＴの閾値電圧Ｖｔｈは−０．２
Ｖとなって、第１の実施の形態に比べさらに低下させる
ことができる。

【００８３】また、このチャネルドーピング条件によっ
て形成された画素トランジスタ６１を代表としてその電
気特性例を図６に示す。ここで、図６（ａ）は、先の図
３（ａ）と同様に、画素トランジスタ６１のゲート電圧
Ｖｇに対するドレイン−ソース電流Ｉｄｓの関係を示し
たものである。ここでは、液晶駆動電圧ＶＨ及びＶＬが
それぞれ「６Ｖ」及び「−６Ｖ」であるとしている。

【００８４】また、図６（ｂ）は、図６（ａ）に示す電
気特性において、画素トランジスタ６１のＯＮ（オン）
電圧Ｖｇｏｎ及びＯＦＦ（オフ）電圧Ｖｇｏｆｆをそれ
ぞれ「＋９Ｖ」，「−９Ｖ」とした場合の同トランジス
タ６１のＯＮ電流Ｉｏｎ及びＯＦＦ電流Ｉｏｆｆの値
を、先の従来例及び第１の実施の形態のデータとともに
示したものである。

【００８５】同図６（ｂ）に示されるように、本実施の
形態においては画素トランジスタ６１の閾値電圧Ｖｔｈ
を−０．２Ｖとし、第１の実施の形態の閾値電圧Ｖｔｈ
よりさらに低くしたことにより、画素トランジスタ６１
のＯＮ電流Ｉｏｎをさらに増加させるとともに、そのＯ
ＦＦ電流Ｉｏｆｆをさらに減少させることができる。

【００８６】その結果、図７に示されるように、第１の
実施の形態に比べさらにそのコントラスト比を向上さ
せ、表示画質を高めることができる。また、同図７に示
されるように、従来と同じコントラスト比を得る場合に
あっては、ドレイン（データ）ドライバ７０の駆動電圧
をさらに低下させることができ、それによって表示装置
としての消費電力を大きく低下させることができる。

【００８７】以上説明したように、本実施の形態の表示
装置によれば、以下のような効果を得ることができる。 （１）本実施の形態では、画素トランジスタ６１及びサ
ンプリングトランジスタＳＴを形成する際にその画素及
びサンプリングＴＦＴ活性層ポリシリコン膜４への低濃
度Ｂ（ホウ素）イオンのチャネルドーピングを行なわ
ず、Ｐイオンのチャネルドーピングを行ことにより、同
画素トランジスタ６１及びサンプリングトランジスタＳ
Ｔの閾値電圧Ｖｔｈを従来に比べ大きく低下させること
ができる。その結果、同トランジスタ６１，ＳＴのＯＮ
電流Ｉｏｎをさらに増加させるとともに、そのＯＦＦ電
流Ｉｏｆｆもさらに減少させることができ、表示装置と
してのコントラスト比をさらに向上させ、表示画質を高
めることができる。 （２）本実施の形態では、コントラスト比を大きく向上
させることができるため、従来と同じコントラスト比を
得る場合にあっては、データドライバ７０の駆動電圧を
さらに低下させることができ、それによって表示装置と
しての消費電力を大きく低下させることができるととも
に信頼性を高めることもできる。なお、上記第２の実施
の形態は以下のような形態で実施することもできる。

【００８８】・上記第２の実施の形態においても、画素
トランジスタ６１及びサンプリングトランジスタＳＴの
閾値電圧Ｖｔｈが、ＣＭＯＳトランジスタのｎ−ｃｈＴ
ＦＴの閾値電圧Ｖｔｈよりも低い電圧に設定される例を
示したが、これに限られない。要は、表示画素部に形成
される画素薄膜トランジスタ及び駆動回路部の出力段に
形成されるサンプリング薄膜トランジスタの少なくとも
一方の閾値電圧が、駆動回路部のＣＭＯＳ回路を構成す
る薄膜トランジスタの閾値電圧よりも低い閾値電圧に設
定されてなるものであればよい。

【００８９】・上記第２の実施の形態においては、各薄
膜トランジスタをトップゲート型としたが、本発明はボ
トムゲート型にも適応できる。 （第３の実施の形態）最近の表示装置、例えば液晶表示
装置等の大型化に伴い、同液晶表示装置が多面取りされ
る透明基板（マザーガラス基板等）はさらに大型化する
傾向にあり、同マザーガラス基板にＴＦＴ（薄膜トラン
ジスタ）を形成するための活性層ポリシリコン膜等の形
成時、マザーガラス基板内においてその膜厚を均一に制
御することも困難なものとなっている。そのため、この
活性層ポリシリコン膜の成膜等、その膜厚の不均一性等
に起因して、上記ＴＦＴの閾値電圧にばらつきが存在す
ることとなっている。このような閾値電圧のばらつき
は、例えば液晶表示装置にあっては、その表示画面の不
均一性の要因ともなる。

【００９０】本発明のイオンドーピング方法は、表示装
置、例えばｐ−Ｓｉ形ＴＦＴ液晶表示装置の製造にあた
って、画素トランジスタ、サンプリングトランジスタ等
のＴＦＴ（薄膜トランジスタ）の形成にかかるチャネル
ドーピングに適用され、こうした閾値電圧Ｖｔｈのばら
つき等を改善するためのイオンドーピング方法である。

【００９１】まず最初に、このイオンドーピング方法の
原理を図８及び図９を参照して説明する。一般に、図８
に示されるようなイオン注入装置から発射されたイオン
ビームの基板到達位置（以下、単にビーム到達位置とい
う）ｘと、同イオン注入装置の走査電源２２から走査電
極２１に印加される走査電界Ｅ（走査電圧）との関係
は、電荷量をｑ、走査電極２１の長さをｌ、イオンビー
ムの速度をｖ、走査電極２１と基板との距離をＬとする
と、以下に示す式（１）にて表わされる。 ｘ＝ （ｑｌＬ／ｍｖ²）Ｅ（ｔ） ………… （１） Ｌ≫｜ｘ｜の条件下では、上記式（１）は以下に示す式
（２）で示され、ビーム到達位置ｘは走査電界Ｅにほぼ
比例する。 ｘ ∝ Ｅ（ｔ） ………… （２） また、基板上のある一点ｘ＝ｘ１におけるイオン注入量
Ｄ（ｘ）は、基板上のイオンビーム走査速度ｄｘ／ｄｔ
に反比例し、走査周波数ｆに比例するため、上記式
（２）より Ｄ（ｘ＝ｘ１）∝ ｆ × １／（ｄ｜Ｅ｜／ｄｔ） ………… （３） なる関係となる。

【００９２】一般的には基板内の注入量Ｄ（ｘ）を一定
とするドーピング制御が行われ、その際、上記式（３）
の左辺の値を一定とするように、具体的には、イオンビ
ーム走査速度（ｄ｜ｘ｜／ｄｔ）を一定とするように、
（ｄ｜Ｅ｜／ｄｔ）が一定である三角波の走査電圧が走
査電極２１に印加される。

【００９３】逆に閾値電圧Ｖｔｈの基板上のばらつきを
改善する場合には、走査周波数ｆを一定とした場合、
（ｄｔ／ｄ｜Ｅ｜）を必要とされるイオン注入量Ｄ
（ｘ）に比例するように制御すればよい。このとき、基
板上のイオンビーム走査速度ｄｘ／ｄｔを必要イオン注
入量Ｄ（ｘ）に反比例させてイオンドーピングを行うこ
ととなる。すなわち、必要イオン注入量Ｄ（ｘ）が多い
ときにはイオンビーム走査速度ｄｘ／ｄｔを遅めるよう
に、逆に必要イオン注入量Ｄ（ｘ）が少ないときにはイ
オンビーム走査速度ｄｘ／ｄｔを早めるような走査電圧
波形を走査電極２１に印加するようにすればよい。

【００９４】そこで、本イオンドーピング方法において
は、まずイオンドーピングを行わずに所定基板上に作成
されたＴＦＴの閾値電圧Ｖｔｈを、所定の測定点で測定
する。その閾値電圧Ｖｔｈ（ｘ）の分布を図９（ａ）に
示す。

【００９５】そして目標閾値電圧をＶｔｈｔとそれら測
定した閾値電圧Ｖｔｈ（ｘ）との偏差をΔＶｔｈ（ｘ）
とすると、 ΔＶｔｈ（ｘ）＝Ｖｔｈｔ − Ｖｔｈ（ｘ） ………… （４） となる（図９（ａ）参照）。

【００９６】ここで、閾値電圧Ｖｔｈ（ｘ）を目標閾値
電圧Ｖｔｈｔとするために必要とされる例えばチャネル
ドーピングのドーズ量（イオン注入量）Ｄ（ｘ）と上記
偏差量ΔＶｔｈ（ｘ）との関係を ΔＶｔｈ（ｘ）＝ｋ１×Ｄ（ｘ）（ｋ１：比例定数） ………… （５） の比例関係にあるとすると、チャネルドーピングを行う
べきドーズ量Ｄ（ｘ）は Ｄ（ｘ）＝１／ｋ１×ΔＶｔｈ（ｘ） ………… （６） となる。なお、ここで偏差量ΔＶｔｈ（ｘ）とドーズ量
Ｄ（ｘ）の関係、すなわち比例定数ｋ１は実験等により
決定される。

【００９７】この式（６）と前記式（３）との関係によ
り ΔＶｔｈ（ｘ）＝ｋ２×｜ｄｔ／ｄＥ｜（ｋ２＝ｋ１・ｆ） ……（７） となる。さらに、式（１）の関係から ΔＶｔｈ（ｘ）＝ｋ３×｜ｄｔ／ｄｘ｜ （ ｋ３＝（ｆｍｖ²）／（ｋ１ｑｌＬ） ） ……（８） となる。

【００９８】ここでΔＶｔｈ（ｘ）は時間ｔには無関係
な値であるので、式（８）から ｄｔ＝ （ΔＶｔｈ（ｘ）／ｋ３）ｄｘ ………… （９） となる。

【００９９】この式（９）の微分方程式を解けば、時間
ｔとビーム到達位置ｘ、すなわち走査電界Ｅ（式（２）
参照）との関係が得られ、基板上に作成されたＴＦＴの
閾値電圧Ｖｔｈ（ｘ）を目標閾値電圧Ｖｔｈｔ近傍の均
一な値とするための走査電界（電圧）Ｅ波形が得られる
こととなる。なお、式（６）の関係から、同式（９）の
偏差量ΔＶｔｈ（ｘ）をドーズ量Ｄ（ｘ）に置き換える
こともできる。

【０１００】実際には、先の図９（ｂ）に示す偏差量Δ
Ｖｔｈ（ｘ）のグラフから同偏差量ΔＶｔｈ（ｘ）の積
分値Ｓ（ｘ）を求め、図９（ｃ）に示すように、この積
分値Ｓ（ｘ）に実験等で決定される所定係数ｋを積算し
たものをビーム到達位置ｘの関数としてグラフ化する。

【０１０１】そして、このグラフの縦横両軸を入れ替え
たものを半周期としその半周期と時間対称の半周期を時
間軸方向につなげて１周期とし、さらにこの１周期を連
続させて図９（ｄ）に示すような連続波形とする。

【０１０２】上述したような原理に基づき作成される、
同図９（ｄ）に示すような印加電圧波形を走査電極２１
に印加してイオンドーピングを行う場合にあっては、ｄ
Ｅ／ｄｔ、すなわちはイオンビーム走査速度ｄｘ／ｄｔ
は一定ではなく、このようにイオンビーム走査速度ｄｘ
／ｄｔを一定とせず基板位置に応じて同基板内へのイオ
ン注入量Ｄ（ｘ）を変化させることにより、閾値電圧Ｖ
ｔｈを目標閾値電圧Ｖｔｈｔ近傍に均一化することがで
きるようになる。

【０１０３】次に、本発明のイオンドーピング方法を液
晶表示装置、例えばｐ−Ｓｉ形ＴＦＴ液晶表示装置の製
造に適用した第３の実施の形態を図１０〜図１２に基づ
き詳細に説明する。なお、本実施の形態のイオンビーム
の走査は点走査とし、その走査方向はドーキング基板の
ｘ軸方向とする。

【０１０４】まず、チャネルドーピングを行なわずにマ
ザー基板１Ａ上に形成されたＴＦＴ、例えば画素トラン
ジスタの閾値電圧Ｖｔｈの測定を、例えば図１０（ａ）
の黒点にて示す測定点にて行う。このような測定点で測
定された閾値電圧Ｖｔｈのｘ方向の分布例を図１０
（ｂ）に示す。

【０１０５】続いて図１０（ｂ）から上記目標閾値電圧
Ｖｔｈｔに対する偏差量ΔＶｔｈ（ｘ）を求め、先の式
（６）から閾値電圧Ｖｔｈを均一にするためのドーズ量
Ｄ（ｘ）を求める。このドーズ量Ｄ（ｘ）を図１０
（ｃ）に示す。そして、このドーズ量Ｄ（ｘ）（偏差量
ΔＶｔｈ（ｘ））の積分値に基づき、先の図９（ｃ）に
示したようなビーム到達位置ｘと時間ｔとのグラフを求
めるのであるが、本実施の形態においては、その処理を
単純化するために近似化して行う。

【０１０６】すなわち、図１０（ｃ）に示すように、ド
ーズ量Ｄ（ｘ）（イオンビームの走査速度の逆数と等
価）を、例えばｄ１からｄ６までの６値に分割し、それ
ぞれ分割されたドーズ量を、次の図１０（ｄ）に示すｔ
−ｘ曲線の傾きである傾きα１からα６に対応させる。
すなわち、ここでは必要ドーズ量Ｄ（ｘ）曲線を図１０
（ｃ）に一点鎖線で示すドーズ量Ｄ（ｘ）曲線に近似す
る。

【０１０７】このように近似されたドーズ量Ｄ（ｘ）曲
線の積分値から求められるｔ−ｘ曲線を、図１０（ｄ）
に示す。そして先図９（ｄ）と同様に、このｔ−ｘ曲線
の縦横両軸を入れ替えたものを半周期としその半周期と
時間対称の半周期を時間軸方向につなげて１周期とし、
さらにこの１周期を連続させて図１１に示すような走査
電界Ｅ（走査電圧）波形とする。なお、本実施の形態に
おいては、上記ドーズ量Ｄ（ｘ）曲線の近似により、上
記ｔ−ｘ曲線の作成が容易となるとともに、上記走査電
界Ｅ（走査電圧）波形の作成も容易となる。

【０１０８】このようにｄＥ／ｄｔ（ｄｘ／ｄｔ）が一
定でない走査電界Ｅ（ｔ）を用いて画素トランジスタの
チャネルドーピングを行うことにより、図１０（ｂ）に
示したように同チャネルドーピングを行わなかった場合
にはｘ方向にばらついていた同画素トランジスタの閾値
電圧Ｖｔｈ（ｘ）を、図１２に示すように、目標閾値電
圧Ｖｔｈｔ近傍の値に均一化することができるようにな
る。

【０１０９】なお、従来、図１０（ｂ）に示す平均偏差
量ΔＶｔｈａに基づく平均ドーズ量Ｄａｖ（図１０
（ｃ）参照）によってチャネルドーピングを行い、閾値
電圧Ｖｔｈを目標閾値電圧Ｖｔｈｔに近似させるチャネ
ルドーピング方法もあるが、この方法によっては、図１
０（ｂ）に示す閾値電圧Ｖｔｈ曲線を上に並行移動する
だけにすぎず、閾値電圧Ｖｔｈ（ｘ）を目標閾値電圧Ｖ
ｔｈｔ近傍の値に均一化することはできない。

【０１１０】以上説明したように、本実施の形態のイオ
ンドーピング方法によれば、以下のような効果を得るこ
とができる。 （１）本実施の形態では、ｐ−Ｓｉ形ＴＦＴ液晶表示装
置の画素トランジスタを形成する際、そのチャネルドー
ピングを行うにあたって、イオン注入装置のイオンビー
ム走査速度ｄｘ／ｄｔを一定とせず、基板位置による必
要イオン注入量（ドーズ量）Ｄ（ｘ）に応じて変化させ
る。その結果、閾値電圧Ｖｔｈを目標閾値電圧Ｖｔｈｔ
近傍に均一化することができるようになる。

【０１１１】（２）本実施の形態では、基板位置による
必要イオン注入量Ｄ（ｘ）に応じて変化させるイオンビ
ーム走査速度ｄｘ／ｄｔを決定する際、すなわち走査電
極２１に印加する走査電界Ｅ（ｔ）を決定する際に、必
要イオン注入量Ｄ（ｘ）を６値に分割する近似化を行う
ため、同走査電界Ｅ（ｔ）の決定を容易化することがで
きる。

【０１１２】なお、上記第３の実施の形態は以下のよう
な形態で実施することもできる。 ・上記第３の実施の形態においては、必要イオン注入量
（ドーズ量）（ｘ）を６値に分割する例を示したが、同
必要ドーズ量Ｄ（ｘ）の分割数は任意である。さらに、
分割せず必要ドーズ量Ｄ（ｘ）をそのまま積分して上記
ｔ−ｘ曲線を決定するようにしてもよい。

【０１１３】・上記第３の実施の形態においては、イオ
ンビームの走査を点走査とし、その走査方向をドーピン
グ基板のｘ軸方向とする例を示したが、これに限られな
い。その他、イオンビームの走査方向にドーピング基板
のｙ軸方向を追加したｘ−ｙ軸走査をする場合にも適用
することができる。また、イオンビームの走査を線走査
とする場合にも、本イオンドーピング方法を適用するこ
とはできる。

【０１１４】さらに、イオンビームをドーピング基板ｙ
軸方向に線状とし同基板ｘ軸方向に線走査する場合にあ
って、同基板ｙ軸方向の閾値電圧Ｖｔｈのばらつきを低
減させるための必要イオン注入量（ドーズ量）Ｄ（ｙ）
は、例えば、複数のダイポール（マルチダイポール）か
らなり磁界によってイオンビームを偏向させるプロファ
イルコントローラ内に同線状イオンビームを通過させて
得ることができる。その際、必要ドーズ量Ｄ（ｙ）と偏
差量ΔＶｔｈ（ｙ）との関係を先の式（５）に示したの
と同様に ΔＶｔｈ（ｙ）＝Ｋ×Ｄ（ｙ）（Ｋ：比例定
数） とし、この関係に基づき線状イオンビームのｙ軸
方向の偏向プロファイルを決定するようにすればよい。
なお、この場合において基板ｘ軸方向の線走査は、ドー
ピング基板を同ｘ軸方向に変速走査（移動）させて行
う。

【０１１５】・上記第３の実施の形態においては、本イ
オンドーピング方法をｐ−Ｓｉ形ＴＦＴ液晶表示装置の
画素トランジスタを形成する際のチャネルドーピングに
適用する例を示したが、これに限られない。その他、ト
ランジスタの閾値電圧Ｖｔｈを所定電圧の近傍に均一化
するためのあらゆるイオンドーピングに適用することが
できる。さらに、トランジスタの閾値電圧Ｖｔｈのばら
つき低減に適用する例に限られず、その他、例えばＬＤ
Ｄ（Lightly Doped Drain ）の抵抗値のばらつき低減等
にも適用することができる。

【０１１６】・上記第３の実施の形態においては、イオ
ンビームの走査速度を基板位置による必要イオン注入量
に応じて変化させる例を示したがこれに限られない。ま
た、イオンビームを電界により偏向させて固定された基
板上での走査速度を変化させる静電スキャン方式の例を
示したが、逆に、イオンビームを偏向させずにその照射
方向を一定とし、基板を移動させその移動速度を変化さ
せるメカニカルスキャン方式としてもよい。要は、イオ
ンドーピング方法として、イオンビームとその照射対象
基板とを相対的に変位させ、イオンビームの照射対象基
板上での走査速度を可変としてドーピングを行うもので
あればよい。

【０１１７】

【発明の効果】本発明の表示装置及びその製造方法によ
れば、画素薄膜トランジスタ及び駆動回路部の出力段に
形成されるサンプリング薄膜トランジスタの少なくとも
一方の閾値電圧が同駆動回路部のＣＭＯＳ回路を構成す
る薄膜トランジスタの閾値電圧より低い閾値電圧に設定
されるものであることにより、画素薄膜トランジスタの
オン・オフ電流比が大きくとれ、表示装置としての表示
画質を向上させることができる。また、上記閾値電圧の
設定にあたってのチャネルドーピングをイオン注入装置
によって行う際、そのイオンビームの走査速度を必要イ
オン注入量に反比例させることにより、同閾値電圧のば
らつきを低減することができる。

【０１１８】本発明のイオンドーピング方法によれば、
イオンビームの照射対象基板上での走査速度を可変とし
て、例えば必要イオン注入量に反比例させてドーピング
を行うことにより、ＴＦＴ（薄膜トランジスタ）の閾値
電圧等のばらつきを低減することができる。

【図面の簡単な説明】

【図１】この発明にかかる表示装置の第１の実施形態の
製造方法を示す断面図。

【図２】同第１の実施の形態にかかるチャネルドーピン
グの形態及び閾値電圧を示す説明図。

【図３】同第１の実施の形態にかかる画素トランジスタ
の電気特性を示す説明図。

【図４】この発明にかかる表示装置の第２の実施形態の
製造方法を示す断面図。

【図５】同第２の実施の形態にかかるチャネルドーピン
グの形態及び閾値電圧を示す説明図。

【図６】同第２の実施の形態にかかる画素トランジスタ
の電気特性を示す説明図。

【図７】データドライバ駆動電圧とコントラスト比との
関係を示すグラフ。

【図８】イオンビームの走査態様を示す説明図。

【図９】この発明にかかる第３の実施形態の原理を示す
説明図。

【図１０】同第３の実施形態にかかる走査電圧波形を求
めるための説明図。

【図１１】同第３の実施形態にかかる走査電圧波形を示
すグラフ。

【図１２】同第３の実施形態にかかる閾値電圧の分布を
示すグラフ。

【図１３】表示装置の電気的構成を示すブロック図。

【図１４】従来の表示装置の製造方法を示す断面図。

【図１５】同従来の表示装置にかかるチャネルドーピン
グの形態及び閾値電圧を示す説明図。

【図１６】同従来の表示装置にかかる画素トランジスタ
の電気特性を示す説明図。

【符号の説明】

１…透明基板、１Ａ…マザー透明基板、２…ＣＭＯＳの
ｎ−ｃｈＴＦＴ用活性層ポリシリコン膜、３…ＣＭＯＳ
のｐ−ｃｈＴＦＴ用活性層ポリシリコン膜、４…画素及
びサンプリングＴＦＴ用活性層ポリシリコン膜、５…ゲ
ート酸化膜、６ａ，７…レジスト、５０…表示部、６０
…画素、６１…画素トランジスタ、６２…画素電極、６
３…共通電極 、６４…蓄積電極 、６５…対向電極
、７０…データドライバ、８０…走査ドライバ、Ｃｓ
…補助容量、ＬＣ…液晶、ＳＴ…サンプリングトランジ
スタ。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/265 Ｈ０１Ｌ 21/265 Ｔ 29/786 29/78 ６１２Ｂ Ｆターム(参考） 2H092 GA59 JA25 JA29 JA38 JA42 JA44 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 KA12 KA16 KA18 MA07 MA08 MA13 MA17 MA22 MA27 MA29 MA30 MA35 MA37 MA41 NA24 NA25 PA06 5C034 CC04 CC05 CD04 5C094 AA02 BA03 BA43 CA19 DA14 DA15 EA04 EA07 EB02 FB12 FB15 5F110 AA06 AA08 BB04 CC01 CC07 DD02 DD03 FF02 FF30 FF32 GG02 GG13 GG32 GG34 GG45 GG47 GG51 GG52 HM15 PP03 5G435 AA00 BB12 EE34 GG21 KK05

Claims (15)

【特許請求の範囲】
1. 【請求項１】表示画素部と駆動回路部とが同一絶縁基板
   上に形成されるドライバ一体型の表示装置において、 前記表示画素部を構成する薄膜トランジスタは、前記駆
   動回路部を構成する薄膜トランジスタよりも低い閾値電
   圧に設定されてなることを特徴とする表示装置。
2. 【請求項２】表示画素部と駆動回路部とが同一絶縁基板
   上に形成されるドライバ一体型の表示装置において、 前記表示画素部を構成する薄膜トランジスタは、前記駆
   動回路部のＣＭＯＳ回路を構成する薄膜トランジスタよ
   りも低い閾値電圧に設定されてなることを特徴とする表
   示装置。
3. 【請求項３】表示画素部と駆動回路部とが同一絶縁基板
   上に形成されるドライバ一体型の表示装置において、 前記表示画素部に形成される画素薄膜トランジスタ及び
   前記駆動回路部の出力段に形成されるサンプリング薄膜
   トランジスタの少なくとも一方の閾値電圧が、前記駆動
   回路部のＣＭＯＳ回路を構成する薄膜トランジスタの閾
   値電圧よりも低い閾値電圧に設定されてなることを特徴
   とする表示装置。
4. 【請求項４】表示画素部と駆動回路部とを同一絶縁基板
   上に形成するドライバ一体型の表示装置の製造方法にお
   いて、 前記表示画素部を構成する薄膜トランジスタの閾値電圧
   が前記駆動回路部を構成する薄膜トランジスタの閾値電
   圧よりも低くなるようにそれら閾値電圧のコントロール
   を行うことを特徴とする表示装置の製造方法。
5. 【請求項５】表示画素部と駆動回路部とを同一絶縁基板
   上に形成するドライバ一体型の表示装置の製造方法にお
   いて、 前記表示画素部を構成する薄膜トランジスタの閾値電圧
   が前記駆動回路部のＣＭＯＳ回路を構成する薄膜トラン
   ジスタの閾値電圧よりも低くなるようにそれら閾値電圧
   のコントロールを行うことを特徴とする表示装置の製造
   方法。
6. 【請求項６】表示画素部と駆動回路部とを同一絶縁基板
   上に形成するドライバ一体型の表示装置の製造方法にお
   いて、 前記表示画素部に形成される画素薄膜トランジスタ及び
   前記駆動回路部の出力段に形成されるサンプリング薄膜
   トランジスタの少なくとも一方の閾値電圧が、前記駆動
   回路部のＣＭＯＳ回路を構成する薄膜トランジスタの閾
   値電圧よりも低くなるようにそれら閾値電圧のコントロ
   ールが行われることを特徴とする表示装置の製造方法。
7. 【請求項７】請求項６記載の表示装置の製造方法におい
   て、 前記絶縁基板上に前記画素薄膜トランジスタ、サンプリ
   ング薄膜トランジスタ、及びＣＭＯＳ回路を構成する薄
   膜トランジスタを形成するための活性層となるポリシリ
   コン膜を形成する工程と、 前記ＣＭＯＳ回路を構成する薄膜トランジスタのうちの
   ｐチャンネルトランジスタ、前記画素薄膜トランジス
   タ、及び前記サンプリング薄膜トランジスタを形成する
   活性層ポリシリコン膜にはマスキングをし、前記ＣＭＯ
   Ｓ回路を構成する薄膜トランジスタのうちのｎチャンネ
   ルトランジスタを形成する活性層ポリシリコン膜にのみ
   チャンネル領域を形成するための低濃度不純物をドーピ
   ングする工程と、 前記ＣＭＯＳ回路を構成する薄膜トランジスタのうちの
   ｎチャンネルトランジスタ、前記画素トランジスタ、及
   び前記サンプリング薄膜トランジスタを形成する活性層
   ポリシリコン膜にはマスキングをし、前記ＣＭＯＳ回路
   を構成する薄膜トランジスタのうちのｐチャンネルトラ
   ンジスタを形成する活性層ポリシリコン膜にのみチャン
   ネル領域を形成するための低濃度不純物をドーピングす
   る工程とを備えることを特徴とする表示装置の製造方
   法。
8. 【請求項８】請求項６記載の表示装置の製造方法におい
   て、 前記絶縁基板上に前記画素薄膜トランジスタ、サンプリ
   ング薄膜トランジスタ、及びＣＭＯＳ回路を構成する薄
   膜トランジスタを形成するための活性層となるポリシリ
   コン膜を形成する工程と、 前記ＣＭＯＳ回路を構成する薄膜トランジスタのうちの
   ｐチャンネルトランジスタ、前記画素薄膜トランジス
   タ、及び前記サンプリング薄膜トランジスタを形成する
   活性層ポリシリコン膜にはマスキングをし、前記ＣＭＯ
   Ｓ回路を構成する薄膜トランジスタのうちのｎチャンネ
   ルトランジスタを形成する活性層ポリシリコン膜にのみ
   チャンネル領域を形成するための低濃度不純物をドーピ
   ングする工程と、 前記ＣＭＯＳ回路を構成する薄膜トランジスタのうちの
   ｎチャンネルトランジスタを形成する活性層ポリシリコ
   ン膜にのみマスキングをし、前記ＣＭＯＳ回路を構成す
   る薄膜トランジスタのうちのｐチャンネルトランジス
   タ、前記画素薄膜トランジスタ、及び前記サンプリング
   薄膜トランジスタを形成する活性層ポリシリコン膜には
   チャンネル領域を形成するための低濃度不純物をドーピ
   ングする工程とを備えることを特徴とする表示装置の製
   造方法。
9. 【請求項９】請求項７または８記載の表示装置の製造方
   法において、 前記低濃度不純物のドーピングを、イオンビームと前記
   絶縁基板とを相対的に変位させつつ同イオンビームを同
   絶縁基板上で走査させるイオン注入装置による不純物イ
   オンの注入によって行うとともに、 前記イオンビームの前記絶縁基板上での走査速度を、前
   記トランジスタ閾値電圧を所定の目標トランジスタ閾値
   電圧とするために必要なイオン注入量に反比例させて行
   うことを特徴とする表示装置の製造方法。
10. 【請求項１０】前記イオン注入装置はイオンビームを前
    記絶縁基板上で走査させる走査電極を備えるものであ
    り、該走査電極に印加する走査電圧波形により前記走査
    速度を必要なイオン注入量に反比例させて可変とする請
    求項９記載の表示装置の製造方法。
11. 【請求項１１】前記走査電圧波形を前記必要イオン注入
    量の積分値に基づき形成する請求項１０記載の表示装置
    の製造方法。
12. 【請求項１２】イオンビームとその照射対象基板とを相
    対的に変位させつつ同イオンビームを同照射対象基板上
    で走査させるイオン注入装置を用いて前記基板に対する
    イオンドーピングを行うイオンドーピング方法におい
    て、 前記イオンビームの前記照射対象基板上での走査速度を
    可変としてドーピングを行うことを特徴とするイオンド
    ーピング方法。
13. 【請求項１３】前記走査速度を必要イオン注入量に反比
    例させてドーピングを行う請求項１２記載のイオンドー
    ピング方法。
14. 【請求項１４】前記イオン注入装置はイオンビームを前
    記照射対象基板上で走査させる走査電極を備えるもので
    あり、該走査電極に印加する走査電圧波形により前記走
    査速度を可変とする請求項１２または１３記載のイオン
    ドーピング方法。
15. 【請求項１５】前記走査電圧波形を前記必要イオン注入
    量の積分値に基づき形成してドーピングを行う請求項１
    ４記載のイオンドーピング方法。