JP2001085387A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001085387A
JP2001085387A JP25959599A JP25959599A JP2001085387A JP 2001085387 A JP2001085387 A JP 2001085387A JP 25959599 A JP25959599 A JP 25959599A JP 25959599 A JP25959599 A JP 25959599A JP 2001085387 A JP2001085387 A JP 2001085387A
Authority
JP
Japan
Prior art keywords
film
etching
substrate
silicon
organic silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25959599A
Other languages
English (en)
Other versions
JP3660170B2 (ja
Inventor
Shoji Seta
渉二 瀬田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25959599A priority Critical patent/JP3660170B2/ja
Publication of JP2001085387A publication Critical patent/JP2001085387A/ja
Application granted granted Critical
Publication of JP3660170B2 publication Critical patent/JP3660170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ダストの発生のない精度の高い半導体装置を
提供しうる製造方法を提供することである。 【解決手段】 半導体基板上に単数もしくは複数のSi
O2もしくはSi3N4を主成分とする絶縁層を形成する
工程と、前記半導体基板外縁部から半導体基板表面にか
けて、前記絶縁層上に有機シリコン化合物膜を形成する
工程と、前記有機シリコン化合物膜上にレジスト膜を形
成する工程と、前記レジスト膜を、露光現像によりパタ
ーンニングを行う工程と、前記半導体基板外縁部近傍の
前記有機シリコンに選択的にエネルギー照射を行い、被
照射部を前記絶縁層より耐エッチング性の高い膜に変質
させる工程と、前記被照射部をエッチングマスクとして
前記絶縁層をエッチングする工程を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にドライエッチング法を用いたトレン
チ、ビアホール、もしくはコンタクトホールの形成工程
を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】近年の半導体記憶装置の製造では、トレ
ンチキャパシタの高密度集積化に伴い、開口部の寸法に
較べトレンチ深さが極めて大きい高アスペクト比のトレ
ンチ形成が必要となってきた。
【0003】図6(a)〜図6(d)は、このようなシ
リコントレンチキャパシタの作製方法例を示す工程図で
ある。ここでは例えばトレンチの開口径が約0.2μ
m、深さ6μm〜7μmの高アスペクト比トレンチの形
成工程を示している。
【0004】同図に示すように、シリコントレンチのエ
ッチングに際しては、まず、シリコン基板110上に、
シリコントレンチを形成するときにエッチングマスクと
なる絶縁層を積層形成する。即ち、まず基板表面を熱酸
化し、膜厚約8nmの熱酸化膜(SiO)115を形
成し、続いてこの上に減圧CVD法を用いて膜厚約22
0nmのシリコン窒化膜(Si3)120を形成
し、さらにその上にプラズマCVD法を用いて膜厚約1
000nmの厚いTEOS(Teara Ethoxy Silane)
膜130を形成する。このとき減圧CVD法ではなくプ
ラズマCVD法を用いてTEOS膜を成膜するのは、後
工程で行うTEOS膜の剥離を容易にするためである。
【0005】次に、これらの積層された絶縁層上にレジ
ストマスクを形成する。ただし、開口径0.2μmの微
細な開口パターンを形成する場合は、図6(a)に示す
ように、レジスト膜150の下に反射防止膜140を形
成する。この反射防止膜140は、露光光が界面で反射
することによるレジストパターンの劣化を抑制する働き
がある。反射防止膜140としては、例えば塗布法で簡
単に形成可能で、レジストともに剥離可能なポリシラン
膜等を用いる。
【0006】図6(b)に示すように、レジストパター
ンを形成したら、これをエッチングマスクとし、RIE
(Reactive Ion Etching)法を用いて反射防止膜14
0、TEOS膜130、シリコン窒化膜120、及び熱
酸化膜115からなる積層酸化膜をエッチングする。残
ったレジスト膜150と反射防止膜140は、酸素アッ
シャー等を用いて、図6(c)に示すように剥離除去す
る。
【0007】この後、図6(d)に示すように、RIE
法を用いて積層絶縁膜をエッチングマスクとしてシリコ
ン基板110をドライエッチングし、深さ約5〜6μm
程度のシリコントレンチ160を形成する。
【0008】
【発明が解決しようとする課題】上述する従来のシリコ
ントレンチ形成方法において、基板の外縁部に注目する
と、次のような問題が生じていた。
【0009】図6(a)に示すように、拡散性の良好な
減圧CVD法を用いて、しかも基板を水平面に垂直にた
てた状態で成膜を行うシリコン窒化膜120の場合はシ
リコン基板の表面、周辺部のみならず裏面にもほぼ均一
な厚みの膜が形成できる。これに対し、プラズマCVD
法で形成されるTEOS膜130や塗布法で形成される
反射防止膜140は、基板を水平にした状態で成膜を行
うことに加えて、減圧CVDほどにはガスの拡散性がよ
くないため、主に基板表面のみに形成され基板の外縁周
辺の膜厚が薄くなる傾向がある。
【0010】また、レジストパターンは通常シリコン基
板110の外縁部までは形成されないので、レジストパ
ターン形成後の基板外縁部では反射防止膜140が露出
した状態になる。通常、反射防止膜140自体は耐エッ
チング性を有さないため、シリコントレンチ形成のため
に積層絶縁膜(115,120,130)をエッチング
する際には、基板外縁部のTEOS膜130やシリコン
窒化膜120もエッチングされる。また、基板外縁部で
はTEOS膜130の膜厚が薄いため、シリコン基板1
10が露出しやすい。よって、この後のシリコン基板の
エッチング工程において基板外縁部のシリコン基板露出
部もエッチングされてしまう。
【0011】通常TEOS膜130のエッチング時に
は、エッチングの進行とともに、トレンチ160の側壁
にエッチング過程でできた反応生成物が付着するが、こ
の付着物の存在はトレンチ160側壁のエッチングを阻
止するため、むしろエッチング異方性を高める効果を有
し、アスペクト比の高いエッチングを可能とする。
【0012】しかし、この反応生成物は基板外縁部にも
飛来し付着してしまう。図7は、図6(d)中の基板外
縁部(破線部A)を拡大した図である。同図に示すよう
に、この反応生成物170は通常基板外縁周辺にまばら
に付着し、エッチングマスクとなるため、エッチングは
反応生成物170が付着していない基板露出部のみで進
行する。深いトレンチ形成工程のため、露出部のシリコ
ン基板は深くエッチングされる。この結果同図に示すよ
うにシリコン基板外縁部には剣山状にエッチングされた
領域ができてしまう。
【0013】剣山状にエッチングされた基板は機械的に
脆く、製造中のウェハ搬送の際等にキャリアに当たると
容易に剣山の一部がはがれ落ち、ダストとなる。よっ
て、従来はこのダストの存在により、生産の歩留まり低
下やパターン精度の低下が生じていた。
【0014】本発明は上記課題に鑑み、ダストの発生を
押さえ、より高精度のパターン形成が可能な半導体装置
の製造方法を提供することである。
【0015】
【課題を解決するための手段】本発明の半導体装置の製
造方法に係る第1の特徴は、半導体基板上に絶縁層を形
成する工程と、前記半導体基板外縁部を含む半導体基板
表面の前記絶縁層上に有機シリコン化合物膜を形成する
工程と、前記有機シリコン化合物膜上にレジスト膜を形
成する工程と、前記レジスト膜を、露光現像によりパタ
ーンニングを行う工程と、前記半導体基板外縁部の前記
有機シリコン化合物膜に選択的にエネルギー照射を行
い、被照射部を前記絶縁層より耐エッチング性の高い膜
に変質させる工程と、前記レジスト膜および前記被照射
部をエッチングマスクとして前記絶縁層をエッチングす
る工程を有することである。
【0016】なお、ここで有機シリコン化合物膜とは、
シリコンを主成分とする有機膜であり、ポリシラン等の
シリコンとシリコンとの結合を主鎖に有する有機シリコ
ン膜の他、酸素を含む有機シリコン酸化膜や、シリコン
と酸素との結合を主鎖に有するポリシロキ酸シリコン酸
化膜等を含む。
【0017】なお、ここでエネルギー照射とは、何らか
のエネルギーを供給できる線状もしくは面状の照射であ
ればよく、例えば電子ビーム、レーザビーム、γ線、x
線等の照射を含む広い概念である。
【0018】なお、該エネルギー照射は、レジスト膜を
形成前もしくはそのパターニング後のいずれで行っても
よい。
【0019】上記第1の特徴によれば、基板外縁部の絶
縁層および半導体基板は、エネルギー照射により耐エッ
チング性の高い膜に変質した元有機シリコン化合物膜に
よって被覆されているため、後の絶縁層のエッチング工
程において基板外縁部の絶縁層はエッチングされないで
すむ。特に製膜方法の影響により、絶縁層の厚みが基板
外縁部において薄い場合においても耐エッチング性の高
い変質した有機シリコン化合物膜のためエッチング中に
膜減りがほとんど起こらない。
【0020】本発明の半導体装置の製造方法に係る第2
の特徴は、上述する第1の特徴において、さらにエッチ
ング後の前記絶縁層および前記被照射部をエッチングマ
スクとして前記半導体基板をエッチングする工程を有す
ることである。
【0021】上記第2の特徴によれば、基板外縁部の絶
縁層がエッチングされないので、この後に半導体基板を
エッチングする際に、基板外縁部で半導体基板のエッチ
ングが進行することがない。よって、従来基板外縁部で
ダストの発生要因となっていた剣山状のエッチングの発
生を阻止できる。
【0022】本発明の半導体装置の製造方法に係る第3
の特徴は、上述するエネルギー照射を電子ビーム照射と
することである。
【0023】上記第3の特徴によれば、ビームエネルギ
ーの調整が容易であり、かつ選択的なビーム照射を容易
に行うことができる。
【0024】本発明の半導体装置の製造方法に係る第4
の特徴は、上述する有機シリコン化合物膜が該レジスト
の露光光を吸収する性質を有することである。
【0025】上記第4の特徴によれば、前記有機シリコ
ン化合物膜をレジストの露光の際の反射防止膜として使
用できるため、露光時の界面での反射光を抑え露光パタ
ーン精度の悪化を防止できる。
【0026】本発明の半導体装置の製造方法に係る第5
の特徴は、上述する有機シリコン化合物膜がポリシラン
膜もしくは有機シリコン酸化膜であることである。
【0027】上記第5の特徴によれば、膜の塗布形成が
容易であり、電子ビーム照射により耐エッチング性が高
いSiCもしくはSiOCに変質させることができる。
【0028】本発明の半導体装置の製造方法に係る第6
の特徴は、半導体基板上に形成された絶縁層を形成する
工程と、前記絶縁層上に有機シリコン化合物膜を形成す
る工程と、前記有機シリコン化合物膜に選択的にエネル
ギー照射を行い、被照射部を前記絶縁層より耐エッチン
グ性の高い膜に変質させる工程と、前記被照射部をエッ
チングマスクとして前記有機シリコン化合物膜下層をエ
ッチングする工程を有することである。
【0029】上記第6の特徴によれば、上記有機シリコ
ン化合物膜に選択的にエネルギー照射を行い、耐エッチ
ング性の高い部分を形成できるので、これをエッチング
マスクとして用いて絶縁層のパターンエッチングを行う
ことができる。よって、レジスト膜のパターニング工程
を不要とすることができる。また、基板外縁部も含めて
有機シリコン化合物膜を形成し、外縁部にもエネルギー
照射する場合は、基板外縁部の絶縁層はエッチングされ
ないですむ。
【0030】本発明の半導体装置の製造方法に係る第7
の特徴は、前記第6の特徴における有機シリコン化合物
膜にエネルギー照射を行い、被照射部を前記絶縁層より
耐エッチング性の高い膜に変質させる工程において、前
記有機シリコン化合物膜の下層部分に未変質層を残すよ
うにエネルギー照射条件を調整することである。
【0031】上記第7の特徴によれば、エネルギー照射
時に露光パターニングのずれがみつかった場合でも、底
部にわずかに残した未変質部の存在により、通常のレジ
スト膜剥離方法を用いて膜を剥離除去できるため、工程
のやり直しを負担なく行うことができる。
【0032】本発明の半導体装置の製造方法に係る第8
の特徴は、前記エネルギービームが電子線ビームである
ことである。
【0033】上記第8の特徴によれば、ビームエネルギ
ーの調整が容易であり、かつ選択的なビーム照射を容易
に行うことができる。
【0034】本発明の半導体装置の製造方法に係る第9
の特徴は、前記有機シリコン化合物膜がポリシラン膜も
しくは有機シリコン酸化膜であることである。いずれの
膜も膜形成が容易であるとともに、電子ビーム照射によ
り耐エッチング性の高いSiCもしくはSiCOに変質
するとともに未変質状態では容易に剥離も可能である。
【0035】
【発明の実施の形態】以下、図面を参考にしながら本発
明の実施の形態について説明する。
【0036】(第1の実施の形態)まず、図1(a)〜
図1(d)を参考にしながら第1の実施の形態について
説明する。第1の実施の形態の主な特徴は、シリコント
レンチの形成工程において、レジスト膜の下地膜として
用いる反射防止膜の基板外縁部に選択的に電子線を照射
し、耐エッチング性の高い膜に変質させ、これをシリコ
ントレンチ形成の際のエッチングマスクとすることであ
る。以下、第1の実施の形態にかかるシリコントレンチ
の形成工程について説明する。
【0037】まず、図1(a)に示すように、シリコン
基板10表面を熱酸化することにより膜厚約8nmの薄
い熱酸化膜15を形成する。次に、減圧CVD法を用い
て膜厚約220nmの窒化シリコン膜20を形成する。
さらに、プラズマCVD法を用いて、膜厚約1000n
mのTEOS膜30を形成する。この後、反射防止膜と
して、シリコンとシリコンとの結合を主鎖に有する有機
シリコンのひとつであるポリシランを有機溶剤に所定量
溶かしてスピンコートで膜厚約300nmのポリシラン
膜を形成する。続いて、ポジ型のレジスト膜50をポリ
シラン膜40上に塗布形成し、露光現像工程を経て、レ
ジスト膜のパターンを形成する。基板周辺部では、レジ
ストパターンは形成されず、ポリシラン膜40が露出し
た状態となる。ここまでの工程は、従来の工程とほぼ同
様の工程手順で行うことができる。
【0038】次に、図1(b)に示すように、基板外縁
部の露出したポリシラン膜に電子線を選択的に照射す
る。電子線は、例えば露光マスク(レティクル)を用い
た縮小投射露光方法を用いて一括露光を行ってもよい
し、電子線ビームで描画露光を行ってもよい。例えば1
0KeVのエネルギーで30秒程度照射する。
【0039】電子線によるエネルギー照射により、被照
射部45は耐エッチング性の高い材料に変化する。発明
者等の解析によれば、ポリシラン膜はSiC膜もしくは
SiOC膜に変化しているものと予想される。
【0040】この後、レジスト膜50のパターンをエッ
チングマスクとして、熱酸化膜15、シリコン窒化膜2
0、TEOS膜30からなる積層絶縁膜をRIE法を用
いてエッチングする。具体的なエッチング条件は、TE
OS膜のエッチングに対しては、例えば反応ガスとして
8、COおよびArの混合ガスを流量比10sc
cm、50sccm、200sccmで用い、チャンバ
ー内の圧力を40mTorr、高周波数電力1400W
とする。なお、反応ガスとしてCの代わりにC
等を用いてもよい。また、Si膜のエッチン
グに対しては、CHF3、COおよびO2の混合ガスを
流量比50sccm、200sccm、10sccmで
用い、チャンバー内の圧力を40mTorr、高周波数
電力1400Wとする。
【0041】基板外縁部の電子線照射によってポリシラ
ンからSiC、SiOCに変質した変質部45は、上述
するエッチング条件において、TEOS膜30に対して
は、エッチング速度比が1/100以下、シリコン窒化
膜20に対してはエッチング速度比が1/50以下とな
り、耐エッチング性が高い膜であるため、エッチング中
の膜減りも少なく、基板外縁部のシリコン窒化膜20お
よびTEOS膜30はエッチングされない。よって、基
板外縁部ではシリコン基板が露出することもない。
【0042】この後、図1(c)に示すように、不要な
残留レジスト膜50を剥離する。この際、電子線照射を
受けていないポリシラン膜40はレジストとともに剥離
されるが電子線照射を受けた変質部45は、基板外縁部
に残留する。この剥離方法としては、OとCFを4
00対1で混合したガスを用いたアッシングにより行
う。この方法によれば、下地をエッチングすることなく
剥離可能である。
【0043】積層絶縁膜(15、20、30)のパター
ンをエッチングマスクとしてシリコン基板10を異方性
RIE法によりエッチングし、シリコントレンチを形成
する。エッチング条件は、例えば、反応ガスとして、C
とOをそれぞれ流量75sccm、10sccm
とし、チャンバー内の圧力を75mTorr、高周波数
電力300Wとする。電子線照射を受けた変質部分45
は、このシリコンエッチング条件においてもTEOS膜
30にほぼ同等の耐エッチング性を有するため膜減りが
少なく、基板外縁部のシリコンまでもがエッチングされ
ることはない。よって、従来発生していたようなシリコ
ン基板外縁部での剣山状のシリコンのエッチング部は生
じない。このため、ダスト要因もなくなり、プロセス上
の歩留まりが向上する。
【0044】以上に説明するように、上述する第1の実
施の形態においては、反射防止膜であるポリシラン膜の
基板外縁部に部分的に電子線照射をすることにより耐エ
ッチング性の高い膜に変え、これを積層絶縁膜およびシ
リコン基板エッチングの際のマスクとして用いることに
よりダストの発生要因となるシリコンのエッチングを阻
止できる。
【0045】ここでポリシランとは、シリコンとシリコ
ンの結合を主鎖し、一般式SiR11R12で表される有機
シリコンである。R11、R12は水素原子または炭素数1
〜20の置換もしくは非置換の脂肪族炭化水素、又は芳
香族炭化水素等を示す。なお使用するポリシランは単独
重合体または共重合体のいずれのものであってもよい。
また、2種以上のポリシランが酸素原子、窒素原子、脂
肪族基、芳香族基を介して互いに結合した構造を有する
ものであってもよい。
【0046】なお、ポリシラン以外の材料でも、電子線
照射をすることで耐エッチング性の高い膜に変質する有
機シリコン化合物膜であれば使用できる。例えば、シリ
コンと酸素の結合であるシロキサン結合(−Si-O-)
を主鎖とし、これに有機基の結合基を有するものであ
り、(RSiO)nで表すことができるポリシロキ酸
シリコン酸化膜等やそれ以外の有機シリコン酸化膜を用
いることもできる。
【0047】(第2の実施の形態)次に、図2(a)〜
図2(d)を参考にしながら第2の実施の形態について
説明する。第2の実施の形態の主な特徴も、第1の実施
の形態と同様にシリコントレンチの形成工程において、
基板外縁部の反射防止膜に電子線照射を行い、これを耐
エッチング性の高い膜に変え、基板外縁部でのシリコン
のエッチングを阻止するものである。ただし、電子線照
射の順序が第1の実施の形態における工程と異なる。以
下、第2の実施の形態にかかるシリコントレンチの形成
工程について説明する。
【0048】まず、図2(a)に示すように、シリコン
基板10表面を熱酸化することにより膜厚約8nmの薄
い熱酸化膜15を形成する。次に、減圧CVD法を用い
て膜厚約220nmの窒化シリコン膜20を形成する。
さらに、プラズマCVD法を用いて、膜厚約1000n
mのTEOS膜30を形成する。この上に、反射防止膜
としてポリシラン膜40を厚み約300nm程塗布形成
する。
【0049】第2の実施の形態では、同図に示すように
反射防止膜を形成した直後に基板外縁部に選択的に電子
線を照射し、基板外縁部のポリシランを耐エッチング性
の高い膜に変質させる。このときの電子線照射条件は、
例えば電子線エネルギー10KeV、照射時間30se
cとする。選択的な電子線照射方法としては、例えば露
光マスク(レティクル)を用いた縮小投射露光方法を用
いて一括露光を行ってもよいし、電子線ビームで描画露
光を行ってもよい。
【0050】この後、基板表面にレジスト膜50を塗布
し、露光現像工程を経てレジスト膜50をパターニング
する。パターニング後、このレジストパターンをエッチ
ングマスクとして基板上の積層絶縁膜、即ち、熱酸化膜
15、シリコン窒化膜20およびTEOS膜30をエッ
チングする。エッチング条件は、第1の実施の形態と同
様の条件を用いればよい。基板外縁部では耐エッチング
性の高い変質部45がエッチングマスクとなり積層絶縁
膜はエッチングされない。
【0051】エッチング後、不要なレジスト膜50およ
び電子照射を受けていない領域のポリシラン40を酸素
とCFの混合ガス(O2とCF4が約100対1で混
合)を用いたアッシャーを使用して剥離除去する。シリ
コン基板10の外縁部には電子照射を受けた変質部分4
5のみが残留する。
【0052】次に、積層絶縁膜のパターンをエッチング
マスクとして、シリコン基板10をRIE法を用いてエ
ッチングしトレンチ60を形成する。この場合のエッチ
ング条件も第1の実施の形態と同様の条件を用いること
ができる。このエッチング工程においても電子照射を受
けたポリシランの変質部分45は、TEOS膜30等に
較べ高エッチング性を有するため、膜減りが少なく、基
板外縁部のシリコン基板10までもがエッチングされる
ことはない。従来発生していたようなシリコン基板外縁
部での剣山状のシリコンのエッチング部は生じないた
め、ダスト要因もなくなり、プロセス上の歩留まりが向
上する。
【0053】以上に説明するように、上述する第2の実
施の形態においては、基板外縁部の反射防止膜に成膜直
後に電子線照射することによりポリシラン膜を耐エッチ
ング性の高い膜に変え、これを積層絶縁膜およびシリコ
ン基板エッチングの際のマスクとして用いていることに
より、基板外縁部でのシリコンのエッチングを阻止して
いる。
【0054】なお、ポリシラン膜の代わりにポリシロキ
酸シリコン酸化膜等の有機シリコン酸化膜やその他、電
子照射によりエッチング性の高い膜に変質する有機膜を
用いてもよい。
【0055】(第3の実施の形態)次に、図3(a)〜
図3(d)を参考にしながら第3の実施の形態について
説明する。
【0056】第3の実施の形態の主な特徴は、電子線照
射により耐エッチング性の高い材料に変質可能な有機シ
リコン化合物膜を従来のレジスト膜の代わりに用いて、
エッチングパターンの形成を行うことである。以下、図
面を参照しながら、具体的なシリコントレンチの形成工
程を例にして説明する。
【0057】まず、図3(a)に示すように、シリコン
基板10表面を熱酸化することにより膜厚約8nmの薄
い熱酸化膜15を形成する。次に、減圧CVD法を用い
て膜厚約220nmの窒化シリコン膜20を形成する。
さらに、プラズマCVD法を用いて膜厚約1000nm
のTEOS膜30を形成する。この上に、ポリシラン膜
40を厚み約200nm程塗布する。
【0058】この後、図3(b)に示すように、露光マ
スク(レティクル)を用いて電子線を一括露光、もしく
は電子ビーム描画法を用いてポリシラン膜上にエッチン
グパターンを露光する。この時、基板外縁部のポリシラ
ン膜にも電子線が照射されるようにする。電子線照射条
件は第1、第2の実施の形態とほぼ同様の条件を用いれ
ばよい。
【0059】電子線が露光照射された部分45は第1、
第2の実施の形態に説明したように、耐エッチング性が
高いSiC、SiOCに変質する。この後、図3(c)
に示すように、レジスト剥離に用いるものと同様な剥離
方法を用いて、電子線が照射されていないポリシラン膜
40を剥離除去する。
【0060】図4(d)に示すように、電子線照射によ
り膜質が変質した部分45をエッチングマスクとして、
熱酸化膜15、TEOS膜30およびシリコン窒化膜2
0のエッチングを行う。第1の実施の形態の場合と同様
に、エッチング条件はC 8、COおよびArを流量
比10sccm、50sccm、200sccmとし、
チャンバー内の圧力を40mTorr、高周波数電力1
400Wとする。なお、反応ガスとしてCの代わ
りにC等を用いてもよい。このエッチング条件下
で電子線照射をうけた変質部45は積層絶縁膜に対し高
いエッチング耐性を有する。よって、エッチング中にマ
スクの膜減りも少なく、高い精度で積層絶縁膜のエッチ
ングを行うことができる。
【0061】この後図4(e)に示すように、電子線照
射によりポリシランから耐エッチング性の高い膜に変わ
った変質部45及び積層絶縁膜をエッチングマスクとし
て、シリコン基板のエッチングを行い、シリコントレン
チ60を形成する。このとき、基板外縁は電子線照射に
より耐エッチング性を有するものに変質した膜で覆われ
ているため、基板外縁部のシリコン窒化膜20まではエ
ッチングされず、シリコン基板が露出することもない。
よって従来基板端部での剣山状のシリコンのエッチング
も発生しない。
【0062】このように、第3の実施の形態ではレジス
ト膜の代わりに、ポリシラン膜を用いたことにより、レ
ジスト膜のパターニング工程が不要になるとともに、絶
縁層やシリコン基板をエッチングする際に耐エッチング
性の高いエッチングマスクとして用いることができるた
め、高アスペクト比のトレンチやコンタクトホール、ビ
アホールの形成を高精度に行えるとともに、従来のダス
トの要因であった基板外縁部でのシリコンのエッチング
の発生を阻止し、高精度で信頼性の高い製造工程を得る
ことができる。また、今回はポリシラン膜を用いている
が、その代わりにポリシロキ酸シリコン酸化膜等の有機
シリコン酸化膜を用いることもできる。
【0063】なお、ポリシラン膜40の電子線露光工程
に際し、図5(a)〜図5(c)に示すように、一部底
部に未変質部分を残して上層のポリシランのみが変質す
るように電子線のエネルギー量もしくは照射時間あるい
はポリシラン膜の膜厚を調整してもよい。
【0064】例えば、図5(b)に示すように、ポリシ
ラン膜40を膜厚約200nm形成し、露光する電子線
のエネルギーを10KeV、照射時間を30秒とすれ
ば、電子線を照射した部分は上層から120nm程度の
みを耐エッチング性の高いSiC、SiOCに変質させ
ることができる。
【0065】もし、完全に底部までポリシラン膜が変質
させた場合は、電子線露光終了時に露光パターニングの
ずれがみつかっても、通常のレジスト剥離方法では剥離
できないため工程のやり直しがきかないことになるが、
底部にわずかに未変質部を残しておけば、通常のレジス
ト膜剥離方法を用いて容易に膜を剥離除去できるので、
工程のやり直しを負担なく行うことができる。また、後
の工程で変質後のSiCやSiCOの剥離も容易に行う
ことができる。なお、剥離は、例えば酸素に若干のCF
を添加する(例えばOに対し流量比1/400のC
を添加する)か、もしくは水を用いたアッシングの
他、希フッ酸等の薬液処理やベイパー弗酸処理により行
う。
【0066】以上、第1の実施の形態から第3の実施の
形態を通して、電子線照射により耐エッチング性の高い
膜に変質しうる、シリコンとシリコンとの結合を主鎖と
する有機シリコン化合物膜の例としてSiR1112
で表されるポリシラン膜を使用する例について説明した
が、他の有機シリコン化合物膜を使用することは可能で
ある。化1〜化15は、利用可能と予想される有機シリ
コン化合物膜の具体例を示したものである。なお、式中
のm、nは正の整数である。これらの化合物の重量平均
分子量の値は特に限定されるものではないが、200〜
100、000の範囲内であることが望ましい。分子量
が200未満ではレジストの溶剤に溶解してしまい、一
方100、000を超えると有機溶剤に溶解しにくく溶
液材料の作製が困難になるためである。
【0067】
【化1】
【化2】
【化3】
【化4】
【化5】
【化6】
【化7】
【化8】
【化9】
【化10】
【化11】
【化12】
【化13】
【化14】
【化15】 なお、今回ポリシラン膜を用いているが、その代わりに
ポリシロキ酸シリコン酸化膜等の有機シリコン酸化膜や
その他、電子線照射により耐エッチング性の高い膜に変
質する有機シリコン化合物膜を用いることができる。
【0068】有機シリコン化合物膜は一種類に限定され
るものではなく、数種類の化合物を混合して用いてもよ
い。また、必要に応じて貯蔵安定性をはかるために、熱
重合防止剤、シリコン系絶縁膜への密着性を向上させる
ための密着性向上剤、シリコン系絶縁膜からレジスト膜
中への反射光の防止に役立つ紫外光の吸収染料、ポリサ
ルフォン、ポリベンズイミダゾール等の紫外線吸収ポリ
マー等を添加してもよい。
【0069】有機シリコン化合物膜が紫外線吸収特性を
有する場合には、レジスト膜の露光時の反射防止膜とし
て用いることもできる。
【0070】上述の実施の形態では、ポリシランを変質
させる際、電子線照射を行っているが、それ以外のエネ
ルギ照射により変質させてもよい。例えば、γ線、X線
等の電磁波を照射することで有機シリコン化合物膜の変
質を行ってもよい。
【0071】なお、ここでは積層絶縁層として熱酸化膜
15、シリコン窒化膜20、TEOS膜30の構成を示
したが、この具体的な積層数や各膜製造方法は特に限定
されない。例えばTEOS膜をプラズマCVD法のみな
らず減圧CVD法またはSOGを用いた塗布法等を使用
して形成することもできる。
【0072】また、上述の実施の形態に示した製造方法
は、シリコントレンチの形成工程ばかりでなく、絶縁層
のみに形成するコンタクトホールやビアホール等の溝加
工にも、適用可能なことは当業者にとって明らかであ
る。
【0073】
【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法は、半導体基板上に絶縁層を形成した
後、半導体基板外縁部から半導体基板表面にかけて有機
シリコン化合物膜を形成する工程と、有機シリコン化合
物膜上にレジスト膜を形成する工程と、レジスト膜を露
光現像によりパターンニングを行う工程と、半導体基板
外縁部の有機シリコン化合物膜に選択的なエネルギー照
射を行い、被照射部を上述の絶縁層より耐エッチング性
の高い膜に変質させる工程と、絶縁層をエッチングする
工程を有するものである。よって、基板外縁部の絶縁層
および半導体基板が、エネルギー照射によって耐エッチ
ング性の高い膜に変質した有機シリコン化合物膜の変質
部によって被覆されるため、半導体基板外縁部での絶縁
層およびその下の半導体基板自体のエッチングを阻止で
きる。
【0074】特に成膜方法の影響により絶縁層の厚みが
基板端部において薄くなる場合にも耐エッチング性の高
い膜に変わった有機シリコン化合物の変質部のため、エ
ッチング中に膜減りがほとんど起こらない。このため、
基板端部で従来発生していたようなダストの原因となる
ような半導体基板の粗いエッチングが発生せず、高い生
産歩留まりを得ることができる。
【0075】また、本発明の別の半導体装置の製造方法
は、半導体基板上に形成された単数もしくは複数の絶縁
層上に、有機シリコン化合物膜を形成する工程と、前記
有機シリコン化合物膜に選択的にエネルギー照射を行
い、被照射部を前記絶縁層より耐エッチング性の高い膜
に変質させる工程と、前記被照射部をエッチングマスク
として前記有機シリコン化合物膜下層をエッチングする
工程を有するものである。有機シリコン化合物膜そのも
のをエッチングマスクとして用いることができるので、
レジスト膜のパターニング工程を不要にすることができ
る。また、耐エッチング性が高いため、絶縁層に高アス
ペクト比のコンタクトホール、ビアホール等の各種ホー
ルを高精度に形成できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るシリコントレ
ンチの作製方法を示す工程図である。
【図2】本発明の第2の実施の形態に係るシリコントレ
ンチの作製方法を示す工程図である。
【図3】本発明の第3の実施の形態に係るシリコントレ
ンチの作製方法を示す工程図である。
【図4】本発明の第3の実施の形態に係るシリコントレ
ンチの作製方法を示す工程図である。
【図5】本発明の第3の実施の形態に係る別の絶縁膜の
エッチング方法を示す工程図である。
【図6】従来のシリコントレンチ作製方法を示す工程図
である。
【図7】従来のシリコントレンチ作製方法において、基
板端部に発生するシリコンのエッチング部を示す図であ
る。
【符号の説明】
10 シリコン基板 15 熱酸化膜 20 シリコン窒化膜 30 TEOS膜 40 反射防止膜(ポリシラン膜) 45 電子線照射による変質部 50 レジスト膜 60 トレンチ

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に絶縁層を形成する工程
    と、 前記半導体基板外縁部を含む半導体基板表面の前記絶縁
    層上に有機シリコン化合物膜を形成する工程と、 前記有機シリコン化合物膜上にレジスト膜を形成する工
    程と、 前記レジスト膜を、露光現像によりパターンニングを行
    う工程と、 前記半導体基板外縁部の前記有機シリコン化合物膜に選
    択的にエネルギー照射を行い、被照射部を前記絶縁層よ
    り耐エッチング性の高い膜に変質させる工程と、 前記レジスト膜および前記被照射部をエッチングマスク
    として前記絶縁層をエッチングする工程を有することを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 さらに、エッチング後の前記絶縁層およ
    び前記被照射部をエッチングマスクとして前記半導体基
    板をエッチングする工程を有することを特徴とする請求
    項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記エネルギー照射が電子線ビーム照射
    であることを特徴とする請求項1または請求項2に記載
    の半導体装置の製造方法。
  4. 【請求項4】 前記有機シリコン化合物膜が該レジスト
    の露光光を吸収する性質を有することを特徴とする請求
    項1から請求項3のいずれかに記載の半導体装置の製造
    方法。
  5. 【請求項5】 前記有機シリコン化合物膜がポリシラン
    膜もしくは有機シリコン酸化膜であることを特徴とする
    請求項1〜請求項4のいずれかに記載の半導体装置の製
    造方法。
  6. 【請求項6】 半導体基板上に絶縁層を形成する工程
    と、前記絶縁層上に有機シリコン化合物膜を形成する工
    程と、 前記有機シリコン化合物膜に選択的にエネルギー照射を
    行い、被照射部を前記絶縁層より耐エッチング性の高い
    膜に変質させる工程と、 前記被照射部をエッチングマスクとして前記有機シリコ
    ン化合物膜下層をエッチングする工程を有することを特
    徴とする半導体装置の製造方法。
  7. 【請求項7】 前記有機シリコン化合物膜にエネルギー
    照射を行い、被照射部を前記絶縁層より耐エッチング性
    の高い膜に変質させる工程において、前記有機シリコン
    化合物膜の下層部分に未変質層を残すようにエネルギー
    照射条件を調整することを特徴とする請求項6に記載の
    半導体装置の製造方法。
  8. 【請求項8】 前記エネルギー照射が電子線ビーム照射
    であることを特徴とする請求項6または請求項7に記載
    の半導体装置の製造方法。
  9. 【請求項9】 前記有機シリコン化合物膜がポリシラン
    膜もしくは有機シリコン酸化膜であることを特徴とする
    請求項6から請求項8のいずれかに記載の半導体装置の
    製造方法。
JP25959599A 1999-09-13 1999-09-13 半導体装置の製造方法 Expired - Fee Related JP3660170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25959599A JP3660170B2 (ja) 1999-09-13 1999-09-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25959599A JP3660170B2 (ja) 1999-09-13 1999-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001085387A true JP2001085387A (ja) 2001-03-30
JP3660170B2 JP3660170B2 (ja) 2005-06-15

Family

ID=17336301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25959599A Expired - Fee Related JP3660170B2 (ja) 1999-09-13 1999-09-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3660170B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212440A (ja) * 2009-03-10 2010-09-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法
CN111446166A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成双沟槽晶体管的工艺方法
WO2020188958A1 (ja) * 2019-03-20 2020-09-24 株式会社Screenホールディングス 基板処理方法および基板処理装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212440A (ja) * 2009-03-10 2010-09-24 Fuji Electric Systems Co Ltd 半導体装置の製造方法
WO2020188958A1 (ja) * 2019-03-20 2020-09-24 株式会社Screenホールディングス 基板処理方法および基板処理装置
JP2020155603A (ja) * 2019-03-20 2020-09-24 株式会社Screenホールディングス 基板処理方法および基板処理装置
US11881403B2 (en) 2019-03-20 2024-01-23 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus
CN111446166A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成双沟槽晶体管的工艺方法

Also Published As

Publication number Publication date
JP3660170B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
US7482280B2 (en) Method for forming a lithography pattern
US7276327B2 (en) Silicon-containing compositions for spin-on arc/hardmask materials
TWI338332B (en) Method for etching a molybdenum layer suitable for photomask fabrication
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
JP2009076661A (ja) 半導体装置の製造方法
JP2000260870A (ja) ドライエッチングを用いた半導体装置の製造方法
JP3161040B2 (ja) 半導体装置の製造方法
JPH11265982A (ja) 使い捨てハ―ド・マスクを使用したトレンチ型キャパシタの製造
JP2007158306A (ja) 半導体集積回路装置の製造方法
JP4786513B2 (ja) リソグラフィ工程のハードマスク用組成物
JPH10209134A (ja) パターン形成方法
JP2002543586A (ja) 反射防止コーティング及びそれに関連する方法
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
JP3660170B2 (ja) 半導体装置の製造方法
KR20000071655A (ko) 반도체 가공을 위한 최상부층 이미징 리소그래피
JP2002198283A (ja) レジストパターン形成方法
JP4651956B2 (ja) 層間絶縁膜のドライエッチング方法
JP3250240B2 (ja) 半導体装置の製造方法
JPH0883786A (ja) 半導体装置の製造方法
JP3258199B2 (ja) 半導体装置のパターン形成方法
JPH11243080A (ja) 半導体基板のエッチング方法
KR100836675B1 (ko) 반사방지 하드마스크 조성물, 이를 이용한 패턴화된 재료형상의 제조방법 및 반도체 집적회로 디바이스
TW569342B (en) Method for forming a pattern in a semiconductor substrate
TW559986B (en) Method of fabricating shallow trench isolation
US7842451B2 (en) Method of forming pattern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees