JP3660170B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3660170B2
JP3660170B2 JP25959599A JP25959599A JP3660170B2 JP 3660170 B2 JP3660170 B2 JP 3660170B2 JP 25959599 A JP25959599 A JP 25959599A JP 25959599 A JP25959599 A JP 25959599A JP 3660170 B2 JP3660170 B2 JP 3660170B2
Authority
JP
Japan
Prior art keywords
film
etching
substrate
silicon
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25959599A
Other languages
English (en)
Other versions
JP2001085387A (ja
Inventor
渉二 瀬田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25959599A priority Critical patent/JP3660170B2/ja
Publication of JP2001085387A publication Critical patent/JP2001085387A/ja
Application granted granted Critical
Publication of JP3660170B2 publication Critical patent/JP3660170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にドライエッチング法を用いたトレンチ、ビアホール、もしくはコンタクトホールの形成工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年の半導体記憶装置の製造では、トレンチキャパシタの高密度集積化に伴い、開口部の寸法に較べトレンチ深さが極めて大きい高アスペクト比のトレンチ形成が必要となってきた。
【0003】
図6(a)〜図6(d)は、このようなシリコントレンチキャパシタの作製方法例を示す工程図である。ここでは例えばトレンチの開口径が約0.2μm、深さ6μm〜7μmの高アスペクト比トレンチの形成工程を示している。
【0004】
同図に示すように、シリコントレンチのエッチングに際しては、まず、シリコン基板110上に、シリコントレンチを形成するときにエッチングマスクとなる絶縁層を積層形成する。即ち、まず基板表面を熱酸化し、膜厚約8nmの熱酸化膜(SiO)115を形成し、続いてこの上に減圧CVD法を用いて膜厚約220nmのシリコン窒化膜(Si3)120を形成し、さらにその上にプラズマCVD法を用いて膜厚約1000nmの厚いTEOS(Teara Ethoxy Silane)膜130を形成する。このとき減圧CVD法ではなくプラズマCVD法を用いてTEOS膜を成膜するのは、後工程で行うTEOS膜の剥離を容易にするためである。
【0005】
次に、これらの積層された絶縁層上にレジストマスクを形成する。ただし、開口径0.2μmの微細な開口パターンを形成する場合は、図6(a)に示すように、レジスト膜150の下に反射防止膜140を形成する。この反射防止膜140は、露光光が界面で反射することによるレジストパターンの劣化を抑制する働きがある。反射防止膜140としては、例えば塗布法で簡単に形成可能で、レジストともに剥離可能なポリシラン膜等を用いる。
【0006】
図6(b)に示すように、レジストパターンを形成したら、これをエッチングマスクとし、RIE(Reactive Ion Etching)法を用いて反射防止膜140、TEOS膜130、シリコン窒化膜120、及び熱酸化膜115からなる積層酸化膜をエッチングする。残ったレジスト膜150と反射防止膜140は、酸素アッシャー等を用いて、図6(c)に示すように剥離除去する。
【0007】
この後、図6(d)に示すように、RIE法を用いて積層絶縁膜をエッチングマスクとしてシリコン基板110をドライエッチングし、深さ約5〜6μm程度のシリコントレンチ160を形成する。
【0008】
【発明が解決しようとする課題】
上述する従来のシリコントレンチ形成方法において、基板の外縁部に注目すると、次のような問題が生じていた。
【0009】
図6(a)に示すように、拡散性の良好な減圧CVD法を用いて、しかも基板を水平面に垂直にたてた状態で成膜を行うシリコン窒化膜120の場合はシリコン基板の表面、周辺部のみならず裏面にもほぼ均一な厚みの膜が形成できる。これに対し、プラズマCVD法で形成されるTEOS膜130や塗布法で形成される反射防止膜140は、基板を水平にした状態で成膜を行うことに加えて、減圧CVDほどにはガスの拡散性がよくないため、主に基板表面のみに形成され基板の外縁周辺の膜厚が薄くなる傾向がある。
【0010】
また、レジストパターンは通常シリコン基板110の外縁部までは形成されないので、レジストパターン形成後の基板外縁部では反射防止膜140が露出した状態になる。通常、反射防止膜140自体は耐エッチング性を有さないため、シリコントレンチ形成のために積層絶縁膜(115,120,130)をエッチングする際には、基板外縁部のTEOS膜130やシリコン窒化膜120もエッチングされる。また、基板外縁部ではTEOS膜130の膜厚が薄いため、シリコン基板110が露出しやすい。よって、この後のシリコン基板のエッチング工程において基板外縁部のシリコン基板露出部もエッチングされてしまう。
【0011】
通常TEOS膜130のエッチング時には、エッチングの進行とともに、トレンチ160の側壁にエッチング過程でできた反応生成物が付着するが、この付着物の存在はトレンチ160側壁のエッチングを阻止するため、むしろエッチング異方性を高める効果を有し、アスペクト比の高いエッチングを可能とする。
【0012】
しかし、この反応生成物は基板外縁部にも飛来し付着してしまう。図7は、図6(d)中の基板外縁部(破線部A)を拡大した図である。同図に示すように、この反応生成物170は通常基板外縁周辺にまばらに付着し、エッチングマスクとなるため、エッチングは反応生成物170が付着していない基板露出部のみで進行する。深いトレンチ形成工程のため、露出部のシリコン基板は深くエッチングされる。この結果同図に示すようにシリコン基板外縁部には剣山状にエッチングされた領域ができてしまう。
【0013】
剣山状にエッチングされた基板は機械的に脆く、製造中のウェハ搬送の際等にキャリアに当たると容易に剣山の一部がはがれ落ち、ダストとなる。よって、従来はこのダストの存在により、生産の歩留まり低下やパターン精度の低下が生じていた。
【0014】
本発明は上記課題に鑑み、ダストの発生を押さえ、より高精度のパターン形成が可能な半導体装置の製造方法を提供することである。
【0015】
【課題を解決するための手段】
本発明の半導体装置の製造方法に係る第1の特徴は、半導体基板上に絶縁層を形成する工程と、前記半導体基板外縁部を含む半導体基板表面の前記絶縁層上に有機シリコン化合物膜を形成する工程と、前記有機シリコン化合物膜上にレジスト膜を形成する工程と、前記レジスト膜を、露光現像によりパターンニングを行う工程と、前記半導体基板外縁部の前記有機シリコン化合物膜に選択的にエネルギー照射を行い、被照射部を前記絶縁層より耐エッチング性の高い膜に変質させる工程と、前記レジスト膜および前記被照射部をエッチングマスクとして前記絶縁層をエッチングする工程を有することである。
【0016】
なお、ここで有機シリコン化合物膜とは、シリコンを主成分とする有機膜であり、ポリシラン等のシリコンとシリコンとの結合を主鎖に有する有機シリコン膜の他、酸素を含む有機シリコン酸化膜や、シリコンと酸素との結合を主鎖に有するポリシロキ酸シリコン酸化膜等を含む。
【0017】
なお、ここでエネルギー照射とは、何らかのエネルギーを供給できる線状もしくは面状の照射であればよく、例えば電子ビーム、レーザビーム、γ線、x線等の照射を含む広い概念である。
【0018】
なお、該エネルギー照射は、レジスト膜を形成前もしくはそのパターニング後のいずれで行ってもよい。
【0019】
上記第1の特徴によれば、基板外縁部の絶縁層および半導体基板は、エネルギー照射により耐エッチング性の高い膜に変質した元有機シリコン化合物膜によって被覆されているため、後の絶縁層のエッチング工程において基板外縁部の絶縁層はエッチングされないですむ。特に製膜方法の影響により、絶縁層の厚みが基板外縁部において薄い場合においても耐エッチング性の高い変質した有機シリコン化合物膜のためエッチング中に膜減りがほとんど起こらない。
【0020】
本発明の半導体装置の製造方法に係る第2の特徴は、上述する第1の特徴において、さらにエッチング後の前記絶縁層および前記被照射部をエッチングマスクとして前記半導体基板をエッチングする工程を有することである。
【0021】
上記第2の特徴によれば、基板外縁部の絶縁層がエッチングされないので、この後に半導体基板をエッチングする際に、基板外縁部で半導体基板のエッチングが進行することがない。よって、従来基板外縁部でダストの発生要因となっていた剣山状のエッチングの発生を阻止できる。
【0022】
本発明の半導体装置の製造方法に係る第3の特徴は、上述するエネルギー照射を電子ビーム照射とすることである。
【0023】
上記第3の特徴によれば、ビームエネルギーの調整が容易であり、かつ選択的なビーム照射を容易に行うことができる。
【0024】
本発明の半導体装置の製造方法に係る第4の特徴は、上述する有機シリコン化合物膜が該レジストの露光光を吸収する性質を有することである。
【0025】
上記第4の特徴によれば、前記有機シリコン化合物膜をレジストの露光の際の反射防止膜として使用できるため、露光時の界面での反射光を抑え露光パターン精度の悪化を防止できる。
【0026】
本発明の半導体装置の製造方法に係る第5の特徴は、上述する有機シリコン化合物膜がポリシラン膜もしくは有機シリコン酸化膜であることである。
【0027】
上記第5の特徴によれば、膜の塗布形成が容易であり、電子ビーム照射により耐エッチング性が高いSiCもしくはSiOCに変質させることができる。
【0035】
【発明の実施の形態】
以下、図面を参考にしながら本発明の実施の形態について説明する。
【0036】
(第1の実施の形態)
まず、図1(a)〜図1(d)を参考にしながら第1の実施の形態について説明する。第1の実施の形態の主な特徴は、シリコントレンチの形成工程において、レジスト膜の下地膜として用いる反射防止膜の基板外縁部に選択的に電子線を照射し、耐エッチング性の高い膜に変質させ、これをシリコントレンチ形成の際のエッチングマスクとすることである。以下、第1の実施の形態にかかるシリコントレンチの形成工程について説明する。
【0037】
まず、図1(a)に示すように、シリコン基板10表面を熱酸化することにより膜厚約8nmの薄い熱酸化膜15を形成する。次に、減圧CVD法を用いて膜厚約220nmの窒化シリコン膜20を形成する。さらに、プラズマCVD法を用いて、膜厚約1000nmのTEOS膜30を形成する。この後、反射防止膜として、シリコンとシリコンとの結合を主鎖に有する有機シリコンのひとつであるポリシランを有機溶剤に所定量溶かしてスピンコートで膜厚約300nmのポリシラン膜を形成する。続いて、ポジ型のレジスト膜50をポリシラン膜40上に塗布形成し、露光現像工程を経て、レジスト膜のパターンを形成する。基板周辺部では、レジストパターンは形成されず、ポリシラン膜40が露出した状態となる。ここまでの工程は、従来の工程とほぼ同様の工程手順で行うことができる。
【0038】
次に、図1(b)に示すように、基板外縁部の露出したポリシラン膜に電子線を選択的に照射する。電子線は、例えば露光マスク(レティクル)を用いた縮小投射露光方法を用いて一括露光を行ってもよいし、電子線ビームで描画露光を行ってもよい。例えば10KeVのエネルギーで30秒程度照射する。
【0039】
電子線によるエネルギー照射により、被照射部45は耐エッチング性の高い材料に変化する。発明者等の解析によれば、ポリシラン膜はSiC膜もしくはSiOC膜に変化しているものと予想される。
【0040】
この後、レジスト膜50のパターンをエッチングマスクとして、熱酸化膜15、シリコン窒化膜20、TEOS膜30からなる積層絶縁膜をRIE法を用いてエッチングする。具体的なエッチング条件は、TEOS膜のエッチングに対しては、例えば反応ガスとしてC8、COおよびArの混合ガスを流量比10sccm、50sccm、200sccmで用い、チャンバー内の圧力を40mTorr、高周波数電力1400Wとする。なお、反応ガスとしてCの代わりにC等を用いてもよい。また、Si膜のエッチングに対しては、CHF3、COおよびO2の混合ガスを流量比50sccm、200sccm、10sccmで用い、チャンバー内の圧力を40mTorr、高周波数電力1400Wとする。
【0041】
基板外縁部の電子線照射によってポリシランからSiC、SiOCに変質した変質部45は、上述するエッチング条件において、TEOS膜30に対しては、エッチング速度比が1/100以下、シリコン窒化膜20に対してはエッチング速度比が1/50以下となり、耐エッチング性が高い膜であるため、エッチング中の膜減りも少なく、基板外縁部のシリコン窒化膜20およびTEOS膜30はエッチングされない。よって、基板外縁部ではシリコン基板が露出することもない。
【0042】
この後、図1(c)に示すように、不要な残留レジスト膜50を剥離する。この際、電子線照射を受けていないポリシラン膜40はレジストとともに剥離されるが電子線照射を受けた変質部45は、基板外縁部に残留する。この剥離方法としては、OとCFを400対1で混合したガスを用いたアッシングにより行う。この方法によれば、下地をエッチングすることなく剥離可能である。
【0043】
積層絶縁膜(15、20、30)のパターンをエッチングマスクとしてシリコン基板10を異方性RIE法によりエッチングし、シリコントレンチを形成する。エッチング条件は、例えば、反応ガスとして、ClとOをそれぞれ流量75sccm、10sccmとし、チャンバー内の圧力を75mTorr、高周波数電力300Wとする。電子線照射を受けた変質部分45は、このシリコンエッチング条件においてもTEOS膜30にほぼ同等の耐エッチング性を有するため膜減りが少なく、基板外縁部のシリコンまでもがエッチングされることはない。よって、従来発生していたようなシリコン基板外縁部での剣山状のシリコンのエッチング部は生じない。このため、ダスト要因もなくなり、プロセス上の歩留まりが向上する。
【0044】
以上に説明するように、上述する第1の実施の形態においては、反射防止膜であるポリシラン膜の基板外縁部に部分的に電子線照射をすることにより耐エッチング性の高い膜に変え、これを積層絶縁膜およびシリコン基板エッチングの際のマスクとして用いることによりダストの発生要因となるシリコンのエッチングを阻止できる。
【0045】
ここでポリシランとは、シリコンとシリコンの結合を主鎖し、一般式SiR11R12で表される有機シリコンである。R11、R12は水素原子または炭素数1〜20の置換もしくは非置換の脂肪族炭化水素、又は芳香族炭化水素等を示す。なお使用するポリシランは単独重合体または共重合体のいずれのものであってもよい。また、2種以上のポリシランが酸素原子、窒素原子、脂肪族基、芳香族基を介して互いに結合した構造を有するものであってもよい。
【0046】
なお、ポリシラン以外の材料でも、電子線照射をすることで耐エッチング性の高い膜に変質する有機シリコン化合物膜であれば使用できる。例えば、シリコンと酸素の結合であるシロキサン結合(−Si-O-)を主鎖とし、これに有機基の結合基を有するものであり、(RSiO)nで表すことができるポリシロキ酸シリコン酸化膜等やそれ以外の有機シリコン酸化膜を用いることもできる。
【0047】
(第2の実施の形態)
次に、図2(a)〜図2(d)を参考にしながら第2の実施の形態について説明する。第2の実施の形態の主な特徴も、第1の実施の形態と同様にシリコントレンチの形成工程において、基板外縁部の反射防止膜に電子線照射を行い、これを耐エッチング性の高い膜に変え、基板外縁部でのシリコンのエッチングを阻止するものである。ただし、電子線照射の順序が第1の実施の形態における工程と異なる。以下、第2の実施の形態にかかるシリコントレンチの形成工程について説明する。
【0048】
まず、図2(a)に示すように、シリコン基板10表面を熱酸化することにより膜厚約8nmの薄い熱酸化膜15を形成する。次に、減圧CVD法を用いて膜厚約220nmの窒化シリコン膜20を形成する。さらに、プラズマCVD法を用いて、膜厚約1000nmのTEOS膜30を形成する。この上に、反射防止膜としてポリシラン膜40を厚み約300nm程塗布形成する。
【0049】
第2の実施の形態では、同図に示すように反射防止膜を形成した直後に基板外縁部に選択的に電子線を照射し、基板外縁部のポリシランを耐エッチング性の高い膜に変質させる。このときの電子線照射条件は、例えば電子線エネルギー10KeV、照射時間30secとする。選択的な電子線照射方法としては、例えば露光マスク(レティクル)を用いた縮小投射露光方法を用いて一括露光を行ってもよいし、電子線ビームで描画露光を行ってもよい。
【0050】
この後、基板表面にレジスト膜50を塗布し、露光現像工程を経てレジスト膜50をパターニングする。パターニング後、このレジストパターンをエッチングマスクとして基板上の積層絶縁膜、即ち、熱酸化膜15、シリコン窒化膜20およびTEOS膜30をエッチングする。エッチング条件は、第1の実施の形態と同様の条件を用いればよい。基板外縁部では耐エッチング性の高い変質部45がエッチングマスクとなり積層絶縁膜はエッチングされない。
【0051】
エッチング後、不要なレジスト膜50および電子照射を受けていない領域のポリシラン40を酸素とCFの混合ガス(O2とCF4が約100対1で混合)を用いたアッシャーを使用して剥離除去する。シリコン基板10の外縁部には電子照射を受けた変質部分45のみが残留する。
【0052】
次に、積層絶縁膜のパターンをエッチングマスクとして、シリコン基板10をRIE法を用いてエッチングしトレンチ60を形成する。この場合のエッチング条件も第1の実施の形態と同様の条件を用いることができる。このエッチング工程においても電子照射を受けたポリシランの変質部分45は、TEOS膜30等に較べ高エッチング性を有するため、膜減りが少なく、基板外縁部のシリコン基板10までもがエッチングされることはない。従来発生していたようなシリコン基板外縁部での剣山状のシリコンのエッチング部は生じないため、ダスト要因もなくなり、プロセス上の歩留まりが向上する。
【0053】
以上に説明するように、上述する第2の実施の形態においては、基板外縁部の反射防止膜に成膜直後に電子線照射することによりポリシラン膜を耐エッチング性の高い膜に変え、これを積層絶縁膜およびシリコン基板エッチングの際のマスクとして用いていることにより、基板外縁部でのシリコンのエッチングを阻止している。
【0054】
なお、ポリシラン膜の代わりにポリシロキ酸シリコン酸化膜等の有機シリコン酸化膜やその他、電子照射によりエッチング性の高い膜に変質する有機膜を用いてもよい。
【0055】
(第3の実施の形態)
次に、図3(a)〜図3(d)を参考にしながら第3の実施の形態について説明する。
【0056】
第3の実施の形態の主な特徴は、電子線照射により耐エッチング性の高い材料に変質可能な有機シリコン化合物膜を従来のレジスト膜の代わりに用いて、エッチングパターンの形成を行うことである。以下、図面を参照しながら、具体的なシリコントレンチの形成工程を例にして説明する。
【0057】
まず、図3(a)に示すように、シリコン基板10表面を熱酸化することにより膜厚約8nmの薄い熱酸化膜15を形成する。次に、減圧CVD法を用いて膜厚約220nmの窒化シリコン膜20を形成する。さらに、プラズマCVD法を用いて膜厚約1000nmのTEOS膜30を形成する。この上に、ポリシラン膜40を厚み約200nm程塗布する。
【0058】
この後、図3(b)に示すように、露光マスク(レティクル)を用いて電子線を一括露光、もしくは電子ビーム描画法を用いてポリシラン膜上にエッチングパターンを露光する。この時、基板外縁部のポリシラン膜にも電子線が照射されるようにする。電子線照射条件は第1、第2の実施の形態とほぼ同様の条件を用いればよい。
【0059】
電子線が露光照射された部分45は第1、第2の実施の形態に説明したように、耐エッチング性が高いSiC、SiOCに変質する。この後、図3(c)に示すように、レジスト剥離に用いるものと同様な剥離方法を用いて、電子線が照射されていないポリシラン膜40を剥離除去する。
【0060】
図4(d)に示すように、電子線照射により膜質が変質した部分45をエッチングマスクとして、熱酸化膜15、TEOS膜30およびシリコン窒化膜20のエッチングを行う。第1の実施の形態の場合と同様に、エッチング条件はC8、COおよびArを流量比10sccm、50sccm、200sccmとし、チャンバー内の圧力を40mTorr、高周波数電力1400Wとする。なお、反応ガスとしてCの代わりにC等を用いてもよい。このエッチング条件下で電子線照射をうけた変質部45は積層絶縁膜に対し高いエッチング耐性を有する。よって、エッチング中にマスクの膜減りも少なく、高い精度で積層絶縁膜のエッチングを行うことができる。
【0061】
この後図4(e)に示すように、電子線照射によりポリシランから耐エッチング性の高い膜に変わった変質部45及び積層絶縁膜をエッチングマスクとして、シリコン基板のエッチングを行い、シリコントレンチ60を形成する。このとき、基板外縁は電子線照射により耐エッチング性を有するものに変質した膜で覆われているため、基板外縁部のシリコン窒化膜20まではエッチングされず、シリコン基板が露出することもない。よって従来基板端部での剣山状のシリコンのエッチングも発生しない。
【0062】
このように、第3の実施の形態ではレジスト膜の代わりに、ポリシラン膜を用いたことにより、レジスト膜のパターニング工程が不要になるとともに、絶縁層やシリコン基板をエッチングする際に耐エッチング性の高いエッチングマスクとして用いることができるため、高アスペクト比のトレンチやコンタクトホール、ビアホールの形成を高精度に行えるとともに、従来のダストの要因であった基板外縁部でのシリコンのエッチングの発生を阻止し、高精度で信頼性の高い製造工程を得ることができる。また、今回はポリシラン膜を用いているが、その代わりにポリシロキ酸シリコン酸化膜等の有機シリコン酸化膜を用いることもできる。
【0063】
なお、ポリシラン膜40の電子線露光工程に際し、図5(a)〜図5(c)に示すように、一部底部に未変質部分を残して上層のポリシランのみが変質するように電子線のエネルギー量もしくは照射時間あるいはポリシラン膜の膜厚を調整してもよい。
【0064】
例えば、図5(b)に示すように、ポリシラン膜40を膜厚約200nm形成し、露光する電子線のエネルギーを10KeV、照射時間を30秒とすれば、電子線を照射した部分は上層から120nm程度のみを耐エッチング性の高いSiC、SiOCに変質させることができる。
【0065】
もし、完全に底部までポリシラン膜が変質させた場合は、電子線露光終了時に露光パターニングのずれがみつかっても、通常のレジスト剥離方法では剥離できないため工程のやり直しがきかないことになるが、底部にわずかに未変質部を残しておけば、通常のレジスト膜剥離方法を用いて容易に膜を剥離除去できるので、工程のやり直しを負担なく行うことができる。また、後の工程で変質後のSiCやSiCOの剥離も容易に行うことができる。なお、剥離は、例えば酸素に若干のCFを添加する(例えばOに対し流量比1/400のCFを添加する)か、もしくは水を用いたアッシングの他、希フッ酸等の薬液処理やベイパー弗酸処理により行う。
【0066】
以上、第1の実施の形態から第3の実施の形態を通して、電子線照射により耐エッチング性の高い膜に変質しうる、シリコンとシリコンとの結合を主鎖とする有機シリコン化合物膜の例としてSiR1112で表されるポリシラン膜を使用する例について説明したが、他の有機シリコン化合物膜を使用することは可能である。化1〜化15は、利用可能と予想される有機シリコン化合物膜の具体例を示したものである。なお、式中のm、nは正の整数である。これらの化合物の重量平均分子量の値は特に限定されるものではないが、200〜100、000の範囲内であることが望ましい。分子量が200未満ではレジストの溶剤に溶解してしまい、一方100、000を超えると有機溶剤に溶解しにくく溶液材料の作製が困難になるためである。
【0067】
【化1】
Figure 0003660170
【化2】
Figure 0003660170
【化3】
Figure 0003660170
【化4】
Figure 0003660170
【化5】
Figure 0003660170
【化6】
Figure 0003660170
【化7】
Figure 0003660170
【化8】
Figure 0003660170
【化9】
Figure 0003660170
【化10】
Figure 0003660170
【化11】
Figure 0003660170
【化12】
Figure 0003660170
【化13】
Figure 0003660170
【化14】
Figure 0003660170
【化15】
Figure 0003660170
なお、今回ポリシラン膜を用いているが、その代わりにポリシロキ酸シリコン酸化膜等の有機シリコン酸化膜やその他、電子線照射により耐エッチング性の高い膜に変質する有機シリコン化合物膜を用いることができる。
【0068】
有機シリコン化合物膜は一種類に限定されるものではなく、数種類の化合物を混合して用いてもよい。また、必要に応じて貯蔵安定性をはかるために、熱重合防止剤、シリコン系絶縁膜への密着性を向上させるための密着性向上剤、シリコン系絶縁膜からレジスト膜中への反射光の防止に役立つ紫外光の吸収染料、ポリサルフォン、ポリベンズイミダゾール等の紫外線吸収ポリマー等を添加してもよい。
【0069】
有機シリコン化合物膜が紫外線吸収特性を有する場合には、レジスト膜の露光時の反射防止膜として用いることもできる。
【0070】
上述の実施の形態では、ポリシランを変質させる際、電子線照射を行っているが、それ以外のエネルギ照射により変質させてもよい。例えば、γ線、X線等の電磁波を照射することで有機シリコン化合物膜の変質を行ってもよい。
【0071】
なお、ここでは積層絶縁層として熱酸化膜15、シリコン窒化膜20、TEOS膜30の構成を示したが、この具体的な積層数や各膜製造方法は特に限定されない。例えばTEOS膜をプラズマCVD法のみならず減圧CVD法またはSOGを用いた塗布法等を使用して形成することもできる。
【0072】
また、上述の実施の形態に示した製造方法は、シリコントレンチの形成工程ばかりでなく、絶縁層のみに形成するコンタクトホールやビアホール等の溝加工にも、適用可能なことは当業者にとって明らかである。
【0073】
【発明の効果】
以上に説明したように、本発明の半導体装置の製造方法は、半導体基板上に絶縁層を形成した後、半導体基板外縁部から半導体基板表面にかけて有機シリコン化合物膜を形成する工程と、有機シリコン化合物膜上にレジスト膜を形成する工程と、レジスト膜を露光現像によりパターンニングを行う工程と、半導体基板外縁部の有機シリコン化合物膜に選択的なエネルギー照射を行い、被照射部を上述の絶縁層より耐エッチング性の高い膜に変質させる工程と、絶縁層をエッチングする工程を有するものである。よって、基板外縁部の絶縁層および半導体基板が、エネルギー照射によって耐エッチング性の高い膜に変質した有機シリコン化合物膜の変質部によって被覆されるため、半導体基板外縁部での絶縁層およびその下の半導体基板自体のエッチングを阻止できる。
【0074】
特に成膜方法の影響により絶縁層の厚みが基板端部において薄くなる場合にも耐エッチング性の高い膜に変わった有機シリコン化合物の変質部のため、エッチング中に膜減りがほとんど起こらない。このため、基板端部で従来発生していたようなダストの原因となるような半導体基板の粗いエッチングが発生せず、高い生産歩留まりを得ることができる。
【0075】
また、本発明の別の半導体装置の製造方法は、半導体基板上に形成された単数もしくは複数の絶縁層上に、有機シリコン化合物膜を形成する工程と、前記有機シリコン化合物膜に選択的にエネルギー照射を行い、被照射部を前記絶縁層より耐エッチング性の高い膜に変質させる工程と、前記被照射部をエッチングマスクとして前記有機シリコン化合物膜下層をエッチングする工程を有するものである。有機シリコン化合物膜そのものをエッチングマスクとして用いることができるので、レジスト膜のパターニング工程を不要にすることができる。また、耐エッチング性が高いため、絶縁層に高アスペクト比のコンタクトホール、ビアホール等の各種ホールを高精度に形成できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るシリコントレンチの作製方法を示す工程図である。
【図2】本発明の第2の実施の形態に係るシリコントレンチの作製方法を示す工程図である。
【図3】本発明の第3の実施の形態に係るシリコントレンチの作製方法を示す工程図である。
【図4】本発明の第3の実施の形態に係るシリコントレンチの作製方法を示す工程図である。
【図5】本発明の第3の実施の形態に係る別の絶縁膜のエッチング方法を示す工程図である。
【図6】従来のシリコントレンチ作製方法を示す工程図である。
【図7】従来のシリコントレンチ作製方法において、基板端部に発生するシリコンのエッチング部を示す図である。
【符号の説明】
10 シリコン基板
15 熱酸化膜
20 シリコン窒化膜
30 TEOS膜
40 反射防止膜(ポリシラン膜)
45 電子線照射による変質部
50 レジスト膜
60 トレンチ

Claims (5)

  1. 半導体基板上に絶縁層を形成する工程と、
    前記半導体基板外縁部を含む半導体基板表面の前記絶縁層上に有機シリコン化合物膜を形成する工程と、
    前記有機シリコン化合物膜上にレジスト膜を形成する工程と、
    前記レジスト膜を、露光現像によりパターンニングを行う工程と、
    前記半導体基板外縁部の前記有機シリコン化合物膜に選択的にエネルギー照射を行い、被照射部を前記絶縁層より耐エッチング性の高い膜に変質させる工程と、
    前記レジスト膜および前記被照射部をエッチングマスクとして前記絶縁層をエッチングする工程を有することを特徴とする半導体装置の製造方法。
  2. さらに、エッチング後の前記絶縁層および前記被照射部をエッチングマスクとして前記半導体基板をエッチングする工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記エネルギー照射が電子線ビーム照射であることを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記有機シリコン化合物膜が該レジストの露光光を吸収する性質を有することを特徴とする請求項1から請求項3のいずれかに記載の半導体装置の製造方法。
  5. 前記有機シリコン化合物膜がポリシラン膜もしくは有機シリコン酸化膜であることを特徴とする請求項1〜請求項4のいずれかに記載の半導体装置の製造方法。
JP25959599A 1999-09-13 1999-09-13 半導体装置の製造方法 Expired - Fee Related JP3660170B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25959599A JP3660170B2 (ja) 1999-09-13 1999-09-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25959599A JP3660170B2 (ja) 1999-09-13 1999-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001085387A JP2001085387A (ja) 2001-03-30
JP3660170B2 true JP3660170B2 (ja) 2005-06-15

Family

ID=17336301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25959599A Expired - Fee Related JP3660170B2 (ja) 1999-09-13 1999-09-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3660170B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458608B2 (ja) * 2009-03-10 2014-04-02 富士電機株式会社 半導体装置の製造方法
JP7126468B2 (ja) 2019-03-20 2022-08-26 株式会社Screenホールディングス 基板処理方法および基板処理装置
CN111446166A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成双沟槽晶体管的工艺方法

Also Published As

Publication number Publication date
JP2001085387A (ja) 2001-03-30

Similar Documents

Publication Publication Date Title
US7276327B2 (en) Silicon-containing compositions for spin-on arc/hardmask materials
US7235478B2 (en) Polymer spacer formation
US6649531B2 (en) Process for forming a damascene structure
US6720132B2 (en) Bi-layer photoresist dry development and reactive ion etch method
JP3161040B2 (ja) 半導体装置の製造方法
JP3435318B2 (ja) パターン形成方法
JP4397126B2 (ja) 反射防止コーティング材層形成方法
KR100861176B1 (ko) 무기계 하드마스크용 조성물 및 이를 이용한 반도체 소자의 제조방법
US6787455B2 (en) Bi-layer photoresist method for forming high resolution semiconductor features
TW594860B (en) Method for manufacturing semiconductor device
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
JP3660170B2 (ja) 半導体装置の製造方法
JP4651956B2 (ja) 層間絶縁膜のドライエッチング方法
JP3250240B2 (ja) 半導体装置の製造方法
US20020004300A1 (en) Ultra-thin resist coating qualityby by increasing surface roughness of the substrate
US6911374B2 (en) Fabrication method for shallow trench isolation region
JP3258199B2 (ja) 半導体装置のパターン形成方法
JPH11243080A (ja) 半導体基板のエッチング方法
JP2003059912A (ja) 半導体装置の製造方法
WO2006019849A1 (en) Low-k dielectric etch
TW580756B (en) Dual damascene process
TW201101394A (en) Method of etching a multi-layer
KR100914391B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH08191068A (ja) 半導体装置の製造方法
KR100487415B1 (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees