JP2001084152A - 割込み信号制御装置 - Google Patents

割込み信号制御装置

Info

Publication number
JP2001084152A
JP2001084152A JP26264299A JP26264299A JP2001084152A JP 2001084152 A JP2001084152 A JP 2001084152A JP 26264299 A JP26264299 A JP 26264299A JP 26264299 A JP26264299 A JP 26264299A JP 2001084152 A JP2001084152 A JP 2001084152A
Authority
JP
Japan
Prior art keywords
interrupt
signal
request signal
interrupt request
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26264299A
Other languages
English (en)
Inventor
Takehiko Shimomura
武彦 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26264299A priority Critical patent/JP2001084152A/ja
Publication of JP2001084152A publication Critical patent/JP2001084152A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 従来の割込み信号制御装置では割込みコント
ローラ2を下段側に追加していくことで受付可能な割込
み要因数1を増加させることができるようになっている
ものの、以前の割込み信号制御装置に関する設計資産を
再利用することはほとんどできないなどの課題があっ
た。 【解決手段】 受付可能な割込み要因数1を増加する場
合に、従前の割込み信号制御装置と共通する割込み要因
1についてはそれが入力される割込みコントローラ2お
よびその割り込みコントローラ2と中央処理装置との間
の割込みコントローラ3の段数などを共通化させること
ができるようにしたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は複数の周辺回路か
ら発生する複数の割込み要求信号を統合して中央処理装
置に出力するとともに、割込み処理に必要な各種の処理
を実施する割込み信号制御装置に係り、特に、その基本
構造を特定するとともに各種の必須の処理機能を当該構
造中に好適に分散させることにより、例えば割込み要因
が追加されるような機能拡張の設計変更などの際に、従
前の割込み信号制御装置に関する設計資産を効果的に利
用することを可能ならしめるための改良に関するもので
ある。
【0002】
【従来の技術】図19は特開平7−56747号公報に
開示された従来の割込み信号制御装置および周辺部を示
すブロック図である。図において、50はそれぞれ図示
外の周辺回路からの割込み要求信号が入力され、これに
応じて割込み要求信号を出力するサブ割込みコントロー
ラ、51は複数のサブ割込みコントローラ50からの割
込み要求信号が入力され、これに応じて割込み要求信号
を出力するメイン割込みコントローラ、52はこのメイ
ン割込みコントローラ51の割込み要求信号が入力さ
れ、これに応じて所定の割込みハンドル処理を実施する
中央処理装置である。
【0003】次に動作について説明する。周辺回路から
割込み要求信号が出力されると、サブ割込みコントロー
ラ50からの割込み要求信号が出力され、メイン割込み
コントローラ51から割込み要求信号が出力され、これ
に応じて中央処理装置52が所定の割込みハンドル処理
を実施する。
【0004】そして、このように割込み要因数の増加に
応じて割込みコントローラ51,50を段階的に下位側
に追加してゆけば、1つの割込みコントローラでは処理
しきれない数の割込み要因を取り扱うことが可能とな
る。
【0005】
【発明が解決しようとする課題】従来の割込み信号制御
装置は以上のように構成されているので、割込み最大処
理時間などの制約に基づいて設計された従前の割込み信
号制御装置に関する設計資産を再利用することはほとん
どできないなどの課題があった。
【0006】中央処理装置52は割込み要求信号を受け
付けると、まずその割り込み要因に応じた分岐処理を行
うために割込みベクタの読み出し処理を行うが、上記従
来の割込み信号制御装置では、中央処理装置52は割込
み要求を受け付けた場合まず必ず最上段の割込みコント
ローラ51に対して割込みベクタの読み出し処理を行う
ことになる。そして、この最上段の割込みコントローラ
51は所定の下段の割込みコントローラ50に伝え、こ
の下段の割込みコントローラ50が例えば2回目の読み
出し処理に応じて割込みベクタを出力することで、中央
処理装置52は上記割込み要因に応じた割込み処理に分
岐することになる。
【0007】つまり、この従来の割込み信号制御装置で
は、割込みコントローラ51,50を2段、3段と増加
させることで受付可能な割込み要因数を増加させること
ができるものの、その増加させる前の受付可能な割込み
要因数が少ないもの(例えば、割込みコントローラが1
段であるもの)と比べた場合、その受付可能な割込み要
因数が少ない構成における割込みベクタの読み出し処理
とは異なる処理にて割込み要因に係る割込みベクタを出
力することとなる。そして、これは、増加前のものと共
通する割込み要因に関してもその割込みベクタの読み出
しまでの時間がかかることを意味するので、割込み要因
数の少ない増加前の割込み信号制御装置の設計資産を利
用することはできない。
【0008】この発明は上記のような課題を解決するた
めになされたもので、割込み要因が追加されるような機
能拡張の設計変更などの際に、その増加させる前の割込
み信号制御装置に関する設計資産を効果的に利用するこ
とが可能である割込み信号制御装置を得ることを目的と
する。
【0009】
【課題を解決するための手段】この発明に係る割込み信
号制御装置は、周辺回路からの所定数の割込み要求信号
が入力されるとともに、当該所定数の割込み要求信号間
の優先順位の設定を記憶する割込み制御レジスタを備
え、当該いずれかの割込み要求信号が入力された場合に
は、この割込み制御レジスタに予め設定された優先順位
に基づいて1つの割込み要求信号を選択して割込み要求
信号を出力する複数の割込みコントローラと、上記複数
の全ての割込みコントローラの割込み要求信号出力が入
力され、これを所定数ずつ段階的にまとめて、最終的に
はいずれか1つの割込みコントローラの割込み要求信号
に応じて1つの割込み要求信号を中央処理装置に出力す
る割込み信号統合回路とを備えるものである。
【0010】この発明に係る割込み信号制御装置は、周
辺回路からの所定数の割込み要求信号が入力されるとと
もに、予め設定された優先順位に基づいて1つの割込み
要求を選択し、その割り込み要求のレベルを有する割込
みレベル信号を出力する割込み要求選択回路、割込み許
可レベルが設定される割込みマスクレジスタ、および、
上記割込みレベル信号の割り込み要求レベルと割込み許
可レベルとを比較して、割込み許可レベル以上の割込み
要求レベルである場合には割込み要求信号を出力する比
較回路を備える複数の割込みコントローラと、上記複数
の全ての割込みコントローラの割込み要求信号出力が入
力され、これを所定数ずつ段階的にまとめて、最終的に
はいずれか1つの割込みコントローラの割込み要求信号
に応じて1つの割込み要求信号を中央処理装置に出力す
る割込み信号統合回路とを備えるものである。
【0011】この発明に係る割込み信号制御装置は、各
割込みコントローラは、それぞれの割込みマスクレジス
タの設定値が更新されたら、複数の割込み要求信号の監
視を再開するものである。
【0012】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、いずれかの割込みコントローラに
おいて割込みマスクレジスタの設定値が更新されたら、
中央処理装置へ出力する割込み要求信号をネゲートする
ものである。
【0013】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、予め設定された優先順位に基づい
て1つの割込み要求を選択し、その割り込み要求のレベ
ルを有する割込みレベル信号を出力する割込み要求選択
回路、割込み許可レベルが設定される割込みマスクレジ
スタ、および、上記割込みレベル信号の割り込み要求レ
ベルと割込み許可レベルとを比較して、割込み許可レベ
ル以上の割込み要求レベルである場合には割込み要求信
号を出力する比較回路を備える割込みコントローラを組
み合わせて、割込み要求信号を所定数ずつ段階的にまと
めるとともに、周辺回路からの割込み要求信号が入力さ
れる当該割込みコントローラにおいては、当該周辺回路
からの割込み要求信号に基づいて割込み要求信号を出力
している状態で上記割込みマスクレジスタの設定値が更
新されると、複数の割込み要求信号の監視を再開するも
のである。
【0014】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、予め設定された優先順位に基づい
て1つの割込み要求を選択し、その割り込み要求のレベ
ルを有する割込みレベル信号を出力する割込み要求選択
回路、割込み許可レベルが設定される割込みマスクレジ
スタ、および、上記割込みレベル信号の割り込み要求レ
ベルと割込み許可レベルとを比較して、割込み許可レベ
ル以上の割込み要求レベルである場合には割込み要求信
号を出力する比較回路を備える割込みコントローラを組
み合わせて、割込み要求信号を所定数ずつ段階的にまと
めるとともに、中央処理装置へ割込み要求信号を出力す
る割込みコントローラは、いずれかの割込みコントロー
ラにおいて割込みマスクレジスタの設定値が更新された
ら、当該中央処理装置への割込み要求信号をネゲートす
るものである。
【0015】この発明に係る割込み信号制御装置は、周
辺回路からの所定数の割込み要求信号が入力されるとと
もに、中央処理装置の割り込み処理を開始する際に読み
出す割込みベクタを記憶する割込みベクタレジスタを備
え、当該いずれかの割込み要求信号が入力された場合に
は1つの割込み要求信号を選択して割込み要求信号を出
力する複数の割込みコントローラと、上記複数の全ての
割込みコントローラの割込み要求信号出力が入力され、
これを所定数ずつ段階的にまとめて、最終的にはいずれ
か1つの割込みコントローラの割込み要求信号に応じて
1つの割込み要求信号を中央処理装置に出力する割込み
信号統合回路とを備えるものである。
【0016】この発明に係る割込み信号制御装置は、各
割込みコントローラは、それぞれの割込みベクタが読み
出されたら、複数の割込み要求信号の監視を再開するも
のである。
【0017】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、いずれかの割込みコントローラに
おいて割込みベクタが読み出されたら、中央処理装置へ
出力する割込み要求信号をネゲートするものである。
【0018】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、中央処理装置の割り込み処理を開
始する際に読み出す割込みベクタを記憶する割込みベク
タレジスタを備え、当該いずれかの割込み要求信号が入
力された場合には1つの割込み要求信号を選択して割込
み要求信号を出力する割込みコントローラを組み合わせ
て、割込み要求信号を所定数ずつ段階的にまとめるとと
もに、周辺回路からの割込み要求信号が入力される当該
割込みコントローラにおいては、当該周辺回路からの割
込み要求信号に基づいて割込み要求信号を出力している
状態で上記割込みベクタレジスタが読み出されると、複
数の割込み要求信号の監視を再開するものである。
【0019】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、中央処理装置の割り込み処理を開
始する際に読み出す割込みベクタを記憶する割込みベク
タレジスタを備え、当該いずれかの割込み要求信号が入
力された場合には1つの割込み要求信号を選択して割込
み要求信号を出力する割込みコントローラを組み合わせ
て、割込み要求信号を所定数ずつ段階的にまとめるとと
もに、自分よりも下段の割込みコントローラからの割込
み要求信号に基づく割込み要求信号を出力している場合
には、当該割込み要求信号の元となる周辺回路からの割
込み要求信号が入力された割込みコントローラの割込み
ベクタが出力されるものである。
【0020】この発明に係る割込み信号制御装置は、割
込み信号統合回路は、中央処理装置の割り込み処理を開
始する際に読み出す割込みベクタを記憶する割込みベク
タレジスタを備え、当該いずれかの割込み要求信号が入
力された場合には1つの割込み要求信号を選択して割込
み要求信号を出力する割込みコントローラを組み合わせ
て、割込み要求信号を所定数ずつ段階的にまとめるとと
もに、中央処理装置へ割込み要求信号を出力する割込み
コントローラは、いずれかの割込みコントローラにおい
て割込みベクタが読み出されたら、当該中央処理装置へ
の割込み要求信号をネゲートするものである。
【0021】この発明に係る割込み信号制御装置は、全
ての割込みコントローラに対して割込み要求信号の監視
を開始させる一斉起動回路を設けるものである。
【0022】この発明に係る割込み信号制御装置は、全
ての割込みコントローラは、割込み要求信号を監視する
共通監視回路を用いるものである。
【0023】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による割
込み信号制御装置の構成を示すブロック図である。この
割込み信号制御装置は図示外の複数の周辺回路からの割
込み要求信号があればその中から最も重要なものを予め
設定された優先順位にて選択抽出し、これに基づく割込
み要求信号を図示外の中央処理装置に入力するものであ
る。図において、1はそれぞれ上記各周辺回路からの割
込み要求信号の信号線、2はそれぞれ複数の周辺回路か
らの割込み要求信号の信号線1が接続され、いずれか1
つの信号線1から割込み要求信号が入力されたら割込み
要求信号を出力するサブ割込みコントローラ、3は複数
のサブ割込みコントローラ2からの割込み要求信号が入
力され、いずれか1つのコントローラ2から割込み要求
信号が入力されたら上記中央処理装置に割込み要求信号
を出力するメイン割込みコントローラである。
【0024】サブ割込みコントローラ2において、4は
サブ割込みコントローラ2に接続される各割込み要求信
号の信号線1の割込み優先レベルを記憶する割込み制御
レジスタ、5はこの割込み制御レジスタ4に設定された
割込み優先レベルに基づいて各割込み要求信号が入力さ
れたらそれぞれの割込み優先レベルを出力する任意優先
判定回路、6はこの任意優先判定回路5から出力される
複数の割込み優先レベルが入力され、この中から割込み
レベルが最も高いものの内の1つをハードウェア回路に
基づいて固定的に選択するとともに、割込み要求信号を
出力する固定優先判定回路である。
【0025】メイン割込みコントローラ3において、7
はサブ割込みコントローラ2から出力される割込み要求
信号の割込み優先レベルを記憶する割込み制御レジス
タ、8はこの割込み制御レジスタ7に設定された割込み
優先レベルに基づいて各割込み要求信号が入力されたら
それぞれの割込み優先レベルを出力する任意優先判定回
路、9はこの任意優先判定回路8から出力される複数の
割込み優先レベルが入力され、この中から割込みレベル
が最も高いものの内の1つをハードウェア回路に基づい
て固定的に選択するとともに、この選択したものの割込
みレベルを出力する固定優先判定回路である。
【0026】また、10は割込み要求信号を出力するた
めの最低限の割込みレベルを記憶する割込みマスクレジ
スタ、11は上記固定優先判定回路9の出力レベルとこ
の割込みマスクレジスタ10の設定レベルとを比較し、
固定優先判定回路9の出力レベルが割込みマスクレジス
タ10の設定レベルよりも高ければ(以上であれば)割
込み要求信号を出力する比較回路、12はこの割込み受
付信号を一定のシーケンス処理にて監視し、割込み受付
信号が入力されたら割込み要求信号を出力するメインシ
ーケンサである。
【0027】更に、13は中央処理装置が割込み分岐処
理の際に参照する割込み分岐テーブルの記憶先の先頭ベ
クタを記憶する割込みベクタレジスタであり、この割込
みベクタレジスタ13は上記割込み制御レジスタ7およ
び割込みマスクレジスタ20とともにメインシーケンサ
12の一部として設けられている。
【0028】次に動作について説明する。周辺回路から
割込み要求信号が出力されると、サブ割込みコントロー
ラ2において、任意優先判定回路5が予め割込み制御レ
ジスタ4に記憶されている当該割り込み要求信号の割込
みレベルを判定して割込み優先レベルを出力し、当該優
先レベルが他の割込み要求信号の優先レベルよりも高い
場合には固定優先判定回路6が当該割り込み要求信号を
選択して割込み要求信号を出力する。
【0029】このようにサブ割込みコントローラ2から
割込み要求信号が出力されると、メイン割込みコントロ
ーラ3において、任意優先判定回路8が予め割込み制御
レジスタ7に記憶されている当該割り込み要求信号の割
込みレベルを判定して割込み優先レベルを出力し、当該
優先レベルが他の割込み要求信号の優先レベルよりも高
い場合には固定優先判定回路9が当該割り込み要求信号
を選択してその割込みレベルを出力し、予め割込みマス
クレジスタ10に記憶されている最低限の割込みレベル
よりも当該割込みレベルが高い場合には比較回路11が
割込み要求信号を出力し、この割込み受付信号に応じて
メインシーケンサ12は中央処理装置に割込み要求信号
を出力して停止する。
【0030】この割込み要求信号が入力されると、中央
処理装置はそれまで行っていた処理の待避処理を実施す
るとともに、割込み認識信号IAcKを出力し、その
後、割込みマスクレジスタ10のレベルを書き換えた
り、割込みベクタレジスタ13の値を読み出したり、割
込み要求信号の停止指示を出力したり、メインシーケン
サ12の再起動指示を出力したりし、更に、割込みベク
タレジスタ13の値に基づいて割込み分岐テーブルを読
み出し、これに基づく分岐処理を実施して所定の割込み
処理を実施する。
【0031】以上のように、この実施の形態1によれ
ば、周辺回路からの所定数の割込み要求信号が入力され
るとともに、当該所定数の割込み要求信号間の優先順位
の設定を記憶する割込み制御レジスタ4を備え、当該い
ずれかの割込み要求信号が入力された場合にはこの割込
み制御レジスタ4に予め設定された優先順位に基づいて
1つの割込み要求信号を選択して割込み要求信号を出力
する複数のサブ割込みコントローラ2と、上記複数の全
てのサブ割込みコントローラ2の割込み要求信号出力が
入力され、これらをまとめていずれか1つの割込みコン
トローラ2の割込み要求信号に応じて1つの割込み要求
信号を中央処理装置に出力するメイン割込みコントロー
ラとを備えるので、サブ割込みコントローラ2およびそ
のサブ割り込みコントローラ2から中央処理装置までの
間の段数を1段のままにしつつサブ割り込みコントロー
ラ2を増加させることで、受付可能な割込み要因数を増
加することができる。
【0032】従って、従前の割込み信号制御装置と共通
する割込み要因についてはそれが入力されるサブ割込み
コントローラ2から中央処理装置までの間の段構成を共
通化させつつ、受付可能な割込み要因数を増加させるこ
とができるので、これらの割り込み要因に関しては増加
させる前の割込み信号制御装置と同様の処理にて同様の
割込み処理が可能となり、当該増加前の割込み信号制御
装置に関する設計資産を効果的に利用することができる
効果がある。
【0033】実施の形態2.図2はこの発明の実施の形
態2による割込み信号制御装置の構成を示すブロック図
である。図において、14はそれぞれ任意優先判定回路
5から出力される複数の割込み優先レベルが入力され、
この中から割込みレベルが最も高いものの内の1つをハ
ードウェア回路に基づいて固定的に選択するとともに、
この選択したものの割込みレベルを出力する固定優先判
定回路、15は割込み要求信号を出力するための最低限
の割込みレベルを記憶する割込みマスクレジスタ、16
は上記固定優先判定回路14の出力レベルとこの割込み
マスクレジスタ15の設定レベルとを比較し、固定優先
判定回路14の出力レベルが割込みマスクレジスタ15
の設定レベルよりも高ければ(以上であれば)割込み要
求信号を出力する比較回路、17はこの割込み受付信号
を一定のシーケンス処理にて監視し、割込み受付信号が
入力されたら割込み要求信号を出力するサブシーケンサ
である。これ以外の構成は実施の形態1と同様である。
【0034】次に動作について説明する。図3はこの発
明の実施の形態2による割込み処理動作を示すタイムチ
ャートである。図において、18は周辺回路の時間軸、
19はサブ割込みコントローラ2の時間軸、20はメイ
ン割込みコントローラ3の時間軸、21は中央処理装置
の時間軸である。そして、周辺回路からサブ割込みコン
トローラ2へ割込み要求信号22が出力されると、その
割り込み要求信号22の優先レベルが任意順位判定回路
5および固定順位判定回路14において判定され、割込
みマスクレジスタ15のレベルよりもその優先レベルが
高い場合には比較回路16から割込み受付信号が出力さ
れ、サブシーケンサ17から割込み要求信号23が出力
される。また、このサブ割込みコントローラ2の割込み
要求信号23に基づいてメイン割込みコントローラ3か
ら中央処理装置へ割込み要求信号24が出力される。
【0035】中央処理装置はこの割込み要求信号24が
入力されると、それまで行っていた処理の待避処理を実
施するとともに、割込み認識信号IAcK25を出力
し、その後、割込みマスクレジスタ15,10のレベル
を書き換えたり(27)、割込みベクタレジスタ13の
値を読み出したり(26)、割込み要求信号24の停止
指示を出力したり(28)、再起動指示を出力したりし
(29)、更に、割込みベクタレジスタ13の値に基づ
いて割込み分岐テーブルを読み出し、これに基づく分岐
処理を実施して所定の割込み処理を実施する。なお、サ
ブ割込みコントローラ2およびメイン割込みコントロー
ラ3はそれぞれ、再起動指示(29)に従ってそれぞれ
のシーケンサ17,12を再起動させ、割込み要求信号
22,23の監視を再開する。また、メイン割込みコン
トローラ3は割込み要求信号24の停止指示(28)に
従って、割込み要求信号24をネゲートする。これ以外
の動作は実施の形態1と同様である。
【0036】以上のように、この実施の形態2によれ
ば、周辺回路からの所定数の割込み要求信号が入力され
るとともに、予め設定された優先順位に基づいて1つの
割込み要求を選択し、その割り込み要求のレベルを有す
る割込みレベル信号を出力する任意順位判定回路5およ
び固定順位判定回路14、割込み許可レベルが設定され
る割込みマスクレジスタ15、および、上記割込みレベ
ル信号の割り込み要求レベルと割込み許可レベルとを比
較して、割込み許可レベル以上の割込み要求レベルであ
る場合には割込み要求信号を出力する比較回路16を備
える複数のサブ割込みコントローラ2と、上記複数の全
てのサブ割込みコントローラ2の割込み要求信号出力が
入力され、これを所定数ずつ段階的にまとめて、最終的
にはいずれか1つのサブ割込みコントローラ2の割込み
要求信号に応じて1つの割込み要求信号を中央処理装置
に出力するメイン割込みコントローラ3とを備えるの
で、受付可能な割込み要因数を増加する場合、従前の割
込み信号制御装置と共通する割込み要因についてはそれ
が入力されるサブ割込みコントローラ2から中央処理装
置までの間のメイン割込みコントローラ3における段数
などを共通化させることができるので、これらの割り込
み要因に関しては増加させる前の割込み信号制御装置と
同様の処理にて同様の割込み処理が可能となり、当該増
加前の割込み信号制御装置に関する設計資産を効果的に
利用することができる効果がある。
【0037】また、各サブ割込みコントローラ2毎に割
込みマスクレジスタ15を設けているので、例えば各サ
ブ割込みコントローラ2を内蔵周辺I/O毎に対応させ
ることで、モジュール単位での割込み禁止設定が可能と
なる。
【0038】実施の形態3.図4はこの発明の実施の形
態3による割込み処理動作を示すタイムチャートであ
る。図において、30は中央処理装置からメイン割込み
コントローラ3やサブ割込みコントローラ2に対して出
力される割込みマスクレジスタ10,15のレベル書き
換え信号であり、これらメイン割込みコントローラ3や
サブ割込みコントローラ2は当該信号に応じて割込みマ
スクレジスタ10,15のレベルが書き換えられるとと
もに、割込み要求信号22,23の監視を再開する。こ
れ以外の構成および動作は実施の形態2と同様であり説
明を省略する。
【0039】以上のように、この実施の形態3によれ
ば、各割込みコントローラ2,3は、それぞれの割込み
マスクレジスタ10,15の設定値が更新されたら、複
数の割込み要求信号22,23の監視を再開するので、
中央処理装置が割込みハンドル処理の一環として割込み
コントローラ2,3の再起動指示を行う必要がなくな
り、その分負荷を低減することができる効果がある。ち
なみに、このような処理を行わない場合には、中央処理
装置は、割込みが発生した後、サブ割込みマスクレジス
タ(IMASK)10,15への書込みをした後、別
途、割込みコントローラのシーケンサ17,12を再起
動する必要があり、ソフトウェアの処理が増える。
【0040】実施の形態4.図5はこの発明の実施の形
態4による割込み処理動作を示すタイムチャートであ
る。図において、31は中央処理装置からメイン割込み
コントローラ3やサブ割込みコントローラ2に対して出
力される割込みマスクレジスタ10,15のレベル書き
換え信号であり、これらメイン割込みコントローラ2や
サブ割込みコントローラ3は当該信号に応じて割込みマ
スクレジスタ10,15のレベルが書き換えられるとと
もに、割込み要求信号23,24をネゲートする。これ
以外の構成および動作は実施の形態2と同様であり説明
を省略する。
【0041】以上のように、この実施の形態4によれ
ば、メイン割込みコントローラ3は、いずれかのサブ割
込みコントローラ2において割込みマスクレジスタ15
の設定値が更新されたら、中央処理装置へ出力する割込
み要求信号24をネゲートするので、中央処理装置が割
込みハンドル処理の一環として割込み要求信号のネゲー
ト指示を行う必要がなくなり、その分負荷を低減するこ
とができる効果がある。ちなみに、このような処理を行
わない場合には、中央処理装置は、割込みマスクレジス
タ(IMASK)10,15への書込みをした後、別
途、割込み要求信号の取り下げを指示する必要があり、
ソフトウェアの処理が増える。
【0042】実施の形態5.図6はこの発明の実施の形
態5による割込み信号制御装置の構成を示すブロック図
である。図において、32はサブ割込みコントローラ2
からの割込み要求信号とともに周辺回路からの割込み要
求信号が直接入力され、割込み制御レジスタ7に設定さ
れた割込み優先レベルに基づいて各割込み要求信号が入
力されたらそれぞれの割込み優先レベルを出力する任意
優先判定回路である。これ以外の構成は実施の形態3と
同様であり説明を省略する。
【0043】次に動作について説明する。図7はこの発
明の実施の形態5による割込み処理動作を示すタイムチ
ャートである。図において、33は周辺回路からメイン
割込みコントローラ3へ直接出力される割込み要求信号
である。そして、周辺回路からメイン割込みコントロー
ラ3へ割込み要求信号33が出力されると、その割り込
み要求信号33の優先レベルが任意順位判定回路32お
よび固定順位判定回路9において判定され、割込みマス
クレジスタ10のレベルよりもその優先レベルが高い場
合には比較回路11から割込み受付信号が出力され、メ
インシーケンサ12から中央処理装置へ割込み要求信号
24が出力される。これ以外の動作は実施の形態3と同
様であり説明を省略する。
【0044】以上のように、この実施の形態5によれ
ば、予め設定された優先順位に基づいて1つの割込み要
求を選択し、その割り込み要求のレベルを有する割込み
レベル信号を出力する任意順位判定回路32および固定
順位判定回路9、割込み許可レベルが設定される割込み
マスクレジスタ10、および、上記割込みレベル信号の
割り込み要求レベルと割込み許可レベルとを比較して、
割込み許可レベル以上の割込み要求レベルである場合に
は割込み要求信号を出力する比較回路11を備えるメイ
ン割込みコントローラ3を組み合わせて、割込み要求信
号を所定数ずつ段階的にまとめるとともに、周辺回路か
らの割込み要求信号33が入力されるメイン割込みコン
トローラ3においては、当該周辺回路からの割込み要求
信号33に基づいて割込み要求信号24を出力している
状態で上記割込みマスクレジスタ10の設定値が更新さ
れると、複数の割込み要求信号22,33の監視を再開
するので、中央処理装置が割込みハンドル処理の一環と
して割込みコントローラ2,3の再起動指示を行う必要
がなくなり、その分負荷を低減することができる効果が
ある。
【0045】実施の形態6.図8はこの発明の実施の形
態6による割込み処理動作を示すタイムチャートであ
る。図において、34は周辺回路からメイン割込みコン
トローラ3へ直接出力される割込み要求信号である。そ
して、周辺回路からメイン割込みコントローラ3へ割込
み要求信号34が出力されると、その割り込み要求信号
34の優先レベルが任意順位判定回路32および固定順
位判定回路9において判定され、割込みマスクレジスタ
10のレベルよりもその優先レベルが高い場合には比較
回路11から割込み受付信号が出力され、メインシーケ
ンサ12から中央処理装置へ割込み要求信号24が出力
される。これ以外の構成および動作は実施の形態4と同
様であり説明を省略する。
【0046】以上のように、この実施の形態6によれ
ば、予め設定された優先順位に基づいて1つの割込み要
求を選択し、その割り込み要求のレベルを有する割込み
レベル信号を出力する任意順位判定回路32および固定
順位判定回路9、割込み許可レベルが設定される割込み
マスクレジスタ10、および、上記割込みレベル信号の
割り込み要求レベルと割込み許可レベルとを比較して、
割込み許可レベル以上の割込み要求レベルである場合に
は割込み要求信号を出力する比較回路11を備えるメイ
ン割込みコントローラ3を組み合わせて、割込み要求信
号を所定数ずつ段階的にまとめるとともに、中央処理装
置へ割込み要求信号24を出力するメイン割込みコント
ローラ3は、いずれかの割込みコントローラ2,3にお
いて割込みマスクレジスタ10の設定値が更新された
ら、当該中央処理装置への割込み要求信号24をネゲー
トするので、中央処理装置が割込みハンドル処理の一環
として割込み要求信号24のネゲート指示を行う必要が
なくなり、その分負荷を低減することができる効果があ
る。
【0047】実施の形態7.図9はこの発明の実施の形
態7による割込み信号制御装置の構成を示すブロック図
である。図において、35は中央処理装置が割込み分岐
処理の際に参照する割込み分岐テーブルの記憶先の先頭
ベクタを記憶する割込みベクタレジスタである。これ以
外の構成は実施の形態2と同様であり説明を省略する。
【0048】次に動作について説明する。図10はこの
発明の実施の形態7による割込み処理動作を示すタイム
チャートである。図において、36は割込みベクタレジ
スタの値の読み出し信号である。そして、この割込み要
求信号36が入力に応じて中央処理装置が割込みベクタ
レジスタ13,35の値の読み出しを指示すると、メイ
ン割込みコントローラ3あるいはサブ割込みコントロー
ラ2の割込みベクタレジスタ13,35の値が中央処理
装置へ出力される。これ以外の動作は実施の形態2と同
様であり説明を省略する。
【0049】以上のように、この実施の形態7によれ
ば、周辺回路からの所定数の割込み要求信号が入力され
るとともに、中央処理装置の割り込み処理を開始する際
に読み出す割込みベクタを記憶する割込みベクタレジス
タ35を備え、当該いずれかの割込み要求信号22が入
力された場合には1つの割込み要求信号を選択して割込
み要求信号23を出力する複数のサブ割込みコントロー
ラ2と、上記複数の全てのサブ割込みコントローラ2の
割込み要求信号23の出力が入力され、これを所定数ず
つ段階的にまとめて、最終的にはいずれか1つの割込み
コントローラ3の割込み要求信号23に応じて1つの割
込み要求信号24を中央処理装置に出力するメイン割込
みコントローラ3とを備えるので、受付可能な割込み要
因数を増加する場合、従前の割込み信号制御装置と共通
する割込み要因についてはそれが入力されるサブ割込み
コントローラ2から中央処理装置までの間のメイン割込
みコントローラ3における段数などを共通化させること
ができるので、これらの割り込み要因に関しては増加さ
せる前の割込み信号制御装置と同様の処理にて同様の割
込み処理が可能となり、その増加前の割込み信号制御装
置に関する設計資産を効果的に利用することができる効
果がある。
【0050】実施の形態8.図11はこの発明の実施の
形態8による割込み信号制御装置の構成を示すブロック
図である。図において、37はメイン割込みコントロー
ラ3への割込み受付信号を一定のシーケンス処理にて監
視し、割込み受付信号が入力されたら割込み要求信号2
4を出力するとともに、サブ割込みコントローラ2から
の割込み要求信号23に基づいて割込み要求信号24を
出力している際に割込みベクタレジスタ13の読み出し
がなされた場合には上記サブ割込みコントローラ2に対
して割込みベクタレジスタ35の読み出し指示を出力す
るメインシーケンサ、38はそれぞれサブ割込みコント
ローラ2での割込み受付信号を一定のシーケンス処理に
て監視し、割込み受付信号が入力されたら割込み要求信
号23を出力するとともに、上記メイン割込みコントロ
ーラ3からの割込みベクタレジスタ35の読み出し指示
に基づいて割込みベクタを中央処理装置へ出力するサブ
シーケンサである。これ以外の構成は実施の形態7と同
様であり説明を省略する。
【0051】次に動作について説明する。サブ割込みコ
ントローラ2からの割込み要求信号23に基づいて割込
み要求信号24を出力している際に割込みベクタレジス
タ13の読み出しがなされると、メインシーケンサ37
は、そのサブ割込みコントローラ2に対して割込みベク
タレジスタ35の読み出し指示を出力する。そして、こ
のサブ割込みコントローラ2はメイン割込みコントロー
ラ3からの割込みベクタレジスタ35の読み出し指示に
基づいて割込みベクタを中央処理装置へ出力する。これ
以外の動作は実施の形態7と同様であり説明を省略す
る。
【0052】以上のように、この実施の形態8によれ
ば、中央処理装置の割り込み処理を開始する際に読み出
す割込みベクタを記憶する割込みベクタレジスタ35を
備え、当該いずれかの割込み要求信号23が入力された
場合には1つの割込み要求信号を選択して割込み要求信
号24を出力するメイン割込みコントローラ2を組み合
わせて、割込み要求信号を所定数ずつ段階的にまとめる
とともに、自分よりも下段の割込みコントローラ2から
の割込み要求信号23に基づく割込み要求信号24を出
力している場合には、当該割込み要求信号23の元とな
る周辺回路からの割込み要求信号22が入力されたサブ
割込みコントローラ3の割込みベクタが出力されるの
で、中央処理装置が上位から下位に順番に割込みベクタ
の読み出しアクセスをする必要が無くなり、その分負荷
を低減することができる効果がある。
【0053】実施の形態9.図12はこの発明の実施の
形態9による割込み処理動作を示すタイムチャートであ
る。図において、39は中央処理装置からメイン割込み
コントローラ3やサブ割込みコントローラ2に対して出
力される割込みベクタレジスタ13,35の読み出し信
号であり、これらメイン割込みコントローラ3やサブ割
込みコントローラ2は当該信号39に応じて割込みベク
タレジスタ13,35の値を出力するとともに、割込み
要求信号22,23の監視を再開する。これ以外の構成
および動作は実施の形態7と同様であり説明を省略す
る。
【0054】以上のように、この実施の形態9によれ
ば、メイン割込みコントローラ3およびサブ割込みコン
トローラ2は、それぞれの割込みベクタが読み出された
ら、複数の割込み要求信号22,23の監視を再開する
ので、中央処理装置が割込みハンドル処理の一環として
割込みコントローラ2,3の再起動指示を行う必要がな
くなり、その分負荷を低減することができる効果があ
る。
【0055】実施の形態10.図13はこの発明の実施
の形態10による割込み処理動作を示すタイムチャート
である。図において、40は中央処理装置からメイン割
込みコントローラ3やサブ割込みコントローラ2に対し
て出力される割込みベクタレジスタ13,35の読み出
し信号であり、これらメイン割込みコントローラ3やサ
ブ割込みコントローラ2は当該信号40に応じて割込み
ベクタレジスタ13,35の値を出力するとともに、割
込み要求信号をネゲートする。これ以外の構成および動
作は実施の形態7と同様であり説明を省略する。
【0056】以上のように、この実施の形態10によれ
ば、メイン割込みコントローラ3はいずれかの割込みコ
ントローラ2,3において割込みベクタが読み出された
ら、中央処理装置へ出力する割込み要求信号24をネゲ
ートするので、中央処理装置が割込みハンドル処理の一
環として割込み要求信号24のネゲート指示を行う必要
がなくなり、その分負荷を低減することができる効果が
ある。
【0057】実施の形態11.図14はこの発明の実施
の形態11による割込み信号制御装置の構成を示すブロ
ック図である。図において、41はサブ割込みコントロ
ーラ2からの割込み要求信号とともに周辺回路からの割
込み要求信号が直接入力され、割込み制御レジスタ7に
設定された割込み優先レベルに基づいて各割込み要求信
号が入力されたらそれぞれの割込み優先レベルを出力す
る出力する任意優先判定回路である。これ以外の構成は
実施の形態9と同様であり説明を省略する。
【0058】次に動作について説明する。図15はこの
発明の実施の形態11による割込み処理動作を示すタイ
ムチャートである。図において、42は周辺回路からメ
イン割込みコントローラ3へ直接出力される割込み要求
信号である。そして、周辺回路からメイン割込みコント
ローラ3へ割込み要求信号42が出力されると、その割
り込み要求信号42の優先レベルが任意順位判定回路4
1および固定順位判定回路9において判定され、割込み
マスクレジスタ10のレベルよりもその優先レベルが高
い場合には比較回路11から割込み受付信号が出力さ
れ、メインシーケンサ12から中央処理装置へ割込み要
求信号が出力される。これ以外の動作は実施の形態9と
同様であり説明を省略する。
【0059】以上のように、この実施の形態11によれ
ば、中央処理装置の割り込み処理を開始する際に読み出
す割込みベクタを記憶する割込みベクタレジスタ13を
備え、当該いずれかの割込み要求信号42が入力された
場合には1つの割込み要求信号を選択して割込み要求信
号を出力するメイン割込みコントローラ3を組み合わせ
て、割込み要求信号を所定数ずつ段階的にまとめるとと
もに、周辺回路からの割込み要求信号42が入力される
メイン割込みコントローラ3においては、当該周辺回路
からの割込み要求信号42に基づいて割込み要求信号2
4を出力している状態で上記割込みベクタレジスタ13
が読み出されれると、複数の割込み要求信号22,42
の監視を再開するので、中央処理装置が割込みハンドル
処理の一環として割込みコントローラ2,3の再起動指
示を行う必要がなくなり、その分負荷を低減することが
できる効果がある。
【0060】実施の形態12.図16はこの発明の実施
の形態12による割込み処理動作を示すタイムチャート
である。図において、43は周辺回路からメイン割込み
コントローラ3へ直接出力される割込み要求信号であ
る。そして、周辺回路からメイン割込みコントローラ3
へ割込み要求信号43が出力されると、その割り込み要
求信号43の優先レベルが任意順位判定回路41および
固定順位判定回路9において判定され、割込みマスクレ
ジスタ10のレベルよりもその優先レベルが高い場合に
は比較回路11から割込み受付信号が出力され、メイン
シーケンサ3から中央処理装置へ割込み要求信号が出力
される。これ以外の動作は実施の形態10と同様であり
説明を省略する。
【0061】以上のように、この実施の形態12によれ
ば、中央処理装置の割り込み処理を開始する際に読み出
す割込みベクタを記憶する割込みベクタレジスタ13を
備え、当該いずれかの割込み要求信号23,43が入力
された場合には1つの割込み要求信号を選択して割込み
要求信号24を出力するメイン割込みコントローラ3を
組み合わせて、割込み要求信号を所定数ずつ段階的にま
とめるとともに、周辺回路からの割込み要求信号43が
入力されるメイン割込みコントローラ3においては、当
該周辺回路からの割込み要求信号43に基づいて割込み
要求信号24を出力している状態で上記割込みベクタレ
ジスタ2が読み出されると、割込み要求信号35をネゲ
ートするので、中央処理装置が割込みハンドル処理の一
環として割込み要求信号24の解除指示を行う必要がな
くなり、その分負荷を低減することができる効果があ
る。
【0062】実施の形態13.図17はこの発明の実施
の形態13による割込み信号制御装置の構成を示すブロ
ック図である。図において、44は一斉起動信号を出力
する一斉起動回路、45はそれぞれ上記一斉起動信号の
入力に応じて割込み受付信号の監視を開始し、この割込
み受付信号が入力されたら割込み要求信号23を出力す
るサブシーケンサ、46は上記一斉起動信号の入力に応
じて割込み受付信号の監視を開始し、この割込み受付信
号が入力されたら割込み要求信号24を出力するメイン
シーケンサである。これ以外の構成は実施の形態7と同
様であり説明を省略する。
【0063】次に動作について説明する。一斉起動回路
から一斉起動信号が出力されると、サブシーケンサ45
およびメインシーケンサ46はそれぞれ所定のシーケン
スによる割込み受付信号の監視を開始する。これ以外の
動作は実施の形態7と同様であり説明を省略する。
【0064】以上のように、この実施の形態13によれ
ば、全てのメイン割込みコントローラ46および全ての
サブ割込みコントローラ45に対して割込み要求信号2
2,23の監視を開始させる一斉起動回路44を設ける
ので、これら割込みコントローラ2,3を多段に接続し
ているにもかかわらず、それらを一定の状態で同期させ
て一定の動作をさせることができるので、テストなどの
際に安定したタイミングにて割込み要求信号24を生成
することができる効果がある。
【0065】実施の形態14.図18はこの発明の実施
の形態14による割込み信号制御装置の構成を示すブロ
ック図である。図において、47はサブ割込みコントロ
ーラ2における割込み受付信号の監視処理およびメイン
割込みコントローラ3における割込み受付信号の監視処
理を所定のシーケンスにて実行する共通シーケンサであ
る。これ以外の構成は実施の形態7と同様であり説明を
省略する。
【0066】次に動作について説明する。共通シーケン
サ47は、サブ割込みコントローラ2における割込み受
付信号の監視処理およびメイン割込みコントローラ3に
おける割込み受付信号の監視処理を所定のシーケンスに
て実行し、割込み要求信号22,23がそれぞれの監視
処理において検出したら割込み要求信号23,24を出
力させる。これ以外の動作は実施の形態7と同様であり
説明を省略する。
【0067】以上のように、この実施の形態14によれ
ば、全てのメイン割込みコントローラ3および全てのサ
ブ割込みコントローラ2は、割込み要求信号22,23
を監視する共通監視回路47を用いるので、ハードウェ
アを共通化することで回路規模を削減することができる
効果がある。
【0068】
【発明の効果】以上のように、この発明によれば、周辺
回路からの所定数の割込み要求信号が入力されるととも
に、当該所定数の割込み要求信号間の優先順位の設定を
記憶する割込み制御レジスタを備え、当該いずれかの割
込み要求信号が入力された場合にはこの割込み制御レジ
スタに予め設定された優先順位に基づいて1つの割込み
要求信号を選択して割込み要求信号を出力する複数の割
込みコントローラと、上記複数の全ての割込みコントロ
ーラの割込み要求信号出力が入力され、これを所定数ず
つ段階的にまとめて、最終的にはいずれか1つの割込み
コントローラの割込み要求信号に応じて1つの割込み要
求信号を中央処理装置に出力する割込み信号統合回路と
を備えるので、受付可能な割込み要因数を増加する場
合、従前の割込み信号制御装置と共通する割込み要因に
ついては、それが入力される割込みコントローラ、およ
び、その割り込みコントローラと中央処理装置との間の
割込み信号統合回路における段数などを共通化させるこ
とができるので、これらの割り込み要因に関しては増加
させる前の割込み信号制御装置と同様の処理にて同様の
割込み処理が可能となり、当該増加前の割込み信号制御
装置に関する設計資産を効果的に利用することができる
効果がある。
【0069】この発明によれば、周辺回路からの所定数
の割込み要求信号が入力されるとともに、予め設定され
た優先順位に基づいて1つの割込み要求を選択し、その
割り込み要求のレベルを有する割込みレベル信号を出力
する割込み要求選択回路、割込み許可レベルが設定され
る割込みマスクレジスタ、および、上記割込みレベル信
号の割り込み要求レベルと割込み許可レベルとを比較し
て、割込み許可レベル以上の割込み要求レベルである場
合には割込み要求信号を出力する比較回路を備える複数
の割込みコントローラと、上記複数の全ての割込みコン
トローラの割込み要求信号出力が入力され、これを所定
数ずつ段階的にまとめて、最終的にはいずれか1つの割
込みコントローラの割込み要求信号に応じて1つの割込
み要求信号を中央処理装置に出力する割込み信号統合回
路とを備えるので、受付可能な割込み要因数を増加する
場合、従前の割込み信号制御装置と共通する割込み要因
についてはそれが入力される割込みコントローラおよび
その割り込みコントローラと中央処理装置との間の割込
み信号統合回路における段数などを共通化させることが
できるので、これらの割り込み要因に関しては増加させ
る前の割込み信号制御装置と同様の処理にて同様の割込
み処理が可能となり、当該増加前の割込み信号制御装置
に関する設計資産を効果的に利用することができる効果
がある。
【0070】この発明によれば、各割込みコントローラ
は、それぞれの割込みマスクレジスタの設定値が更新さ
れたら、複数の割込み要求信号の監視を再開するので、
中央処理装置が割込みハンドル処理の一環として割込み
コントローラの再起動指示を行う必要がなくなり、その
分負荷を低減することができる効果がある。
【0071】この発明によれば、割込み信号統合回路
は、いずれかの割込みコントローラにおいて割込みマス
クレジスタの設定値が更新されたら、中央処理装置へ出
力する割込み要求信号をネゲートするので、中央処理装
置が割込みハンドル処理の一環として割込み要求信号の
ネゲート指示を行う必要がなくなり、その分負荷を低減
することができる効果がある。
【0072】この発明によれば、割込み信号統合回路
は、予め設定された優先順位に基づいて1つの割込み要
求を選択し、その割り込み要求のレベルを有する割込み
レベル信号を出力する割込み要求選択回路、割込み許可
レベルが設定される割込みマスクレジスタ、および、上
記割込みレベル信号の割り込み要求レベルと割込み許可
レベルとを比較して、割込み許可レベル以上の割込み要
求レベルである場合には割込み要求信号を出力する比較
回路を備える割込みコントローラを組み合わせて、割込
み要求信号を所定数ずつ段階的にまとめるとともに、周
辺回路からの割込み要求信号が入力される当該割込みコ
ントローラにおいては、当該周辺回路からの割込み要求
信号に基づいて割込み要求信号を出力している状態で上
記割込みマスクレジスタの設定値が更新されると、複数
の割込み要求信号の監視を再開するので、中央処理装置
が割込みハンドル処理の一環として割込みコントローラ
の再起動指示を行う必要がなくなり、その分負荷を低減
することができる効果がある。
【0073】この発明によれば、割込み信号統合回路
は、予め設定された優先順位に基づいて1つの割込み要
求を選択し、その割り込み要求のレベルを有する割込み
レベル信号を出力する割込み要求選択回路、割込み許可
レベルが設定される割込みマスクレジスタ、および、上
記割込みレベル信号の割り込み要求レベルと割込み許可
レベルとを比較して、割込み許可レベル以上の割込み要
求レベルである場合には割込み要求信号を出力する比較
回路を備える割込みコントローラを組み合わせて、割込
み要求信号を所定数ずつ段階的にまとめるとともに、中
央処理装置へ割込み要求信号を出力する割込みコントロ
ーラは、いずれかの割込みコントローラにおいて割込み
マスクレジスタの設定値が更新されたら、当該中央処理
装置への割込み要求信号をネゲートするので、中央処理
装置が割込みハンドル処理の一環として割込み要求信号
のネゲート指示を行う必要がなくなり、その分負荷を低
減することができる効果がある。
【0074】この発明によれば、周辺回路からの所定数
の割込み要求信号が入力されるとともに、中央処理装置
の割り込み処理を開始する際に読み出す割込みベクタを
記憶する割込みベクタレジスタを備え、当該いずれかの
割込み要求信号が入力された場合には1つの割込み要求
信号を選択して割込み要求信号を出力する複数の割込み
コントローラと、上記複数の全ての割込みコントローラ
の割込み要求信号出力が入力され、これを所定数ずつ段
階的にまとめて、最終的にはいずれか1つの割込みコン
トローラの割込み要求信号に応じて1つの割込み要求信
号を中央処理装置に出力する割込み信号統合回路とを備
えるので、受付可能な割込み要因数を増加する場合、従
前の割込み信号制御装置と共通する割込み要因について
はそれが入力される割込みコントローラおよびその割り
込みコントローラと中央処理装置との間の割込み信号統
合回路における段数などを共通化させることができるの
で、これらの割り込み要因に関しては増加させる前の割
込み信号制御装置と同様の処理にて同様の割込み処理が
可能となり、その増加前の割込み信号制御装置に関する
設計資産を効果的に利用することができる効果がある。
【0075】この発明によれば、各割込みコントローラ
は、それぞれの割込みベクタが読み出されたら、複数の
割込み要求信号の監視を再開するので、中央処理装置が
割込みハンドル処理の一環として割込みコントローラの
再起動指示を行う必要がなくなり、その分負荷を低減す
ることができる効果がある。
【0076】この発明によれば、割込み信号統合回路
は、いずれかの割込みコントローラにおいて割込みベク
タが読み出されたら、中央処理装置へ出力する割込み要
求信号をネゲートするので、中央処理装置が割込みハン
ドル処理の一環として割込み要求信号のネゲート指示を
行う必要がなくなり、その分負荷を低減することができ
る効果がある。
【0077】この発明によれば、割込み信号統合回路
は、中央処理装置の割り込み処理を開始する際に読み出
す割込みベクタを記憶する割込みベクタレジスタを備
え、当該いずれかの割込み要求信号が入力された場合に
は1つの割込み要求信号を選択して割込み要求信号を出
力する割込みコントローラを組み合わせて、割込み要求
信号を所定数ずつ段階的にまとめるとともに、周辺回路
からの割込み要求信号が入力される当該割込みコントロ
ーラにおいては、当該周辺回路からの割込み要求信号に
基づいて割込み要求信号を出力している状態で上記割込
みベクタレジスタが読み出されると、複数の割込み要求
信号の監視を再開するので、中央処理装置が割込みハン
ドル処理の一環として割込みコントローラの再起動指示
を行う必要がなくなり、その分負荷を低減することがで
きる効果がある。
【0078】この発明によれば、割込み信号統合回路
は、中央処理装置の割り込み処理を開始する際に読み出
す割込みベクタを記憶する割込みベクタレジスタを備
え、当該いずれかの割込み要求信号が入力された場合に
は1つの割込み要求信号を選択して割込み要求信号を出
力する割込みコントローラを組み合わせて、割込み要求
信号を所定数ずつ段階的にまとめるとともに、自分より
も下段の割込みコントローラからの割込み要求信号に基
づく割込み要求信号を出力している場合には、当該割込
み要求信号の元となる周辺回路からの割込み要求信号が
入力された割込みコントローラの割込みベクタが出力さ
れるので、中央処理装置が上位から下位に順番に割込み
ベクタの読み出しアクセスをする必要が無くなり、その
分負荷を低減することができる効果がある。
【0079】この発明によれば、割込み信号統合回路
は、中央処理装置の割り込み処理を開始する際に読み出
す割込みベクタを記憶する割込みベクタレジスタを備
え、当該いずれかの割込み要求信号が入力された場合に
は1つの割込み要求信号を選択して割込み要求信号を出
力する割込みコントローラを組み合わせて、割込み要求
信号を所定数ずつ段階的にまとめるとともに、中央処理
装置へ割込み要求信号を出力する割込みコントローラ
は、いずれかの割込みコントローラにおいて割込みベク
タが読み出されたら、当該中央処理装置への割込み要求
信号をネゲートするので、中央処理装置が割込みハンド
ル処理の一環として割込み要求信号のネゲート指示を行
う必要がなくなり、その分負荷を低減することができる
効果がある。
【0080】この発明によれば、全ての割込みコントロ
ーラに対して割込み要求信号の監視を開始させる一斉起
動回路を設けるので、割込みコントローラを多段に接続
しているにもかかわらず、それらを一定の状態で同期さ
せて一定の動作をさせることができるので、テストなど
の際に安定したタイミングにて割込み要求信号を生成す
ることができる効果がある。
【0081】この発明によれば、全ての割込みコントロ
ーラは、割込み要求信号を監視する共通監視回路を用い
るので、ハードウェアを共通化することで回路規模を削
減することができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による割込み信号制
御装置の構成を示すブロック図である。
【図2】 この発明の実施の形態2による割込み信号制
御装置の構成を示すブロック図である。
【図3】 この発明の実施の形態2による割込み処理動
作を示すタイムチャートである。
【図4】 この発明の実施の形態3による割込み処理動
作を示すタイムチャートである。
【図5】 この発明の実施の形態4による割込み処理動
作を示すタイムチャートである。
【図6】 この発明の実施の形態5による割込み信号制
御装置の構成を示すブロック図である。
【図7】 この発明の実施の形態5による割込み処理動
作を示すタイムチャートである。
【図8】 この発明の実施の形態6による割込み処理動
作を示すタイムチャートである。
【図9】 この発明の実施の形態7による割込み信号制
御装置の構成を示すブロック図である。
【図10】 この発明の実施の形態7による割込み処理
動作を示すタイムチャートである。
【図11】 この発明の実施の形態8による割込み信号
制御装置の構成を示すブロック図である。
【図12】 この発明の実施の形態9による割込み処理
動作を示すタイムチャートである。
【図13】 この発明の実施の形態10による割込み処
理動作を示すタイムチャートである。
【図14】 この発明の実施の形態11による割込み信
号制御装置の構成を示すブロック図である。
【図15】 この発明の実施の形態11による割込み処
理動作を示すタイムチャートである。
【図16】 この発明の実施の形態12による割込み処
理動作を示すタイムチャートである。
【図17】 この発明の実施の形態13による割込み信
号制御装置の構成を示すブロック図である。
【図18】 この発明の実施の形態14による割込み信
号制御装置の構成を示すブロック図である。
【図19】 従来の割込み信号制御装置および周辺部を
示すブロック図である。
【符号の説明】
1 周辺回路からの割込み要求信号の信号線、2 サブ
割込みコントローラ、3 メイン割込みコントローラ、
4 割込み制御レジスタ、5 任意優先判定回路、6
固定優先判定回路、7 割込み制御レジスタ、8 任意
優先判定回路、9 固定優先判定回路、10 割込みマ
スクレジスタ、11 比較回路、12メインシーケン
サ、13 割込みベクタレジスタ、14 固定優先判定
回路、15 割込みマスクレジスタ、16 比較回路、
17 サブシーケンサ、18 周辺回路の時間軸、19
サブ割込みコントローラの時間軸、20 メイン割込
みコントローラの時間軸、21 中央処理装置の時間
軸、22 割込み要求信号、23 割込み要求信号、2
4 割込み要求信号、25 割込み認識信号、26割込
みベクタレジスタの値の読み出し信号、27 割込みマ
スクレジスタのレベル書き換え信号、28 割込み要求
信号の停止指示信号、29 再起動指示信号、30 割
込みマスクレジスタのレベル書き換え信号、31 割込
みマスクレジスタのレベル書き換え信号、32 任意優
先判定回路、33 割込み要求信号、34 割込み要求
信号、35 割込みベクタレジスタ、36 割込みベク
タレジスタの値の読み出し信号、37 メインシーケン
サ、38 サブシーケンサ、39 割込みベクタレジス
タの読み出し信号、40 割込みベクタレジスタの読み
出し信号、41 任意優先判定回路、42 割込み要求
信号、43 割込み要求信号、44 一斉起動回路、4
5 サブシーケンサ、46 メインシーケンサ、47
共通シーケンサ。

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 周辺回路からの所定数の割込み要求信号
    が入力されるとともに、 当該所定数の割込み要求信号間の優先順位の設定を記憶
    する割込み制御レジスタを備え、当該いずれかの割込み
    要求信号が入力された場合にはこの割込み制御レジスタ
    に予め設定された優先順位に基づいて1つの割込み要求
    信号を選択して割込み要求信号を出力する複数の割込み
    コントローラと、 上記複数の全ての割込みコントローラの割込み要求信号
    出力が入力され、これを所定数ずつ段階的にまとめて、
    最終的にはいずれか1つの割込みコントローラの割込み
    要求信号に応じて1つの割込み要求信号を中央処理装置
    に出力する割込み信号統合回路とを備える割込み信号制
    御装置。
  2. 【請求項2】 周辺回路からの所定数の割込み要求信号
    が入力されるとともに、 予め設定された優先順位に基づいて1つの割込み要求を
    選択し、その割り込み要求のレベルを有する割込みレベ
    ル信号を出力する割込み要求選択回路、 割込み許可レベルが設定される割込みマスクレジスタ、
    および、 上記割込みレベル信号の割り込み要求レベルと割込み許
    可レベルとを比較して、割込み許可レベル以上の割込み
    要求レベルである場合には割込み要求信号を出力する比
    較回路を備える複数の割込みコントローラと、 上記複数の全ての割込みコントローラの割込み要求信号
    出力が入力され、これを所定数ずつ段階的にまとめて、
    最終的にはいずれか1つの割込みコントローラの割込み
    要求信号に応じて1つの割込み要求信号を中央処理装置
    に出力する割込み信号統合回路とを備える割込み信号制
    御装置。
  3. 【請求項3】 各割込みコントローラは、それぞれの割
    込みマスクレジスタの設定値が更新されたら、複数の割
    込み要求信号の監視を再開することを特徴とする請求項
    2記載の割込み信号制御装置。
  4. 【請求項4】 割込み信号統合回路は、いずれかの割込
    みコントローラにおいて割込みマスクレジスタの設定値
    が更新されたら、中央処理装置へ出力する割込み要求信
    号をネゲートすることを特徴とする請求項2記載の割込
    み信号制御装置。
  5. 【請求項5】 割込み信号統合回路は、 予め設定された優先順位に基づいて1つの割込み要求を
    選択し、その割り込み要求のレベルを有する割込みレベ
    ル信号を出力する割込み要求選択回路、 割込み許可レベルが設定される割込みマスクレジスタ、
    および、 上記割込みレベル信号の割り込み要求レベルと割込み許
    可レベルとを比較して、割込み許可レベル以上の割込み
    要求レベルである場合には割込み要求信号を出力する比
    較回路を備える割込みコントローラを組み合わせて、割
    込み要求信号を所定数ずつ段階的にまとめるとともに、 周辺回路からの割込み要求信号が入力される当該割込み
    コントローラにおいては、当該周辺回路からの割込み要
    求信号に基づいて割込み要求信号を出力している状態で
    上記割込みマスクレジスタの設定値が更新されると、複
    数の割込み要求信号の監視を再開することを特徴とする
    請求項2記載の割込み信号制御装置。
  6. 【請求項6】 割込み信号統合回路は、 予め設定された優先順位に基づいて1つの割込み要求を
    選択し、その割り込み要求のレベルを有する割込みレベ
    ル信号を出力する割込み要求選択回路、 割込み許可レベルが設定される割込みマスクレジスタ、
    および、 上記割込みレベル信号の割り込み要求レベルと割込み許
    可レベルとを比較して、割込み許可レベル以上の割込み
    要求レベルである場合には割込み要求信号を出力する比
    較回路を備える割込みコントローラを組み合わせて、割
    込み要求信号を所定数ずつ段階的にまとめるとともに、 中央処理装置へ割込み要求信号を出力する割込みコント
    ローラは、いずれかの割込みコントローラにおいて割込
    みマスクレジスタの設定値が更新されたら、当該中央処
    理装置への割込み要求信号をネゲートすることを特徴と
    する請求項2記載の割込み信号制御装置。
  7. 【請求項7】 周辺回路からの所定数の割込み要求信号
    が入力されるとともに、 中央処理装置の割り込み処理を開始する際に読み出す割
    込みベクタを記憶する割込みベクタレジスタを備え、 当該いずれかの割込み要求信号が入力された場合には1
    つの割込み要求信号を選択して割込み要求信号を出力す
    る複数の割込みコントローラと、 上記複数の全ての割込みコントローラの割込み要求信号
    出力が入力され、これを所定数ずつ段階的にまとめて、
    最終的にはいずれか1つの割込みコントローラの割込み
    要求信号に応じて1つの割込み要求信号を中央処理装置
    に出力する割込み信号統合回路とを備える割込み信号制
    御装置。
  8. 【請求項8】 各割込みコントローラは、それぞれの割
    込みベクタが読み出されたら、複数の割込み要求信号の
    監視を再開することを特徴とする請求項7記載の割込み
    信号制御装置。
  9. 【請求項9】 割込み信号統合回路は、いずれかの割込
    みコントローラにおいて割込みベクタが読み出された
    ら、中央処理装置へ出力する割込み要求信号をネゲート
    することを特徴とする請求項7記載の割込み信号制御装
    置。
  10. 【請求項10】 割込み信号統合回路は、 中央処理装置の割り込み処理を開始する際に読み出す割
    込みベクタを記憶する割込みベクタレジスタを備え、 当該いずれかの割込み要求信号が入力された場合には1
    つの割込み要求信号を選択して割込み要求信号を出力す
    る割込みコントローラを組み合わせて、割込み要求信号
    を所定数ずつ段階的にまとめるとともに、 周辺回路からの割込み要求信号が入力される当該割込み
    コントローラにおいては、当該周辺回路からの割込み要
    求信号に基づいて割込み要求信号を出力している状態で
    上記割込みベクタレジスタが読み出されると、複数の割
    込み要求信号の監視を再開することを特徴とする請求項
    7記載の割込み信号制御装置。
  11. 【請求項11】 割込み信号統合回路は、 中央処理装置の割り込み処理を開始する際に読み出す割
    込みベクタを記憶する割込みベクタレジスタを備え、 当該いずれかの割込み要求信号が入力された場合には1
    つの割込み要求信号を選択して割込み要求信号を出力す
    る割込みコントローラを組み合わせて、割込み要求信号
    を所定数ずつ段階的にまとめるとともに、 自分よりも下段の割込みコントローラからの割込み要求
    信号に基づく割込み要求信号を出力している場合には、
    当該割込み要求信号の元となる周辺回路からの割込み要
    求信号が入力された割込みコントローラの割込みベクタ
    が出力されることを特徴とする請求項7記載の割込み信
    号制御装置。
  12. 【請求項12】 割込み信号統合回路は、 中央処理装置の割り込み処理を開始する際に読み出す割
    込みベクタを記憶する割込みベクタレジスタを備え、 当該いずれかの割込み要求信号が入力された場合には1
    つの割込み要求信号を選択して割込み要求信号を出力す
    る割込みコントローラを組み合わせて、割込み要求信号
    を所定数ずつ段階的にまとめるとともに、 中央処理装置へ割込み要求信号を出力する割込みコント
    ローラは、いずれかの割込みコントローラにおいて割込
    みベクタが読み出されたら、当該中央処理装置への割込
    み要求信号をネゲートすることを特徴とする請求項7記
    載の割込み信号制御装置。
  13. 【請求項13】 全ての割込みコントローラに対して割
    込み要求信号の監視を開始させる一斉起動回路を設ける
    ことを特徴とする請求項1から請求項12のうちのいず
    れか1項記載の割込み信号制御装置。
  14. 【請求項14】 全ての割込みコントローラは、割込み
    要求信号を監視する共通監視回路を用いることを特徴と
    する請求項1から請求項12のうちのいずれか1項記載
    の割込み信号制御装置。
JP26264299A 1999-09-16 1999-09-16 割込み信号制御装置 Pending JP2001084152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26264299A JP2001084152A (ja) 1999-09-16 1999-09-16 割込み信号制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26264299A JP2001084152A (ja) 1999-09-16 1999-09-16 割込み信号制御装置

Publications (1)

Publication Number Publication Date
JP2001084152A true JP2001084152A (ja) 2001-03-30

Family

ID=17378628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26264299A Pending JP2001084152A (ja) 1999-09-16 1999-09-16 割込み信号制御装置

Country Status (1)

Country Link
JP (1) JP2001084152A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587544B2 (en) * 2006-09-26 2009-09-08 Intel Corporation Extending secure digital input output capability on a controller bus
JP2015018414A (ja) * 2013-07-11 2015-01-29 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
JP2018041492A (ja) * 2017-11-01 2018-03-15 ルネサスエレクトロニクス株式会社 マイクロコンピュータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587544B2 (en) * 2006-09-26 2009-09-08 Intel Corporation Extending secure digital input output capability on a controller bus
JP2015018414A (ja) * 2013-07-11 2015-01-29 ルネサスエレクトロニクス株式会社 マイクロコンピュータ
JP2018041492A (ja) * 2017-11-01 2018-03-15 ルネサスエレクトロニクス株式会社 マイクロコンピュータ

Similar Documents

Publication Publication Date Title
CN100382033C (zh) 计算机系统
US7127626B2 (en) Data processing apparatus configured to operate with one of more clock frequencies determined by a priority order derived from one or more interrupt signals from a CPU
JPS6031648A (ja) マルチ・タスク制御方法
GB2460950A (en) Setting the clock frequency of a processor based on the amount of work the processor has to do in a time segment
US5809335A (en) Data transfer apparatus capable of handling DMA block transfer interruptions
US5974479A (en) System for executing, canceling, or suspending a DMA transfer based upon internal priority comparison between a DMA transfer and an interrupt request
JP2001084152A (ja) 割込み信号制御装置
JP2004516547A (ja) 中断制御装置
US6789140B2 (en) Data processor and data transfer method
JP3005562B1 (ja) タスク管理装置及びタスクスケジューリング方法
US20100107169A1 (en) Periodical task execution apparatus, periodical task execution method, and storage medium
JPS6368934A (ja) タスクスケジユ−ル方式
JP2001147821A (ja) プロセッサ
JPH0512173A (ja) 情報処理装置
JPH04156615A (ja) システム立ち上げ方法
JP3317342B2 (ja) クライアント・サーバ試験システム
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
JPH06103223A (ja) データ処理装置
JPH0659901A (ja) プログラム・ローディング方式
JP2003076559A (ja) 情報処理装置
JPH09311845A (ja) Dsp信号処理装置及び信号処理方法
JP3910422B2 (ja) 管理装置及び管理方法
JPH11143812A (ja) Dma回路
JPH0744492A (ja) データ転送方式
JP2003308102A (ja) ステートマシン制御方式およびステートマシン