JP2001083970A

JP2001083970A - 音声信号処理装置

Info

Publication number: JP2001083970A
Application number: JP2000232605A
Authority: JP
Inventors: Hiroshi Manabe; 啓真鍋
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2000-08-01
Filing date: 2000-08-01
Publication date: 2001-03-30

Abstract

(57)【要約】【課題】マイコンのプログラム制御によって音声の入
出力処理を可能とする。【解決手段】制御用ＲＯＭ３１には各種制御入力を処
理するプログラムと音声信号の入出力のためのプログラ
ムとが記憶されており、ＲＯＭアドレス制御部３２にて
指定されたアドレスのプログラム語（命令）を順次出力
していく。インタラプト制御部３８は一定時間毎にＲＯ
Ｍアドレス制御部３２に割込要求信号を送り、メインプ
ログラムのアドレスを退避させ、音声信号の入出力を行
うインタラプト処理プログラムを開始させる。インタラ
プト処理にて取込まれたアナログ信号はＡ／Ｄ変換器群
４４を介して音声記憶用ＲＡＭに記憶され、音声記憶用
ＲＡＭから読み出されたデジタル信号はＤ／Ａ変換器群
４５を介して出力される。インタラプト処理プログラム
のリターン命令がオペレーション解析部３７で解読され
ると、退避してあったアドレスを再度セットしてメイン
プログラムに復帰する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、音声の入力及び
出力の処理を行う音声信号処理装置に関し、特にマイク
ロコンピュータのプログラム制御により音声記憶用のリ
ードライト記憶手段に対してデジタル音声信号の入力及
び出力を実行する技術に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年、
音声信号をリードライト可能なメモリ、例えばＲＡＭに
デジタル記録し、それを再生する技術が種々開発されて
いる。たとえば、電子楽器の分野にあっては、サンプラ
ーとよばれる機種がそのような技術を採用している。具
体的には、本件特許出願人の出願に係る特開昭６１−４
５２９７号、特開昭６２−１２７８９８号などである。
また、いわゆる固体録音とよばれること、すなわち半導
体メモリ（特にＲＡＭ）を使って音声のメッセージを記
憶することも種々行われている。更に、これを発展し
て、ＲＡＭの容量を増大して、数分から数十分までの音
楽演奏を記録するミュージックレコーダも開発されつつ
ある。

【０００３】しかるに、これらの技術にあっては、音声
記憶用のリードライト記憶手段に対する音声の入力（書
込み）、出力（読み出し）を行うために専用のハードウ
ェアを必要としている。つまり、マイクロコンピュータ
は、これらの装置の制御入力の処理（鍵盤やコンソール
パネルからの入力、ＭＩＤＩその他の外部入力、演奏メ
モリからの入力等についての処理）に用いられているの
みであって、大量で高速の演算が必要な部分について
は、例えば音源回路や、ＤＭＡコントローラなど専用構
造のハードウェアにて行われていた。

【０００４】しかるに、上述の如きシステム構成をとる
と、いくつかの問題がある。第１に、専用ハードウェア
は、各種データやパラメータを処理する為に、データを
一時的に保持する記憶装置や、演算を行う演算回路を随
所にもっており、必然的に回路規模が大きくなる。第２
に、専用ハードウェアをマイクロコンピュータで制御す
る際には自然と限界が生じる。例えば、音声の入力、出
力数（ポリフォニック数あるいはトラック数）がハード
的に固定化されるのでマイクロコンピュータからのコマ
ンドで変えることはできない。もし、このような変更を
行おうとすると、大規模な設計変更を行わなければなら
なくなり、多大な開発労力、時間を必要とする。更に、
マイクロコンピュータと専用ハードウェアとのインタフ
ェースや通信プロトコルについても各専用ハードウェア
ごとに開発し直す必要がでてくる。

【０００５】従って、この発明の課題は、マイクロコン
ピュータのプログラム制御により、音声の入力及び出力
の処理を可能とし、専用のハードウェアを必要としない
新しい構造の音声信号処理装置を提供することである。

【０００６】

【課題を解決するための手段】この発明によれば、上記
の課題を達成するため、入力時においてアナログの音声
信号をデジタルの音声信号に変換するアナログ・デジタ
ル変換器と、出力時においてデジタルの音声信号をアナ
ログの音声信号に変換するデジタル・アナログ変換器
と、音声信号の入力及び出力の処理を実行するためのプ
ログラムを記憶するプログラム記憶手段と、上記プログ
ラム記憶手段のアドレスを制御するアドレス制御回路手
段と、音声記号の入力及び出力の処理に必要なデータを
記憶するデータ記憶手段と、演算処理回路手段と、上記
プログラム記憶手段のプログラムの各命令を解読して、
上記アドレス制御回路手段、上記データ記憶手段、上記
演算処理回路手段の動作を制御するオペレーション制御
回路手段と、を備えた集積回路チップ構成のマイクロコ
ンピュータから成り、このマイクロコンピュータが上記
プログラム記憶手段内のプログラムを実行することによ
って、音声記憶用のリードライト記憶手段に対する音声
信号の入力及び出力を行なうようにしたことを特徴とす
る音声信号処理装置が提供される。

【０００７】以上のように、この発明にあっては、音声
の入出力のための専用のハードウェアは必要としない。
このような構成をとることによって、設計の自由度が大
となる。発音数やトラック数の変更をプログラムの設計
変更で対応することができる。また専用ハードウェアが
不要となるので、全体の回路規模を大幅に縮小すること
ができる。従来の場合チップサイズが大きくて歩溜りに
限界があった（歩溜りはチップ面積にほぼ反比例す
る）。従ってこの発明は装置全体のコストの低減をはか
り得る。

【０００８】一構成例において、上記プログラム記憶手
段は読み出し専用メモリ（ＲＯＭ）で構成される。マイ
クロコンピュータは、上記構成に加え、各種制御のため
の入力を受けるポートも設けられる。また、演算処理回
路手段は音声信号に対する各種処理、例えば、補間処理
を実行するための乗算回路を含んで構成される。

【０００９】更に、この発明の一構成例にあっては、音
声記憶用のリードライト記憶手段に対する音声の入力ま
たは出力の処理を、所定のサンプリング周期で発生する
割込信号によって起動される割込サービスプログラム処
理（インタラプト処理）において実行している。このよ
うなタイマーインタラプト技術を利用することにより、
音声の入出力処理を正確に行うことができる。更には、
プログラム記憶手段に記憶すべきプログラムを効率的に
作成することができ、プログラムの全ステップ数を短く
でき、プログラム記憶手段に必要な記憶容量を節約する
ことができる。

【００１０】特に、正確なサンプリング動作をするため
に、本発明の一構成例によれば、上記割込信号のタイミ
ングで、出力するデジタル表現の音声信号をラッチする
ラッチ手段を更に有し、このラッチ手段の出力がデジタ
ル・アナログ変換器に与えられて、正確なサンプリング
周期でデジタル・アナログ変換するようにしたり、ま
た、上記割込信号のタイミングで、入力するアナログ表
現の音声信号をサンプルホールドするサンプルホールド
手段を更に有し、このサンプルホールド手段の出力がア
ナログ・デジタル変換器に与えられて、正確なサンプリ
ング周期でアナログ・デジタル変換するようにする。

【００１１】このような構成をとることで、デジタルか
らアナログヘの変換周期、アナログからデジタルヘの変
換周期がサンプリング周期信号の正確性をもって維持さ
れる。従って、相互の変換の過程で生じる歪みは可及的
に小さくなり、良質の音響信号の記録再生が行える。

【００１２】また、上記割込信号を受けて上記プログラ
ム記憶手段から取り出されて実行するインタラプトサー
ビスプログラムのなかに、上記音声記憶用のリードライ
ト記憶手段から指定した音高の音声信号を読み出すルー
チンとともに、この音声信号のエンベロープを演算する
ルーチンとが含まれていて、それぞれの動作が実質上同
期して実行されるようにすることが可能である。従っ
て、このような構成をとった場合、予め記録された音声
信号を特定の音高信号として出力でき、しかももともと
原音が有していたエンベロープとは異なるエンベロープ
を付加することができることになる。従って本発明をサ
ンプラーに適用する場合に好適である。

【００１３】また、本発明において、上記音声記憶用の
リードライト記憶手段に対して、複数系列の音声信号の
入力及び出力の処理を時分割的に行うよう上記プログラ
ム記憶手段のプログラムが構成されているとき、特に、
マルチトラックレコーダに適用して有効である。このよ
うな、マルチトラックレコーダの場合は、上記複数系列
の音声信号の入力及び出力のために、各系列毎のアナロ
グ・デジタル変換器と、各系列毎のデジタル・アナログ
変換器とが設けられる。

【００１４】

【発明の実施の形態】以下、図面を参照してこの発明の
実施例を説明する。〈全体構成〉本実施例に係る音声信号処理装置の全体構
成を図１に示す。装置全体の制御はワンチップのマイク
ロコンピュータ１により行われる。すなわち、プログラ
ム制御により音声信号処理装置に対するスイッチ部２か
らの制御入力の処理のみならず、音声記憶用ＲＡＭ３に
対するリードライト制御の処理をマイクロコンピュータ
１が実行し、専用のハードウェアは必要としない。スイ
ッチ部２には、各種のファンクションキーのほか、電子
楽器の鍵盤も含まれる。すなわち、後述するとおり、本
音声信号処理装置は、サンプラー（サンプリング電子楽
器）の機能と、マルチトラックレコーダの機能とをあわ
せもっていて、特にサンプラーでの演奏の際にスイッチ
部２の鍵盤が使用される。そして、このスイッチ部２の
入力情報はマイクロコンピュータ１にて処理される。

【００１５】上記音声記憶用ＲＡＭ３は、音声信号を複
数種類記録可能となっていて、マイクロコンピュータ１
が直接アクセスするようになっている。このためアドレ
ス、データ、リード／ライト制御の各転送ラインがマイ
クロコンピュータ１との間に設けられている。この音声
記録用ＲＡＭ３を、マイクロコンピュータ１の内部ＲＡ
Ｍとすることも可能である。ＲＡＭ容量に依存して、内
部メモリとするか外部メモリとするかは選択し得る。

【００１６】そして、このマイクロコンピュータ１に
は、複数チャンネル（ＣＨ１〜ＣＨｎ）の音声信号がア
ンプ４−１〜４−ｎを介して増幅された後、ローパスフ
ィルタ５−１〜５−ｎを介してフィルタリングされた後
入力し、内部のＡ／Ｄ変換器群（後述）にてデジタル音
声信号とされて、音声記憶用ＲＡＭ３の指定されるエリ
アに記録される。

【００１７】また、マイクロコンピュータ１からは、音
声記憶用ＲＡＭ３より読み出された複数チャンネル（Ｃ
Ｈ１〜ＣＨｎ）の音声信号が内部のＤ／Ａ変換器群（後
述）にてデジタルアナログ変換された後に出力し、ロー
パスフィルタ６−１〜６−ｎにてフィルタリングされ、
アンプ７−１〜７−ｎにて増幅されてスピーカ８−１〜
８−ｎに与えられ、放音される。勿論、読み出される音
声信号は、デジタル領域かアナログ領域かで適宜混合さ
れて例えば２つのスピーカからステレオ出力するように
してもよく、あるいは、４チャンネル等のスピーカシス
テムヘの出力とすることができる。

【００１８】また、マイクロコンピュータ１は、サンプ
ラーのモードでもマルチトラックレコーダのモードでも
各種パラメータのエディットができるようになってい
て、そのための操作がスイッチ部２でなされると、必要
に応じて対応する表示を液晶ディスプレイ９で行うこと
ができる。

【００１９】〈マイクロコンピュータの構造〉上記マイ
クロコンピュータ１の内部構造を図２にブロック図で示
す。図示の各要素はワンチップ上に実装されている。制
御用ＲＯＭ３１には音声信号処理装置の各種制御入力を
処理するプログラムと、音声信号の入出力のためのプロ
グラムとが記憶されており、ＲＯＭアドレス制御部３２
からＲＯＭアドレスデコーダ３３を介して指定されたア
ドレスのプログラム語（命令）を順次出力していく。ま
たこのプログラム語の中に必要なデータも混在して記憶
されていて、選択的に使用される。例えば、ピッチデー
タ、エンベロープデータ（レート、レベル）等のパラメ
ータも含まれる。このプログラム語長は固定であり、プ
ログラム語の一部が次に読み出されるべきアドレスの下
位部（ページ内アドレス）としてＲＯＭアドレス制御部
３２に入力されるネクストアドレス方式となっている
が、代りにプログラムカウンタ方式を使用してもよい。

【００２０】ＲＡＭアドレス制御部３４は制御用ＲＯＭ
３１からの命令のオペランドがレジスタを指定している
場合に、ＲＡＭ３５内の対応するレジスタのアドレスを
指定する。ＲＡＭ３５はレジスタ群であり、汎用演算、
フラグ演算、音声の入出力アドレスの演算、楽音の演算
等に使用される。演算回路３６の内部には、加減算器、
論理演算器及び乗算器が設けられていて、制御用ＲＯＭ
３１からの命令が演算命令のときに選択的に用いられ
る。特に乗算器は波形の補間演算、エンベロープの演算
に使用しており、そのための最適化として第１と第２の
データ入力（例えば１６ビットデータ）を乗算して入力
と同じ長さ（１６ビット）のデータを出力するようにな
っている。オペレーション解析部（インストラクション
デコーダ）３７は制御用ＲＯＭ３１からの命令のオペレ
ーションコードを解読し、指示されるオペレーションを
実行するために、回路の各部に制御信号を送る。

【００２１】所定時間ごとに制御用ＲＯＭ３１の音声信
号の入出力プログラムを実行するため、この実施例では
タイマーインタラプトを採用している。すなわち、タイ
マー（ハードウェアカウンタ）を有するインタラプト制
御部３８により、一定時間ごとにＲＯＭアドレス制御部
３２に制御信号（割込要求信号）を送り、この信号によ
り、ＲＯＭアドレス制御部３２は次に行うメインプログ
ラムの命令のアドレスを退避（保持）し、音声信号の入
出力が行われるインタラプト処理プログラム（サブルー
チン）の先頭アドレスを代りにセットする。これによ
り、インタラプト処理プログラムが開始される。インタ
ラプト処理プログラムの最後にはリターン命令がオペレ
ーション解析部３７で解読された時点で、ＲＯＭアドレ
ス制御部３２は退避してあったアドレスを再度セット
し、メインプログラムに復帰する。なお、インタラプト
制御部３８は図の上ではマイクロコンピュータ１（ＣＰ
Ｕ）の内部要素として描いてあるが、マイクロコンピュ
ータ１に対して現在行っている仕事を停止させ特別の処
理を要求するものであり、論理的にはマイクロコンピュ
ータ１の外部要素（周辺装置）である。

【００２２】入力ポート４１と出力ポート４２はスイッ
チ部２のキースキャンのために使用される。また、マイ
クロコンピュータ１からは液晶ディスプレイ９に対する
表示命令が出力される。この液晶ディスプレイ９の駆動
は、必要に応じて専用のドライバが使用される（特に図
示せず）。インタラプト処理プログラムにおいてローパ
スフィルタ５−１〜５−ｎを介して取込まれたアナログ
音声信号は、Ａ／Ｄ変換器群４４にてデジタル音声信号
に変換された後、音声記憶用ＲＡＭ３へ入力記憶され
る。また、インタラプト処理プログラムによって音声記
憶用ＲＡＭ３から読み出されたデジタル音声信号はＤ／
Ａ変換器群４５にてアナログ音声信号に変換された後、
ローパスフィルタ６−１〜６−ｎへ送られる。

【００２３】〈Ａ／Ｄ変換器群、Ｄ／Ａ変換器群の構
成〉図３に、Ａ／Ｄ変換器群４４の具体的構成が示して
ある。ｎチャンネル（ｎを２とするとステレオ入力とす
ることができ、更にｎをそれ以上にしてマルチトラック
入力とすることができる。）の音声信号は、インタラプ
ト制御部３８からのインタラプト信号でサンプリングさ
れるサンプルホールド回格４４１−１〜４４１−ｎを介
して、Ａ／Ｄ変換器４４２−１〜４４２−ｎに与えられ
る。従ってＡ／Ｄ変換器４４２−１〜４４２−ｎでは、
サンプリング周期で出力するインタラプト信号に完全に
同期して、入力アナログ音声信号を、Ａ／Ｄ変換するこ
とになる。このデジタル音声信号は、Ａ／Ｄ変換による
データの確定後にオベレーション解析部３７から出力す
るゲート制御信号によって、開閉制御されるゲート４４
３−１〜４４３−ｎ（ＣＨ１ゲート〜ＣＨｎゲート）を
介して、音声記憶用ＲＡＭ３へ送出される。

【００２４】図４は、Ｄ／Ａ変換器群４５の具体的構成
を示している。チャンネル毎の出力される音声信号は、
オペレーション解析部３７からのラッチ信号によってラ
ッチ動作するラッチ４５１−１〜４５１−ｎ（ＣＨ１ラ
ッチ〜ＣＨｎラッチ）にまずラッチされる。そして、こ
れらのラッチされた音声信号は、インタラプト制御部３
８からのサンプリング周期で出力するインタラプト信号
に完全に同期して、次段のラッチ４５２−１〜４５２−
ｎに（ＣＨ１ラッチ〜ＣHｎラッチ）にラッチされる。
そしてこのラッチ４５２−１〜４５２−ｎの出力は、対
応するＤ／Ａ変換器４５３−１〜４５３−ｎに供給され
て、デジタル信号からアナログ信号へ変換される。従っ
て、各Ｄ／Ａ変換器４５３−１〜４５３−ｎのＤ／Ａ変
換動作は、サンプリング周期（インタラプト信号出力周
期）に完全に一致する。

【００２５】なお、図３、図４のＡ／Ｄ変換器群４４、
Ｄ／Ａ変換器群４５は、マイクロコンピュータ１上にワ
ンチップ化することが困難な場合は、外部回路となすこ
とが可能である。また、Ａ／Ｄ変換器、Ｄ／Ａ変換器
は、入出力チャンネルの数あるいはトラックの数だけ独
立にもたなくても、時分割多重技術を採用して、限られ
た数（最小の場合は夫々１個）のＡ／Ｄ変換器、Ｄ／Ａ
変換器にて、複数チャンネルのＡ／Ｄ変換、Ｄ／Ａ変換
を行い得る。あるいはひとつのＡ／Ｄ変換とＤ／Ａ変換
を切換えて行う変換器を使用することもできる。その場
合、大切なことは、インタラプト信号発生と同期してア
ナログ信号を取込んで、デジタル信号としたり、インタ
ラプト信号発生と同期してデジタル信号に対応するアナ
ログ信号を送出することである。多重化技術の採用の際
は、ラッチ回路やサンプルホールド回路の付加で、マル
チチャンネルに対し、同一機能を達成し得る。

【００２６】〈Ａ／Ｄ変換、Ｄ／Ａ変換の全体動作〉さ
て、図５は、本実施例のＡ／Ｄ変換、Ｄ／Ａ変換に係る
全体動作を簡単に示しており、インタラプト制御部３８
からのサンプリング時間毎（図のＴ時間毎）のインタラ
プト信号の出力に同期して、マイクロコンピュータ１の
処理は、後述するようにメイン処理からインタラプト処
理に切換わる。ところで、この図５に強調して示してあ
るとおり、インタラプト処理が実際に開始するタイミン
グは、一般に変動し得る。というのは、マイクロコンピ
ュータ１は、外部から割込がかかっても、実行中のオベ
レーションを即時に中断することは不可能であるため、
その実行が終了してからインタラプト処理に入る。ま
た、中断することが望ましくないプロセスに入っている
間は割込をマスクしてそのプロセスに対する一連のオペ
レーションが完了するまでインタラプト処理を行わない
ようにすることもあり得る。インタラプト処理への移行
は、このようにそのとき実行中のプロセスに依存する。

【００２７】そこで、後述するように、インタラプト処
理によって音声記憶用ＲＡＭ３から各チャンネル毎に時
分割で読み出している音声信号は、図４のラッチ４５１
−１〜４５１−ｎへまず書込んでおいて（Ｄ／Ａ変換器
へのマイコンの出力の欄のタイミング参照）、次のイン
タラプト信号で、ラッチ４５２−１〜４５２−ｎへ移し
てＤ／Ａ変換することになる。また、逆に、図３のＡ／
Ｄ変換器４４２−１〜４４２−ｎにて、インタラプト信
号の到来に同期してＡ／Ｄ変換されたデジタル信号は、
インタラプト処理の中で各チャンネル毎に時分割で取込
まれる（Ａ／Ｄ変換器からマイコンヘの入力の欄のタイ
ミング参照）ことになる。従って、Ｄ／Ａ変換とＡ／Ｄ
変換とはいずれもサンプリング周期Ｔに完全に同期して
なされることになる。

【００２８】以下、具体的に、メイン処理（フロー）と
インタラプト処理（フロー）を説明してゆくことにす
る。〈メイン処理〉図６は、この実施例のマイクロコンピュ
ータ１のメイン処理プログラムのフローを示しており、
Ａ１は電源投入時のイニシャル処理であり、マイクロコ
ンピュータ１のＲＡＭ（レジスタ群）３５のクリヤ等、
各種初期設定をする。Ａ２でマイクロコンピュータ１
は、出力ポート４２からキー走査のための信号を出力
し、スイッチ部２の状態を入力ポート４１から取り込む
ことにより、ファンクションキーの状態をＲＡＭ３５の
キーバッファエリアに記憶する。Ａ３では、ファンクシ
ョンキーで設定されたモードの判別を行う。この実施例
においては、大別してサンプラーモードとマルチトラッ
クレコーダモードとがモード選択できる。

【００２９】もし、サンプラーモードが選択されている
と、Ａ４に進み、レコード、エディット、プレイの各ス
テータス（サブモード）のいずれに現在設定されている
のか判断する。レコードステータスが設定されていると
きは、Ａ５に進み、レコード条件の決定あるいは変更処
理を行う。具体的には、スイッチ部２の指定により、音
声記憶用ＲＡＭ３のいずれのエリア（スタートアドレ
ス、エンドアドレスで指定される）に音声信号をサンプ
リングするのか、あるいはサンプリングレートをいくら
にするのかなどが設定される。この設定に従って、ＲＡ
Ｍ３５のサンプラー入力処理用ＲＡＭテーブル（図９参
照）の内容が書き替えられる。また、サンプリングレー
トの変更は、インタラプト制御部３８に対して、インタ
ラプト信号の発生周期を可変することで実現される。メ
インフローでは、これらのレコード条件の設定を行うの
みで、実際の音声のサンプリング動作は、インタラプト
処理で行われる。従って、この条件の設定に関して変更
がなければ、次回からのメインフロー処理では、Ａ５に
おいて何ら動作することはなく、即Ａ２へもどる。そし
て、サンプリング（レコード）処理が完了すると、この
モードを解除するようになる。なお、後述の説明からも
明らかなように、この実施例では、入力チャンネルを複
数（ＣＨ１〜ＣＨｎ）とり得るので、ステレオサンプリ
ングができることは勿論マルチサンプリングを並列的に
行える。

【００３０】また、サンプラーのモードで、エディット
ステータスがＡ４で判別されると、Ａ６に進み、各種エ
ディット処理が行われる。このエディット処理の内容と
しては、予めサンプリングした音声のループ区間を設定
したり、不要部分をカットしたりあるいは、そのサンプ
リングした音声に対して付加するエンベロープのパラメ
ータ（後述）を設定したり、種々の発音条件を決定した
りすることである。これらの各種設定値は、ＲＡＭ３５
の所定エリアに格納され、プレイ時に必要に応じて読み
出されて使用される。

【００３１】サンプラーモードでプレイステータスに設
定されると、Ａ４からＡ７に進み、Ａ２で得たファンク
ションキーの新しい状態と前回の状態とから、状態の変
化したファンクションキーを識別し、指示される機能の
実行を行う。例えば、演奏に使用する音声信号の選択
や、使用エンベロープの選択などである。Ａ８では、ス
イッチ部２に含まれる鍵盤の操作をスキャンして、鍵盤
キーの状態をＲＡＭ３５の鍵盤バッファエリアに取込
む。続くＡ９において、鍵盤の最新の状態と前回の状態
とから変化した鍵（押鍵、離鍵）を識別し、キーアサイ
ン処理を行う。

【００３２】このキーアサインのひとつの例が図１０に
示してある。後述するとおり、音源チャンネルとしてＮ
個あり、この夫々から所望のひとつの音声（楽音）を音
声記憶用ＲＡＭ３から所望の音高で読み出すことが可能
となっている。図１０の例では、ひとつの鍵について、
２つの音源チャンネルを使用し、夫々の一方の音源チャ
ンネル（１、３、５、７、…）出力を加算合成して、出
力チャンネルＣＨ１からスピーカ８−１を介して放音し
他方の音源チャンネル（２、４、６、８、…）出力を加
算合成して、出力チャンネルＣＨ２からスピーカ８−２
を介して放音する。この場合、例えば奇数の音源チャン
ネルでは、ステレオサンプリングされた音声の右側の音
声信号の読み出しを担当し、スピーカ８−１が右側スピ
ーカとして機能する。また偶数の音源チャンネルでは、
ステレオサンプリングされた音声の左側の音声信号の読
み出しを担当し、スピーカ８−２が左側スピーカとして
機能する。このようなステレオタイプのサンプラーとし
てプレイ状態をとることができるほか、本実施例ではき
わめてフレキシビリティが高く、条件設定、キーアサイ
ンの仕方によって各種タイプの再生状態をとり得る。

【００３３】続くＡ１０では、これまでの処理でセット
されたデータに従って実際に楽音を発生するための各種
演算を行い、結果をＲＡＭ３５内のサンプラー出力処理
用ＲＡＭテーブル（図１２参照）にセットする。実際の
波形信号の読み出し処理は、インタラプトフローの中で
実行するようになる。Ａ１０ではそのための各種条件設
定を行う。更にＡ１０においては、メインフローで必要
なイベントのタイミングを知るために、フロー一周時間
（これは、フローを一周する間に実行されたタイマーイ
ンタラプトの回数を計数することで得られる。この計数
処理は、後述のインタラプトタイマ処理Ｂ１３で行われ
る。）を基に演算を行い、エンベロープ用タイマー（エ
ンベロープの演算周期）の基準値を得る。また、次のメ
インフローのパスのための準備処理をこのＡ１０では行
う。異体的には、今回のパスで得た押鍵状態への変化を
示すＮＥＷＯＮ状態をＯＮ中にしたり、離鍵状態への
変化を示すＮＥＷＯＦＦ状態をＯＦＦ中に変える等の
処理である。

【００３４】更に、モード判別Ａ３において、マルチト
ラックレコーダモードが選択されると、Ａ１１に進みス
テータスの判別を行う。このマルチトラックレコーダモ
ードでは、複数トラックの音声信号の入力と出力とが同
時に並列して実行できる。このレコード／プレイステー
タスが判別されるとＡ１２に進み、レコード／プレイ条
件の決定や変更処理を実行する。具体的には、各トラッ
ク（入出力チャンネル）毎の音声記憶用ＲＡＭ３のスタ
ート、エンドアドレスの決定や、各トラック（入出力チ
ャンネル）毎にリード（プレイ）／ライト（レコード）
の状態の決定、更にはサンプリングレートの決定などが
なされる（図１８参照）。このような条件は、ＲＡＭ３
５内のマルチトラックレコーダ処理用ＲＡＭテーブル
（図１７参照）に書込まれる。この場合も、実際のレコ
ード／プレイ動作はインタラプト処理でなされる。

【００３５】そして、ステータス判別Ａ１１にてエディ
ットステータスが判別されると、Ａ１３に進み各種エデ
ィット処理を行う。異体的には、選択したトラックのあ
る部分をカットしたり、ある音声データの後に、特定の
長さの音声データをつないだり、あるいは、複数の音声
の内容を合成したりすることをこのＡ１３で行う。そし
て、これらの各処理が終了すると再びＡ２へもどる。従
って、サンプラーモードにあってもマルチトラックレコ
ーダモードにあっても、このメインフローがくりかえさ
れることになる。

【００３６】〈インタラプト処理〉図７は、予め設定さ
れたサンプリング周期に対応してインタラプト制御部３
８から出力するインタラプト信号に従い動作するインタ
ラプト処理プログラムのフローを示している。Ｂ１にお
いては、モードジャッジをする。いまサンプラ一入力
（レコード）の状態であると、Ｂ２へ進み、外部から供
給される音声をサンプリングする。Ｂ２〜Ｂ５は、入力
チャンネルＣＨ１〜ＣＨｎについての処理（図１の入力
側のＣＨ１〜ＣＨｎに対応）であって、各チャンネル処
理は、図８に示すサンプラー入力チャンネル処理の具体
的なプログラムに従って実行される。また、そのとき使
用されるデータは、ＲＡＭ３５のサンプラー入力処理用
ＲＡＭテーブル（図９）にて管理される。この図９から
明らかなとおり、ｎ個のチャンネルの夫々について、独
立に音声記憶用ＲＡＭ３の使用領域（スタートアドレス
とエンドアドレスとで決定）が決まっている。

【００３７】さて、図８のＣ１では、当該チャンネルの
現在アドレス（音声記憶用ＲＡＭ３の書込時のカレント
アドレス）をインクリメントする。続くＣ２では、イン
クリメントされた現在アドレスと、当該チャンネルのエ
ンドアドレスとの大小比較をする。まだ記憶容量が残っ
ているとき（現在アドレスがエンドアドレスより小のと
き）は、Ｃ３に進み、すでにインタラプト信号発生時に
サンプルホールドされ、Ａ／Ｄ変換されている１サンプ
リング分の音声データをゲート４４３−１〜４４３−ｎ
のうちの対応するゲートを開成して（図３参照）、取込
み、Ｃ４において現在アドレスにて指定される音声記憶
用ＲＡＭ３のアドレスに書込み、次のチャンネルの処理
に移る。また、Ｃ２にて現在アドレスがエンドアドレス
と一致したらＣ５にて当該チャンネルのサンプリング動
作を停止するよう設定して次のチャンネルの処理に移
る。

【００３８】すでに説明したとおり、Ａ／Ｄ変換の周期
は、インタラプト信号に完全に同期してなされる。従っ
て、可聴周波数のアナログ信号をデジタル信号に忠実に
歪みなく変換し得る。そしてそのデジタル信号を、マイ
クロコンピュータ１のソフト処理によって、音声記憶用
ＲＡＭ３ヘデータ転送し記憶することになる。このよう
に、各チャンネルＣＨ１〜ＣＨｎのサンプリング処理を
くりかえし実行し全てのチャンネルについての処理終了
でメインフローへリターンする。なお、音声のサンプリ
ング動作をしていない入力チャンネルについては、ノン
オペレーションとして、次の入力チャンネルについての
処理が行われる。この一連の動作タイミングは、図５の
全体動作を参照すれば、より明らかとなる。

【００３９】次に、インタラプト処理のなかでサンプラ
ー出力（プレイ）の状態であると、Ｂ１からＢ６へ進
み、予め音声記憶用ＲＡＭ３にサンプリングされている
音声信号を楽音信号として出力するようになる。図１２
に、ＲＡＭ３５の内部に設けられるサンプラー出力処理
用ＲＡＭテーブルの内容が示されており、Ｎ個の音源チ
ャンネルの夫々に共通なエリア（各音源チャンネル共通
使用データ）のなかの波形加算用領域出力ＣＨ１〜ＣＨ
ｎの内容をＢ６でクリアする。この波形加算用領域の夫
々が図１の出力チャンネルＣＨ１〜ＣＨｎの内容に対応
する。

【００４０】続くＢ７〜Ｂ９が、Ｎ個ある音源チャンネ
ルの波形生成処理であって、その具体的なプログラムの
フローは、図１１にサンプラー出力チャンネル処理とし
て示してある。このチャンネル処理は大きく分けてエン
ベロープ処理（Ｄ１〜Ｄ７）と波形処理（Ｄ８〜Ｄ２
１）から成る。

【００４１】図１３はエンベロープ処理で生成されるエ
ンベロープを示したものである。１つの楽音のエンベロ
ープはいくつかのステップ（セグメント）から成ってい
る。図では４セグメントで示してある。図中のΔｘはエ
ンベロープのサンプリング周期であり、Δｙはエンベロ
ープ値の変化幅である。チャンネルのエンベロープ処理
（Ｄ１〜Ｄ７）では、サンプリングタイムごとのエンベ
ロープの計算とステップの目標レベルに達したかどうか
のチェックを行っている。一致したときには現在エンベ
ロープレジスタ（図１２参照）に目標値が設定されるの
で、メインプログラムの発音処理Ａ１０内でそれを検知
して、次のステップのエンベロープのためのデータ（Δ
ｘ、Δｙ、目標エンベロープ値）を各レジスタにセット
している。

【００４２】詳細に述べると、Ｄ１でエンベロープの演
算周期Δｘと比較するためのタイマーレジスタをインタ
ラプトごとにインクリメントし、Ｄ２でΔｘと一致した
ときＤ３でエンベロープ変位分のデータΔｙの加減算フ
ラグ（符号ビット）をテストしてエンベロープが上昇中
か下降中かを判別し、Ｄ４、Ｄ５でそれぞれ現在エンベ
ロープの減算または加算を行う。Ｄ６で現在エンベロー
プが目標エンベロープ値に達したかどうかをチェック
し、達しておれば、現在エンベロープに目標レベルをセ
ットする。これによりメインプログラムの発音処理Ａ９
で次のエンベロープステップのデータがセットされるこ
とになる。また発音処理Ａ９でゼロの現在エンベロープ
を読んだときには発音の終了として処理される。

【００４３】次に、波形処理Ｄ８〜Ｄ２１について述べ
る。波形処理では、現在アドレスの整数部を使って音声
記憶用ＲＡＭ３から隣り合う２つアドレスの波形データ
を読み出し、（整数部＋小数部）で示される現在アドレ
スに対して想定される波形値を補間で求めている。補間
が必要な理由は、インタラプトによる波形サンプリング
周期が一定（固定サンプリング方式によっている）であ
り、アドレスの加算値（ピッチデータ）が楽器への応用
上、ある音域にわたるためである（音階音しか出力しな
い楽器で音階音ごとに波形データを用意すれば補間の必
要はないが許容できない記憶容量の増大となる）。

【００４４】補間による音色の劣化、歪みは高音域の方
が著しいため、通常は、原音の記録サンプリング周期よ
り高速の周期で原音を再生する。図１４の例では原音
（Ａ４）再生の周期を２倍にしている。したがって、ア
ドレス加算値が０．５の時、Ａ４の音が得られるように
待っている。この場合、Ａ♯４ではアドレス加算値は
０．５２９となり、Ａ３のとき、１となる。これらのア
ドレス加算値はピッチデータとして制御ＲＯＭ３１に記
憶されており、押鍵時には発音制御Ａ１０において、鍵
に対応するピッチデータと選択されている音色の波形ス
タートアドレス、波形エンドアドレス及び波形ループア
ドレスがＲＡＭ３５の対応するレジスタ、すなわち、ア
ドレス加算値レジスタ、スタートアドレス兼現在アドレ
スレジスタ、エンドアドレスレジスタ、ループアドレス
レジスタにセットされる。

【００４５】参考までに、図１５に時間に対する補間波
形データを示す。図中、白丸は音声記憶用ＲＡＭ３のア
ドレスにある波形データ値、黒丸は補間値を示してい
る。補間の方式はいろいろあるが、ここでは直線補間を
採用している。図１１の波形生成処理Ｄ８〜Ｄ２１を詳
細に述べると、まず、Ｄ８で現在アドレスにアドレス加
算値を加算して新しい現在アドレスを得る。Ｄ９で現在
アドレスとエンドアドレスを比較し、現在アドレス＞エ
ンドアドレスならば、Ｄ１０、Ｄ１１により、現在アド
レス＜エンドアドレスのときはＤ１２により、物理上
（番地上）または論理上（動作上）の次のアドレスを計
算し、Ｄ１４でその整数部により音声記憶用ＲＡＭ３を
アクセスして次回波形データを得る。ループアドレス
（ループスタートアドレス）は動作上エンドアドレスの
次のアドレスである。すなわち、図１４の場合、図示の
波形は繰り返し読み出される。勿論ループアドレスは任
意の点（中心レベルをとるアドレス）とすることができ
る。したがって、現在アドレス＝エンドアドレスのとき
は次のアドレスとしてループアドレスの波形データを読
み出す（Ｄ１３）。

【００４６】Ｄ１５、Ｄ１６により、現在アドレスの整
数部で音声記憶用ＲＡＭ３をアクセスして今回の波形デ
ータを読み出す。次に、Ｄ１７で次回波形値から今回波
形値を減算し、Ｄ１８でその差に現在アドレスの小数部
を乗算し、その結果をＤ１９で今回の波形値に加えるこ
とにより、波形の直線補間値を求める。この直線補間し
たデータに現在エンベロープ値を乗算してチャンネルの
楽音データ値を得（Ｄ２０）、それを出力チャンネルナ
ンバに対応する波形加算用レジスタ（ＣＨ１〜ＣＨｎの
いずれか選択したもの）の内容に加えて楽音データを累
計する（Ｄ２１）。各音源チャンネルの処理Ｂ７〜Ｂ９
の終了にともない、Ｂ１０〜Ｂ１２の各出力チャンネル
ＣＨ１〜ＣＨｎについての出力処理を行う。

【００４７】すなわち、Ｂ７〜Ｂ９によって、生成され
た波形データは、夫々出力ナンバに従って波形加算用領
域ＣＨ１〜ＣＨｎに累算されているので、各チャンネル
毎に、Ｄ／Ａ変換器群４５の夫々対応するラッチ４５１
−１〜４５１−ｎに順番にラッチされる。このラッチ４
５１−１〜４５１−ｎへのラッチ動作は、プログラム制
御のために不安定な周期で切り換わることになる。Ｄ／
Ａ変換器４５３−１〜４５３−ｎの変換周期（サンプリ
ング周期）は非常に安定してなければ、その変換におい
て大きな歪みが発生する。例えば、マイクロコンピュー
タ１のマシンサイクルを数十ナノあるいは数百ナノ秒だ
とすると、この１回のマシンサイクルの遅れであっても
Ｄ／Ａ変換器４５３−１〜４５３−ｎが可聴周波数のデ
ジタル信号を忠実にアナログ信号に変換するのに必要な
変換周期の精度からは遠すぎる。すなわち、ナノ秒のオ
ーダーのずれでも人間の聴覚に感じられるほどの歪みが
発生するのである。

【００４８】そこで、図４に示されているとおり、オペ
レーション解析部３７からのプログラム制御信号によっ
て制御されるソフト制御ラッチ４５１−１〜４５１−ｎ
と、デジタル楽音信号をアナログ楽音信号に変換するＤ
／Ａ変換器４５３−１〜４５３−ｎとの間に、インタラ
プト制御部３８からの正確なタイミング信号であるイン
タラプト信号で制御されるインタラプト制御ラッチ４５
２−１〜４５２−ｎを設ける。インタラプト信号の発生
周期はクロック発振器の安定度に従うので極めて安定で
ある。ラッチ４５２−１〜４５２−ｎの出力はインタラ
プト信号のタイミングに同期して切り換わる。すなわ
ち、インタラプト信号の発生周期がＤ／Ａ変換器４５３
−１〜４５３−ｎの変換（サンプリング）周期となる。

【００４９】図５のように、ラッチ４５１−１〜４５１
−ｎの出力が切り換わるタイミングはインタラプト処理
のタイミングずれに従って変動するがインタラプト信号
で動作するラッチ４５２−１〜４５２−ｎがあるのでＤ
／Ａ変換器４５３−１〜４５３−ｎの入力データが切り
換わるタイミングはインタラプト信号と同期する。ラッ
チ４５２−１〜４５２−ｎのために、Ｄ／Ａ変換器４５
３−１〜４５３−ｎに入力されるデジタル楽音信号は平
均してインタラプト信号の一周期分だけ遅れるが、この
遅れは全く問題とならない。例えば、インタラプト信号
の周期は４７マイクロ秒であり、このような短時間の遅
れは人間の聴覚では到底感知し得ない（通常、数ミリ秒
程度が知覚し得る限界である）。

【００５０】続くＢ１３において、インタラプトタイマ
処理を行う。すなわち、インタラプトが一定時間ごとに
かかることを利用して、フロー一周計時用のタイマレジ
スタ（ＲＡＭ３５内）を通過の都度プラス１する。次
に、インタラプトがかかったとき、マルチトラックレコ
ーダの入出力動作モードに設定されていたときの説明を
以下に行う。この場合、Ｂ１からＢ１４〜Ｂ１７の各チ
ャンネル（トラック）の処理を実行する。各処理Ｂ１４
〜Ｂ１７の具体的内容は、図１６に示されており、各ト
ラック毎に、音声信号の入力と出力とが制御できるよう
になっていて、特定のトラックを再生しながら、それに
あわせて別のトラックから音声の入力を可能とし得る。
この実施例の場合、トラックと、音声記憶用ＲＡＭ３の
リード／ライトチャンネルとは同一としているが、必要
に応じて異ならせたり、プログラマブルとしたりするこ
とも可能である。

【００５１】マイクロコンピュータ１の内部ＲＡＭ３５
には図１７に示すようにマルチトラックレコーダ処理用
ＲＡＭテーブルが形成される。この図１７を参照すると
理解できるとおり、各チャンネル毎に制御データが設定
される。具体的には、図１８に示すとおり音声記憶用Ｒ
ＡＭ３の各チャンネル毎の分割使用状態を決めるパラメ
ータ（スタートアドレス、エンドアドレス、現在アドレ
ス）のほか、当該チャンネルをプレイ（リード）状態と
して動作するか、レコード（ライト）状態として動作す
るかを決めるリード／ライトフラグが記憶される。ここ
で、各チャンネルＣＨ１〜ＣＨｎは、図１の入出力チャ
ンネルＣＨ１〜ＣＨｎと対応する。

【００５２】まず、図１６のＥ１では、当該チャンネル
の音声記憶用ＲＡＭ３の現在アドレスをインクリメント
する。Ｅ２では、現在アドレスとエンドアドレスとを比
較し、現在アドレスがエンドアドレスに達していないと
きは、Ｅ３に進み、当該チャンネルがリード状態かライ
ト状態かをジャッジする。もし、当該チャンネルがリー
ド状態であれば、Ｅ４に進み音声記憶用ＲＡＭ３の当該
チャンネルの現在アドレスの内容（１サンプル分の音声
データ）が読み出され、Ｄ／Ａ変換器群４５のラッチ４
５１−１〜４５１−ｎのうちの当該チャンネルのラッチ
にセットする。このセットされた音声データがＤ／Ａ変
換されるタイミングはサンプラーモードの動作のときに
説明したタイミングと同じである（図５参照）。

【００５３】また、Ｅ３で当該チャンネルがライト状態
であることがジャッジされれば、Ｅ６に進み、Ａ／Ｄ変
換器群４４のゲート４４３−１〜４４３−ｎのうちの当
該チャンネルのゲートを開成してすでにＡ／Ｄ変換され
ている音声信号を取り込み（図５参照）、Ｅ６におい
て、現在アドレスで指定される音声記憶用ＲＡＭ３に入
力設定するようにする。Ｅ２において、現在アドレスが
エンドアドレスと一致すると、当該チャンネル（トラッ
ク）については、音声の記録再生が停止したものとして
Ｅ７において、当該チャンネルの動作を停止する。この
ような図１６に示す一連の処理が終了すると次のチャン
ネルについての同様な処理を実行する。ここで、特定の
トラック（チャンネル）について、レコード／プレイ動
作を停止しているときは、ノンオペレーションとして次
のチャンネルについて処理を行うようにする。そして、
ＣＨ１〜ＣＨｎの処理が完了すると、インタラプト処理
を終了して、メインフローへリターンする。

【００５４】〈他の実施例、変形例〉以上で本実施例の
説明を終えるが、発明の範囲を逸脱することなく種々の
実施態様をとり得る。例えば、上記実施例では、マイク
ロコンピュータ１における音声処理をインタラプト信号
で起動されるインタラプト処理プログラムを実行するこ
とによって行っているが、ダミー命令（ＮＯＰ命令）を
プログラムに組み込むことにより、一定時間ごとに上述
したインタラプト処理に代る処理（一定時間処理）が実
行されるようにしてもよい。すなわち、各プログラムの
各命令の実行時間はマスタークロックにより決められる
ので、一定時間分のメインプログラムの間に音声処理を
行う一定時間処理プログラムをサブルーチンとして挿入
すれば実行できる。

【００５５】このとき、一定時間処理内部でも分岐によ
って処理時間が異なってしまうと次に一定時間処理にジ
ャンプするまでの時間が一定でなくなる。このため一定
時間処理内部でも全ての分岐のルートに要する処理時間
を一定にするためのダミー命令を入れる必要がある。そ
のようなプログラミングをすると、一定処理時間つまり
サンプリング周期毎に音声の入出力処理を行い得る。

【００５６】更に、上記実施例においては、サンプラー
モードと、マルチトラックレコーダモードとを選択的に
とり得るようにしたが、いずれか一方の専用機として実
施することは可能であり、更には固体録音再生機として
実現することもできる。このとき、マイクロコンピュー
タの能力に依存して、チャンネル数（トラック数）や音
源チャンネル数（ポリフォニック数）を設定し得る。

【００５７】また、採用するマイクロコンピュータの型
式は種々選択でき、実施例にて示したようなＲＯＭ／Ｒ
ＡＭ／ネクストアドレス方式のほか、プログラムカウン
タ（ＰＣ）方式のものなど一般のあるいは汎用のマイク
ロコンピュータを採用し得る。要するに、この発明は、
プログラム制御によりマイクロコンピュータ自信が音声
の入出力処理を行う構成のすべてに適用可能である。

【００５８】また音声を記録再生するリードライト記憶
手段は、ＲＡＭのほか、種々の記憶媒体を採用し得る。
必要な場合は、ＲＡＭから外部メモリ（磁気テープ、磁
気ディスク、リード／ライト可能なコンパクトディスク
等）にデータに入出力制御を行い得る。あるいは、ＲＡ
Ｍ自体を着脱可能なＲＡＭカードとすることもできる。

【００５９】

【発明の効果】請求項１の発明によれば、マイクロコン
ピュータがプログラム記憶手段内のプログラムを実行す
ることによって、音声記憶用のリードライト記憶手段に
対する音声信号の入力及び出力を行うようにしたので、
専用ハードウェアを必要とせず、設計の自由度が大とな
り、回路規模の縮小化を図り得る。更に、マイクロコン
ピュータ上にＡ／Ｄ変換器とＤ／Ａ変換器とを設けたの
で、さらなる構成の簡略化をまねくことになる。このよ
うな構成をとると、ワンチップのマイクロコンピュータ
によってアナログからデジタルあるいはデジタルからア
ナログヘの変換処理まで実行できる。請求項２の発明に
よれば、マイクロコンピュータのプログラム記憶手段を
読み出し専用メモリ（ＲＯＭ）としたものである。

【００６０】請求項３の発明によれば、更にマイクロコ
ンピュータを集積化して各種入出力を受けるポートが設
けられることになる。

【００６１】請求項４の発明によれば、マイクロコンピ
ュータ内部の演算処理回路手段が乗算回路を含んでお
り、音声信号を補間する処理を短時間で実行できること
になる。

【００６２】請求項５の発明によれば、タイマーインタ
ラプト処理によって音声の入出力処理を行うようにして
いるので、サンプリング周期に同期した音声処理が簡単
に行える。請求項６の発明によれば、Ｄ／Ａ変換のタイ
ミングが完全にタイマーインタラプトと同期したものに
なり、Ｄ／Ａ変換の周期を安定に保つことができ、歪み
の少ない音声信号を外部へ出力することができる。請求
項７の発明によれば、Ａ／Ｄ変換のタイミングが完全に
タイマーインタラプトと同期したものになり、Ａ／Ｄ変
換の周期を安定に保つことができ、歪みの少ない音声信
号が得られる。請求項８の発明によれば、インタラプト
サービスプログラムのなかに、エンベロープを演算する
ルーチンが含まれているので、音声信号に任意のエンベ
ロープを付加できることになる。

【００６３】請求項９の発明によれば、複数系列の音声
信号の入出力処理が行えるので、マルチチャンネル（マ
ルチトラック）処理が実行できる。請求項１０の発明に
よれば、各系列毎にＡ／Ｄ変換器、Ｄ／Ａ変換器が設け
られ、各系列についての音声処理が、アナログからデジ
タルヘ、あるいはデジタルからアナログヘ変換する処理
も含めて、実行できる。

【図面の簡単な説明】

【図１】この発明の実施例に係る音声信号処理装置の全
体構成図。

【図２】図１のマイクロコンピュータの内部構成図。

【図３】図２のＡ／Ｄ変換器群の構成図。

【図４】図２のＤ／Ａ変換器群の構成図。

【図５】Ｄ／Ａ変換、Ａ／Ｄ変換の全体動作をタイムチ
ャートにより示した図。

【図６】図１のマイクロコンピュータのメインプログラ
ムのフローを示した図。

【図７】音声の入出力処理が行われるインタラプト処理
のプログラムをフローチャートにて示した図。

【図８】図７のサンプラー入力時のひとつの処理チャン
ネルのプログラムをフローチャートにて示した図。

【図９】サンプラー入力時に、マイクロコンピュータの
内部ＲＡＭに構成されるテーブルの内容を示す図。

【図１０】サンプラー出力時の鍵と音源チャンネルとの
アサイン状態及び音源チャンネルと出力チャンネルとの
関係を示した図。

【図１１】図７のサンプラー出力時のひとつの音源チャ
ンネル処理の具体的なプログラムをフローチャートで示
した図。

【図１２】サンプラー出力時にマイクロコンピュータの
内部ＲＡＭに構成されるテーブルの内容を示す図。

【図１３】サンプラー出力時に使用されるエンベロープ
の状態を示す図。

【図１４】図１の音声記憶用ＲＡＭに記憶される波形と
読出状態とを示す図。

【図１５】音声波形の補間状態を示す図。

【図１６】図７のマルチトラックレコーダモードの入出
力のためのひとつのチャンネル処理プログラムをフロー
チャートにて示す図。

【図１７】マルチトラックレコーダモードでマイクロコ
ンピュータの内部ＲＡＭに構成されるテーブルの内容を
示す図。

【図１８】マルチトラックレコーダのモードでの音声記
憶用ＲＡＭのチャンネル毎の分割使用状態を示す図であ
る。

【符号の説明】

１マイクロコンピュータ２スイッチ部３音声記憶用ＲＡＭ３１制御用ＲＯＭ３２ＲＯＭアドレス制御部３５ＲＡＭ（レジスタ群）３６演算回路３７オペレーション解析部３８インタラプト制御部４１入力ポート４２出力ポート４４Ａ／Ｄ変換器群４５Ｄ／Ａ変換器群４４１−１〜４４１−ｎサンプルホールド回路４４２−１〜４４２−ｎＡ／Ｄ変換器４４３−１〜４４３−ｎゲート回路４５１−１〜４５１−ｎラッチ４５２−１〜４５２−ｎラッチ４５３−１〜４５３−ｎＤ／Ａ変換器

Claims

【特許請求の範囲】

【請求項１】入力時においてアナログの音声信号をデ
ジタルの音声信号に変換するアナログ・デジタル変換器
と、出力時においてデジタルの音声信号をアナログの音声信
号に変換するデジタル・アナログ変換器と、音声信号の入力及び出力の処理を実行するためのプログ
ラムを記憶するプログラム記憶手段と、上記プログラム記憶手段のアドレスを制御するアドレス
制御回路手段と、音声記号の入力及び出力の処理に必要なデータを記憶す
るデータ記憶手段と、演算処理回路手段と、上記プログラム記憶手段のプログラムの各命令を解読し
て、上記アドレス制御回路手段、上記データ記憶手段、
上記演算処理回路手段の動作を制御するオペレーション
制御回路手段と、を備えた集積回路チップ構成のマイクロコンピュータか
ら成り、このマイクロコンピュータが上記プログラム記憶手段内
のプログラムを実行することによって、音声記憶用のリ
ードライト記憶手段に対する音声信号の入力及び出力を
行なうようにしたことを特徴とする音声信号処理装置。
【請求項２】請求項１記載の音声信号処理装置におい
て、上記プログラム記憶手段は読み出し専用メモリで構
成されることを特徴とする音声信号処理装置。
【請求項３】請求項１記載の音声信号処理装置におい
て、上記マイクロコンピュータは各種制御のための入力
を受けるポートが更に設けられたことを特徴とする音声
信号処理装置。
【請求項４】請求項１記載の音声信号処理装置におい
て、上記演算処理回路手段は音声信号の補間処理を実行
するための乗算回路を含んでなることを特徴とする音声
信号処理装置。
【請求項５】請求項１記載の音声信号処理装置におい
て、上記マイクロコンピュータは更に所定のサンプリン
グ周期で割込信号を発生するタイマーインタラプト制御
回路手段を有し、このタイマーインタラプト制御回路手
段からの割込信号を上記アドレス制御回路手段が受けて
上記プログラム記憶手段から上記音声信号の入力、出力
の処理を実行するためのプログラムが呼び出され、この
呼び出されたプログラムが上記マイクロコンピュータに
おいて実行されることにより上記音声記憶用のリードラ
イト記憶手段に対する音声信号の入力、出力の処理が実
行されることを特徴とする音声信号処理装置。
【請求項６】請求項５記載の音声信号処理装置におい
て、上記割込信号のタイミングで、出力するデジタル表
現の音声信号をラッチするラッチ手段を更に有し、この
ラッチ手段の出力がデジタル・アナログ変換器に与えら
れて、正確なサンプリング周期でデジタル・アナログ変
換するようにしたことを特徴とする音声信号処理装置。
【請求項７】請求項５記載の音声信号処理装置におい
て、上記割込信号のタイミングで、入力するアナログ表
現の音声信号をサンプルホールドするサンプルホールド
手段を更に有し、このサンプルホールド手段の出力がア
ナログ・デジタル変換器に与えられて、正確なサンプリ
ング周期でアナログ・デジタル変換するようにしたこと
を特徴とする音声信号処理装置。
【請求項８】請求項５記載の音声信号処理装置におい
て、上記割込信号を受けて上記プログラム記憶手段から
取り出されて実行するインタラプトサービスプログラム
のなかに、上記音声記憶用のリードライト記憶手段から
指定した音高の音声信号を読み出すルーチンとともに、
この音声信号のエンベロープを演算するルーチンが含ま
れていて、それぞれの動作が実質上同期して実行される
ことを特徴とする音声信号処理装置。
【請求項９】請求項１記載の音声信号処理装置におい
て、上記マイクロコンピュータは、上記音声記憶用のリ
ードライト記憶手段に対して、複数系列の音声信号の入
力及び出力の処理を時分割的に行うよう上記プログラム
記憶手段のプログラムが構成されていることを特徴とす
る音声信号処理装置。
【請求項１０】請求項９記載の音声信号処理装置にお
いて、上記複数系列の音声信号の入力及び出力のため
に、各系列毎のアナログ・デジタル変換器と、各系列毎
のデジタル・アナログ変換器とが設けられたことを特徴
とする音声信号処理装置。