JP2001075544A - マトリックス型液晶表示装置及びその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 高速応答のＳＴＮ液晶の駆動方法において良
好なコントラストを得る。 【解決手段】 互いに直交性を持つ複数の関数からなる
直交関数系にしたがった電圧を行電極に与え、各列電極
には、その列の表示情報と前記直交性を持つ関数との積
和の関数にしたがった電圧を与えて表示を行うマトリッ
クス型液晶表示装置において、複数の直交関数系のうち
の一つの直交関数系を選択的に発生する行関数発生手段
３と、該行関数発生手段の選択する直交関数系を切り換
える選択制御手段４３と、前記行関数発生手段の発生し
た直交関数系にしたがった電圧を前記行電極に印加する
行電極駆動手段８とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶駆動方法及びその
表示装置に係り、特に高速応答のＳＴＮ（Ｓｕｐｅｒ
Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶を高コントラス
ト表示する駆動方法及びその表示装置に関する。

【０００２】

【従来の技術】従来のマトリックス構造を持つ液晶表示
装置の駆動方法として、電圧平均化法による時分割駆動
が知られている。これは、液晶の行電極を順次１本ずつ
走査しながら表示情報に応じて列電極を駆動し、全ての
行電極を走査することで１画面を表示している。この様
な時分割駆動方法では、高速応答のＳＴＮ液晶を用いた
とき表示コントラストの低下が指摘されている。

【０００３】そこで、これを解決する方法が、アクティ
ブアドレシング法として、ＳＩＤ９２ Ｄｉｇｅｓｔ
「Ａｃｔｉｖｅ Ａｄｄｒｅｓｓｉｎｇ Ｍｅｔｈｏｄ
ｆｏｒ Ｈｉｇｈ−Ｃｏｎｔｒａｓｔ Ｖｉｄｅｏ−
Ｒａｔｅ ＳＴＮ Ｄｉｓｐｌａｙ」，ｐｐ２２８−２
３１に提案されている。これは、各行電極に直交性を持
つ関数にしたがった電圧を与え、各列電極には、その列
の全ての表示情報と走査側の関数との積和の関数にした
がった電圧を与えて表示する方法である。以下、図２、
図３を用いて詳細に説明する。

【０００４】図２は、Ｎ行、Ｍ列のマトリックス型の液
晶表示部の構造を示す図であり、行電極と列電極の交点
において表示ドットを構成している。Ｎ個の行電極に
は、それぞれｆ（１），ｆ（２），……，ｆ（Ｎ）の関
数で示される電圧が印加され、Ｍ個の列電極には、ｇ
（１），ｇ（２），……，ｇ（Ｍ）の関数で示される電
圧が印加される。Ｕ（ｉ，ｊ）は、ｉ行、ｊ列の交点の
ドットに印加される電圧を示し、これはｆ（ｉ）とｇ
（ｊ）との差電圧である。

【０００５】図３は、ウォルシュ関数と呼ばれている直
交関数の例を示すものであり、分割＝８の例を示してい
る。今、図２の液晶表示部の行電極の関数として分割＝
Ｔのウォルシュ関数を用い、ｆ（ｉ）にＴ個のウォルシ
ュ関数のうちＮ個（Ｔ≧Ｎ）を選び適用した場合を考え
る。このときのドットＵ（ｉ，ｊ）の電圧実効値Ｕｒｍ
ｓ（ｉ，ｊ）は次の様になる。

【０００６】

【数２】

【０００７】

【数３】

【０００８】ここで、ｆ（ｉ），ｇ（ｊ）は、次の式
（１）、式（２）で与えられるものとする。

【０００９】

【数４】

【００１０】ここで、Ｉ（ｉ，ｊ）は、ｉ行、ｊ列の交
点のドット表示情報を示し、表示オンのとき−１、表示
オフのとき＋１の値をとるとする。また、ｗ（ｉ，ｔ）
はウォルシュ関数で１または−１の値をとり、Ｆは式
（３）で示される定数である。

【００１１】

【数５】

【００１２】以上よりドットＵ（ｉ，ｊ）の電圧実効値
は次式となり、

【００１３】

【数６】

【００１４】表示オンのときは式（５）、表示オフの時
は式（６）の値となる。すなわち、行電極に与える電圧
の関数を図３に示すウォルシュ関数としても、ドットＵ
（ｉ，ｊ）に印加される電圧実効値はそのドットの表示
オン、表示オフにより式（５）、式（６）で示されるこ
とになる。

【００１５】この場合、式（２）のｇ（ｊ）を次式に示
す形に変形して考えると

【００１６】

【数７】

【００１７】ここで、Ｄは、ｊ列のｉ＝１〜ＮのＩ
（ｉ，ｊ）とｗ（ｉ，ｊ）の値の一致数である。なお、
前述のように、Ｉ（ｉ，ｊ）は±１、ｗ（ｉ，ｊ）は±
１の値をとる）。この時Ｄの値は次式で示す正規分布で
示される。

【００１８】

【数８】

【００１９】式（８）より、ＤはＮ／２を中心とした正
規分布に従うため、式（７）の値も同様に正規分布に従
う。また、Ｄのとりうる値は、０（全く一致しない）か
ら、Ｎ（全て一致する）の間である。よって、式（７）
より、ｇ（ｊ）のピーク値は、

【００２０】

【数９】

【００２１】となる。又、ｇ（ｊ）は、Ｎ＋１レベルの
値をとりうる。ここで、この液晶表示装置をパーソナル
コンピュータの表示デバイスとして考えると、少なくと
もＮ＝２４０行必要である。従って、列電圧ｇ（ｊ）と
しては、２４１レベルを発生し、ピーク電圧は式（９）
から約２２．６５ボルト（但し液晶の非選択電圧を１ボ
ルトとした場合）を発生する液晶ドライバが必要とな
る。この様な液晶ドライバを実現するのは困難であるの
で、式（７）、式（８）のＤの正規分布に従う性質から
液晶ドライバは、６４レベル（このときピーク電圧５．
９５ボルト）でも良いとされている。但し、この場合１
１５フレームに１回の確率でオーバーフロー、すなわち
６４レベルを超える電圧が必要となる場合がある。しか
し実際の表示では、オーバーフローの発生はごく稀であ
るとして、上記従来技術でも問題ないとしている。

【００２２】

【発明が解決しようとする課題】前述のように、Ｎ＝２
４０のパソコン表示では、６４レベル、約５．９５ボル
トの液晶ドライバとした場合、１１５フレームに１回の
確率でオーバーフローが発生する。この理論通りの正規
分布に従う確率でオーバーフローが発生するのは、動画
表示の様に刻々と表示内容が変化する場合である。

【００２３】しかし、パーソナルコンピュータやワーク
ステーションなどの情報処理装置のディスプレイに用い
た場合、表示内容は動画ではなく、主に静止画であるこ
との方が多い。従って、静止画において、一度オーバー
フローが発生した場合、毎フレーム、オーバーフローが
発生することになり、Ｄは正規分布にしたがう性質を失
うため該当する列電極の印加電圧の実効値が低下し、表
示品質を低下させると考えられる。

【００２４】さらに上記従来技術では、行電極に対し
て、図３に示すウォルシュ関数を与えているが、Φ
（１）〜Φ（８）の各ウォルシュ関数は波形の周波数成
分、言い替えると波形の変化する回数がそれぞれ異な
る。行電極や液晶ドライバは、インピーダンスを持って
いるので実際には波形の変化するときに歪が発生する。
この波形の歪は、液晶印加電圧実効値を低下させるの
で、表示ムラ等になると考えられる。

【００２５】さらに、上記従来技術では、液晶印加電圧
波形は複雑に変化することが上記文献に示されている。
高速応答ＳＴＮ液晶は、この液晶印加電圧波形に追従す
る。すなわち“フレームレスポンス”が発生すると考え
られる。液晶印加電圧波形は、行関数として与えるウォ
ルシュ関数の性質や表示パターンによって定められ、こ
れらにフレームレスポンスが依存すると考えられる。フ
レームレスポンスの状況が変化するということは、液晶
の輝度特性やコントラスト特性にも影響し表示品質を低
下させると考えられる。

【００２６】本発明の目的は、パーソナルコンピュータ
などの静止画を表示する場合にも適用でき、高速応答の
ＳＴＮ液晶に対してもコントラストを低下することのな
い、新しい液晶駆動方法および装置を提供することにあ
る。

【００２７】さらにまた、液晶印加電圧の波形歪が原因
となる表示ムラを低減した新しい液晶駆動方式を提供す
ることにある。

【００２８】さらにまた、フレームレスポンスを安定的
に発生させ、これが原因となる表示品質低下のない新し
い液晶駆動方法および装置を提供することにある。

【００２９】

【課題を解決するための手段】上記目的を達成するた
め、本発明によるマトリックス型液晶表示装置は、互い
に直交性を持つ複数の関数からなる直交関数系にしたが
った電圧を行電極に与え、各列電極には、その列の表示
情報と前記直交性を持つ関数との積和の関数にしたがっ
た電圧を与えて表示を行うマトリックス型液晶表示装置
において、複数の直交関数系のうちの一つの直交関数系
を選択的に発生する行関数発生手段と、該行関数発生手
段の選択する直交関数系を切り換える選択制御手段と、
該行関数発生手段の発生した直交関数系にしたがった電
圧を前記行電極に印加する行電極駆動手段とを備えたも
のである。

【００３０】

【作用】本発明では、複数の直交関数系を用意してお
き、これらを所定のタイミングで切り換えて用いること
により、上記従来の問題を解決する。

【００３１】本発明の第１の構成においては、オーバー
フロー検出手段の出力が、オーバーフローを検出したこ
とを示す場合、現在選択している行関数とは異なる種類
の関数を発生するよう関数発生手段へ指示する。

【００３２】前述したように、一致数Ｄは、Ｉ（ｉ，
ｊ）とｗ（ｉ，ｔ）の値が一致した数である。そこで静
止画を扱う場合は表示内容は一定、すなわちＩ（ｉ，
ｊ）は一定のため、ｗ（ｉ，ｔ）をオーバーフローの発
生で変化させることで、Ｄは上記従来技術と同様に正規
分布に従っていると考えられる。これにより静止画表示
にも適用できる。

【００３３】また、本発明の他の構成においては、オー
バーフローの有無に関わらず、フレーム毎に直交関数系
を切り換えてこれを行関数とする。この構成において
も、同様の効果が得られる。

【００３４】さらに他の構成において、ｎ分割した各行
電極に対し、異なる種類の直交関数系にしたがった電圧
波形を印加することで、波形歪が原因となる表示ムラを
低減することができる。

【００３５】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００３６】図１は本発明の一実施例の液晶表示装置の
ブロック図である。１は表示データであり、各種クロッ
クや画素データ等を含む信号である。２は列信号発生手
段、３は行関数発生手段、４は行関数データ、５は列デ
ータ、６はオーバーフロー信号である。列信号発生手段
２は、表示データ１と行関数発生手段３の出力する行関
数データ４とを演算することにより、列データ５を発生
すると共に、オーバーフロー信号６を行関数発生手段３
へ出力する。尚、列信号発生手段２と行関数発生手段３
の詳しい動作については後述する。１０６は基準クロッ
ク発生手段、１０７は基準クロック、１１３は分割クロ
ックである。分割クロック１１３は、行関数発生手段３
の動作の基準と成るクロックである。７は列電極駆動手
段、８は行電極駆動手段、９は液晶パネル、１０、１
１、１２は列電極、１３、１４、１５は行電極である。
列電極駆動手段７は、列データ５を一行分取り込み、そ
の後一斉に一行分のデータを列電極１０、１１、１２を
介して液晶パネル９へ出力する。

【００３７】尚、液晶パネルは２４０行（Ｎ＝２４０）
とし、列電極駆動手段７は、６４レベルの電圧を発生で
きるものとする。また一行分のデータ取り込みは、一分
割時間で行われる。行電極駆動手段８は、行関数データ
４から一分割時間の行分の関数値を取り込み、その後一
斉に関数値にしたがった電圧を行電極１３、１４、１５
を介して液晶パネル９へ出力する。尚、この行関数デー
タ４の取り込みも一分割時間内で行われ、上記列電極駆
動手段７の取り込み、出力の動作に同期している。

【００３８】図４は、列信号発生手段２の詳細を示す図
である。１６は書き込み手段、１７はフレームメモリ、
１８は読み出し手段、２２は一列分データである。書き
込み手段１６は、表示データ１を入力し、これをフレー
ムメモリ１７へ順次書き込む動作を行う。また、読み出
し手段１８は、フレームメモリ１７から一列分の表示デ
ータを基準クロック１０７に同期して読み出し、一列分
データ２２として出力する動作を行う。１９は演算手
段、２０はオーバーフロー検出手段、２１は電圧変換手
段、２３は一致数、３２は原列データである。演算手段
１９は、一列分データ２２と行関数データ４を演算し、
一致数２３を出力する。オーバーフロー検出手段２０
は、一致数２３の値が予め定めた上限値及び下限値の間
なら、そのまま一致数２３を原列データ３２として出力
するとともにオーバーフロー信号６を論理０とし、上
限、下限を越えたときは、上限値および下限値を原列デ
ータとして出力するとともに、オーバーフロー信号６を
論理１とする。電圧変換手段２１は、原列データ３２か
ら列電極駆動手段７へ出力するために列データ５へ変換
する。尚、演算手段１９、オーバーフロー検出手段２０
の詳細は後述する。

【００３９】図５は、フレームメモリ１７へ記憶されて
いる表示データの様子を示す図である。ドットＵはＮ行
Ｍ列のマトリクス状に配置され、ｉ行ｊ列のドットはＵ
（ｉ，ｊ）で示されている。

【００４０】図６は、演算手段１９の詳細を示す図であ
る。２４はＥＸ−ＯＲ回路、２５はデコード手段であ
り、ＥＸ−ＯＲ回路２４は一列分データ２２と行関数デ
ータ４をそれぞれ排他的論理和演算する。デコード手段
２５は、排他的論理和演算の結果、論理０となった数を
数え上げ、その個数を一致数２３として出力する。

【００４１】図７は、オーバーフロー検出手段２０の詳
細を示す図である。２６は上限オーバーフロー検出手
段、２７は上限オーバーフロー信号、２８は下限オーバ
ーフロー検出手段、２９は下限オーバーフロー信号、３
０はクリッピング手段、３１はＯＲ回路である。上限オ
ーバーフロー検出手段２６は、一致数２３が予め定めら
れた上限値を越えたとき、上限オーバーフロー信号２７
を論理１とし、越えないときは論理０とする。下限オー
バーフロー検出手段２８は、一致数２３が予め定められ
た下限値を下回ったとき、下限オーバーフロー信号２９
を論理１とし、越えたときは論理０とする。クリッピン
グ手段３０は上限オーバーフロー信号２７が出力された
とき、上記上限値を原列データ３２として出力し、ま
た、下限オーバーフロー信号２９が出力されたとき、上
記下限値を原列データ３２として出力し、それ以外のと
きは、一致数２３をそのまま原列データ３２として出力
する。ＯＲ回路３１は、上限オーバーフロー信号２７と
下限オーバーフロー信号２９の論理和を取り、どちらか
が論理１のときオーバーフロー信号６を論理１とする。

【００４２】図８は、行関数発生手段３の詳細を示す図
である。３３、３５、３７、３９は直交関数発生手段、
３４、３６、３８、４０はそれぞれの直交関数発生手段
が出力する直交関数データであり、各直交関数発生手段
３３３、３５、３７、３９は分割クロック１１３に同期
して、直交関数データ３４、３６、３８、４０を発生す
る。なお、図示の例では４種類の直交関数を発生するよ
うになっている。４１はセレクタ、４２はセレクタ制御
手段、４３はセレクト信号である。セレクタ４１は、各
直交関数データ３４、３６、３８、４０の中から一つを
選び行関数データ４として出力する。セレクタ制御手段
４２は、オーバーフロー信号６に従って次のフレームで
セレクト信号４３を生成し、セレクタ４１の選択動作を
決定する。尚、直交関数発生手段は４種類に限定する必
要は無く、必要に応じてその種類を増減してもよい。

【００４３】以上のような構成の一実施例の動作を次に
説明する。

【００４４】図４０は、表示データ１の内訳と、そのタ
イミングを示す図である。表示データ１は、フレームク
ロック１０８、行クロック１０９、行データ１１０、画
素クロック１１１、画素データ１１２で構成される。本
実施例では、１フレームあたりＮ個の行クロック１０９
が発生し、１行クロックあたりＭ個の画素クロック１１
１が発生する。

【００４５】図４１に、図４の列信号発生手段２の動作
を説明するためのタイミング図を示す。

【００４６】列信号発生手段２は、送られてくる表示デ
ータ１をフレームメモリ１７に順次、図５に示すように
Ｕ（１，１），Ｕ（１，２），Ｕ（１，３），……，Ｕ
（１，Ｍ），Ｕ（２，１），Ｕ（２，２），……，Ｕ
（２，Ｍ），……，Ｕ（Ｎ，１），Ｕ（Ｎ，２），…
…，Ｕ（Ｎ，Ｍ）と、書き込み手段１６により書き込
む。すなわち、表示データ１は、図４０に示した各信号
で構成され、画素クロック１１１に同期して画素データ
１１２がいわゆる点順次にシリアルに、１行当たりＭ個
送られてくるので、これを順番にフレームメモリ１７に
書き込むのである。行クロック１０９は、画素データ１
１２がＭ個送られてくる毎に１個送られ、Ｍ個の画素デ
ータ１１２のひとまとまりを行データ１１０と定義す
る。行データ１１０がＮ個送られる毎にフレームクロッ
ク１０８が送られてくる。このように、送られてくる画
素データ１１２を順番にフレームメモリ１７に書き込
む。

【００４７】次に、読み出し手段１８は、フレームメモ
リ１７に書き込まれている表示データを、基準クロック
１０７に同期して一列分まとめて読みだす。すなわちｊ
列目に対しては、Ｕ（１，ｊ），Ｕ（２，ｊ），……，
Ｕ（Ｎ，ｊ）のＮ個の表示データを同時に読み出し一列
分データ２２とする。基準クロック１０７の１クロック
ごとに、フレームメモリ１７の行方向にＮ個の表示デー
タを一度に読みだし、これを１分割時間内に列方向にＭ
回（Ｍクロック）繰り返す。この一列分データ２２は、
演算手段１９へ入力される。なお、１分割時間とは、行
関数データ４が変化する周期のことである。従って、行
関数データ４は、一列分データ２２を基準クロック１０
７でＭ個読みだす間は変化しない。Ｍ個読みだしたとき
行関数データ４は変化する。行関数データ４が変化する
タイミングは、分割クロック１１３の１クロック毎であ
り、分割クロック１１３の周期は、基準クロック１０７
の周期のＭ倍である。

【００４８】基準クロック１０７に同期して読みだされ
る１列分データ２２と、分割クロック１１３に同期して
発生する行関数データ４は、演算手段１９において、演
算され、一致数２３が出力される。演算手段１９の構成
は図６に示したとおりである。

【００４９】一方、行関数データ４は、図８に示す行関
数発生手段３で生成される。本実施例では、行関数発生
手段３は、互いに異なる４種類の直交関数発生手段３
３、３５、３７、３９を備えている。これら４種類の直
交関数発生手段３３、３５、３７、３９の出力する直交
関数データ３４、３６、３８、４０の中から一つをセレ
クタ４１で選択し、これを行関数データ４として演算手
段１９へ入力する。各直交関数発生手段３３、３５、３
７、３９は、行数Ｎに対応するＮ個の直交関数ｈ
（１），ｈ（２），……，ｈ（Ｎ）を発生する。

【００５０】ここで、説明のためにＮ＝５の場合の、互
いに異なる直交関数データ３４、３６、３８、４０の例
を図９、図１０、図１１、図１２にそれぞれ示す。図９
は、直交関数発生手段３３の出力する直交関数データ３
４の５個の直交関数データである。同様に図１０は直交
関数データ３６の、図１１は直交関数データ３８の、図
１２は直交関数データ４０である。各直交関数データ３
４、３６、３８、４０は、いずれも図３に示す分割数８
のウォルシュ関数の中から任意に５個を取り出して、直
交関数ｈ（１），ｈ（２），……，ｈ（５）としたもの
である。このように、互いに異なる直交関数とは、ウォ
ルシュ関数のような同一の関数系からＮ個を任意に取り
出しこれを並べたものであっても、取り出し方や並べ方
が異なるものであれば互いに異なる直交関数という。ま
た、Ｎ個の関数から任意に取り出してその符号を反転し
ても良い。更に基本となる直交関数系はウォルシュ関数
に限らず、直交性を満たす関数系であればよい。尚、ウ
ォルシュ関数は、値が＋１、−１の２値であるので、＋
１を論理０、−１を論理１として定義し、以下説明す
る。

【００５１】この互いに異なる４種類の直交関数から一
つを選択するセレクタ４１は、セレクタ制御手段４３の
指示で動作する。セレクタ制御手段４２は、オーバーフ
ロー信号６の論理１が入力されると、現在、セレクタ４
１で選択している直交関数データとは異なる直交関数を
次のフレームで選択するようセレクタ制御信号４３を出
力する。具体的には、セレクタ制御手段４２は、オーバ
ーフロー信号６の論理１を計数するカウンタを備え、オ
ーバーフロー信号６の論理１が入力される毎にカウント
アップして、順に直交関数データ３４、３６、３８、４
０を切り替えていくようにする。またこれに限らず、オ
ーバーフロー信号６の論理１が入力されるたびに、乱数
を発生させ、乱数値にしたがって各直交関数データを切
り替えてもよい。なお、オーバーフロー信号６の発生の
詳細と直交関数データを切り替える効果については、後
述する。

【００５２】このように発生される行関数データ４と、
既に説明した１列分データ２２を入力して一致数２３を
計算する演算手段１９の動作を説明する。演算手段１９
の処理は式（７）にしたがって演算する。ここで、ｊ列
目の一列分データ２２をＵ（１，ｊ），Ｕ（２，ｊ），
……，Ｕ（Ｎ，ｊ）で表し、行関数データ４をｈ（１，
ｔ），ｈ（２，ｔ），……，ｈ（Ｎ，ｔ）で表し、式
（７）の記号を変換すると、次の式（１０）のように表
わせる。

【００５３】

【数１０】

【００５４】式（１０）のＤの演算は、Ｕ（ｉ，ｊ）と
ｈ（ｉ，ｔ）の間で論理が一致するものを数え上げ、こ
れを一致数Ｄとして表したものである。このＤの値を実
際に求める演算手段１９の動作の詳細を図６を用いて説
明する。一列分データ２２と、行関数データ４は、それ
ぞれＥＸ−ＯＲ回路２４に入力される。ＥＸ−ＯＲ回路
２４は、Ｕ（ｉ，ｊ）とｈ（ｉ，ｔ）の間で排他的論理
和演算を行なう。排他的論理和演算では、入力の論理が
一致したとき結果が論理０となり、入力の論理が不一致
のとき結果が論理１となる。そこで、次のデコード手段
２５は、ＥＸ−ＯＲ回路２４の出力の中から論理が一致
したことを示す論理０の数を数え上げ、その個数を一致
数２３として出力する。ここで一致数２３の取りうる範
囲は、Ｎ＝２４０であるので０から２４０の間である。

【００５５】次にこの一致数２３は、図４のオーバーフ
ロー検出手段２０に入力される。オーバーフロー検出手
段２０の動作の詳細を図７を用いて説明する。一致数２
３は、その値が取りうる範囲は０から２４０である。し
かし、列電極駆動手段７が限られたレベルの電圧しか発
生できないため、一致数２３の値が下限値以上、上限値
以下であるかどうかを調べ、これを超えたときオーバー
フロー検出手段２０は、オーバーフロー信号６の出力を
論理１とし、それ以外のときは論理０とする。下限値か
ら上限値までの範囲はＮ／２＝１２０を中心とした範囲
であり、本実施例では列電極駆動手段７の出力レベルが
６４レベルであるので、下限値を８９、上限値を１５２
として説明する。上限オーバーフロー検出手段２６は、
一致数２３の値が上限値の１５２を超えたかどうか調
べ、超えたときは上限オーバーフロー信号２７を論理１
とし、それ以外のときは論理０とする。また、下限オー
バーフロー検出手段２８は、一致数２３の値が下限値の
８９を下回ったかどうか調べ、下回ったときは下限オー
バーフロー信号２９を論理１とし、それ以外のときは論
理０とする。クリッピング手段３０は、上限オーバーフ
ロー信号２７と下限オーバーフロー信号２９と一致数２
３とを入力し、上限オーバーフロー信号２７と下限オー
バーフロー信号２９が共に論理０のときは、一致数２３
をそのまま原列データ３２として出力する。また、上限
オーバーフロー信号２７が論理１のときは、原列データ
３２の値を上限値の１５２とする。さらに、下限オーバ
ーフロー信号２９が論理１のときは、原列データ３２の
値を下限値の８９とする。このようにして、原列データ
３２の値は、下限値の８９から上限値の１５２の間の６
４レベルとなる。一方、上限オーバーフロー信号２７と
下限オーバーフロー信号２９の論理和演算を取り、これ
をオーバーフロー信号６とする。したがって、オーバー
フロー信号６は、一致数２３の値が下限値の８９から上
限値の１５２の間の６４レベルの範囲を越えたとき論理
１となり、越えていないとき論理０となる。例えば、一
致数２３の値が５０であったとき、原列データ３２の値
は下限値の８９を下回るので、オーバーフロー信号６が
論理１となる。

【００５６】次に原列データ３２は、電圧変換手段２１
（図４）で、列データ５に変換される。電圧変換手段２
１は、式（１０）にしたがって、原列データ３２をＤと
して、ｇ（ｊ）に変換し、列データ５とする。そして、
図１に示す列電極駆動手段７は、列データ５を一行分
（例えばｔ＝１の区間のＭ列分の列データ）取り込み、
その後一斉に一行分のデータを列電極１０、１１、１２
を介して液晶パネル９へ出力する。

【００５７】尚、図８に示した行関数発生手段３は、あ
らかじめ４種類の直交関数を備え、その中から１つを選
ぶ方式であるが他の方法も考えられる。これを図１３に
示す。図１３は、分割数８のウォルシュ関数から任意に
５個を選び、これらを行関数データとして出力するもの
である。図１３において、４４は直交関数発生手段、４
５は直交関数データ、４６はスイッチマトリックス制御
手段、４７はスイッチマトリックス制御信号、４８はス
イッチマトリックスである。図１３に示す行関数発生手
段３は、１種類の直交関数データ４５から、任意の５個
を選び、並び替える動作をスイッチマトリックス４８で
行なっている。そして、各スイッチのオン、オフの制御
はスイッチマトリックス制御手段４６で行なう。スイッ
チマトリックス制御手段４６は、オーバーフロー信号６
が論理１となる毎に、スイッチマトリックス制御信号４
７を切り替えて、異なる行関数データ４を次々に出力す
る。スイッチマトリックス制御信号４７の信号パターン
は、あらかじめＲＯＭに記憶しておきこれを順次用いる
ようにしてもよく、また乱数で発生させてもよい。図１
３の行関数発生手段３は、直交関数発生手段４４を１つ
持つだけでよい。

【００５８】以上のように列信号発生手段２は、一致数
２３の値が下限値の８９以上、上限値の１５２以下（Ｎ
／２＝１２０を中心とした６４レベル）の範囲を越えた
とき、オーバーフロー信号６を出力し、これにより現
在、行関数発生手段３の出力する行関数データ４と異な
る行関数データを出力する。したがって、静止画のよう
に表示内容が一定であり、オーバーフローが発生して
も、次には異なる行関数を用いるので、一致数Ｄの値の
分布は正規分布にしたがい、列電圧が低下することによ
る表示品質の低下を避けることができる。なお、上限
値、下限値はこれに限るわけでなく、列電極駆動手段７
の発生可能なレベル数などに応じて設定してもよい。

【００５９】次に本発明の他の実施例を図１４〜図１６
を用いて説明する。尚、第一の実施例と同一の部分に
は、同一の符号を付与してある。図１４において、４９
は列信号発生手段、５０はフレーム信号、５１は行関数
発生手段である。列信号発生手段４９の詳細な構成を図
１５に示す。

【００６０】図１５において、５３はクリッピング手段
であり、クリッピング手段５３は、一致数２３の値があ
らかじめ定められた上限値を越えたとき、その上限値を
原列データ３２として出力し、また、あらかじめ定めら
れた下限値を下回ったとき、この下限値を原列データ３
２として出力し、また、あらかじめ定められた範囲内の
ときは、そのまま一致数２３を原列データ３２として出
力する。本実施例では、先の実施例と異なり、オーバー
フロー信号６を発生しない。

【００６１】一方、行関数発生手段５１の詳細な構成を
図１６に示す。図１６において、５０はフレーム信号、
５２はカウンタであり、フレーム信号５０は、図示せぬ
パーソナルコンピュータやワークステーションから送ら
れてくる表示データ１に同期した信号であり、１画面分
の表示データ１の転送を開始する毎の発生するパルス信
号である。カウンタ５２は、フレーム信号５０が入力さ
れる毎にこれを計数してセレクタ４１を切り替える。こ
れにより、フレームごとに順次直交関数データが切り替
えられる。尚、図１６の行関数発生手段５１の構成に限
らず、図１３のようにスイッチマトリックスで構成して
もよい。

【００６２】以上のような第二の実施例の動作は、第一
の実施例に示したようなオーバーフローを検出するので
はなく、オーバーフローの発生の有無に関わらず直交関
数データをフレーム毎に切り替えるようにしたものであ
る。すなわち、行関数発生手段５１は、フレーム信号５
０が入力される毎に、異なる種類の直交関数を発生する
ようにする。したがって、静止画のように表示内容が一
定であり、オーバーフローが発生しても、次のフレーム
には、異なる行関数を用い、オーバーフローの発生の有
無に関係無く、行関数が次々に切り替わるので、一致数
の値の分布は正規分布にしたがい、列電圧が低下するこ
とによる表示品質の低下を避けることができる。

【００６３】更に、直交関数を切り換えることで、液晶
印加電圧波形の歪みによる実効値低下の影響を低減する
ことが出来る。すなわち図９に示す直交関数を液晶に印
加したとき、実際には波形の歪みが生じ、図１９のよう
な波形となる。波形の歪みは、関数の値が＋１から−１
にまたは−１から＋１に変化するときに発生するが、関
数によって変化する回数が大きく異なる。図１９の例で
は、８分割時間あたりにΦ（１）は２回、Φ（６）は８
回の変化があり、その都度歪みが発生している。波形の
歪みは実効値の低下を招くので、歪み発生の回数に応じ
て液晶印加電圧の実効値が低下する。実効値低下ととも
に表示コントラストが低下するので、図１９のような波
形では横方向に筋状の輝度むらとなってしまう。そこで
上記第１及び第２の実施例に示したように、直交関数を
次々に切り換えることで波形歪みの発生回数を分散させ
ることが出来るので、輝度むらを低減する効果がある。

【００６４】次に本発明の第３の実施例を、図１７〜図
２５を用いて説明する。図１７は、Ｎ個の行電極に印加
する電圧関数として、ｍ行（ｍ＜Ｎ）単位で２のｓ乗
（例えば８）区間時間ずつ順次異なるウォルシュ関数を
ｎ回かけて用いるようにした場合の１フレーム周期Ｔ
（Ｔ＝２のｓ乗×ｎ）内における各行電極に与えられる
電圧関数を示す。また図１８は、各ウォルシュ関数の一
例である。尚、液晶表示部はＮ行、Ｍ列の表示とする。
この場合、行電極に印加される電圧関数、及び列電極に
印加される電圧関数はそれぞれ式（１１）（１６）とな
る。

【００６５】

【数１１】

【００６６】ここで、Ｆｐは、式（１５）で示される定
数であり、Ｓｉｋは図１７及び図１８に示す関数であ
る。この時のドットＵ（ｉ，ｊ）の電圧実効値Ｕｒｍｓ
（ｉ，ｊ）を計算すると次のようになる。

【００６７】

【数１２】

【００６８】

【数１３】

【００６９】従って、電圧実効値Ｕｒｍｓ（ｉ，ｊ）
は、式（２３）となる。更に、表示オンの時はＩ（ｉ，
ｊ）は−１となり、表示オフの時はＩ（ｉ，ｊ）は＋１
となるので、その時に電圧実効値はそれぞれ式（２４）
（２５）となる。

【００７０】以上より、行電極に印加する電圧関数を図
１７のようにしても表示オン、表示オフの電圧実効値
は、従来例で示した式（５）（６）と変わらないことが
わかる。このような駆動方法を以下、部分直交関数駆動
方式と呼び説明する。

【００７１】以上のような第３の実施例の部分直交関数
駆動方式の具体的な構成及び動作を説明する。尚、第
１、第２の実施例と同じ構成の部分は同じ符号を付与し
てあり、詳細な説明は省略する。装置構成は、原則とし
て図１のものと同じであり、異なる点につき、以下説明
する。前述のように、図５は、フレームメモリ１７へ記
憶されている表示データの様子を示す。

【００７２】図２１は、列信号発生手段２の詳細を示す
図である。図２１において、５４は、フレームメモリ１
７から１列データのｍ行分であるｍ行データ５７を読み
だす部分読みだし手段、５５は、部分読みだし手段５４
から読みだされたｍ行データ５８と直交関数データ５９
を演算する演算手段、５６は電圧変換手段である。

【００７３】図２２は、演算手段５５の詳細を示す図で
ある。図２２において、６１はＥＸ−ＯＲ回路、６２は
デコード手段である。ＥＸ−ＯＲ回路６１は、ｍ行デー
タ５８と直交関数データ５９とをそれぞれ排他的論理和
演算する。デコード手段２５は、排他的論理和演算の結
果、論理０となった数を数えあげ、その個数を一致数６
０として出力する。

【００７４】図２３は行関数発生手段３の詳細を示す図
である。図２３において、６３は３ビットカウンタ、６
６はクロックである。クロック６６は、フレームメモリ
１７から読み出すｍ行データ５８の２のｓ乗倍の周波数
のクロックである。３ビットカウンタ６３は、クロック
６６をカウントしその値をカウント値６７とする。６４
はアドレス変換テーブル、６５はウォルシュ関数ＲＯＭ
である。アドレス変換テーブル６４は、カウント値６７
からウォルシュ関数ＲＯＭ６５の読みだしアドレス６８
へ変換するテーブルである。ウォルシュ関数ＲＯＭ６４
は、予めウォルシュ関数を格納しており、読みだしアド
レス６８で与えられたアドレスの内容をｍ行関数データ
５９として出力する。これらの働きについては後述す
る。

【００７５】以上のような構成の第３の実施例の動作を
次に説明する。列信号発生手段２は、送られてくる表示
データ１を書き込み手段１６によりフレームメモリ１７
に順次、図５に示すようにＵ（１，１），Ｕ（１，
２），Ｕ（１，３），……Ｕ（１，Ｍ），Ｕ（２，
１），Ｕ（２，２），……，Ｕ（２，Ｍ），Ｕ（３，
１），Ｕ（３，２），……，Ｕ（Ｎ，１），Ｕ（Ｎ，
２），……，Ｕ（Ｎ，Ｍ）と、書き込む。すなわち、表
示データ１はいわゆる点順次にシリアルに送られてくる
ので、これを順番にフレームメモリ１７に書き込む。次
に部分読みだし手段５４は、フレームメモリ１７に書き
込まれている表示データをｍ行分まとめて読みだし、ｍ
行データ５８として出力する。ここで、行関数発生手段
３は、図１７、図１８に示す部分ウォルシュ関数に従っ
た行関数を発生するとして以下説明する。

【００７６】行関数発生手段３は、各時刻ｔｋに従い、
図１８に示すΦ（１）、Φ（２）、Φ（３）、Φ
（４）、Φ（５）、Φ（６）のｍ行関数データ５９を発
生する。すなわち、始めのｍ行に対しては、２のｓ乗区
間時間に図１８のウォルシュ関数を発生し、他の時間は
値０を発生する。次のｍ行に対しては、上記の次の２の
ｓ乗時間にのみ図１８のウォルシュ関数を発生し、他の
時間は値０を発生する。以下同様にして、順にｍ行単位
に２のｓ乗時間ウォルシュ関数を発生し、Ｎ行全てに対
してこれを行なう。上記ｍ行データ５８とｍ行関数デー
タ５９は、演算手段５５に入力される。演算手段５５
は、図２２に示すようにｍ行データ５８とｍ行関数デー
タ５９の各ビットをＥＸ−ＯＲ回路で演算し、その結果
論理０となった数をデコード手段６２で数え挙げる。こ
の数え上げた値を一致数６０として電圧変換手段５６へ
出力する。電圧変換手段５６は、式（１９）に従って一
致数６０をＤとしてｇ（ｊ）に変換し、列データ５とす
る。そして、図１に示す列電極駆動手段７は、列データ
５を一行分取り込み、その後一斉に一行分のデータを列
電極１０、１１、１２を介して液晶パネル９へ出力す
る。一方、行関数発生手段８が出力する図１８に示す部
分ウォルシュ関数に従った行関数データ４は、行電極駆
動手段８に取り込まれ、その後一斉に行電極１３、１
４、１５を介して液晶パネル９へ出力される。

【００７７】以上のような第３の実施例において、図１
８に示すウォルシュ関数を１フレーム期間内にｍ行ずつ
ｎ回に分けて与えたとすると、各行での関数値の変化す
る回数が大きく異なる。図１８の例では、Φ（１）は２
回、Φ（２）は３回、Φ（６）は７回である。液晶に与
える電圧はこれに従ったものであるが、実際には回路の
インピーダンス等で波形に歪みが発生し、図１９の様に
なる。波形の歪みは関数値の変化するとき発生するの
で、図１８のウォルシュ関数ではΦ（１）とΦ（６）
で、大きく歪みの量が異なる。波形の歪みは、液晶印加
電圧実効値を低下させるので、結局表示輝度のむらとな
る。そこで、本実施例では、ｍ行ずつｎ回与える各部分
ウォルシュ関数の波形の歪みを略平均化することで表示
むらを解消する。以下、その一例を述べる。

【００７８】図２０は、図１８に示したウォルシュ関数
を元に歪みを略平均化した場合の一例であり、図１８の
ウォルシュ関数の時間１と時間４を交換したものであ
る。又、図１７に示すｎ回与える各部分ウォルシュ関
数、すなわちｗａｌｓｈ１，ｗａｌｓｈ２，…，ｗａｌ
ｓｈ ｎの間で、互いに交換の方法を変えたり、又は乱
数を発生させてこれに従った方法で交換させるなど、各
部分ウォルシュ毎に変化させる。更に、フレーム毎に変
化させても良い。

【００７９】ここで、図２０の行関数の発生方法を図２
３〜図２５を用いて説明する。図２３に示した行関数発
生手段３において、前述のように、ウォルシュ関数ＲＯ
Ｍ６５は、予めウォルシュ関数に従った値が格納されて
おり、その一例を図２４に示す。尚、行関数データ５９
の値“１”はウォルシュ関数の値−１を、行関数データ
５９の値“０”はウォルシュ関数の値＋１を示す。ウォ
ルシュ関数ＲＯＭ６５は、与えられる読み出しアドレス
６８に従ってΦ（１）〜Φ（６）で示される行関数デー
タ５９を出力する。アドレス変換テーブル６４は、図１
８に示したウォルシュ関数を、図２０に示したような波
形歪みを略平均化した関数に変換するテーブルである。

【００８０】図２０の関数を発生するためのアドレス変
換テーブル６４の内容の一例を図２５に示す。図２５
は、カウント値６７から、読み出しアドレス６８へ変換
するための対応図である。これに従って３ビットカウン
タ６３のカウント値６７からウォルシュ関数ＲＯＭ６５
の読み出しアドレス６８を出力する。この様にして図２
０の関数は、図２５に示すアドレス変換テーブル６４で
発生させることが出来る。又、各部分ウォルシュ毎に、
更にフレーム毎にアドレス変換テーブル６４の内容を変
えたり、乱数を用いてテーブルの値を変えたりすること
で、波形歪みを略平均化することが出来る。

【００８１】以上の様に本実施例によれば、実効値低下
を招く波形歪みを各行で略平均化することが出来るの
で、輝度むらを低減する効果がある。

【００８２】次に本発明の第４の実施例を図２６〜図３
９を用いて説明する。第３の実施例で示した部分直交関
数駆動方式は、Ｎ行の表示装置を、ｍ行単位に２のｓ乗
時間連続した直交関数を電圧関数として駆動する場合で
あるが、第４の実施例は、行関数として図２６に示すよ
うに、２のｓ乗時間をさらにｄ個に分割して２のｓ乗時
間内に順次異なるｍ行単位を駆動する方法である。すな
わち、１つのｍ行単位についてみれば、１フレーム期間
Ｔの中でｄ回に分散して駆動する方法である。この場
合、各分散された時間の該当のｍ行の演算を行い、列電
極の印加電圧を計算することで、第３の実施例の部分直
交関数駆動方式と同じ電圧実効値で駆動できることは自
明である。このように直交関数を１フレームの中にｄ個
分散させて駆動する方法を、部分分散直交関数駆動方式
と呼ぶことにする。

【００８３】この第４の実施例において、行関数の与え
方について図２６〜図３５を用いて説明する。尚、行関
数の条件として、ｍ＝６行単位に、２のｓ乗＝８区間時
間をｄ＝４個に分散して、駆動することとする。なお、
ｍ、ｓ、ｄの各値はこれに限るものではない。

【００８４】図２７は、６個の基本ウォルシュ関数であ
る。これを基本として、時間１，２と、時間３，４と、
時間５，６と、時間７，８の４個に分割し、１フレーム
内に分散した行関数を、図２８に示す。これが部分分散
直交関数駆動方式の行関数の一例である。さらに、Ｎ行
全てに行関数を与えるためｍ行単位に同じ行関数を順番
に与える。この時、表示を白の塗り潰しと仮定し、液晶
の各画素に印加される電圧波形をシミュレーションした
ところ、図２９に示す波形となった。１フレーム内に４
回、大きなピーク電圧があるが、これは基本ウォルシュ
関数を与える選択期間に発生するものである。高速応答
液晶は、このピーク電圧に応じて周期的に励起される。
１フレームを４個の区間に分けて着目すると、選択期間
以外の非選択期間に大きな違いがある。液晶印加電圧に
ついて、区間Ａでは、液晶の閾値電圧Ｖｔｈを超える電
圧パルスが連続し、次のＢ区間では、Ｖｔｈ以下の直流
電圧となり、次のＣ，Ｄ区間では、０Ｖとなっている。
液晶の閾値電圧Ｖｔｈとは、液晶の励起が始まる電圧の
ことである。したがって、区間Ａでは、十分Ｖｔｈを超
える電圧が連続しているので、高速応答液晶では、周期
的な選択期間に励起されるのに加え、区間Ａでも励起さ
れることになり、周期性がみだされてしまう。その結
果、輝度やコントラスト特性が影響され表示ムラ等にな
ってしまう。このように図２７の基本ウォルシュ関数を
そのまま各行に分散して与えることは、表示品質上好ま
しくない。そこで基本ウォルシュ関数から派生する複数
の種類の直交関数をｍ行駆動する毎に切り換えるように
する。以下このような直交関数を準ウォルシュ関数と呼
ぶ。

【００８５】準ウォルシュ関数の一例は、図３０に示す
ようなｍ＝６ビットの乱数を発生させ、その乱数値に応
じて図２７の基本ウォルシュ関数の値を符号反転させた
ものである。この時実際の行関数は図３１のようにな
る。ｍ行駆動する毎にこのように乱数を発生させ、これ
により行関数を与えたときの液晶の各画素に印加される
電圧波形をシミュレーションした結果、図３２に示す波
形となった。図２９の波形と比較して、選択期間の高い
ピーク電圧の発生は同様であるが、非選択期間の波形が
全く異なる。図２９では区間Ａ，Ｂ，Ｃ，Ｄごとに異な
る特徴を持っていたが、図３２の波形では、各区間とも
に平均的に電圧バラツキのある波形となる。しかも、液
晶閾値電圧Ｖｔｈを超える電圧も、特定の区間に集中す
ることなく、ほぼ１フレームに平均して散らばってい
る。このことから、高速応答液晶のフレームレスポンス
は、選択期間のピーク電圧にのみ支配され、非選択期間
の影響はほとんどなくなる。

【００８６】以上のような第４の実施例の部分分散直交
関数方式の具体的構成を図１、図５、図２１、図２２、
図２６〜図３８を用いて説明する。先の実施例と同じ部
分には同じ符号を付与してあるので詳細な説明は省略す
る。

【００８７】図３５は、図１の行関数発生手段３と、図
２１の部分読み出し手段５４を有する列信号発生手段２
の詳細を示す図である。図３５において、６９はラッチ
手段、７０はフレームメモリ読み出しアドレス生成手段
である。フレームメモリ読み出しアドレス生成手段７０
は、フレームメモリ読み出しアドレス７９をフレームメ
モリ１７へ出力し、これにしたがってｍ行データ５７を
読みだす。そして、ｍ行データ５７は、ラッチ手段６９
でラッチされ、演算手段５５へｍ行データ５８として出
力される。７１は、基準クロック発生手段で、各部分の
動作のタイミングの基準となるクロック８０を生成す
る。７２はＭ進カウンタ、７３は２のｓ乗／ｄ進カウン
タ、７４はｎ進カウンタ、７５はｄ進カウンタである。
Ｍ進カウンタ７２は、クロック８０の計数値をＭ進カウ
ント値８１として、フレームメモリ読み出しアドレス生
成手段７０へ出力すると共に、クロック８０をＭ個カウ
ントしたときＭ進キャリー８７を２のｓ乗／ｄ進カウン
タ７３へ出力する。２のｓ乗／ｄ進カウンタ７３は、Ｍ
進キャリー８７の計数値を２のｓ乗／ｄ進カウント値８
２として出力すると共に、２のｓ乗／ｄ個カウントした
とき２のｓ乗／ｄ進キャリー８８をｎ進カウンタ７４へ
出力する。ｎ進カウンタ７４は、２のｓ乗／ｄ進キャリ
ー８８の計数値をｎ進カウント値８３として出力すると
ともに、ｎ進キャリー８９をｄ進カウンタ７５へ出力す
る。ｄ進カウンタ７５は、ｎ進キャリー８９の計数値を
ｄ進カウント値８４として出力する。７６は、ウォルシ
ュＲＯＭ読み出しアドレス生成手段、７７はウォルシュ
ＲＯＭ、７８はラッチ手段である。ウォルシュＲＯＭ読
みだしアドレス生成手段７６は、２のｓ乗／ｄ進カウン
ト値８２とｎ進カウント値８３とｄ進カウント値８４と
に基づいて、ウォルシュＲＯＭ読みだしアドレス８５を
生成し、これにしたがって、ウォルシュＲＯＭ７７から
ウォルシュ関数値８６を読み出す。読み出されたウォル
シュ関数値８６は、ラッチ手段７８でラッチされ、ｍ行
関数データ５９として、演算手段５５へ出力される。

【００８８】図３８は、図１の列電極駆動手段７の詳細
を説明する図である。図３８において、９０は所定レベ
ルの駆動電圧、１０２はデコーダ、１０４はＸ駆動手段
である。デコーダ１０２は、一致数６０から、Ｘ駆動手
段１０４の入力データ１０３に変換する。

【００８９】図３９は、図１の行電極駆動手段８の詳細
を説明する図である。図３９において、９１はｍ進カウ
ンタ、９３はｎ進カウンタ、９５はコンパレータ、１０
１は所定レベルの駆動電圧である。ｍ進カウンタ９１
は、クロック８０をｍ個カウントしたときキャリー９２
をｎ進カウンタ９３へ出力する。また、ｎ進カウンタ９
３は、キャリー９２の計数値をブロック番号９４とし
て、コンパレータ９５へ出力する。コンパレータ９５
は、ブロック番号９４とｎ進カウント値８３とを比較し
両者の値が等しければ論理１を、異なっていれば論理０
を、比較値９６として出力する。９７はＰＳ（パラレル
・シリアル）変換手段、９９はデコーダ、１０５はＹ駆
動手段である。ＰＳ変換手段９７は、比較値９６が論理
１のときｍ行関数データ５９を、クロック８０に同期し
てパラレル・シリアル変換し、シリアルデータ９８とし
てデコーダ９９へ出力する。デコーダ９９は、比較値９
６とシリアルデータ９８から、Ｙ駆動手段１０５の入力
データ１００に変換する。

【００９０】以上のような構成の第４の実施例の動作を
次に説明する。図１１に示す列信号発生手段２は、図２
１のように構成されている。図２１において、送られて
来る表示データ１を、書き込み手段１６によりフレーム
メモリ１７に順次、図５に示すように、Ｕ（１，１），
Ｕ（１，２），Ｕ（１，３），……，Ｕ（１，Ｍ），Ｕ
（２，１），Ｕ（２，２），……，Ｕ（２，Ｍ），…
…，Ｕ（Ｎ，１），Ｕ（Ｎ，２），……，Ｕ（Ｎ，Ｍ）
と書き込む。すなわち、表示データ１は、いわゆる点順
時にシリアルに送られて来るので、これを順番にフレー
ムメモリ１７に書き込むのである。一方、部分読み出し
手段５４は、図３５のように構成され、フレームメモリ
読み出しアドレス生成手段７０を用いて、フレームメモ
リ読み出しアドレス７９をフレームメモリ１７ヘ出力
し、これにしたがってｍ行データ５７を読み出す。読み
だされたｍ行データ５７は、ラッチ手段６９でラッチさ
れ、演算手段５５へｍ行データ５８として出力される。
フレームメモリ読み出しアドレス７９は、Ｍ進カウント
値８１とｎ進カウント値８３とで生成され、Ｍ進カウン
ト値８１で、フレームメモリのｍ行分の列データが読み
出される。また、ｎ進カウンタ値８３がカウントアップ
されるごとに次のｍ行分の列データを読みだすように、
フレームメモリ読みだしアドレス７９は生成される。

【００９１】前述のように、Ｍ進カウンタ７２は、基準
クロック発生手段７１の生成するクロック８０を計数
し、Ｍ進カウント値８１として、上記フレームメモリ読
み出しアドレス生成手段７０へ出力すると共に、クロッ
ク８０をＭ個計数したとき、Ｍ進キャリー８７を次の２
のｓ乗／ｄ進カウンタ７３ヘ出力する。２のｓ乗／ｄ進
カウンタ７３は、Ｍ進キャリー８７を計数し、２のｓ乗
／ｄカウント値８２として、ウォルシュＲＯＭ読み出し
アドレス生成手段７６へ出力すると共に、Ｍ進キャリー
８７を、２のｓ乗／ｄ個計数したとき、２のｓ乗／ｄ進
キャリー８８を次のｎ進カウンタ７４へ出力する。ｎ進
カウンタ７４は、２のｓ乗／ｄ進キャリー８８を計数
し、ｎ進カウント値８３として、ウォルシュＲＯＭ読み
出しアドレス生成手段７６と、フレームメモリ読み出し
アドレス生成手段７０へ出力すると共に２のｓ乗／ｄ進
キャリー８８をｎ個計数したとき、ｎ進キャリー８９を
次のｄ進カウンタ７５へ出力する。ｄ進カウンタ７５
は、ｎ進キャリー８９を計数し、ｄ進カウント値８４と
して、ウォルシュＲＯＭ読み出しアドレス生成手段７６
へ出力する。ウォルシュＲＯＭ読み出しアドレス生成手
段７６は、２のｓ乗／ｄ進カウント値８２と、ｎ進カウ
ント値８３とｄ進カウント値８４からウォルシュＲＯＭ
読み出しアドレス８５を生成する。

【００９２】このウォルシュＲＯＭ読み出しアドレス生
成手段７６の詳細を図３６に示す。図３６は、２のｓ乗
／ｄ進カウント値８２とｎ進カウント値８３と、ｄ進カ
ウント値８４からウォルシュＲＯＭ読み出しアドレス８
５へ変換するテーブルの一例である。ここで条件とし
て、Ｎ＝２４行、ｍ＝６、Ｍ＝１０列、２のｓ乗＝８
（ｓ＝３）、ｎ＝４、ｄ＝４とした。このテーブル、す
なわちウォルシュＲＯＭ読み出しアドレス生成手段７６
に従って、ウォルシュＲＯＭ読み出しアドレス８５は生
成される。例えば、２のｓ乗／ｄ進カウント値８２が
“０”、ｎ進カウント８３が“２”、ｄ進カウント値８
４が“１”のとき、ウォルシュＲＯＭ読み出しアドレス
８５は“１８”と一意に決定される。この様に生成され
るウォルシュＲＯＭ読み出しアドレス８５は、ウォルシ
ュＲＯＭ７７へ入力される。

【００９３】このウォルシュＲＯＭ７７の詳細を図３７
に示す。図３７は、ウォルシュＲＯＭ読み出しアドレス
８５からウォルシュ関数値８６へ変換するテーブルの一
例である。ウォルシュＲＯＭ７７はこのテーブルに従っ
てウォルシュ関数値８６を生成する。例えば、ウォルシ
ュＲＯＭ読み出しアドレス８５が“１８”のときウォル
シュ関数値８６は、Φ（１）＝１、Φ（２）＝０、Φ
（３）＝０、Φ（４）＝１、Φ（５）＝１、Φ（６）＝
０と一意に決定される。この様に生成されるウォルシュ
関数値８６は、ラッチ手段７８でラッチされ、直交関数
データ５９として演算手段５５へ出力される。次に演算
手段５５は、ｍ行データ５８と直交関数データ５９を演
算処理し、演算結果を一致数６０として出力する。この
演算手段５５の詳細は図２２に示した通りである。一致
数６０はデコーダ１０２へ入力され、Ｘ駆動手段１０４
の入力データ１０３に変換される。入力データ１０３
は、クロック８０に従って、Ｘ駆動手段にＭ個蓄えら
れ、Ｍ進キャリー８７で一斉に列電極１０、１１、１２
を介して液晶パネル９へ電圧が印加される。

【００９４】次に、行電極駆動手段８の動作を図３９を
用いて説明する。図３９において、ｍ進カウンタ９１
は、クロック８０をｍ個カウントしたときキャリー９２
を次のｎ進カウンタ９３へ出力する。ｎ進カウンタ９３
は、キャリー９２の計数値をブロック番号９４としこれ
をコンパレータ９５の一方の入力とする。又、ｎ進カウ
ント値８３をコンパレータ９５の他方の入力とする。コ
ンパレータ９５は、ブロック番号９４とｎ進カウント値
８３の値を比較し、両者が等しいとき論理１を比較値９
６として出力し、等しくなければ論理０を比較値９６と
して出力する。ＰＳ変換手段９７は、比較値９６が論理
１のとき、ｍ行関数データ５９をクロック８０に同期し
てパラレルシリアル変換し、シリアルデータ９８として
デコーダ９９へ出力する。デコーダ９９は、比較値９６
とシリアルデータ９８からＹ駆動手段１０５の入力デー
タ１００に変換する。入力データ１００にクロック８０
に従ってＹ駆動手段１０５にＮ個蓄えられ、Ｍ進キャリ
ー８７で一斉に行電極１３、１４、１５を介して液晶パ
ネル９へ電圧が印加される。

【００９５】なお、図３７に示すテーブル、すなわちウ
ォルシュＲＯＭ７７は、ウォルシュＲＯＭ読み出しアド
レス８５が０〜７のとき直交関数データ５９は、図３０
に示す準ウォルシュ関数とし、ウォルシュＲＯＭ読み出
しアドレス８５が８〜１５のとき直交関数データ５９は
図３３に示す準ウォルシュ関数とし、ウォルシュＲＯＭ
読み出しアドレス８５が１６〜２３のとき直交関数デー
タ５９は図３０に示す準ウォルシュ関数から更にΦ
（１）〜Φ（６）をΦ（６）〜Φ（１）に入れ替えたも
のとし、ウォルシュＲＯＭ読み出しアドレス８５が２４
〜３１のとき直交関数データ５９は図３３に示す準ウォ
ルシュ関数から更に時間６と時間７を入れ替えたものと
している。これは、ウォルシュＲＯＭ７７の一例であっ
て、これに限られたものではなくΦ（１）〜Φ（６）の
任意の値の反転や、Φ（１）〜Φ（６）の入替えや、任
意に選んだ時間の入れ変えは自由に組み合わせても良
い。これにより液晶印加電圧は適度に分散することにな
り、特定の期間に高電圧が集中することなどはなくな
る。さらに、第１、第２の実施例のようにフレーム毎の
上記準ウォルシュ関数を切り替えても良い。

【００９６】以上の様に本実施例によると、ウォルシュ
関数の走査によって液晶の各画素に印加される電圧波形
は非選択期間で平均的に電圧が分散した波形となり、選
択期間のピーク電圧にのみ、高速応答液晶のフレームレ
スポンスは支配されるので、安定した輝度特性やコント
ラスト特性を得ることが出来る。

【００９７】

【発明の効果】以上のように本発明によると、パーソナ
ルコンピュータなどの静止画を表示する場合にも適用で
き、高速応答のＳＴＮ液晶に対しても、表示品質が低下
することのない新しい液晶駆動方式を実現できる。

【図面の簡単な説明】

【図１】 本発明の液晶表示装置の１実施例のブロック
図

【図２】 Ｎ行、Ｍ列のマトリックス構造の液晶表示部
の説明図

【図３】 ウォルシュ関数と呼ばれている直交関数で、
分割＝８の例を示す説明図

【図４】 列信号発生手段２の詳細を示すブロック図

【図５】 フレームメモリ１７へ記憶されている表示デ
ータを示す説明図

【図６】 演算手段１９の詳細を示す回路ブロック図

【図７】 オーバーフロー検出手段２０の詳細を示す回
路ブロック図

【図８】 行関数発生手段３の詳細を示すブロック図

【図９】 直交関数データ３４を示す説明図

【図１０】 直交関数データ３６を示す説明図

【図１１】 直交関数データ３８を示す説明図

【図１２】 直交関数データ４０を示す説明図

【図１３】 スイッチマトリックスを用いて異なる行関
数データを発生する行関数発生手段３の他の構成例のブ
ロック図

【図１４】 本発明の液晶表示装置の第二の実施例のブ
ロック図

【図１５】 列信号発生手段４９の詳細を示すブロック
図

【図１６】 行関数発生手段５１の詳細を示すブロック
図

【図１７】 Ｎ個の行電極に印加する電圧関数として、
ｍ行単位で２のｓ乗時間のウォルシュ関数をｎ回かけ
て、順に与えるようにした場合の１フレーム周期Ｔの電
圧関数を示す説明図

【図１８】 各ウォルシュ関数の一例の説明図

【図１９】 波形の歪みを示す説明図

【図２０】 歪みを略平均化した説明図

【図２１】 列信号発生手段２の詳細を示すブロック図

【図２２】 演算手段５５の詳細を示す回路ブロック図

【図２３】 行関数発生手段３の詳細を示すブロック図

【図２４】 ウォルシュＲＯＭ６５の一例を示す説明図

【図２５】 アドレス変換テーブル６４の一例を示す説
明図

【図２６】 ２のｓ乗時間をｄ個に分散して１フレーム
Ｔの中にｄ個を分散して駆動する方法を示す説明図

【図２７】 ６個の基本ウォルシュ関数の説明図

【図２８】 基本ウォルシュ関数を４個に分割し、１フ
レーム内に分散した行関数の説明図

【図２９】 液晶に印加される電圧波形をシミュレーシ
ョンした説明図

【図３０】 準ウォルシュ関数の一例の波形図

【図３１】 準ウォルシュ関数を用いた行関数を示す説
明図

【図３２】 液晶に印加される電圧波形をシミュレーシ
ョンした波形図

【図３３】 準ウォルシュ関数のその他の一例を示す説
明図

【図３４】 準ウォルシュ関数のその他の一例を用いた
行関数を示す説明図

【図３５】 列信号発生手段２と行関数発生手段３と部
分読み出し手段５４の詳細を示すブロック図

【図３６】 ２のｓ乗／ｄ進カウント値８２とｎ進カウ
ント値８３とｄ進カウント値８４からウォルシュＲＯＭ
読み出しアドレス８５へ変換するテーブルの一例を示す
説明図

【図３７】 ウォルシュＲＯＭ７７の詳細を説明する説
明図

【図３８】 列電極駆動手段７の詳細を説明するブロッ
ク図

【図３９】 行電極駆動手段８の詳細を説明するブロッ
ク図

【図４０】 画像データ１を説明するためのタイミング
図

【図４１】 図１の実施例の動作を説明するためのタイ
ミング図

【符号の説明】

１…表示データ、２…列信号発生手段、３…行関数発生
手段、４…行関数データ、５…列データ、６…オーバー
フロー信号、７…列電極駆動手段、８…行電極駆動手
段、９…液晶パネル、１０…列電極、１１…列電極、１
２…列電極、１３…行電極、１４…行電極、１５…行電
極、１６…書き込み手段、１７…フレームメモリ、１８
…読みだし手段、１９…演算手段、２０…オーバーフロ
ー検出手段、２１…電圧変換手段、２２…一列分デー
タ、２３…一致数、２４…ＥＸ−ＯＲ回路、２５…デコ
ード手段、２６…上限オーバーフロー検出手段、２７…
上限オーバーフロー検出信号、２８…下限オーバーフロ
ー検出手段、２９…下限オーバーフロー信号、３０…ク
リッピング手段、３１…ＯＲ回路、３２…原列データ、
３３…直交関数発生手段、３４…直交関数データ、３５
…直交関数発生手段、３６…直交関数データ、３７…直
交関数発生手段、３８…直交関数データ、３９…直交関
数発生手段、４０…直交関数データ、４１…セレクタ、
４２…セレクト制御手段、４３…セレクト信号、４４…
直交関数発生手段、４５…直交関数データ、４６…スイ
ッチマトリックス制御手段、４７…スイッチマトリック
ス制御信号、４８…スイッチマトリックス、４９…列信
号発生手段、５０…フレーム信号、５１…行関数発生手
段、５２…カウンタ、５３…クリッピング手段、５４…
部分読み出し手段、５５…演算手段、５６…電圧変換手
段、６１…ＥＸ−ＯＲ回路、６２…でコード手段、６３
…３ビットカウンタ、６４…アドレス変換手段、６５…
ウォルシュ関数ＲＯＭ、６９…ラッチ手段、７０…フレ
ームメモリ読み出しアドレス生成手段、７１…基準クロ
ック発生手段、７２…Ｍ進カウンタ、７３…２のｓ乗／
ｄ進カウンタ、７４…ｎ進カウンタ、７５…ｄ進カウン
タ、７６…ウォルシュＲＯＭ読み出しアドレス生成手
段、７７…ウォルシュＲＯＭ、７８…ラッチ手段、９１
…ｍ進カウンタ、９３…ｎ進カウンタ、９５…コンパレ
ータ、９７…パラレルシリアル変換手段、９９…デコー
ダ、１０２…デコーダ、１０４…Ｘ駆動手段、１０５…
Ｙ駆動手段。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年７月２７日（２０００．７．２
７）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲真▼野 宏之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内

Claims (12)

【特許請求の範囲】
1. 【請求項１】互いに直交性を持つ複数の関数からなる直
   交関数系にしたがった電圧を行電極に与え、各列電極に
   は、その列の表示情報と前記直交性を持つ関数との積和
   の関数にしたがった電圧を与えて表示を行うマトリック
   ス型液晶表示装置において、 複数の直交関数系のうちの一つの直交関数系を選択的に
   発生する行関数発生手段と、 該行関数発生手段の選択する直交関数系を切り換える選
   択制御手段と、 該行関数発生手段の発生した直交関数系にしたがった電
   圧を前記行電極に印加する行電極駆動手段と、 を備えたことを特徴とするマトリックス型液晶表示装
   置。
2. 【請求項２】前記行関数発生手段は、複数の直交関数系
   を発生する複数の直交関数系発生手段と、該複数の直交
   関数系発生手段の１つを選択する選択手段とにより構成
   されることを特徴とする請求項１記載のマトリックス型
   液晶表示装置。
3. 【請求項３】前記行関数発生手段は、１つの直交関数系
   を発生する直交関数系発生手段と、 該直交関数系発生手段の出力する複数の関数データの選
   択の仕方を変えて複数の異なる直交関数系を生成するス
   イッチマトリックスとにより構成されることを特徴とす
   る請求項１記載のマトリックス型液晶表示装置。
4. 【請求項４】前記列の表示情報と前記直交性を持つ関数
   との積和の関数にしたがって得られた電圧が、前記列電
   極を駆動する列電極駆動手段の用いる最大の液晶印加電
   圧レベルを超える場合にオーバーフロー信号を発生する
   オーバーフロー検出手段と、 該オーバーフロー信号に従って、前記選択制御手段が、
   選択する直交関数系を切り換えることを特徴とする請求
   項１、２または３記載のマトリックス型液晶表示装置。
5. 【請求項５】前記選択制御手段は、前記選択手段による
   直交関数系の選択を、予め定めた一定周期で切り換える
   ことを特徴とする請求項１、２または３記載のマトリッ
   クス型液晶表示装置。
6. 【請求項６】前記直交関数系の選択を、フレーム同期信
   号にしたがって切り換えることを特徴とする請求項５記
   載のマトリックス型液晶表示装置。
7. 【請求項７】前記直交関数系をｗ（ｉ，ｔ）（ここで、
   ｉ＝１〜Ｎ，Ｎ＝行数、ｔ＝時間）とすると、前記列電
   極駆動手段に与える表示データは、 【数１】 で示す電圧となるように、入力表示データを変換するデ
   ータ変換手段を設けたことを特徴とする請求項１記載の
   マトリックス型液晶表示装置。
8. 【請求項８】少なくとも前記列信号発生手段を１チップ
   の表示コントローラとしたことを特徴とする請求項７記
   載のマトリックス型液晶表示装置。
9. 【請求項９】前記選択制御手段は、前記データ変換手段
   の出力があらかじめ定められた範囲を越えたとき、現在
   選択している直交関数系と異なるものを選択するよう制
   御を行うことを特徴とする請求項７記載のマトリックス
   型液晶表示装置。
10. 【請求項１０】Ｎ行の行電極とＭ列の列電極で構成さ
    れ、該行電極と該列電極の交点のドットを該行電極と該
    列電極に印加されるそれぞれの電圧波形の電圧差の実効
    値で表示オン、表示オフを表示するマトリックス型液晶
    表示装置の駆動方法において、 ＋１、−１の値を持つ直交関数系を複数種類有し、この
    中から１種類の直交関数系を選択して、これにしたがっ
    た電圧波形を前記行電極に印加することを特徴とするマ
    トリックス型液晶表示装置の駆動方法。
11. 【請求項１１】Ｎ行の行電極と、Ｍ列の列電極とで構成
    され、該行電極と該列電極の交点のドットを該行電極と
    該列電極に印加されるそれぞれの電圧波形の電圧差の実
    効値に基づいて表示をオンまたはオフするマトリックス
    型表示装置の駆動方法において、 それぞれ２のｓ乗個（ｓは正の整数）の区間を１周期と
    するｎ個（ｎは正の整数）の異なる直交関数系を用意
    し、 Ｎ行の行電極をｍ行（ｍ＜Ｎ）ずつにｎ分割するととも
    に、１フレーム周期Ｔを（２のｓ乗）×ｎ分割し、 第ｉ（ｉ＝１〜ｎ）番目の２のｓ乗個の区間に、第ｉ番
    目の直交関数系に従って値＋１または−１に対応した電
    圧を第ｉ番目のｍ行の行電極に印加するとともに、他の
    行電極に値０に対応する電圧を印加することを特徴とす
    るマトリックス型表示装置の駆動方法。
12. 【請求項１２】前記２のｓ乗個の区間をさらにｄ分割
    （ｄは正の整数）し、第ｉ番目のｍ行の行電極に対して
    印加すべき前記第ｉ番目の直交関数系に従った電圧を、
    １フレームに渡ってｄ個の期間に分散して印加すること
    を特徴とする請求項６記載のマトリックス型表示装置の
    駆動方法。