JP2001069754A - 同期整流回路 - Google Patents

Abstract

(57)【要約】 【課題】 同期整流回路に関し、出力電圧が低電圧でも
確実に動作し、電力効率の改善が可能で、並列運転時に
も支障のない同期整流回路を提供する。 【解決手段】 ＰＷＭ制御回路の出力によって制御され
る、トランスの一次側に配置される３端子能動素子のオ
ン・オフに同期して、該トランスの二次側に配置される
整流用３端子能動素子及び転流用３端子能動素子をオン
・オフさせて整流する同期整流回路において、トランス
の他の巻線とは独立な巻線に生ずる電圧によって、該転
流用３端子能動素子がオフの時に該整流用３端子能動素
子をオンにし、トランスの他の巻線とは独立な巻線に生
ずる電圧によって、該整流用３端子能動素子がオフの時
に該転流用３端子能動素子をオンにする構成を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期整流回路に係
り、特に、出力電圧が低電圧でも確実に動作することが
でき、電力効率を改善することが可能で、複数の同期整
流回路を並列接続して運転する時にも支障をきたすこと
がない同期整流回路に関する。

【０００２】当然のことながら、通信装置や情報処理装
置などの全ての電子装置は、電源回路からエネルギーを
供給されて初めてそれら本来の機能を実現することがで
きる。

【０００３】通信装置や情報処理装置などの本来の機能
を実現する主機能回路が消費する電力をＷ（ワット）と
すると、Ｗは電源回路が出力すべきエネルギーである。
そして、電源回路の電力効率をη（％）とすると、電源
回路は（１００／η）Ｗの入力電力を得てＷなる電力を
出力する。

【０００４】即ち、電源回路が電力効率１００％であれ
ば電子装置全体の消費電力はＷに等しくなるが、電源回
路の電力効率が１００％ではありえないために、電子装
置全体の消費電力は（１００／η）Ｗに増加する。

【０００５】もし、η＝７０％であれば、電子装置の消
費電力の増加分は（１００−７０）Ｗ／７０＝０．４３
Ｗで、主機能回路自体の消費電力の４３％にも及ぶ。

【０００６】一方、η＝８０％であれば、電子装置の消
費電力の増加分は（１００−８０）Ｗ／８０＝０．２５
Ｗで、主機能回路自体の消費電力の２５％で済むことに
なる。

【０００７】即ち、電源回路の電力効率を改善すること
で電子装置の消費電力の増加分を抑圧することができ
る。

【０００８】しかも、電源回路の電力効率が１００％で
はないことが原因となる、電子装置の消費電力の増加分
は電源回路内で消費される電力である。

【０００９】一般に、電子装置内で電源回路に割り当て
られる単位消費電力当たりの実装スペースと主機能回路
に割り当てられる単位消費電力当たりの実装スペースを
比較すると、電源回路に割り当てられる単位消費電力当
たりの実装スペースの方が遥かに小さい。

【００１０】従って、電源回路の電力効率の改善は電源
回路自体の信頼度設計上重要な事項であり、電源回路か
らのエネルギー供給があって初めて電子装置の主機能回
路が本来の機能を実現することからして、電子装置の信
頼度設計上極めて重要な事項となる。

【００１１】このような背景から、電源回路の電力効率
を改善する技術が営々として研究されてきており、今後
も電源回路開発の主要テーマであることには変わりあり
ようがない。

【００１２】本発明も又、電力効率を改善することがで
きる電源回路に関するものであるが、シリーズ・レギュ
レータ型とスイッチング・レギュレータ型に大別できる
電源回路のうち、特に、スイッチング・レギュレータ型
の電源回路である同期整流回路を改良し、出力電圧が低
電圧でも動作を安定にし、電力効率を改善し、並列運転
に際しても支障ない同意整流回路を実現せんとするもの
である。

【００１３】

【従来の技術】図１０は、従来の同期整流回路である。

【００１４】図１０において、１は入力コンデンサ、２
ｂは一次巻線２−１及び二次巻線２−２を有するトラン
スである。

【００１５】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【００１６】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【００１７】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成されると考えてよい。

【００１８】尚、電界効果トランジスタ６も整流動作を
していることは電界効果トランジスタ４と何等変わりが
ないが、習慣で電界効果トランジスタ４を整流用電界効
果トランジスタと呼び、電界効果トランジスタ６を転流
用電界効果トランジスタと呼んでいる。

【００１９】１１はスイッチングで生ずる高周波雑音成
分が負荷側に出力されるのを阻止するチョーク・コイ
ル、１２は出力コンデンサ、１３は負荷に供給される電
圧を検出して電界効果トランジスタ３のオン・オフの時
間を制御し、同期整流回路の出力電圧を一定に保つＰＷ
Ｍ制御回路（ＰＷＭはPulse Width Modulationの頭文字
をとった略で、日本語ではパルス幅変調という。そし
て、ＰＷＭ制御とは、負荷に供給する電圧を制御するた
めに電界効果トランジスタ３をオン・オフする時間を制
御することを意味している。）である。

【００２０】そして、上記構成要素によって同期整流回
路が構成される。尚、同期整流回路というのは、整流用
電界効果トランジスタ４及び転流用電界効果トランジス
タ６が、電界効果トランジスタ３のオン・オフに同期し
てオン・オフして整流を行なうことによっている。

【００２１】１４は上記同期整流回路から電力の供給を
受ける負荷である。

【００２２】尚、図１０の構成は、入力側の直流電圧
（ＤＣ）Ｖ_INを出力側の直流電圧（ＤＣ）Ｖ_O に変換す
るＤＣ／ＤＣコンバータであり、フォワード方向ではト
ランス２ｂによって絶縁がとられ、バックワード方向で
はＰＷＭ制御回路中に設けられるフォト・ダイオードに
よって絶縁がとられるので、絶縁型フォワード方式ＤＣ
／ＤＣコンバータと呼ばれる。

【００２３】又、以降においては、誤解を生ずる恐れが
ない場合には、「真性の電界効果トランジスタ」と記載
する煩わしさを避けるために、単に「電界効果トランジ
スタ」と記載することがある。即ち、「整流用電界効果
トランジスタ４を構成する真性電界効果トランジスタ４
−１」と記載するのが正確ではあるが、単に「整流用電
界効果トランジスタ４−１」と記載することがある。

【００２４】図１０の構成は、電界効果トランジスタ３
を一定周波数でスイッチングし、ＰＷＭ制御回路で出力
電圧を検出してフィード・バックし、上記一定周波数で
スイッチングする電界効果トランジスタ３のオン時間を
制御することによって出力電圧が一定になるように制御
するものである。

【００２５】入力電圧をＶ_IN、出力電圧をＶ_O 、トラン
ス２ｂの一次巻線２−１の巻数をＮ ₁ 、二次巻線２−２
の巻数をＮ₂ 、電界効果トランジスタ３がオンである時
間の比率（時比率：一定周波数に対応する周期をＴと
し、電界効果トランジスタ３がオンである時間をＴ_ONと
する時、Ｔ_ON／Ｔを時比率と定義する。）をＤとする
と、これらの関係は次の式で表される。

【００２６】 Ｖ_I ＝（Ｎ₁ ／Ｎ₂ ）・Ｄ・Ｖ_O （１） さて、図１１は、図１０の構成の各部の動作波形であ
る。尚、図１１は動作波形の概略を示す目的のもので、
振幅の相互関係については正確には表わしてはおらず、
波形も厳密なものではないことに注意されたい。

【００２７】図１１（イ）は、図１０のＰＷＭ制御回路
１３の出力で、縦軸は電圧、横軸は時間である。ＰＷＭ
制御回路１３からパルス状の電圧が供給されている期間
（後の方で、この期間にＡと名付けている。）に図１０
の電界効果トランジスタ３がオンになり、パルス状の電
圧が供給されていない期間（後の方で、この期間にＢと
名付けている。）に電界効果トランジスタ３がオフにな
る。

【００２８】図１１（ニ）はトランス２ｂの一次巻線２
−１に印加される電圧で、縦軸は電圧、横軸は時間であ
る。

【００２９】電界効果トランジスタ３がオンである時、
トランス２ｂの一次巻線２−１には図１１（ニ）の期間
Ａに示す電圧が印加される。

【００３０】図１１（ロ）は電界効果トランジスタ３
（図ではＦＥＴ３と標記している。）のソース・ドレイ
ン電圧（図ではＶ_DSトランジスタ標記している。以降
も、同様に標記する。）で、縦軸は電圧、横軸は時間で
ある。又、図１１（ハ）は電界効果トランジスタ３のド
レイン電流（図ではＩ_D と標記している。以降も、同様
に標記する。）で、縦軸は電流、横軸は時間である。

【００３１】トランス２ｂの一次巻線２−１にかかる電
圧と電界効果トランジスタ３のソース・ドレイン電圧の
和は入力電圧に等しく一定であるので、電界効果トラン
ジスタ３のソース・ドレイン電圧は図１１（ロ）の期間
Ａの如くなり、電界効果トランジスタ３のドレイン電流
は図１１（ハ）の期間Ａの如くなる。

【００３２】トランス２ｂの一次巻線２−１にかかる電
圧が図１１（ニ）の期間Ａの如くなるので、トランス２
ｂの二次巻線２−２には、図１１（ホ）の如く、一次巻
線電圧に巻数比を乗じた電圧が印加される。尚、図１１
（ホ）において、縦軸は電圧、横軸は時間である。

【００３３】これにより、トランス２ｂの二次巻線２−
２の巻始、整流用電界効果トランジスタ４−１のゲー
ト、整流用電界効果トランジスタ４−１のソース、整流
用電界効果トランジスタ４の寄生ダイオード４−２、ト
ランス２ｂの二次巻線２−２の巻終をたどるループによ
って整流用電界効果トランジスタ４−１（図ではＦＥＴ
４と標記している。以降も、同様に標記する。）のゲー
ト・ソース間に図１１（ヘ）の期間Ａに示す電圧が印加
される。尚、図１１（ヘ）において、縦軸は電圧、横軸
は時間である。

【００３４】整流用電界効果トランジスタ４−１のゲー
ト・ソース間には図１１（ヘ）に示す電圧が印加される
ため、整流用電界効果トランジスタ４−１がオンにな
り、トランス２ｂの二次巻線２−２の巻始、チョーク・
コイル１１、負荷１４（正確にはコンデンサ１２も含
む。）、整流用電界効果トランジスタ４−１のソース、
整流用電界効果トランジスタ４−１のドレイン、トラン
ス２ｂの二次巻線２−２の巻終をたどるループによって
負荷に電力が供給される。これが、図１１（ト）に示さ
れている。尚、図１１（ト）は整流用電界効果トランジ
スタ４−１のドレイン電流で、縦軸は電流、横軸は時間
である。

【００３５】尚、図１１（ト）において、整流用電界効
果トランジスタ４−１のドレイン電流が時間的に増加す
るのは次の理由による。即ち、トランス２ｂの二次巻線
２−２にかかる電圧が図１１（ホ）の如く期間Ａで一定
になり、負荷にかかる電圧も一定なため、チョーク・コ
イル１１の端子電圧もこの期間内で一定になる。そし
て、チョーク・コイルの端子電圧Ｖと電流Ｉは、チョー
ク・コイルのインダクタンスをＬとすると、 Ｖ＝Ｌ（ｄＩ／ｄｔ）≠０ なる関係にあるので、電流が時間的に一定の率で増加す
るのである。

【００３６】又、図１１（ハ）における説明で、電界効
果トランジスタ３のドレイン電流が時間的に増加する理
由に触れなかったが、上記と同じ理由である。

【００３７】一方、図１０の電界効果トランジスタ３が
オフの時、即ち期間Ｂには、トランス２ｂの一次巻線２
−１及び二次巻線２−２には、図１１（ニ）及び図１１
（ホ）の期間Ｂに示す、極性が逆の電圧が印加される。

【００３８】この時、トランス２ｂの二次巻線２−２の
巻終、転流用電界効果トランジスタ６−１のゲート、転
流用電界効果トランジスタ６−１のソース、転流用電界
効果トランジスタの寄生ダイオード６−２、二次巻線２
−２の巻始をたどるループによって転流用電界効果トラ
ンジスタ６−１のゲート・ソース間に図１１（ホ）の期
間Ｂに示す電圧が印加されて、転流用電界効果トランジ
スタ６−１がオンになる。

【００３９】従って、チョーク・コイル１１、負荷１
４、転流用電界効果トランジスタ６−１のソース、転流
用電界効果トランジスタ６−１のドレイン、チョーク・
コイル１１をたどるループによって負荷に電力が供給さ
れる。

【００４０】但し、図１１（ホ）のＣの期間において
は、トランス２ｂの二次巻線２−２にかかる電圧が低
く、転流用電界効果トランジスタ６−１（図ではＦＥＴ
６と標記している。）のゲート・ソース電圧を示す図１
１（チ）の如く、転流用電界効果トランジスタ６−１の
ゲート・ソース電圧も低いので、転流用電界効果トラン
ジスタ６−１はオンになりえず、転流用電界効果トラン
ジスタの寄生ダイオード６−２を経由して負荷に電力が
供給される。これも含めて電界効果トランジスタ６のド
レイン電流が、図１１（リ）に示されている。尚、図１
１（リ）において、電流が時間的に漸減するのは、図１
１（ト）において時間的に漸増するのと同じ理由であ
る。

【００４１】尚、図１１（ロ）、図１１（ニ）、図１１
（ホ）、図１１（チ）に示す如く、ＰＷＭ制御回路が電
圧パルスを出力していない期間において電圧波形がまる
みを帯びているのは、トランス２ｂの励磁エネルギーを
放出する（これを、一般に励磁エネルギーをリセットす
るという。）時にトランス２ｂの巻線のリーケージ・イ
ンダクタンスと電界効果トランジスタの寄生容量によっ
て生ずる共振の影響である。

【００４２】又、期間Ｂでまるみを帯びていた電圧波形
が期間Ｃで一定電圧になるのは、励磁エネルギーのリセ
ットが終了するからである。

【００４３】図１２は、図１１の動作波形を裏付ける実
測波形で、図１０の電界効果トランジスタ３のドレイン
・ソース間電圧を例に示している。縦軸は電圧で、単位
は５０Ｖ／１目盛、横軸は時間で、単位は１μｓ／１目
盛である。単位は波形図の中にも記載している。

【００４４】このように、電界効果トランジスタ３のド
レイン・ソース間電圧はまるみを帯びた期間と一定値と
なる期間の組合せ波形になっている。これにより、トラ
ンス２ｂの各巻線にかかる電圧や転流用電界効果トラン
ジスタ６−１のゲート・ソース間電圧も図１２の波形と
類似の波形になる。

【００４５】

【発明が解決しようとする課題】図１０に示した従来の
同期整流回路には以下の３つの問題点がある。

【００４６】第一は、出力電圧が低電圧の場合、同期整
流用電界効果トランジスタ、即ち、整流用電界効果トラ
ンジスタと転流用電界効果トランジスタをオンにするこ
とができない場合がある。

【００４７】例えば、入力電圧が４８Ｖ、出力電圧が２
Ｖで、定常時の時比率Ｄが０．４である場合、（１）式
より ２＝０．４×４８（Ｎ₂ ／Ｎ₁ ） となるので、 （Ｎ₂ ／Ｎ₁ ）＝０．１０４ を得る。

【００４８】この巻数比の場合、図１０の電界効果トラ
ンジスタの４のゲート・ソース電圧は、 ４８Ｖ×０．１０４＝４．９９Ｖ となる。

【００４９】通常、同期整流回路に適した電界効果トラ
ンジスタを完全にオンさせるためには５Ｖを超える電圧
を電界効果トランジスタのゲート・ソース間に印加する
必要がある。

【００５０】従って、上記４．９９Ｖでは同期整流用電
界効果トランジスタを完全にはオンさせることができ
ず、オン抵抗が大きくなるので、電力効率の低下を招く
ことになる。入力電圧が更に低い場合には同期整流用電
界効果トランジスタをオンさせること自体が不可能にな
る。

【００５１】第二は、図１０の電界効果トランジスタ３
がオフの時、図１０のトランス２ｂの励磁エネルギーの
リセットにより、図１１（チ）に示す如く、転流用電界
効果トランジスタのゲート・ソース間にかかる電圧が低
くなって転流用電界効果トランジスタの駆動が休止する
期間が生ずることがある。そして、この休止期間はトラ
ンスのリーケージ・インダクタンスと電界効果トランジ
スタの寄生容量によって決まるので、電源回路の設計上
任意にコントロールすることは極めて困難である。

【００５２】この休止期間においては、負荷に供給する
電流は図１０の転流用電界効果トランジスタの寄生ダイ
オード６−２を経由して流れるが、寄生ダイオード６−
２の順方向電圧は１Ｖ程度あるため、電源回路の損失の
増加、即ち電力効率の低下をもたらす。これは、特に出
力電圧が低い場合に顕著である。概算によれば、休止期
間がスイッチング周期の１／１０で、出力電圧が２Ｖの
場合には、電力効率は３％程度低下するが、８０％程度
の高電力効率を目指して設計する場合には３％の電力効
率の低下は非常に大きな損失となる。

【００５３】第三は、図１０の構成の同期整流回路を複
数並列接続して運転する場合、１つの同期整流回路がダ
ウンした時に他の全ての同期整流回路がシャット・ダウ
ンすることである。

【００５４】図１３は、従来の同期整流回路を並列運転
する際の問題を説明する図である。

【００５５】図１３において、１は入力コンデンサ、２
ｂは一次巻線２−１及び二次巻線２−２を有するトラン
スである。

【００５６】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【００５７】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【００５８】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成されると考えてよい。

【００５９】尚、電界効果トランジスタ６も整流してい
ることは電界効果トランジスタ４と何等変わりがない
が、習慣で電界効果トランジスタ４を整流用電界効果ト
ランジスタと呼び、電界効果トランジスタ６を転流用電
界効果トランジスタと呼んでいる。

【００６０】１１は負荷側にスイックングに伴う高周波
雑音成分を出力しないためのチョーク・コイル、１２は
出力コンデンサ、１３は負荷に供給される電圧を検出し
て電界効果トランジスタ３がオン・オフする時間を制御
するＰＷＭ制御回路である。

【００６１】そして、上記の構成要素によって並列運転
する２台の同期整流回路のうち第一の同期整流回路１０
０を構成する。

【００６２】１０１は並列運転する第二の同期整流回路
で、構成は第一の同期整流回路１００と同じである。

【００６３】１４は負荷である。

【００６４】第一の同期整流回路１００と第二の同期整
流回路１０１の両者が正常に動作していれば、各々の同
期整流回路における同期整流用電界効果トランジスタに
は図１１で示した電圧が印加されており、何等問題は生
じない。

【００６５】仮に、第一の同期整流回路１００がダウン
したものとする。この時には、第一の同期整流回路１０
０の出力電圧が０Ｖとなり、第二の同期整流回路１０１
の出力電圧が第一の同期整流回路１００の出力端子に供
給されることになる。

【００６６】この結果、図１３の整流用電界効果トラン
ジスタ４−１のゲート・ソース間に第二の同期整流回路
１０１の出力電圧が印加され、整流用電界効果トランジ
スタ４−１はオンになる。

【００６７】即ち、チョーク・コイル１１、トランス２
ｂの二次巻線２−２、整流用電界効果トランジスタ４−
１のドレイン、整流用電界効果トランジスタ４−１のソ
ースをたどるループによって第二の同期整流回路１０１
の出力端子が短絡されることになるので、第二の同期整
流回路１０１もシャット・ダウン状態になり、２台の同
期整流回路による並列運転が不可能になる。

【００６８】この問題は、並列にする同期整流回路の数
には関係なく、１台の同期整流回路がダウンすると他の
全ての同期整流回路がシャット・ダウン状態になる。
又、図１３に示した同期整流回路ではＮチャネル型の電
界効果トランジスタを用いる例を示しているが、これを
Ｐチャネル型の電界効果トランジスタに置換しても同様
な問題が生ずる。

【００６９】本発明は、従来の同期整流回路におけるか
かる問題点に鑑み、出力電圧が低電圧でも確実に動作す
ることができ、電力効率を改善することが可能で、複数
の同期整流回路を並列に接続して運転する時にも支障を
きたさない同期整流回路を提供することを目的とする。

【００７０】

【課題を解決するための手段】第一の発明は、トランス
の一次巻線及び二次巻線とは独立な三次巻線を介して整
流用電界効果トランジスタのゲートに電圧を供給すると
共に、トランスの一次巻線及び二次巻線とは独立な四次
巻線を介して転流用電界効果トランジスタのゲートに電
圧を供給する技術である。

【００７１】第一の発明によれば、トランスの一次巻線
と二次巻線の巻数比とは独立な電圧を整流用電界効果ト
ランジスタのゲート・ソース間と転流用電界効果トラン
ジスタのゲート・ソース間に供給することができるため
に、同期整流回路の出力電圧が低電圧である時にも、整
流用電界効果トランジスタと転流用電界効果トランジス
タに、十分にオンさせるゲート・ソース間電圧を供給す
ることができる。

【００７２】又、三次巻線を介して整流用電界効果トラ
ンジスタのゲートに電圧を供給するために、並列運転中
にダウンした同期整流回路を構成する整流用電界効果ト
ランジスタが、並列運転の相手の同期整流回路の出力端
子を短絡することがない構成になるので、並列運転中の
全ての同期整流回路がダウンすることがなくなる。

【００７３】第二の発明は、トランスの一次巻線及び二
次巻線とは独立な三次巻線を介して整流用電界効果トラ
ンジスタのゲートに電圧供給し、トランスの一次巻線及
び二次巻線とは独立な四次巻線を介して転流用電界効果
トランジスタのゲートに電圧を供給すると共に、トラン
スの上記巻線とは独立な五次巻線に生じた電圧を平滑し
て、電力吸収回路に供給することによってトランスの巻
線に蓄えられた励磁エネルギーをリセットする技術であ
る。

【００７４】第二の発明によれば、トランスの一次巻線
と二次巻線の巻数比とは独立な電圧を整流用電界効果ト
ランジスタのゲートと転流用電界効果トランジスタのゲ
ートに供給することができるために、出力電圧が低電圧
である時にも、整流用電界効果トランジスタと転流用電
界効果トランジスタを十分にオンさせることができる。

【００７５】又、並列運転中にダウンした同期整流回路
を構成する整流用電界効果トランジスタが並列運転の相
手の同期整流回路を短絡することがない構成になるの
で、並列運転中の全ての同期整流回路がダウンすること
がなくなる。

【００７６】更に、励磁エネルギーのリセットを該電力
吸収回路の等価抵抗を調整することによって、転流用電
界効果トランジスタの休止状態を避けることができる。
電界効果トランジスタのオン抵抗は寄生ダイオードのオ
ン抵抗より遥かに低い値なので、これによって、同期整
流回路の電力効率を改善することができる。

【００７７】

【発明の実施の形態】図１は、本発明の第一の実施の形
態である。

【００７８】図１において、１は入力コンデンサ、２は
一次巻線２−１、二次巻線２−２、三次巻線２−３及び
四次巻線２−４を有するトランスである。

【００７９】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【００８０】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【００８１】５は抵抗である。

【００８２】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成されると考えてよい。

【００８３】尚、電界効果トランジスタ６も整流してい
ることは電界効果トランジスタ４と何等変わりがない
が、習慣で電界効果トランジスタ４を整流用電界効果ト
ランジスタと呼び、電界効果トランジスタ６を転流用電
界効果トランジスタと呼んでいる。

【００８４】７は抵抗である。

【００８５】１１はスイッチングによる高周波雑音成分
が負荷側に出力されることを阻止するチョーク・コイ
ル、１２は出力コンデンサ、１３は負荷に供給される電
圧を検出して電界効果トランジスタ３がオン・オフする
時間を制御するＰＷＭ制御回路である。

【００８６】そして、上記の構成要素によって同期整流
回路が構成される。

【００８７】１４は負荷である。

【００８８】トランス２の一次巻線の巻数をＮ₁ 、二次
巻線の巻数をＮ₂ 、三次巻線の巻数をＮ₃ 、四次巻線の
巻数をＮ₄ とし、入力電圧をＶ_IN、出力電圧をＶ_O 、時
比率をＤとすれば、出力電圧は既に説明した（１）式で
与えられる。

【００８９】一方、整流用電界効果トランジスタ４−１
のゲート・ソース電圧Ｖ_GS4は、 Ｖ_GS4 ＝（Ｎ₃ ／Ｎ₁ ）Ｖ_IN （２） で与えられ、転流用電界効果トランジスタ６−１のゲー
ト・ソース電圧Ｖ_GS6 は、波形が矩形であると仮定する
と、 Ｖ_GS6 ＝（Ｎ₄ ／Ｎ₁ ）（Ｄ／１−Ｄ）Ｖ_IN （３） で与えられる。

【００９０】従って、整流用電界効果トランジスタ４−
１のゲート・ソース電圧も転流用電界効果トランジスタ
６−１のゲート・ソース電圧も二次巻線の巻数Ｎ₂ の影
響を受けない電圧になる。

【００９１】即ち、整流用電界効果トランジスタ４−１
のゲート・ソース電圧も転流用電界効果トランジスタ６
−１のゲート・ソース電圧も、同期整流回路の出力電圧
Ｖ_Oとは無関係な電圧になるので、オンするために十分
な電圧を任意に得ることができる。つまり、出力電圧が
低電圧であっても同期整流用電界効果トランジスタを完
全にオンさせることが可能になり、安定な整流動作と電
力効率の改善が可能になる。

【００９２】又、図１の構成の同期整流回路を複数並列
接続して運転する際、１個の同期整流回路がダウンした
時に、他の全ての同期整流回路の出力電圧を短絡するル
ープが存在しないので、並列運転が停止されることがな
い。

【００９３】図２は、本発明の第二の実施の形態であ
る。

【００９４】図２において、１は入力コンデンサ、２ａ
は一次巻線２−１、二次巻線２−２、三次巻線２−３、
四次巻線２−４及び五次巻線２−５を有するトランスで
ある。

【００９５】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【００９６】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【００９７】５は抵抗である。

【００９８】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成されると考えてよい。

【００９９】尚、電界効果トランジスタ６も整流動作を
していることは電界効果トランジスタ４と何等変わりが
ないが、習慣で電界効果トランジスタ４を整流用電界効
果トランジスタと呼び、電界効果トランジスタ６を転流
用電界効果トランジスタと呼んでいる。

【０１００】７は抵抗である。

【０１０１】８はダイオード、９はコンデンサ、１０は
抵抗で、上記構成要素によってリセット回路を構成す
る。

【０１０２】１１はスイッチングに伴う高周波雑音成分
が負荷側に出力されることを阻止するチョーク・コイ
ル、１２は出力コンデンサ、１３は負荷に供給される電
圧を検出して電界効果トランジスタ３がオン・オフする
時間を制御するＰＷＭ制御回路である。

【０１０３】そして、上記構成要素によって同期整流回
路が構成される。

【０１０４】１４は負荷である。

【０１０５】図５は、五次巻線に接続される抵抗値とト
ランスの巻線電圧の関係を説明する図である。

【０１０６】尚、トランスの共振の影響を考慮した解析
は困難であるので、矩形波で一次近似して、物理的な意
味を中心にリセット動作について説明する。

【０１０７】図５（イ）は、五次巻線の巻線電圧であ
り、縦軸は電圧、横軸は時間である。又、図５（ロ）
は、抵抗１０を流れるリセット電流で、縦軸は電流、横
軸は時間である。そして、五次巻線の巻線電圧とリセッ
ト電流の双方において、太い破線（）、細い実線
（）及び太い実線（）は抵抗１０の抵抗値に対応し
ており、太い破線（）が最も抵抗値が大きく、太い実
線（）が最も抵抗値が小さい。

【０１０８】ここで、図５（ロ）において、Ｔ_ONで示さ
れる期間は図２の電界効果トランジスタ３がオンの期間
である。この期間に流れる細い破線で表される電流はト
ランスの励磁電流で、電界効果トランジスタ３のオン期
間が終わる時刻に最大値Ｉ_Pとなる。

【０１０９】又、図５（ロ）において、Ｔ_OFF で示され
る期間は図２の電界効果トランジスタ３がオフの期間で
あり、Ｔ_R で示される期間はリセット期間である。

【０１１０】さて、図５（イ）において、 Ｖ_M ・Ｔ_ON＝Ｖ_R ・Ｔ_R （４） が成立する。これは、トランスを励磁したエネルギーと
リセットするエネルギーが等しいということを意味して
いる。そして、図５（イ）には、太い破線（）、細い
実線（）及び太い実線（）の３つのケースが示され
ているが、いずれのケースでも（４）式が成立する。即
ち、（Ｖ_R ・Ｔ_R ）は一定である。

【０１１１】ところで、リセット電流の初期値は上記Ｉ
_P に等しくなる。そして、トランスの五次巻線のメイン
・インダクタンスをＬとすると、 Ｉ_P ＝（Ｖ_R ・Ｔ_R ）／Ｌ （５） が成立し、上記より（Ｖ_R ・Ｔ_R ）は一定であるので、
リセット電流の初期値も一定になる。

【０１１２】さて、図２の抵抗１０の値を小さくしてゆ
くとリセット電流の積分値が増えるので、図５（ロ）の
如く、抵抗１０の値を小さくしてゆくとリセット電流の
傾斜が小さくなり、リセット時間Ｔ_R が長くなる。そし
て、特定の抵抗値において休止期間をゼロにすることが
できる。

【０１１３】即ち、図２の構成における、トランスの五
次巻線２−５と、五次巻線２−５に接続されたダイオー
ド８、コンデンサ９及び抵抗１０よりなるリセット回路
によって、トランス２ａの励磁エネルギーのリセットに
伴う転流用電界効果トランジスタ６−１がオフになる期
間を０にすることができる。

【０１１４】これにより、負荷電流が転流用電界効果ト
ランジスタ６の寄生ダイオード６−２を流れることがな
くなり、電力効率を改善することができる。

【０１１５】尚、休止期間が丁度０になる抵抗値より更
に小さな抵抗値にすると、トランスの巻線に直流重畳電
流が流れるようになる。この状態になってもリセット動
作自体には変化はないが、トランスが重畳直流によって
飽和する恐れがあるので、抵抗１０の値は休止期間が丁
度０になる抵抗値に設定するのが好ましい。

【０１１６】図３は、念の為に示す、図２の構成の各部
の動作波形である。一部電圧波形がリセット時に共振の
影響を受けてまるみを帯びた波形になるか、共振の影響
を受けることがなくて矩形の波形になるかの違いがある
ものの、図１１における説明によって図３も理解できる
と思われるので、ここでは重複とも思える説明は省略し
たい。

【０１１７】ただ、一部電圧波形がリセット時に共振の
影響を受けてまるみを帯びた波形にならず、ほぼ矩形波
になることを実測波形によって示しておきたい。

【０１１８】図４は、図３の動作波形を裏付ける実測波
形で、図２の電界効果トランジスタ３のドレイン・ソー
ス間電圧を例に示している。縦軸は電圧で、単位は５０
Ｖ／１目盛、横軸は時間で、単位は１μｓ／１目盛であ
る。単位は波形図の中にも記載している。

【０１１９】図１２とは明らかに異なって、立ち上がり
部分に若干の振動があるものの、電界効果トランジスタ
３のドレイン・ソース間電圧はほぼ矩形波になってい
る。これにより、トランスの巻線電圧や転流用電界効果
トランジスタ６−１のドレイン・ソース間電圧もほぼ矩
形波になる。

【０１２０】逆に、図４の実測波形から、トランスのリ
セット動作に関する上記説明に妥当性を認めることがで
きるといえる。

【０１２１】このように、図２の構成によれば、図２の
電界効果トランジスタ３がオフの時に、転流用電界効果
トランジスタ６−１が休止状態になることを回避するこ
とが可能になる。

【０１２２】さて、図２の構成においても図１の構成と
同様に、整流用電界効果トランジスタ４−１と転流用電
界効果トランジスタ６−１のゲート・ソース間には出力
電圧とは無関係な電圧を供給することができるので、こ
れら同期整流用電界効果トランジスタを完全にオンさせ
ることが可能になり、安定な整流動作と電力効率の改善
が可能になる。

【０１２３】又、図２の構成の同期整流回路を複数並列
に接続して運転する際、１個の同期整流回路がダウンし
た時に、他の全ての同期整流回路の出力電圧を短絡する
ループが存在しないので、並列運転が停止されることが
ない。

【０１２４】従って、図２の構成においては、従来の同
期整流回路における問題点の全てを解決することができ
る。即ち、出力電圧が低電圧でも確実に動作することが
でき、電力効率を改善することが可能で、並列運転時に
も支障をきたさない同期整流回路を実現することができ
る。

【０１２５】以上が、本発明の基本的な技術であり、以
降は、上記基本的技術の応用技術である。

【０１２６】図６は、本発明の第三の実施の形態であ
る。

【０１２７】図６において、１は入力コンデンサ、２ａ
は一次巻線２−１、二次巻線２−２、三次巻線２−３、
四次巻線２−４及び五次巻線２−５を有するトランスで
ある。

【０１２８】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【０１２９】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【０１３０】５は抵抗である。

【０１３１】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成されると考えてよい。

【０１３２】尚、電界効果トランジスタ６も整流してい
ることは電界効果トランジスタ４と何等変わりがない
が、習慣で電界効果トランジスタ４を整流用電界効果ト
ランジスタといい、電界効果トランジスタ６を転流用電
界効果トランジスタといっている。

【０１３３】７は抵抗である。

【０１３４】８はダイオード、９はコンデンサである。

【０１３５】１１はチョーク・コイル、１２は出力コン
デンサ、１３は負荷に供給される電圧を検出して電界効
果トランジスタ３のオン・オフを制御するＰＷＭ制御回
路で、ＰＷＭ制御回路１３は電界効果トランジスタ３の
オン・オフを制御する電圧を生成するスイッチング制御
回路１３−１（図では、ＳＷ制御回路と標記してい
る。）を備えている。

【０１３６】そして、スイッチング制御回路１３−１に
はコンデンサ９の端子電圧が供給されている。即ち、ス
イッチング制御回路１３−１が図２の構成の抵抗１０に
代わってリセット回路の構成要素になっている。

【０１３７】１４は負荷である。

【０１３８】図６の構成は、スイッチング制御回路１３
−１を励磁エネルギーを吸収する要素としていることが
特徴であるが、図２において抵抗１０で励磁エネルギー
を吸収することと何等変わりがないので、図６の構成も
又、出力電圧が低電圧でも確実に動作することができ、
電力効率を改善することが可能で、並列運転時にも支障
をきたさない同期整流回路に及び同期整流回路を実現す
ることができる構成である。

【０１３９】図７は、本発明の第四の実施の形態であ
る。

【０１４０】図７において、１は入力コンデンサ、２ａ
は一次巻線２−１、二次巻線２−２、三次巻線２−３、
四次巻線２−４及び五次巻線２−５を有するトランスで
ある。

【０１４１】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【０１４２】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【０１４３】５は抵抗である。

【０１４４】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成されると考えてよい。

【０１４５】尚、電界効果トランジスタ６も整流してい
ることは電界効果トランジスタ４と何等変わりがない
が、習慣で電界効果トランジスタ４を整流用電界効果ト
ランジスタといい、電界効果トランジスタ６を転流用電
界効果トランジスタといっている。

【０１４６】７は抵抗である。

【０１４７】８はダイオード、９はコンデンサである。

【０１４８】１１はチョーク・コイル、１２は出力コン
デンサ、１３は負荷に供給される電圧を検出して電界効
果トランジスタ３のオン・オフを制御するＰＷＭ制御回
路である。

【０１４９】１５は抵抗で、抵抗１５を介してダイオー
ド８及びコンデンサ９で五次巻線２−５の巻線電圧を平
滑した出力が負荷に供給される。即ち、負荷１４が図２
の構成の抵抗１０に代わってリセット回路の構成要素に
なっている。

【０１５０】１４は負荷である。

【０１５１】図７の構成は、抵抗１５と負荷１４を励磁
エネルギーを吸収する要素としていることが特徴である
が、図２において抵抗１０で励磁エネルギーを吸収する
ことと何等変わりがないので、図７の構成も又、出力電
圧が低電圧でも確実に動作することができ、電力効率を
改善することが可能で、並列運転時にも支障をきたさな
い同期整流回路に及び同期整流回路を実現することがで
きる構成である。

【０１５２】しかも、図７の構成ではリセット電流を負
荷に供給するので、一層電力効率を改善することが可能
になる。

【０１５３】図８は、本発明の第五の実施の形態であ
る。

【０１５４】図８において、１は入力コンデンサ、２ａ
は一次巻線２−１、二次巻線２−２、三次巻線２−３、
四次巻線２−４及び五次巻線２−５を有するトランスで
ある。

【０１５５】３は入力電圧のスイッチングを行なう電界
効果トランジスタである。

【０１５６】４は電界効果トランジスタ３がオンの時に
負荷に電力を供給する整流用電界効果トランジスタで、
真性の電界効果トランジスタ４−１と寄生ダイオード４
−２によって構成されると考えてよい。

【０１５７】５は抵抗である。

【０１５８】６は電界効果トランジスタ３がオフの時に
負荷に電力を供給する転流用電界効果トランジスタで、
真性の電界効果トランジスタ６−１と寄生ダイオード６
−２によって構成される。

【０１５９】尚、電界効果トランジスタ６も整流してい
ることは電界効果トランジスタ４と何等変わりがない
が、習慣で電界効果トランジスタ４を整流用電界効果ト
ランジスタといい、電界効果トランジスタ６を転流用電
界効果トランジスタといっている。

【０１６０】７は抵抗である。

【０１６１】８はダイオード、９はコンデンサである。

【０１６２】１１はチョーク・コイル、１２は出力コン
デンサ、１３は負荷に供給される電圧を検出して電界効
果トランジスタ３のオン・オフを制御するＰＷＭ制御回
路である。

【０１６３】１６は定電流回路で、定電流回路１６を介
してダイオード８及びコンデンサ９で五次巻線２−５の
巻線電圧を平滑した出力が負荷に供給される。即ち、定
電流回路１６が図２の構成の抵抗１０に代わってリセッ
ト回路の構成要素になっている。

【０１６４】１４は負荷である。

【０１６５】図８の構成は、定電流回路１６を励磁エネ
ルギーを吸収する要素としていることが特徴であるが、
図２において抵抗１０で励磁エネルギーを吸収すること
と何等変わりがないので、図７の構成も又、出力電圧が
低電圧でも確実に動作することができ、電力効率を改善
することが可能で、並列運転時にも支障をきたさない同
期整流回路に及び同期整流回路を実現することができる
構成である。

【０１６６】しかも、図８の構成ではリセット電流を負
荷に供給するので、一層電力効率を改善することが可能
になる。

【０１６７】ここで、定電流回路の構成の例を図９に示
す。

【０１６８】図９において、１６−１はトランジスタ、
１６−２は抵抗、１６−３はダイオード、１６−４はダ
イオード、１６−５は抵抗である。

【０１６９】図９の構成においては、２個のダイオード
１６−３、１６−４の直列回路と、抵抗１６−２とトラ
ンジスタ１６−１のベース・エミッタの直列回路が並列
に接続された形になっている。

【０１７０】ここで、トランジスタ１６−１のベース・
エミッタ間電圧とダイオード１６−３、１６−４の順方
向電圧はほぼ等しいと考えてよいので、抵抗１６−２に
はダイオード１個分の順方向電圧が印加されるので、抵
抗１６−２の抵抗値をＲとし、ダイオードの順方向電圧
をＶ_D とすると、図９に示した定電流回路が供給する電
流の初期値ははＶ_D ／Ｒとなる。

【０１７１】従って、抵抗１６−２の抵抗値を適宜選択
することにより、再三説明した休止期間を０にすること
ができる。

【０１７２】さて、上記においては本発明の第二の実施
の形態から本発明の第五の実施の形態までを独立的に扱
っているが、これらは技術的に関係が深いので、それを
まとめておく。

【０１７３】先ず、本発明の第二の実施の形態において
は抵抗にリセット電流を流し、本発明の第三の実施の形
態ではスイッチング制御回路にリセット電流を流し、本
発明の第四の実施の形態では抵抗を介して負荷にリセッ
ト電流を流し、本発明の第五の実施の形態では定電流回
路にリセット電流を流している。リセット電流を流す各
々の構成要素は異なるが、全てリセット電流を吸収する
電力吸収回路であるということができる。

【０１７４】又、本発明の第四の実施の形態は抵抗を介
して負荷にリセット電流を流し、本発明の第五の実施の
形態は定電流回路にリセット電流を供給して負荷に電流
を流すものであるから、共に、リセット電流を負荷に結
合する構成要素を備えたものであるといえる。

【０１７５】さて、本発明の実施のためには、従来２つ
の巻線を有していればよかったトランスに、４つ又は５
つの巻線を必要とする。これは、一見不利のようである
が、実はそうではない。

【０１７６】即ち、三次巻線と四次巻線は同期整流用電
界効果トランジスタのゲートに電圧を与えるだけで電流
を流す必要はないので、巻線に使用する導線は極めて細
くてよい。又、五次巻線に流れる電流はリセット電流で
あるので、一次巻線並の導線を使用することができる。

【０１７７】従って、４つ又は５つの巻線が必要になっ
ても、トランスの大きさには殆ど変化はなく、巻線数の
増加によって生ずる不利益はない。

【０１７８】最後に、本発明に適用する能動素子につい
て記載しておきたい。

【０１７９】まず、本発明の第一の実施の形態から本発
明の第五の実施の形態まで、一貫してＮチャネル型の電
界効果トランジスタを適用する構成を示してきたが、本
発明はＰチャネル型電界効果トランジスタを適用する回
路にも適用できる。

【０１８０】これは、トランスの巻線の巻き方向との関
係や、並列運転をする際に他の同期整流回路の出力電圧
によって整流用電界効果トランジスタがオンしない配置
を適性に決めることによって可能である。そして、この
ことは、同期整流回路に携わる者にとっては容易に想到
しうることなので、上記の如く指摘しておくに止め，具
体的な回路を図示しての説明は省略する。

【０１８１】又、上記においては、使用する能動素子を
電界効果トランジスタに限定して記載しているが、これ
は、耐圧とオン抵抗（損失）の両面から電界効果トラン
ジスタを適用するのがベストだということを考慮してい
るからである。

【０１８２】しかし、能動素子の動作原理を考慮すれ
ば、電界効果トランジスタに限定する必要はない。即
ち、バイポーラ・トランジスタをスイッチング素子とし
て適用することも、又、同期整流用素子として適用する
ことも可能である。この場合、ＮＰＮトランジスタとＮ
チャネル型電界効果トランジスタを対応させ、ＰＮＰト
ランジスタをＰチャネル型電界効果トランジスタに対応
させ、バイポーラ・トランジスタのベース、エミッタ、
コレクタを、それぞれ、電界効果トランジスタのゲー
ト、ソース、ドレインに対応させれば、本発明と同様な
同期整流回路をバイポーラ・トランジスタによっても実
現することができる。

【０１８３】即ち、本発明の同期整流回路は３端子型能
動素子によって実現できるといえる。

【０１８４】

【発明の効果】第一の発明によれば、トランスの一次巻
線と二次巻線の巻数比とは独立な電圧を整流用電界効果
トランジスタのゲートと転流用電界効果トランジスタの
ゲートに供給することができるために、出力電圧が定電
圧である時にも、整流用電界効果トランジスタと転流用
電界効果トランジスタを十分にオンさせることができ
る。

【０１８５】又、並列運転中にダウンした同期整流回路
を構成する整流用電界効果トランジスタが並列運転の相
手の同期整流回路を短絡することがない構成にすること
ができるので、並列運転中の全ての同期整流回路がダウ
ンすることがなくなる。

【０１８６】第二の発明によれば、トランスの一次巻線
と二次巻線の巻数比とは独立な電圧を整流用電界効果ト
ランジスタのゲートと転流用電界効果トランジスタのゲ
ートに供給することができるために、出力電圧が定電圧
である時にも、整流用電界効果トランジスタと転流用電
界効果トランジスタを十分にオンさせることができる。

【０１８７】又、並列運転中にダウンした同期整流回路
を構成する整流用電界効果トランジスタが並列運転の相
手の同期整流回路を短絡することがない構成にすること
ができるので、並列運転中の全ての同期整流回路がダウ
ンすることがなくなる。

【０１８８】更に、励磁エネルギーのリセットを該抵抗
によって調整することによって、転流用電界効果トラン
ジスタのオン状態が休止することを避けることができ
る。電界効果トランジスタのオン抵抗は寄生ダイオード
のオン抵抗より遥かに低い値なので、これによって、同
期整流回路の電力効率を改善することができる。

【０１８９】更に、第二の発明を応用すれば、トランス
のリセット電流を同期整流回路の一部に供給したり、負
荷に供給することによって、電力効率を一層改善するこ
とが可能になる。

【図面の簡単な説明】

【図１】 本発明の第一の実施の形態。

【図２】 本発明の第二の実施の形態。

【図３】 図２の構成の各部の動作波形。

【図４】 図３の動作波形を裏付ける実測波形。

【図５】 五次巻線に接続される抵抗値とトランスの巻
線電圧の関係。

【図６】 本発明の第三の実施の形態。

【図７】 本発明の第四の実施の形態。

【図８】 本発明の第五の実施の形態。

【図９】 定電流回路の例。

【図１０】 従来の同期整流回路。

【図１１】 図１０の構成の各部の動作波形。

【図１２】 図１１の動作波形を裏付ける実測波形。

【図１３】 従来の同期整流回路を並列運転する際の問
題を説明する図。

【符号の説明】

１ コンデンサ ２ トランス ２ａ トランス ２ｂ トランス ２−１ 一次巻線 ２−２ 二次巻線 ２−３ 三次巻線 ２−４ 四次巻線 ２−５ 五次巻線 ３ 電界効果トランジスタ ４ 整流用電界効果トランジスタ ４−１ 真性の電界効果トランジスタ ４−２ 寄生ダイオード ５ 抵抗 ６ 転流用電界効果トランジスタ ６−１ 真性の電界効果トランジスタ ６−２ 寄生ダイオード ７ 抵抗 ８ ダイオード ９ コンデンサ １０ 抵抗 １１ チョーク・コイル １２ コンデンサ １３ ＰＷＭ制御回路 １３−１ スイッチング制御回路（ＳＷ制御回路） １４ 負荷 １５ 抵抗 １６ 定電流回路 １６−１ トランジスタ １６−２ 抵抗 １６−３ ダイオード １６−４ ダイオード １６−５ 抵抗 １００ 第一の同期整流回路 １０１ 第二の同期整流回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安達 知代 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5H006 CA02 CB03 CB07 CC08 5H730 AA14 BB23 BB57 BB82 DD04 EE02 EE08 EE10 EE14 EE75 FD01 FG05

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ＰＷＭ（Pulse Width Modulation）制御
   回路によって出力電圧を制御され、 トランスの一次巻線側に配置されるスイッチング用３端
   子能動素子のオン・オフに同期して、該トランスの二次
   巻線側に配置される整流用３端子能動素子及び転流用３
   端子能動素子を交互にオン・オフさせて整流する同期整
   流回路において、 該トランスの三次巻線に生ずる電圧によって、該整流用
   ３端子能動素子のオン・オフを制御し、 該トランスの四次巻線に生ずる電圧によって、該転流用
   ３端子能動素子をオン・オフを制御する構成を備えるこ
   とを特徴とする同期整流回路。
2. 【請求項２】 ＰＷＭ（Pulse Width Modulation）制御
   回路によって出力電圧を制御され、 トランスの一次巻線側に配置されるスイッチング用３端
   子能動素子のオン・オフに同期して、該トランスの二次
   巻線側に配置される整流用３端子能動素子及び転流用３
   端子能動素子を交互にオン・オフさせて整流する同期整
   流回路において、 該トランスの三次巻線に生ずる電圧によって、該整流用
   ３端子能動素子のオン・オフを制御し、 該トランスの四次巻線に生ずる電圧によって、該転流用
   ３端子能動素子をオン・オフを制御し、 該トランスの五次巻線に生ずる電圧を平滑して電力吸収
   回路に供給し、該トランスの巻線に蓄えられた励磁エネ
   ルギーをリセットする電流を流す構成を備えることを特
   徴とする同期整流回路。
3. 【請求項３】 請求項２記載の同期整流回路であって、 上記電力吸収回路は抵抗であることを特徴とする同期整
   流回路。
4. 【請求項４】 請求項２記載の同期整流回路であって、 上記電力吸収回路は、上記ＰＷＭ制御回路を構成する、
   上記スイッチング用３端子能動素子のオン・オフを制御
   するスイッチング制御回路であることを特徴とする同期
   整流回路。
5. 【請求項５】 請求項２記載の同期整流回路であって、 上記電力吸収回路は、上記励磁エネルギーをリセットす
   る電流を該同期整流回路の負荷に結合する回路であるこ
   とを特徴とする同期整流回路。